CN101154453A - 对多级单元进行编程的方法 - Google Patents

Abstract

本发明涉及对能够存储1个数据位以上的多级单元编程的方法。该方法包括：将第一数据存储到第一存储部件、将第二数据存储到第二存储部件、根据存储在第一和第二存储部件的数据对最低有效位数据进行编程以及在对最低有效位编程后，根据存储在第一和第二存储部件的数据对最高有效位数据编程。

Description

对多级单元进行编程的方法

相关申请的交叉引用

本申请要求于2006年9月29日提交的韩国专利申请No.2006-95969和于2007年6月4日提交的韩国专利申请No.2007-54385的优先权，上述专利申请的内容通过引用全部结合于此。

背景技术

本发明涉及对存储器装置编程的方法，并且更具体地涉及对能够存储2位以上数据的多级单元(multi level cell)(以下称作“MLC”)编程的方法。

总体上，闪存装置被划分为NAND闪存和NOR闪存。在NOR闪存中，每个存储单元独立地与位线和字线连接，因此NOR闪存具有出色的随机存取时间。而在NAND闪存中，由于存储单元串联连接，所以一个单元串(cell string)只需要一个触点，因此NAND闪存具有出色的集成特性。因此，高密度闪存通常采用NAND闪存。

公知的NAND闪存包括存储单元阵列、列解码器和页缓冲区。存储单元阵列包括沿列方向延伸的多条字线、沿行方向延伸的多条位线和对应于位线的多个单元串。

目前，人们对于在一个存储单元中存储多个数据位的多位单元正在进行积极地研究，以便于增强上述闪存的集成度。这种存储单元被称为“多级单元”(以下称作“MLC”)。用于存储一个数据位的存储单元被称为“单级单元”(SLC)。

MLC具有至少两个阈电压分布，并具有至少两个对应于所述阈电压分布的存储数据状态。

在下文中将详细描述将数据编程到MLC的方法。

图1示出了对通用MLC编程的方法。

参见图1，能存储2个数据位的MLC存储单元具有四种数据存储状态，即[11]，[10]，[00]和[01]。四种数据存储状态的分布对应于MLC的阈电压分布。例如，[11]对应于不大于-2.7V的电压，[10]对应于0.3V到0.7V的电压，[00]对应于1.3V到1.7V的电压，[01]对应于2.3V到2.7V的电压。

如图1所示，在将数据存储到MLC的方法中，分别对2个数据位的最高有效位(以下称作“MSB”)和最低有效位(以下称作“LSB”)进行编程。

在步骤S1中，初始MLC状态对应于[11]，该状态为擦除状态并且具有小于-2.7V的阈电压。然后可对LSB编程，使其从“1”变为“0”，具有0.3V～0.7V的阈电压。

在对MSB进行编程的过程中，如步骤S2-1所示，为了得到数据信息[00]，阈电压被增加到1.3V～1.7V；如步骤S2-2所示，为了得到数据信息[01]，阈电压被增加到2.3V～2.7V。

当对数据进行编程时，通过增量阶跃脉冲编程(incremental step pulseprogramming)(ISPP)方法来逐步增加施加到MLC的电压，直到存储单元具有期望的阈电压。因此，MLC在第一步中对LSB编程，然后在第二步中对MSB编程。

图2示出了基于图1的编程过程的时序图。

参见图2，为了对LSB编程，编程命令PGM COM、要被编程的单元的地址[Address Input]、要被编程的数据[Data In]以及用于结束编程的命令PGM COM被输入命令操作10。

在命令操作输入已完成的情况下，页缓冲区的控制信号PBPAD从高转换到低，并且通过执行内部操作来实现对LSB的编程操作。

当对LSB的编程操作完成后，对MSB的操作20重复上述步骤。

然而，上述的分两步对LSB和MSB编程的方法导致MLC比SLC慢。

发明内容

本发明的特征是提供对多级单元编程的方法，其在一个而不是两个编程操作中对LSB和MSB编程。

根据本发明的一示例性实施例，对多级单元编程的方法包括：将第一数据存储到第一存储部件；将第二数据存储到第二存储部件；根据存储在第一和第二存储部件的数据对最低有效位数据进行编程；在对最低有效位数据编程后，根据存储在第一和第二存储部件的数据对最高有效位数据进行编程。

第一存储部件和第二存储部件是页缓冲区中的用于对多级单元进行编程操作的第一锁存器部分和第二锁存器部分。

根据本发明的上述方法还包括在对最低有效位数据编程后，验证对最低有效位数据的编程操作。

被编程的多级单元的阈电压值从第一阈电压值增加到第二阈电压值、第三阈电压值或第四阈电压值，其中第一阈电压值＜第二阈电压值＜第三阈电压值＜第四阈电压值。

具有第一阈电压值的多级单元对应于数据状态[11]；具有第二阈电压值的多级单元对应于数据状态[10]；具有第三阈电压值的多级单元对应于数据状态[00]；具有第四阈电压值的多级单元对应于数据状态[01]。

根据本发明的另一示例性实施例，对多级单元编程的方法包括：将第1至第n数据存储到第1至第n存储部件；以及同时将存储在存储部件的数据编程到第1至第m编程状态。

根据本发明的又一示例性实施例，对多级单元进行编程的方法包括：将第一数据存储到第一存储部件；将存储在第一存储部件中的第一数据传送到第二存储部件；将第二数据存储到第二存储部件；根据第一存储部件中的数据和第二存储部件中的数据的组合来确定第三存储部件的数据；以及根据第一至第三存储部件中的数据来同时对最低有效位数据和最高有效位数据进行编程。

根据本发明的上述方法还包括在编程操作后执行验证操作，其中根据第一至第三存储部件中的数据的组合来同时执行针对最高有效位数据和最低有效位数据的验证操作。

存储单元被编程为具有第一阈电压分布的单元、具有第二阈电压分布的单元以及具有第三阈电压分布的单元。

根据本发明的再一示例性实施例，对多级单元进行编程的方法包括：接收关于第一位的编程操作；接收关于第二位的编程操作；并根据所述编程操作同时对第一位和第二位进行编程。

如上所述，在对MLC编程的方法中，同时输入与每个位相关的编程命令，然后通过一个编程操作对MLC进行编程。因此，对MLC的编程时间减少了。

附图说明

通过参考以下的结合附图的详细描述，本发明的上述的和其他的特征和优势是明显的，在附图中：

图1示出了对通用MLC编程的方法；

图2示出了基于图1的编程过程的时序图；

图3的框图示出了根据本发明的一个示例性实施例的具有多级单元的存储器装置；

图4示出了根据本发明的一个示例性实施例的对MLC编程的方法；

图5示出了基于图4的编程过程的时序图；

图6是示出了根据本发明的第一实施例的用于MLC编程的页缓冲区电路的图；以及

图7是示出了根据本发明的第二实施例的用于MLC编程操作的页缓冲区电路的图。

具体实施方式

在下文中，将结合附图更详细地解释本发明的优选实施例。

图3示出了根据本发明一示例性实施例的具有多级单元的存储器装置的框图。

在图3中，存储器装置300包括存储单元阵列310、页缓冲区部分320、Y解码器330、X解码器340和控制器350。

存储单元阵列310包括存储单元部分311和标志单元部分312，其中存储单元部分311具有用于存储多个数据位的多级单元(以下称作“MLC”)。

总体上，标志单元部分312由单级单元(以下称作“SLC”)构成。

存储单元部分311具有位线BL和字线WL。

标志单元部分312包括用于指示存储单元部分311的字线WL的编程状态的标志单元。这里，标志单元被编程或擦除以指示字线WL的逻辑页的编程状态。

存储单元阵列310的一对位线与页缓冲区耦合。

页缓冲区将数据编程到存储单元部分311，或从存储单元部分311读取所编程的数据。页缓冲区部分320包括这些页缓冲区。

Y解码器330提供数据的输入/输出路径给页缓冲区部分320，用于向存储器装置输入数据/从存储器装置输出数据。

X解码器340根据输入地址来选择存储单元阵列310中的一条字线WL。

控制器350控制对存储器装置的编程操作、读操作和验证操作。

下文中，将详细描述根据本发明的一个示例性实施例的对MLC进行编程的操作。

图4示出了根据本发明的一个示例性实施例的对MLC进行编程的方法。

参见图4，在步骤S401中，对MLC进行编程以用于存储两个数据位的方法同时对最低有效位LSB和最高有效位MSB进行编程。

图5示出了基于图4的编程过程的时序图。

参见图5，输入LSB编程操作510，在输入LSB编程操作510之后又经过预定的时间段tDPBY后，输入MSB编程操作520。

预定的时间段tDPBY是用于隔离LSB编程操作510的输入和MSB编程操作520的输入的短时间段。

使用输入的操作510和520来对MLC进行编程的过程根据页缓冲区的操作而变化。

在页缓冲区具有两个锁存器的情况下，锁存LSB数据和MSB数据，然后依次对LSB页和MSB页编程。

也就是说，根据本实施例的对MLC编程的方法，同时依次接收LSB操作510和MSB操作520，然后根据接收到的操作510和520同时对LSB和MSB进行编程。在这种情况下，通过使用增量阶跃脉冲编程(以下称作“ISPP”)方法来向MLC提供用于数据编程的特定电压。

然而，在页缓冲区具有三个锁存器的情况下，先将要被编程的数据的状态加载到锁存器中，然后同时对MSB页和LSB页进行编程。

换言之，当存储两个数据位时，擦除单元的数据状态为[11]，并且会通过编程操作变化到数据状态[10]、[01]、[00]。因此，数据状态[10]、[01]、[00]被分别分配给三个锁存器，然后同时被编程。结果，LSB页和MSB页同时被编程。

下文中，将详细描述本发明存储器装置中页缓冲区的操作。

图6是示出根据本发明的第一实施例的用于MLC编程的页缓冲区电路的图。

参见图6，具有能够存储1位以上数据的MLC(未示出)的存储器装置的页缓冲区包括用于选择位线的位线选择部分610、用于对MLC中的数据编程或从MLC读取数据的MSB锁存器部分620和LSB锁存器部分630。

位线选择部分610将偶位线(以下称作“BLE”)或奇位线(以下称作“BLO”)耦合到锁存器部分620或630，从而数据被编程到与位线中的所选位线对应的存储单元中或从该存储单元读取数据。

MSB锁存器部分620和LSB锁存器部分630包括：用于在对数据编程或读取数据时暂时存储数据的锁存器R1和R2、N-MOS晶体管、P-MOS晶体管和反相器。

如上所述，与一对位线耦合的页缓冲区包括MSB锁存器部分620和LSB锁存器部分630。由于页缓冲区是公知的，在此省略了关于页缓冲区的详细描述。

下文中，将详细描述相关技术领域中用于对MLC中的数据编程或从MLC读取数据的页缓冲区的操作。

首先，通过外部操作输入LSB数据和编程命令，以便于将LSB数据存储到MLC。

随后，所输入的LSB数据被输入到MSB锁存器部分620，然后暂时存储在锁存器R1中。

然后，根据对存储单元的常用编程方法将暂时存储在锁存器R1的数据存储到所选的MLC中。

随后，通过外部操作输入MSB数据和编程命令，以便于将MSB数据输入到MLC中。

然后，所输入的MSB数据被输入到MSB锁存器部分620，然后其被暂时存储到锁存器R1中。

随后，LSB锁存器部分630从MLC读取LSB数据，然后将读取的数据暂时存储到锁存器R2中。

然后，MSB锁存器部分620和LSB锁存器部分630比较存储在锁存器R1和R2中的数据，并根据比较结果执行MSB编程。

上述方法是使用示于图6中的具有两个锁存器的页缓冲区的对MLC编程的通用方法。

下文中，将详细描述根据本发明的一个示例性实施例的对MLC编程的方法。

首先，通过外部操作输入LSB数据和第一编程命令，经过预定的时间段tDPBY后，输入MSB数据和第二编程命令。

输入的LSB数据暂时被存储在LSB锁存器部分630的锁存器R2中，且MSB数据暂时被存储在MSB锁存器部分620的锁存器R1中。

在MSB数据和LSB数据被存储到锁存器部分620和630中的锁存器R1和R2中的情况下，执行对MLC的编程。

下文中，将详细描述根据第一示例性实施例使用图6中的页缓冲区对MLC编程的方法。

首先，通过位线中的所选位线，将存储在LSB锁存器部分630的LSB数据存储到MLC中。

随后，LSB锁存器部分630执行LSB数据的编程操作，且在完成该编程操作后，读取LSB数据。

然后，LSB锁存器部分630验证读取的LSB数据，且在验证出正常执行了编程操作的情况下，将读取的LSB数据再次存储到锁存器R2中。

随后，把存储在MSB锁存器部分620的锁存器R1中的MSB数据与存储在LSB锁存器部分630的锁存器R2中的LSB数据进行比较，然后执行MSB数据的编程操作。由于本发明中的存储MSB数据的方法与相关技术领域中的方法相同，所以在此省略了对本发明存储数据的方法的描述。

简言之，存储器装置对依次输入的LSB数据和MSB数据同时编程，因此用于LSB数据和MSB数据的编程时间可以被减少。

在另一实施例中，对MLC编程的方法可以使用下述的页缓冲区。

图7是输出根据本发明的第二实施例的用于MLC编程操作的页缓冲区电路的图。

参见图7，本实施例的页缓冲区包括位线选择部分710、第一至第三锁存器部分720至740、第一P-MOS晶体管P1以及第十五至第二十一N-MOS晶体管N15至N21。

位线选择部分710将偶位线BLE或奇位线BLE耦合到锁存器部分720至740，以便于将数据编程到对应于位线中的所选位线的存储单元中或从该存储单元读取数据。

另一方面，图7示出了仅第一N-MOS晶体管N1作为与所选择的位线耦合的晶体管。

第一至第三锁存器部分720至740具有在编程或读取数据时暂时存储数据的锁存器L1至L3、多个N-MOS晶体管、反相器。

第一锁存器部分720包括第二至第六N-MOS晶体管N2至N6以及第一至第三反相器IN1至IN3。

第二锁存器部分730包括第七至第九N-MOS晶体管N7至N9、第四反相器IN4和第五反相器IN5。

第三锁存器部分740包括第十至第十三N-MOS晶体管N10至N13、第六反相器IN6和第七反相器IN7。

第一P-MOS晶体管P1根据预充电信号PRECHSO_N对感测节点(sensing node)SO预充电。

第十六和第十七N-MOS晶体管N16和N17分别与第一锁存器部分720的节点MSB和节点MSB_N耦合，这样，从外部电路输入的数据暂时被存储在第一锁存器L1中。

第十九至第二十一N-MOS晶体管N19至N21依照验证存储在锁存器部分720至740的数据结果的程序，输出验证信号。

验证信号被输入到NAND闪存的控制器350中，该闪存具有第二实施例中的页缓冲区。

第一至第三锁存器L1至L3的状态如下表1中示出的那样变化，以便利用第二实施例的页缓冲区对MLC进行编程。

[表1]

操作		MSB_N				LSB_N				TDL_N				信号
															1	2	3	4	1	2	3	4	1	2	3	4
		Reset MSB		1	1	1	1	-	-	-	-	-	-														-	-	PRECHSO_N，MSBRST(CI)
DATA IN														1	0	1	0	-	-	-	-	-	-	-	-	DATALOAD，DATALOAD_N
		IR_T_M2T		1	0	1	0	-	-	-	-	1	0														1	0	TDLSET，PRECHSO_N，DATTRAN，TDLRST
DATA IN	FLAG＝1													1	1	0	0	-	-	-	-	1	0	1	0	MSBSET，PRECHSO_N，MLCPROG，MSBRST
		IR_T_M2L	FLAG＝1	1	1	0	0	1	1	0	0	1	0														1	0	LSBSET，PRECHSO_N，DATTRAN，LSBRST
I_T_I_T2L	FLAG＝1													1	1	0	0	1	0	0	0	1	0	1	0	PRECHSO_N，TDLTRAN，LSBSET

下文中，将结合表1和图7详细描述对MLC的编程过程。

首先，向页缓冲区提供预充电信号PRECHSO_N和MSBRST信号，从而将第一锁存器L1的节点MSB_N初始化为高电平1。

向晶体管N16和N17提供数据输入信号DATALOAD和DATALOAD_N以输入LSB数据，从而将LSB数据锁存到第一锁存器L1的节点MSB_N。

锁存到节点MSB_N的数据被传送到第三锁存器L3的节点TDL_N中。在这种情况下，信号TDLSET、预充电信号PRECHSO_N、信号DATTRAN和信号TDLRST被用于编程操作。

在LSB数据被传送到第三锁存器L3之后，MSB数据被锁存到第一锁存器L1中。在这种情况下，信号MSBSET、预充电信号PRECHSO_N、信号MLCPROG和信号MSBRST被用于编程操作。

随后，标志单元部分312的标志单元被编程为指示MSB数据被锁存到第一锁存器L1。

通过锁存在第一锁存器L1中的数据和锁存在第三锁存器L3中的数据的组合来确定第二锁存器L2中的数据。在这种情况下，信号LSBSET、预充电信号PRECHSO_N、信号DATTRAN、信号LSBRST和信号TDLRAN被用于编程操作。

也就是说，通过上述过程，要被编程的LSB数据和MSB数据被分别存储到第一至第三存储器L1至L3。

对存储在第一至第三锁存器L1至L3的数据同时编程，然后验证该编程操作。换言之，对应于擦除单元的数据状态[11]被同时编程到数据状态[01]、[00]和[10]，然后验证该编程操作。

具体地，在表1中，节点状态[1111]表示擦除单元的状态。

节点状态[1111]被转换成状态[1100]或[1010]。

在状态[1111]被转换成状态[1100]的情况下，对第一锁存器L1中的数据编程，然后通过使用第二锁存器L2的控制信号LSBRST来执行验证操作。

在状态[1111]被转换成状态[1010]的情况下，第三锁存器L3中的节点TDL_N的数据被编程，然后通过使用控制信号LSBRST来执行验证操作。

在保持状态[1111]的情况下，不执行编程操作，但通过使用第二存储器L2的控制信号LSBRST来执行验证操作。

如上所述，在使用图7所示的页缓冲区对MLC编程的方法中，对第一和第三锁存器L1和L3中的数据编程，且利用存储在第二锁存器L2中的数据来验证编程操作。

在对MLC编程的方法中，在页缓冲区中同时锁存LSB数据和MSB数据，然后执行编程操作和验证操作。

简言之，对MLC编程的方法不限于对两个数据位编程，而是可以对N(N为大于2的整数)个数据位编程。

当包含N个数据位的MLC具有M个阈电压分布时，页缓冲区包括N个锁存器部分，用来同时锁存N个数据位。即，在该方法中输入并锁存N个数据位，然后同时对每个数据位进行编程，使得MLC具有M个阈电压分布。

在另一个实施例(第二实施例)中，页缓冲区可以包括(N+1)个锁存器，这时，对MLC进行编程使得MLC具有M个阈电压分布。

在本说明书中所提及的任何“一个实施例”、“实施例”“示例性实施例”等表示与该实施例结合描述的具体特征、结构或特点包含在本发明的至少一个实施例中。这类措辞在说明书不同位置出现时，不必然都指相同的实施例。

尽管通过引用若干示例性实施例已经对实施例进行了描述，应当理解，本领域的技术人员可以设计对本发明的其他修改和实施例而不脱离本公开的精神和范围。更具体地说，在本公开、附图和所附权利要求的范围内对本主题的组成部分和/或安排可以进行许多变化和修改。除了对组成部分和安排的变化和修改之外，可替换的使用对本领域的技术人员也将是明显的。

Claims (10)

1.一种对多级单元编程的方法，该方法包括：

将第一数据存储到第一存储部件；

将第二数据存储到第二存储部件；

根据存储在第一和第二存储部件的数据对最低有效位数据编程；以及

在对最低有效位数据编程后，根据存储在第一和第二存储部件的数据对最高有效位数据编程。

2.如权利要求1所述的方法，其中第一存储部件和第二存储部件是页缓冲区中的用于对多级单元进行编程操作的第一锁存器部分和第二锁存器部分。

3.如权利要求1所述的方法，还包括在对最低有效位数据编程后，验证对最低有效位数据的编程操作。

4.如权利要求1所述的方法，其中经编程的多级单元的阈电压值从第一阈电压值增加到第二阈电压值、第三阈电压值或第四阈电压值，

其中，第一阈电压值＜第二阈电压值＜第三阈电压值＜第四阈电压值。

5.如权利要求4所述的方法，其中具有第一阈电压值的多级单元对应于数据状态[11]，

具有第二阈电压值的多级单元对应于数据状态[10]，

具有第三阈电压值的多级单元对应于数据状态[00]，以及

具有第四阈电压值的多级单元对应于数据状态[01]。

6.一种对多级单元编程的方法，该方法包括：

将第1至第n数据存储到第1至第n存储部件；以及

同时将存储于存储部件的数据编程到第1至第m编程状态。

7.一种对多级单元编程的方法，该方法包括：

将第一数据存储到第一存储部件；

将存储在第一存储部件的第一数据传送到第二存储部件；

将第二数据存储到第一存储部件；

根据第一存储部件中的数据和第二存储部件中的数据的组合确定第三存储部件的数据；以及

根据存储在第一至第三存储部件的数据，同时对最低有效位数据和最高有效位数据编程。

8.如权利要求7所述的方法，还包括：

在编程操作后，执行验证操作，

其中根据第一至第三存储部件中的数据的组合来执行关于最高有效位数据和最低有效位数据的验证操作。

9.如权利要求7所述的方法，其中存储单元被编程为具有第一阈电压分布的单元、具有第二阈电压分布的单元和具有第三阈电压分布的单元。

10.一种对多级单元编程的方法，该方法包括：

接收关于第一位的编程操作；

接收关于第二位的编程操作；以及

根据所述编程操作，同时对第一位和第二位编程。

Images