CN101996680B - 非易失性存储器件和系统及非易失性存储器件编程方法 - Google Patents

非易失性存储器件和系统及非易失性存储器件编程方法 Download PDF

Info

Publication number
CN101996680B
CN101996680B CN201010260550.9A CN201010260550A CN101996680B CN 101996680 B CN101996680 B CN 101996680B CN 201010260550 A CN201010260550 A CN 201010260550A CN 101996680 B CN101996680 B CN 101996680B
Authority
CN
China
Prior art keywords
programming
page
word line
storage unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010260550.9A
Other languages
English (en)
Other versions
CN101996680A (zh
Inventor
林瀛湖
姜东求
金亨埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101996680A publication Critical patent/CN101996680A/zh
Application granted granted Critical
Publication of CN101996680B publication Critical patent/CN101996680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种对包括N比特多电平单元(MLC)存储单元的非易失性存储器编程的方法包括：使用递增步长脉冲编程(ISPP)方法执行第一至第(N-1)页编程操作，以将第一至第(N-1)数据页编程在该MLC存储单元中，其中第一至第(N-1)页编程操作的每一个包括该MLC存储单元当中的擦除单元的擦除编程。该方法还包括使用该ISPP方法执行第N页编程操作，以将第N数据页编程在该MLC存储单元中。

Description

非易失性存储器件和系统及非易失性存储器件编程方法
相关申请的交叉引用
本申请要求于2009年8月24日向韩国知识产权局提交的韩国专利申请No.10-2009-0078195的优先权，其全部内容通过引用而被合并于此。
技术领域
这里描述的本发明构思涉及非易失性存储器件和在该非易失性存储器件中执行的编程方法，更具体地，涉及包括多电平单元(MLC)存储单元的非易失性闪速存储器件和在该非易失性闪速存储器件中执行的编程方法。
背景技术
图1示意地示出了其中多个非易失性存储器单元MC<1:9>耦接在字线WL<m+1:m-1>和位线BL<n+1:n-1>的各个交叉处的存储单元阵列。多电平单元(MLC)存储器件的特征在于在每一个单个存储单元中编程两个(2)或多个比特的存储数据。在N比特MLC闪速存储器件(其中N为正整数)的情况下，这通过将每个存储单元MC的阈值电压(例如通过福勒-诺德海姆(Fowler-Nordheim)隧道)设置在2N个阈值分布之一内来实现。
图2是示出了编程3比特MLC闪速存储器件的示例的示意图。一般地，编程N比特MLC存储单元包括N个编程步骤的序列，即，MLC存储单元的每个比特一个编程步骤。因而，在图2的3比特MLC编程的情况下，执行三(3)个编程步骤的序列，即最低有效位(LSB)编程、中间有效位(CSB)编程和最高有效位(MSB)编程。
闪速存储器件的特征部分在于在写入之前被擦除。这显示在图2的上方，其中MLC存储单元的初始编程状态是具有最低的阈值电压(Vth)分布的擦除状态E。在第一LSB编程步骤中，MLC存储单元的阈值电压(Vth)被设置为擦除状态E或编程状态LP之一。在第二CSB编程步骤中，MLC存储单元的阈值电压(Vth)被设置为擦除状态E或(基于擦除状态E的)编程状态CP1之一，或被设置为(基于编程状态LP的)编程状态CP2或CP3之一。在第三MSB编程步骤中，阈值电压(Vth)被设置为擦除状态E或(基于擦除状态E的)编程状态P1之一、或被设置为(基于编程状态CP1的)编程状态P2或P3之一、或被设置为(基于编程状态CP2的)编程状态P4或P5之一、或被设置为(基于编程状态CP3的)编程状态P6或P7之一。
根据在每个单元中存储2比特数据的MLC编程方法，每个存储单元具有这些状态之一：‘11’、‘10’、‘01’和‘00’。具有状态‘11’的存储单元是擦除单元并且具有最低的阈值电压。具有状态‘10’、‘01’和‘00’之一的存储单元是编程单元，并且具有比具有状态‘11’的单元更高的阈值电压。另一方面，根据在每个单元中存储3比特数据的MLC编程方法，每个存储单元具有这些状态之一：‘111’、‘110’、‘101’、‘100’、‘011’、‘010’、‘001’和‘000’。具有状态‘111’的存储单元是擦除单元并且具有最低的阈值电压。处于其它状态中的存储单元是编程单元，并且具有比具有状态‘111’的单元更高的阈值电压。
一般地，MLC存储单元的每个比特具有单独的页地址。例如，在2比特MLC存储单元中，字线的单元的存储的LSB比特构成第一页数据，该字线的单元的存储的MSB比特构成第二页数据。因而，连接到给定字线的N比特MLC存储单元(其中，N是2或更大)存储N页数据。在编程操作中，按照逐页顺序从LSB到MSB编程数据，即，按照第一页、第二页、...、第(N-1)页、第N页的次序。
MLC存储器件已经应较高集成度的要求而发展。但是，从图2看出，MLC存储单元的阈值电压分布之间的间隙随着比特数(N)的增加而减小，这对读出裕度会有负面影响。此外，存储芯片正在物理上以日益较高的密度集成，这可能产生由编程期间存储单元之间的耦合效应引起的问题。例如，参考图1的存储单元阵列，存储单元MC5的编程可能改变相邻存储单元MC2和/或MC8的阈值电压分布。这还会负面地影响读出裕度。
发明内容
根据本发明构思的一方面，提供一种对包括N比特多电平单元(MLC)存储单元的非易失性存储器进行编程的方法，其中N是2或更大的整数。该方法包括使用递增步长脉冲编程(ISPP)方法执行第一至第(N-1)页编程操作，以将第一至第(N-1)数据页编程在该MLC存储单元中，其中第一至第(N-1)页编程操作的每一个包括该MLC存储单元当中的擦除单元的擦除编程。该方法还包括使用该ISPP方法执行第N页编程操作，以将第N数据页编程在该MLC存储单元中。
根据本发明构思的另一方面，提供一种非易失性存储器，其包括多电平单元(MLC)存储单元的阵列和被配置为对该MLC存储单元执行递增步长脉冲编程(ISPP)操作的写入电路。该ISPP操作包括最低有效位(LSB)页编程、至少一个中间有效位(CSB)页编程和最高有效位(MSB)页编程的编程序列。LSB和CSB页编程的每一个包括该MLC存储单元当中的擦除单元的擦除编程，其中该擦除编程增大该MLC存储单元当中的擦除单元的阈值电压分布。
根据本发明构思的另一方面，提供一种存储系统，其包括：非易失性存储器件，包括连接到多个字线和位线的多电平单元(MLC)存储单元的阵列；和存储器控制器，包括主机接口并且可操作地连接到该非易失性存储器件。该非易失性存储器件包括被配置为对连接到每个字线的MLC存储单元执行递增步长脉冲编程(ISPP)操作的写入电路。该ISPP操作包括最低有效位(LSB)页编程、至少一个中间有效位(CSB)页编程和最高有效位(MSB)页编程的编程序列。LSB和CSB页编程的每一个包括该MLC存储单元当中的擦除单元的擦除编程，其中该擦除编程增大该MLC存储单元当中的擦除单元的阈值电压分布。
附图说明
通过下面参考附图的详细描述，本发明构思的以上和其它方面将变得容易理解，其中：
图1是非易失性存储器阵列的示意图；
图2是用于描述多电平单元(MLC)闪速存储器件的多比特编程的阈值电压分布图；
图3是用于描述多电平单元(MLC)闪速存储器件的存储单元之间的耦合效应的阈值电压分布图；
图4是用于描述根据本发明构思的实施例的多电平单元(MLC)闪速存储器件的编程的阈值电压分布图；
图5A、6A和7A是用于描述根据本发明构思的实施例的多电平单元(MLC)闪速存储器件的编程步骤的序列的阈值电压分布图；
图5B、6B和7B是用于描述根据本发明构思的实施例的多电平单元(MLC)闪速存储器件的编程步骤的序列的示意图；
图8是用于描述根据本发明构思的实施例的多电平单元(MLC)闪速存储器件的编程的流程图；
图9是根据发明构思的实施例的存储系统的框图；
图10是根据发明构思的实施例的图12所示的非易失性存储器的框图；
图11是根据发明构思的另一个实施例的存储系统的框图；和
图12是根据发明构思的实施例的计算机系统的框图。
具体实施方式
下面参考附图来描述本发明构思的各个示例实施例，其中相似的参考数字用于指示相似或类似的元件。然而，本发明构思可以被实施为许多不同的形式，并且不应当被理解为限于这里阐述的实施例。
为了便于理解，可以使用大量非限制的描述性术语，但是不意欲限定本发明构思的范围。例如，尽管术语“第一”、“第二”等在这里可以用来描述各种元件，但是这些元件不应该被这些术语限制。这些术语仅仅用于区分各个元件彼此。例如，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件，而不会脱离或限制本发明构思的范围。同样，词语“上方”、“下方”、“上面”、“下面”等是相对术语，不意欲将本发明构思限制为特定的器件方向。这里使用的术语“和/或”包括相关列出的项中的一个或多个的任意和所有组合。
应当理解，当元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到该另一个元件，或者可以存在插入元件。相反，当元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在插入的元件。用于描述元件之间的关系的其它词语应当按照类似的方式来解释(例如，“在...之间”对“直接在...之间”，“相邻”对“直接相邻”，等等)。
这里使用的术语用于描述特定实施例的目的，而不意欲限制本发明。这里使用的单数形式“一”、“一个”和“该”意欲也包括复数形式，除非上下文明显指示。还应该理解，这里使用的术语“包括”、“包括的”、“包含”和/或“包含的”指定所述特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的组合的存在或添加。
除非另外定义，否则这里使用的所有术语(包括技术和科学术语)具有本发明所属的领域的普通技术人员所通常理解的含义。还应当理解，诸如在通常使用的词典中定义的那些术语应当被解释为具有与相关领域的背景下的含义一致的含义，并且不会被在理想化或过度形式的意义上解释，除非这里明确说明。
下面将首先参考图3的阈值电压分布图来描述在MLC编程期间的耦合效应。参考该图，为了在最低有效位(LSB)编程期间将闪速存储器单元从状态E改变到状态LP，必须实现阈值电压移位ΔVA1。
在中间有效位(CSB)编程期间，需要阈值电压移位ΔVA2来将闪速存储器单元状态从状态E改变到状态CP1，并且需要阈值电压移位ΔVA3来将闪速存储器单元状态从状态LP改变到状态CP3。这里，ΔVA2＞ΔVA3。
在最高有效位(MSB)编程期间，需要阈值电压移位ΔVA4来将闪速存储器单元状态从状态E改变到状态P1，需要阈值电压移位ΔVA5来将闪速存储器单元状态从状态CP1改变到状态P3，需要阈值电压移位ΔVA6来将闪速存储器单元状态从状态CP2改变到状态P5，并且需要阈值电压移位ΔVA7来将闪速存储器单元状态从状态CP3改变到状态P7。这里，ΔVA4＞ΔVA5＞ΔVA6＞ΔVA7。
一般地，相邻存储单元上的耦合效应引起相邻存储单元的阈值电压分布加宽，从而降低了读出裕度。此外，耦合效应与阈值电压Vt的移位量成比例增大(ΔVA<1:7>)。但是，通过采用被称为递增步长脉冲编程(ISPP)的技术，可以基本上消除或抵消(negate)编程状态(非擦除状态)上的耦合效应。在NAND型闪速存储器的示例中，数据编程操作包括多次重复地执行编程操作，其将高的编程字线电压施加于被选的字线并且将参考位线电压施加于位线，并且根据编程字线电压和参考位线电压之间的电压差来执行数据编程(后面是读出检验)。通过将编程字线电压设置为随着编程次数的增加而递增的可变电压，对数据进行编程以使得编程电压的差随着编程次数的增加而递增。该技术被称为递增步长脉冲编程(ISPP)方法。ISPP方法在增大已被之前由耦合效应加宽的阈值电压分布的低端方面是有效的，从而减小阈值电压分布的宽度。例如，参考图3，能够看出状态CP2的阈值电压分布的低端相对于状态LP的阈值电压分布的低端增大，并且状态CP2的阈值电压分布的宽度相对于状态LP的阈值电压分布的宽度减小。
但是，ISPP技术没有应用于擦除单元，因而对于抑制擦除(E)单元上的耦合效应没有作用。反而，施加于擦除单元上的耦合效应(阈值电压分布展宽)在每次编程相邻的单元时都累积。结果，擦除(E)单元成了耦合效应的主要来源并且受耦合效应的影响最大。
图4示出了根据本发明构思的实施例的在对连接到字线的N比特存储单元编程期间的阈值电压Vt分布的示例。在该特定示例中，N＝3。但是，本发明构思不限制此，相反，本发明构思可应用于N为2或更大的MLC存储单元。
所示的实施例的编程至少部分特征在于除MSB页编程之外在字线的每个ISPP页编程步骤之内包括ISPP擦除(E)单元编程步骤。
参考图4，字线的所有存储单元开始时处于擦除状态E1。
然后根据ISPP技术执行LSB/擦除页编程步骤(LSB PGM)以将第一页数据编程在字线的存储单元中并且编程该字线的擦除单元。此时，使用ISPP技术，字线的每个存储单元的阈值电压Vt或者(a)从开始的擦除状态E1分布移位ΔVE2到第二擦除状态E2分布，或者(b)移位ΔVB1到编程状态LP分布。作为字线的擦除单元的ISPP擦除编程(从E1到E2)的结果，抵消了擦除单元(E1)中任何先前积累的耦合效应。
接着，根据ISPP技术执行一个或多个CSB页编程步骤(CSB PGM)，以将第二页数据(或第二和第三页，等等)编程在字线的存储单元中并且编程字线的擦除单元。此时，每个存储单元的阈值电压Vt或者(a)从第二擦除状态E2分布移位ΔVE3到第三擦除状态E3分布，或者(b)从擦除状态E2分布移位ΔVB2到编程状态CP1分布，或者(c)从编程状态LP分布移位ΔVB3到编程状态CP3分布，或者(d)通过ISPP编程从编程状态LP改变到编程状态CP2。作为字线的擦除单元的ISPP擦除编程(从E2到E3)的结果，抵消了擦除单元(E2)中任何先前积累的耦合效应。
接着，根据ISPP技术执行MSB页编程步骤(MSB PGM)以将最后一页数据编程在字线的存储单元中。这里，不执行擦除编程。也就是说，在MSB页编程中，每个存储单元的阈值电压Vt或者(a)从擦除状态E3分布移位ΔVB4到编程状态P1分布，或者(b)从编程状态CP1分布移位ΔVB5到编程状态P3分布，或者(c)从编程状态CP2分布移位ΔVB6到编程状态P5分布，或者(d)从编程状态CP3分布移位ΔVB7到编程状态P7，或者(e)通过ISPP方法从第三擦除状态E3改变ΔVE4到第四擦除状态E4分布，或者(f)通过ISPP方法分别从编程状态CP1、CP2或CP3改变到编程状态P2、P4或P6。在此MSB编程中，不执行擦除单元的擦除编程。但是，作为ISPP技术的结果，抵消了存储单元中任何先前累积的耦合效应。
当比较图3和4时，能够看出，在根据本发明构思的实施例的LSB和CSB页编程期间，通过擦除单元的ISPP编程降低了字线的编程单元的最后一个电压阈值Vt分布。
现在将参照图4和5A至7B所示的示例更详细地描述3比特MLC闪速存储器件(即，N＝3)的页编程序列。该示例遵循如下编程协议：其指示每个字线的第N页编程可以在至少一个相邻字线的第(n-1)页编程已被执行之后执行，其中n为1到N。
图5A为描述在执行页编程序列的开始的两(2)个编程步骤之后的相邻字线WLm-1、WLm和WLm+1的阈值电压(Vt)分布的图。图5B是示出执行页编程步骤的顺序的图，括号中的数字指示该序列的页编程步骤编号。
参考图5B，该序列中第一页编程步骤是根据字线WLm-1的ISPP技术的LSB/擦除页编程。如参考先前描述的图4所讨论的，字线WLm-1的每个存储单元的阈值电压Vt或者(a)从第一擦除状态E1分布移位ΔVE2到第二擦除状态E2分布，或者(b)从擦除状态E1分布移位ΔVB1到编程状态LP分布。这里，ΔVB1＞ΔVE2，并且ΔVB1的最大阈值电压移位对相邻字线WLm的单元施加耦合效应(CE)。
接着，该序列中的第二页编程步骤是根据字线WLm的ISPP技术的LSB/擦除页编程。再一次，字线WLm的每个存储单元的阈值电压Vt或者(a)从第一擦除状态E1分布移位ΔVE2到第二擦除状态E2分布，或者(b)从擦除状态E1分布移位ΔVB1到编程状态LP分布。这里，作为ISPP编程的结果，对于字线WLm-1的擦除单元E2，抵消了由第一步骤产生的耦合效应(ΔVB1)。此外，在此示例的第三页编程步骤中，ΔVB1＞ΔVE2，并且ΔVB1的最大阈值电压移位对字线WLm-1和WLm+1的存储单元施加耦合效应。
图6A为描述在执行页编程序列的接着三(3)个页编程步骤之后的相邻字线WLm-1、WLm和WLm+1的阈值电压(Vt)分布的图。图6B是示出执行页编程步骤的顺序，括号中的数字指示该序列的页编程步骤编号。
参考图6B，根据ISPP编程方法，第三页编程步骤是字线WLm-1的CSB/擦除页编程。参考图4，字线WLm-1的每个存储单元的阈值电压Vt或者(a)从第二擦除状态E2分布移位ΔVE3到第三擦除状态E3分布，或者(b)从擦除状态E2分布移位ΔVB2到编程状态CP1分布，或者(c)从编程状态LP分布移位ΔVB3到编程状态CP3分布，或者(d)通过ISPP编程从编程状态LP改变到编程状态CP2。这里，作为ISPP编程的结果，对于字线WLm+1的擦除单元E3，抵消了由第二步骤产生的耦合效应(ΔVB1)。此外，在此示例的第三页编程步骤中，ΔVB2＞ΔVB3＞ΔVE2，并且ΔVB2的最大阈值电压移位对字线WLm的存储单元施加耦合效应。
该序列中第四页编程步骤是字线WLm+1的LSB/擦除页编程。再参考图4，字线WLm+1的每个存储单元的阈值电压Vt或者(a)从第一擦除状态E1分布移位ΔVE2到第二擦除状态E2分布，或者(b)从擦除状态E1移位ΔVB1到编程状态LP分布。这里，作为ISPP编程的结果，对于字线WLm+1的擦除单元E2，抵消了由第二步骤产生的耦合效应(ΔVB1)。此外，在此示例的第四页编程步骤中，ΔVB1＞ΔVE2，并且ΔVB1的最大阈值电压移位对字线WLm的存储单元施加耦合效应。
接着，该序列中第五页编程步骤是字线WLm的CSB/擦除页编程。因而，字线WLm的每个存储单元的阈值电压Vt或者(a)从第二擦除状态E2分布移位ΔVE3到第三擦除状态E3分布，或者(b)从擦除状态E2分布移位ΔVB2到编程状态CP1分布，或者(c)从编程状态LP分布移位ΔVB3到编程状态CP3分布，或者(d)通过ISPP编程从编程状态LP改变到编程状态CP2。这里，作为ISPP编程的结果，对于字线WLm的擦除单元E3，抵消了由第三和第四步骤产生的耦合效应(ΔVB1+ΔVB2)。此外，在此示例的第五页编程步骤中，ΔVB2＞ΔVB3＞ΔVE3，并且ΔVB2的最大阈值电压移位对字线WLm-1和WLm+1的存储单元施加耦合效应。
图7A为描述在执行页编程序列的接着三(3)个页编程步骤之后的相邻字线WLm-1、WLm和WLm+1的阈值电压(Vt)分布的图。图7B是示出执行页编程步骤的顺序，括号中的数字指示该序列的页编程步骤编号。
参考图7B，该序列中的第六页编程步骤是字线WLm-1的MSB页编程。这里，不与MSB编程一起执行擦除编程。结果，参考图4，字线WLm-1的每个存储单元的阈值电压Vt或者(a)从擦除状态E3分布移位ΔVB4到编程状态P1分布，或者(b)从编程状态CP1分布移位ΔVB5到编程状态P3分布，或者(c)从编程状态CP2分布移位ΔVB6到编程状态P5分布，或者(d)从编程状态CP3分布移位ΔVB7到编程状态P7，或者(e)通过ISPP方法从第三擦除状态E3分布改变ΔVE4到第四擦除状态E4分布，或者(f)通过ISPP方法分别从编程状态CP1、CP2或CP3改变到编程状态P2、P4或P6。这里，作为ISPP编程的结果，对于字线WLm-1，抵消了由第五步骤产生的耦合效应(ΔVB2)。此外，在此示例的第六页编程步骤中，ΔVB4＞ΔVB5＞ΔVB6＞ΔVB7＞ΔVE4，并且ΔVB4的最大阈值电压移位对字线WLm的存储单元施加耦合效应。
这里注意，字线WLm-1的擦除单元的LSB/擦除和MSB/擦除编程降低了相邻的字线WLm上的耦合效应。也就是说，参考图3，能够看出，擦除单元的编程对字线WLm的相邻单元施加ΔVA4的耦合效应。相反，参考图4，通过在LSB和CSB页编程期间执行字线WLm-1的擦除操作，在字线WLm-1的MSB编程期间，字线WLm上的耦合效应降低为ΔVB4。
换句话说，在字线WLm-1的MSB编程期间，实现了耦合效应的降低ΔVA4-ΔVB4。
接着，该序列中的第七页编程步骤是字线WLm+1的CSB页编程。因而，字线WLm+1的每个存储单元的阈值电压Vt或者(a)从第二擦除状态E2分布移位ΔVE3到第三擦除状态E3分布，或者(b)从擦除状态E2分布移位ΔVB2到编程状态CP1分布，或者(c)从编程状态LP分布移位ΔVB3到编程状态CP3分布，或者(d)通过ISPP编程从编程状态LP改变到编程状态CP2。这里，作为ISPP编程的结果，对于字线WLm+1的擦除单元E3，抵消了由第五步骤产生的耦合效应(ΔVB2)。此外，在此示例的第七页编程步骤中，ΔVB2＞ΔVB3＞ΔVE3，并且ΔVB2的最大阈值电压移位对字线WLm的存储单元施加耦合效应。
该序列中的第八页编程步骤是字线WLm的MSB页编程。再一次，没有擦除编程与MSB编程一起执行。结果，参考图4，字线WLm-1的每个存储单元的阈值电压Vt或者(a)从擦除状态E3分布移位ΔVB4到编程状态P1分布，或者(b)从编程状态CP1分布移位ΔVB5到编程状态P3分布，或者(c)从编程状态CP2分布移位ΔVB6到编程状态P5分布，或者(d)从编程状态CP3分布移位ΔVB7到编程状态P7，或者(e)通过ISPP方法从第三擦除状态E3分布改变ΔVE4到第四擦除状态E4分布，或者(f)通过ISPP方法分别从编程状态CP1、CP2或CP3改变到编程状态P2、P4或P6。这里，作为ISPP编程的结果，对于字线WLm，抵消了由第六和第七步骤产生的耦合效应(ΔVB4+ΔVB2)。此外，在此示例的第八页编程步骤中，ΔVB4＞ΔVB5＞ΔVB6＞ΔVB7＞ΔVE4，并且ΔVB4的最大阈值电压移位对字线WLm-1和WLm+1的存储单元施加耦合效应。
再一次，这里注意，在字线WLm的MSB编程期间，字线WLm的擦除单元的LSB/擦除和CSB/擦除页编程降低了相邻的字线WLm-1和WLm+1上的耦合效应。也就是说，如上所述，在字线WLm的MSB编程期间，实现了耦合效应的降低ΔVA4-ΔVB4。
编程序列的其余部分(包括字线WLm+1的MSB编程)对本领域技术人员将是显而易见的。此外，本领域技术人员将理解，为了说明，该示例仅仅呈现了三个字线WL，实际的存储器件可以具有数百个字线，并且特定的序列可以通过增加的字线而改变。
如上所述，该示例实施例的编程方法使得擦除单元上施加的耦合效应在LSB、CSB和MSB编程期间能够被抵消，并且在MSB编程期间进一步降低了相邻的字线上的耦合效应。此外，可以降低在MSB编程完成之后的阈值电压Vth分布。
图8是用于描述根据本发明构思的实施例的编程N比特MLC闪速存储器的方法的流程图。
参考图8，接收一页的编程数据(S210)，然后确定接收的页数据是否是要被存储在字线的存储单元中的MSB页数据(即，第N页数据)(S220)。例如，在3比特存储单元的情况下，确定编程数据是否用于第三页，并且在4比特存储单元的情况下，确定编程数据是否用于第四页，等等。
执行确定过程S220的方法不受限。例如，可以基于编程数据的页地址来进行该确定。可替换地，可以参考指示多少比特已被编程到给定字线的存储单元中的标志单元。作为另一个替换方式，可以使用表来存储编程到每个单元中的比特数目。
在接收的页数据不是MSB页数据的情况下(S220处的否)，根据先前描述的实施例编程接收的页数据，即，按照包括字线的擦除单元的擦除页编程的方式执行页数据编程。
在接收的页数据是MSB页数据的情况下(S220处的是)，根据正常方式编程接收的页数据，即，在没有字线的擦除单元的擦除编程的情况下执行MSB页数据编程。
图9是示出了根据本发明构思的实施例的存储系统9的框图，图10是根据本发明构思的实施例的存储系统10的非易失性存储器200的框图。存储系统10可以例如是固态驱动器(SSD)，但是本发明构思不限于此。存储系统10的其它示例包括多媒体卡(MMC)卡、安全数字(SD)卡、微SD卡、存储棒、ID卡、PCMCIA卡、芯片卡、USB卡、智能卡和致密闪速(CF)卡。
存储器控制器100通过各种接口协议中的一个与外部设备(例如，主机)通信，接口协议的示例包括通用串行总线(USB)、多媒体卡(MMC)接口、高速外围设备互连(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动器电子电路(IDE)等等。存储器控制器100响应于来自于外部设备的命令，以将写入数据从外部设备编程到非易失性存储器200中并且从非易失性存储器200中取回(retrieve)读出数据以发送到外部设备。
如图10所示，此示例的非易失性存储器200包括非易失性存储器单元阵列210、地址译码器220、读出&写入电路230、和控制逻辑240。地址译码器响应于控制逻辑240以译码读出/写入地址ADDR，从而选择非易失性存储器单元阵列的寻址的字线WL，读出&写入电路230响应于控制逻辑240以将输入数据(DATA)施加到处于编程模式中的地址位线BL，并且从处于读出模式的地址位线BL读出数据(DATA)。控制逻辑240控制非易失性存储器200的全部操作。此外，在此实施例中，控制逻辑240包括编程控制(PGM)单元241以及正常和擦除编程(PGM)单元243。在操作中，编程控制单元241控制是将执行正常的MSB页编程还是将执行LSB/擦除或CSB/擦除页编程。例如，编程控制单元241可以按照先前描述的图8的流程图中描述的方式工作。正常和擦除编程(PGM)单元243根据从编程控制单元241接收到的控制信号执行正常页编程和/或擦除页编程。逻辑单元240可以由数字和/或模拟电路和/或由软件控制实现。
图11是示出存储系统20的另一个示例的框图。除了存储器控制器300通过多个信道CH1<1:k>与包含多个闪速存储器芯片的非易失性存储器400通信之外，此示例与图9的相似。每个信道CH可以被配置为向一组闪速存储器芯片提供通信，并且每个闪速存储器芯片可以按照图10的方式配置。再一次，此示例可以被实现为SSD或存储卡等，但是本发明构思不限于此。
图12是根据发明构思的实施例的计算机系统500的框图。计算系统500的示例包括移动设备、个人计算机、数字照相机、摄录机、手机、MP3播放器、便携式多媒体播放器(PMP)、个人数字助理(PDA)和高清晰度电视机(HDTV)。此示例的计算系统500包括中央处理单元(CPU)510、用户接口530、随机存取存储器(RAM)520、电源540和存储系统(10或20)，全部可操作地连接到总线系统550。CPU 510、用户接口530、RAM 520、电源540和总线系统550的功能是本领域技术人员能很好理解的。存储系统可以例如对应于图9所示的存储系统10或图12所示的存储系统20。不论是哪一种情况，存储系统(10或20)包括用于每存储单元存储N比特数据的非易失性MLC存储单元，其中N是2或更大的整数。此外，存储系统(10或20)的非易失性存储器件被配置为根据这里描述的一个或多个实施例在(N-1)页编程之后执行擦除编程。
根据本发明构思中的一个或多个的MLC闪速存储器可以位于各种不同的封装类型中的任何一个上或内。例如，根据本发明构思中的一个或多个的闪速存储器件可以位于层叠封装(PoP)、球栅阵列(BGA)、芯片尺寸封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、晶片中华夫封装(Die in Waffle Pack)、晶圆中管芯形式(Die in Wafer Form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制作封装(WFP)、晶圆级堆叠封装(WSP)等等之上或之内。
尽管已经参考本发明构思的特定示范性实施例对本发明构思进行了特别图示和描述，但是本领域技术人员应当理解，在不脱离以下权利要求书的精神和范围的情况下，可以对本发明构思做出形式和细节上的各种变化。

Claims (20)

1.一种对包括N比特多电平单元MLC存储单元的非易失性存储器编程的方法，其中N是2或更大的整数，所述方法包括：
使用递增步长脉冲编程ISPP方法执行第一至第(N-1)页编程操作，以将第一至第(N-1)数据页编程在该MLC存储单元中，其中第一至第(N-1)页编程操作的每一个包括该MLC存储单元当中的擦除单元的擦除编程，其中在擦除单元的擦除编程期间，擦除单元的阈值电压从第一擦除状态移位到第二擦除状态，
使用该ISPP方法执行第N页编程操作，以将第N数据页编程在该MLC存储单元中。
2.如权利要求1所述的方法，其中该擦除编程不作为该第N页编程操作的一部分而执行。
3.如权利要求1所述的方法，其中N比特MLC存储单元连接到多个字线，并且其中连接到每个字线的MLC存储单元用于存储N页数据。
4.如权利要求1所述的方法，其中N是3或更大的整数。
5.如权利要求4所述的方法，其中在相邻字线的第(n-1)页编程之后执行每个字线的第n页编程，其中n为1到N。
6.如权利要求4所述的方法，其中该N页编程操作包括最低有效位LSB页编程、至少一个中间有效位CSB页编程和最高有效位MSB页编程。
7.如权利要求3所述的方法，其中该多个字线包括第(m-1)字线、与该第(m-1)字线相邻的第m字线、和与该第m字线相邻的第(m+1)字线，其中m为整数，并且其中该方法包括：
该第(m-1)字线的LSB和擦除页编程；
该第m字线的LSB和擦除页编程；
该第(m-1)字线的CSB和擦除页编程；
该第(m+1)字线的LSB和擦除页编程；
该第m字线的CSB和擦除页编程；
该第(m-1)字线的MSB页编程；
该第(m+1)字线的CSB和擦除页编程；
该第m字线的MSB页编程；
该第(m+1)字线的MSB页编程。
8.如权利要求1所述的方法，其中该MLC存储单元是由福勒-诺德海姆隧道编程的闪速存储单元。
9.一种非易失性存储器，包括：
多电平单元MLC存储单元的阵列；
写入电路，被配置为对该MLC存储单元执行递增步长脉冲编程ISPP操作，其中该ISPP操作包括最低有效位LSB页编程、至少一个中间有效位CSB页编程和最高有效位MSB页编程的编程序列；
其中LSB和CSB页编程的每一个包括该MLC存储单元当中的擦除单元的擦除编程，其中该擦除编程增大该MLC存储单元当中的擦除单元的阈值电压分布，
其中在擦除单元的擦除编程期间，擦除单元的阈值电压从第一擦除状态移位到第二擦除状态。
10.如权利要求9所述的非易失性存储器，其中该MSB编程不包括该MLC存储单元当中的擦除单元的擦除编程。
11.如权利要求9所述的非易失性存储器，其中N比特MLC存储单元连接到多个字线，并且其中连接到每个字线的MLC存储单元用于存储N页数据。
12.如权利要求9所述的非易失性存储器，还包括控制逻辑，控制逻辑包括：
编程单元，被配置为执行该LSB和擦除编程、CSB和擦除编程、以及MSB编程；和
编程控制单元，被配置为基于要被编程到该MLC存储单元中的页数据来控制正常编程单元和擦除编程单元。
13.如权利要求12所述的非易失性存储器，还包括被配置为将从外部设备接收到的地址译码的地址译码器和被配置为从该MLC存储单元的阵列读出数据的读出电路。
14.如权利要求10所述的非易失性存储器，其中该MLC存储单元是由福勒-诺德海姆隧道编程的闪速存储单元。
15.一种存储系统，包括：
非易失性存储器件，包括连接到多个字线和位线的多电平单元MLC存储单元的阵列；
存储器控制器，包括主机接口并且可操作地连接到该非易失性存储器件；
其中该非易失性存储器件包括被配置为对连接到每个字线的MLC存储单元执行递增步长脉冲编程ISPP操作的写入电路，其中该ISPP操作包括最低有效位LSB页编程、至少一个中间有效位CSB页编程和最高有效位MSB页编程的编程序列；
其中LSB和CSB页编程的每一个包括该MLC存储单元当中的擦除单元的擦除编程，其中该擦除编程增大该MLC存储单元当中的擦除单元的阈值电压分布，
其中在擦除单元的擦除编程期间，擦除单元的阈值电压从第一擦除状态移位到第二擦除状态。
16.如权利要求15所述的存储系统，其中该MSB编程不包括该MLC存储单元当中的擦除单元的擦除编程。
17.如权利要求15所述的存储系统，其中该存储系统是多媒体卡(MMC)卡、安全数字(SD)卡、微SD卡、存储棒、ID卡、PCMCIA卡、芯片卡、USB卡、智能卡和致密闪速(CF)卡中的至少一个。
18.如权利要求15所述的存储系统，其中该主机接口是通用串行总线(USB)、多媒体卡(MMC)接口、高速外围设备互连(PCI-E)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)、集成驱动器电子电路(IDE)中的至少一个。
19.如权利要求15所述的存储系统，其中连接到每个字线的N比特MLC存储单元用于存储N页数据。
20.如权利要求15所述的存储系统，其中该MLC存储单元是由福勒-诺德海姆隧道编程的闪速存储单元。
CN201010260550.9A 2009-08-24 2010-08-24 非易失性存储器件和系统及非易失性存储器件编程方法 Active CN101996680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR78195/09 2009-08-24
KR1020090078195A KR101617810B1 (ko) 2009-08-24 2009-08-24 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN101996680A CN101996680A (zh) 2011-03-30
CN101996680B true CN101996680B (zh) 2014-12-10

Family

ID=43525382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010260550.9A Active CN101996680B (zh) 2009-08-24 2010-08-24 非易失性存储器件和系统及非易失性存储器件编程方法

Country Status (4)

Country Link
US (1) US8339847B2 (zh)
KR (1) KR101617810B1 (zh)
CN (1) CN101996680B (zh)
DE (1) DE102010037064A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9606730B2 (en) * 2012-05-04 2017-03-28 Samsung Electronics Co., Ltd. System and method including three dimensional nonvolatile memory device and random access memory
KR102210961B1 (ko) * 2013-06-12 2021-02-03 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동적 접근 방법
US9218851B2 (en) 2013-10-24 2015-12-22 Sandisk Technologies Inc. Power drop protection for a data storage device
JP6262063B2 (ja) 2014-03-18 2018-01-17 東芝メモリ株式会社 不揮発性メモリおよび書き込み方法
US10236067B2 (en) 2017-08-02 2019-03-19 International Business Machines Corporation State-dependent read voltage threshold adaptation for nonvolatile memory
KR102261816B1 (ko) 2017-12-05 2021-06-07 삼성전자주식회사 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법
CN110176269B (zh) * 2019-04-16 2020-11-17 华中科技大学 一种精确调控非易失性存储单元状态的方法及系统
KR20210000409A (ko) 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
JP2023095156A (ja) * 2021-12-24 2023-07-06 キオクシア株式会社 メモリデバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154453A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 对多级单元进行编程的方法
CN101364442A (zh) * 2007-08-06 2009-02-11 海力士半导体有限公司 在闪存装置中编程的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361166A1 (de) 2003-12-22 2005-07-28 Meisel, Jörg, Dr. Bauteilanordnung für eine Prothese
EP1909290B1 (en) * 2006-08-24 2009-10-07 STMicroelectronics S.r.l. Method for compacting the erased threshold voltage distribution of flash memory devices during writing operations
KR100874920B1 (ko) 2007-03-15 2008-12-19 삼성전자주식회사 셀 사이의 커플링에 의한 영향을 감소시킨 플래시 메모리장치 및 그 구동방법
KR20070062956A (ko) 2007-05-17 2007-06-18 삼성전자주식회사 멀티미디어 데이터 전시 장치 및 전시 방법과 상기 방법을기록한 기록매체
KR100885784B1 (ko) 2007-08-08 2009-02-26 주식회사 하이닉스반도체 불휘발성 메모리 장치의 소프트 프로그램 방법
US8117375B2 (en) 2007-10-17 2012-02-14 Micron Technology, Inc. Memory device program window adjustment
KR100953877B1 (ko) 2008-01-14 2010-04-22 재단법인서울대학교산학협력재단 생우유 살균 방법
KR101605827B1 (ko) * 2009-08-24 2016-03-23 삼성전자주식회사 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154453A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 对多级单元进行编程的方法
CN101364442A (zh) * 2007-08-06 2009-02-11 海力士半导体有限公司 在闪存装置中编程的方法

Also Published As

Publication number Publication date
KR101617810B1 (ko) 2016-05-03
US8339847B2 (en) 2012-12-25
US20110044105A1 (en) 2011-02-24
DE102010037064A1 (de) 2011-03-03
KR20110020532A (ko) 2011-03-03
CN101996680A (zh) 2011-03-30

Similar Documents

Publication Publication Date Title
CN101996680B (zh) 非易失性存储器件和系统及非易失性存储器件编程方法
CN101996681B (zh) 非易失性存储器件和系统及非易失性存储器件编程方法
US6917547B2 (en) Non-volatile semiconductor memory device
US7116578B2 (en) Non-volatile memory device and data storing method
JP6202972B2 (ja) メモリシステム及びそれの読み出し校正方法
US7461199B2 (en) Pipelined parallel programming operation in a non-volatile memory system
US8127073B2 (en) Memory system, multi-bit flash memory device, and associated methods
CN106448733B (zh) 非易失性存储器设备、编程方法和其编程验证方法
US9281068B2 (en) Nonvolatile memory and related reprogramming method
US8279682B2 (en) Determining memory page status
CN111508543A (zh) 半导体存储装置
JP2008108418A (ja) マルチページプログラムの方法、及びこれを行うためのフラッシュメモリ装置
US8094495B2 (en) Nonvolatile memory device
US8499134B2 (en) Selective register reset
CN109841253B (zh) 半导体存储装置及其复位方法
CN106504788B (zh) 具有空闲存储器件的存储系统及其操作方法
JP2008108299A (ja) 不揮発性半導体メモリ、及びメモリカード
US20240120019A1 (en) Storage device and program method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant