CN101364442A - 在闪存装置中编程的方法 - Google Patents

在闪存装置中编程的方法 Download PDF

Info

Publication number
CN101364442A
CN101364442A CNA2008100002961A CN200810000296A CN101364442A CN 101364442 A CN101364442 A CN 101364442A CN A2008100002961 A CNA2008100002961 A CN A2008100002961A CN 200810000296 A CN200810000296 A CN 200810000296A CN 101364442 A CN101364442 A CN 101364442A
Authority
CN
China
Prior art keywords
storage unit
voltage
programmed
program voltage
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100002961A
Other languages
English (en)
Other versions
CN101364442B (zh
Inventor
卢由钟
朴世泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101364442A publication Critical patent/CN101364442A/zh
Application granted granted Critical
Publication of CN101364442B publication Critical patent/CN101364442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

本发明公开了一种在闪存装置中编程方法。该方法包括：通过将第一存储单元的第一编程电压施加到字线，对耦合到偶数位线的第一存储单元进行编程；通过第一验证电压验证第一存储单元是否被编程，并在第一存储单元未被编程的情况下使用比第一存储单元的第一编程电压以步长电压顺序增加的编程电压对第一存储单元进行编程，通过将第二存储单元的第一编程电压施加到字线，对耦合到奇数位线的第二存储单元进行编程，以及通过高于第一验证电压的第二验证电压验证第二存储单元是否被编程，并且在第二存储单元未被编程的情况使用比第二存储单元的第一编程电压以步长电压顺序增加的编程电压对第二存储单元进行编程。

Description

在闪存装置中编程的方法
相关申请的交叉引用
本申请主张2007年8月6日提交的韩国专利申请No.2007-78556的优先权，通过引用将其内容全部包括在此。
背景技术
本发明涉及一种对闪存装置进行编程的方法。更具体地，本发明涉及一种减少闪存装置中由干涉效应引起的阈值电压不平衡的编程方法。
最近，对于电编程和擦除数据并不需要刷新功能来周期性重写数据的非易失性存储装置的需求增加。
另外，已研究了存储装置的高集成度技术从而开发大容量存储装置(例如，闪存装置)。
一般而言，闪存装置分为NAND闪存和NOR闪存。在NOR闪存中，各存储单元独立地连接到位线和字线，因此NOR闪存具有良好的随机存取时间。而在NAND闪存中，因为存储单元串联连接，所以对于一个单元串仅需要一个触点，因此NAND闪存在集成度方面具有良好的特性。因此，在高密度闪存中一般采用NAND闪存。
最近，已积极研究了在一个存储单元中存储多个数据位的多位单元以增强上述闪存的集成度。将该存储单元称作多级单元(下文称作“MLC”)。将用于存储一个数据位的存储单元称作单级单元(SLC)。
由于与具有两个阈值电压水平的SLC相比，MLC具有至少四个阈值电压水平，所以MLC可以使位数相对于SLC增加为两倍或更多倍。
另一方面，减少单元的阈值电压变化以实现MLC是重要的。此处该变化的原因之一是单元间电容引起的干涉效应。
图1是示出与闪存装置的传统编程方法相关的阈值电压分布的图。
一般而言，包括在闪存装置中的存储单元阵列具有存储单元串联连接的单元串结构，其中存储单元连接到偶数位线或奇数位线。此处奇数位线与偶数位线相邻。
在闪存装置的编程操作中，通过将编程电压(例如15V)施加到连接到偶数位线的第一存储单元的字线，对第一存储单元进行编程，因此该第一存储单元具有如图1的A所示的阈值电压分布。
随后，通过将编程电压(例如15V)施加到第二存储单元的字线，对连接到奇数位线的与第一存储单元相邻的第二存储单元进行编程，因此第二存储单元具有如图1的A′所示的阈值电压分布。在这种情况下，当第二存储单元被编程时，由于干涉效应第一存储单元的阈值电压分布从A偏移到B。
阈值电压分布的这种变化使闪存装置的编程特性恶化。特别地，在MLC闪存装置中，由于阈值电压分布的变化使得感测裕度(sensingmargin)减小。
发明内容
本发明的一个方面是提供一种在闪存装置中编程的方法，该方法使用比第二验证电压小的第一验证电压进行与偶数位线有关的编程操作，使得阈值电压分布比通常的阈值电压分布小，其中第一验证电压与奇数位线的编程操作有关，且第二验证电压与偶数位线的编程操作有关。然后，根据当进行与奇数位线有关的编程操作时所使用的编程电压，由于干涉效应，耦合到偶数位线的存储单元的阈值电压分布偏移到正常的阈值电压分布。结果，耦合到偶数位线的存储单元与耦合到奇数位线的存储单元具有相同的阈值电压分布。
根据本发明实施例的使用ISPP编程方法在闪存装置中编程的方法包括：使用以第一步长电压顺序递增的第一存储单元的编程电压对第一存储单元进行编程，该第一存储单元耦合到偶数位线；以及使用以第二步长电压顺序递增的第二存储单元的编程电压对第二存储单元进行编程，该第二存储单元耦合到奇数位线，其中第二步长电压高于第一步长电压。
根据本发明另一实施例的在闪存装置中编程的方法包括：通过将第一存储单元的第一编程电压施加到与第一存储单元相关的字线来对第一存储单元进行编程，该第一存储单元耦合到第一位线；在第一存储单元未被编程的情况，将比第一存储单元的第一编程电压高第一步长电压的第一存储单元的第二编程电压施加到字线，通过施加以第一步长电压递增的新的编程电压对第一存储单元进行编程直到该第一存储单元被编程；通过将与第一存储单元的第一编程电压相等的第二存储单元的第一编程电压施加到与第二存储单元相关的字线，对第二存储单元进行编程，该第二存储单元耦合到第二位线，其中第二位线与第一位线相邻；以及在第二存储单元未被编程的情况，将比第二存储单元的第一编程电压高第二步长电压的编程电压施加到字线，通过施加以第二步长电压递增的新的编程电压对第二存储单元进行编程直到第二存储单元被编程，其中第二步长电压高于第一步长电压。
根据本发明另一实施例的闪速存储器的编程的方法包括：执行第一编程操作使得耦合到第一位线的第一存储单元的阈值电压增加到比目标电压小的第一电压；并执行第二编程操作使得耦合到第二位线的第二存储单元的阈值电压增加到等于或高于目标电压的第二水平，且第一存储单元的阈值电压增加到等于或高于目标电压的第三水平。
根据本发明另一实施例的在闪存装置中编程的方法包括：通过将第一存储单元的第一编程电压施加到与第一存储单元相关的字线，对第一存储单元进行编程，该第一存储单元耦合到第一位线；通过将小于目标电压的第一验证电压施加到该字线，验证第一存储单元是否被编程；通过将与第一存储单元的第一编程电压相等的第二存储单元的第一编程电压施加到与第二存储单元相关的字线，对第二存储单元进行编程，该第二存储单元耦合到与第一位线相邻的第二位线；以及通过将与目标电压相等的第二验证电压施加到该字线，验证第二存储单元是否被编程。
根据本发明另一实施例的在闪存装置中编程的方法包括：通过将第一存储单元的第一编程电压应用于字线，对第一存储单元进行编程，该第一存储单元耦合到偶数位线；通过第一验证电压验证第一存储单元是否被编程，并在第一存储单元未被编程的情况，使用比第一存储单元的第一编程电压以步长电压顺序递增的编程电压对第一存储单元进行编程；通过将与第一存储单元的第一编程电压相等的第二存储单元的第一编程电压施加到字线，对第二存储单元进行编程，该第二存储单元耦合到奇数位线；以及通过高于第一验证电压的第二验证电压验证第二存储单元是否被编程，并在第二存储单元未被编程的情况使用比第二存储单元的第一编程电压以步长电压顺序递增的编程电压对第二存储单元进行编程。
如上所述，在闪存装置中编程的方法使用小于第一验证电压的第二验证电压进行与偶数位线相关的编程操作，使得阈值电压分布比通常的阈值电压分布小，其中第一验证电压与奇数位线的编程操作有关，且第二验证电压与偶数位线的编程操作有关。然后，根据当进行与奇数位线有关的编程操作时所使用的编程电压，由于干涉效应，耦合到偶数位线的存储单元的阈值电压分布偏移到正常阈值电压分布。结果，耦合到偶数位线的存储单元具有与耦合到奇数位线的存储单元相同的阈值电压分布。
附图说明
图1是示出与闪存装置的传统编程方法相关的阈值电压分布的图；
图2是示出根据本发明第一实施例和第二实施例的闪存装置的存储单元阵列的图；
图3是示出对根据本发明第一实施例的闪存装置进行编程的方法中的阈值电压分布的图；以及
图4是示出对根据本发明第二实施例的闪存装置进行编程的方法中的阈值电压分布的图。
具体实施方式
在下文中，将参考附图更详细地说明本发明的实施例。
图2是示出根据本发明第一实施例和第二实施例的闪存装置的存储单元阵列的图。图3是示出对根据本发明第一实施例的闪存装置编程的方法中的阈值电压分布的图。
在下文中，将参考图2和图3详细说明根据本发明第一实施例的在闪存装置中编程方法。可取作法是该方法使用递增步长脉冲编程(incremental step pulse programming，ISPP)方法。
首先，对耦合到偶数位线的第一存储单元MC1进行编程。具体地，第一存储单元的第一编程电压被施加到耦合到第一存储单元MC1的字线。绕过电压(pass voltage)被施加到未与第一存储单元MC1连接的字线以防止对这些存储单元编程。
随后，在验证操作中通过将验证电压Vverify施加到相对应的字线验证第一存储单元MC1是否被编程。
如果验证了第一存储单元MC1被编程，则编程操作结束。然而，如果验证了第一存储单元MC1未被编程，高于第一存储单元的第一编程电压的第一存储单元的第二编程电压被施加到字线。在本发明的一个实施例中，第一存储单元的第一编程电压和第一存储单元的第二编程电压之差(例如，第一步长电压)为0.15V-5V，优选为0.3V。
此后，如果通过验证操作验证了第一存储单元MC1被编程，则编程操作结束。然而，如果通过验证操作验证了第一存储单元MC1未被编程，则通过将比第一存储单元的第二编程电压高第一步长电压的第一存储单元的第三编程电压施加到该字线再次进行编程操作。重复进行编程和验证操作，直到第一存储单元MC1被编程。
一旦第一存储单元MC1已被编程，第一存储单元MC1具有如图3的C所示的阈值电压分布。此处，因为使用小于传统步长电压的第一步长电压，所以第一存储单元MC1的阈值电压分布宽度窄。传统步长电压是0.5V-1.0V。
随后，对耦合到奇数位线BLo的第二存储单元MC2进行编程。具体地，与第一存储单元的第一编程电压相等的第二存储单元的第一编程电压被施加到耦合到第二存储单元MC2的字线。绕过电压被施加到未与第二存储单元MC2连接的字线以防止对这些存储单元编程。
然后，通过进行验证操作来验证第二存储单元MC2是否被编程。
如果验证了第二存储单元MC2被编程，则编程操作结束。然而，如果验证了第二存储单元MC2未被编程，则高于第二存储单元的第一编程电压的第二存储单元的第二编程电压被施加到字线。此处，第二存储单元的第一编程电压与第二存储单元的第二编程电压之差(即，第二步长电压)高于在对耦合到偶数位线BLe的第一存储单元MC1进行编程的处理中使用的第一步长电压。例如，第二步长电压为0.15V-0.5V，优选为0.4V。在本实施例中第二步长电压比第一步长电压高约0.1V。在另一实施例中，该差为0.07V。在又一实施例中，该差为0.13V、0.15V或0.18V。重复进行编程和验证操作，直到第二存储单元MC2被编程。
根据当对第二存储单元MC2进行编程时所使用的编程电压，由于干涉效应(或干扰效应或编程干扰)被编程的第一存储单元MC1的阈值电压分布从C偏移到D。换句话说，第一存储单元MC1的阈值电压分布偏移成和第二存储单元MC2具有基本上相同的阈值电压分布。结果，改善了耦合到位线BLe和BLo的存储单元MC1和MC2的阈值电压分布。
图4是示出对根据本发明第二实施例的闪存装置进行编程的方法中的阈值电压分布的图。
在下文中，将参考图2和图4详细说明根据本发明第二实施例的闪存装置的编程方法。可取作法是该方法使用ISPP方法。
首先，对耦合到偶数位线BLe的第一存储单元MC1进行编程。具体地，第一存储单元的第一编程电压被施加到耦合到第一存储单元MC1的字线。绕过电压被施加到未与第一存储单元MC1连接的字线以防止对这些存储单元编程。
随后，通过验证操作来验证第一存储单元MC1是否被编程。此处通过将第一验证电压Vverify1施加到连接到第一存储单元MC1的字线并检测偶数位线BLe的电压来执行该验证操作。
也就是说，通过在施加第一验证电压Vverify1时检测预充电的偶数位线BLe是否被放电或维持其电压水平来验证对第一存储单元MC1的编程。此处可取作法是第一验证电压Vverify1小于当验证耦合到奇数位线BLo的第二存储单元MC2时所使用的第二验证电压Vverify2。在本实施例中，第二验证电压Vverify2具有与传统验证电压Vverify相同的电压。
如果验证了第一存储单元MC1被编程，则编程操作结束。然而，如果验证了第一存储单元MC1未被编程，则高于第一存储单元的第一编程电压的第一存储单元的第二编程电压被施加到第一存储单元MC1的字线。此处步长电压为0.3V。重复进行编程操作和验证操作，直到第一存储单元MC1被编程。第一验证电压Vverify1用于该阶段中的验证步骤。
一旦第一存储单元MC1已被编程，第一存储单元MC1具有如图4的E所示的阈值电压分布。
随后，对耦合到奇数位线BLo的第二存储单元MC2进行编程。具体地，与第一存储单元的第一编程电压相等的第二存储单元的第一编程电压被施加到耦合到第二存储单元MC2的字线。此处绕过电压被施加到未与第二存储单元MC2连接的字线以防止对这些存储单元编程。
然后，验证第二存储单元MC2是否被编程。此处可取作法是第二验证电压Vverify2高于第一验证电压Vverify1。在本实施例中，第二验证电压Vverify2高于第一验证电压Vverify1。
如果验证了第二存储单元MC2被编程，则编程操作结束。然而，如果验证了第二存储单元MC2未被编程，则高于第二存储单元的第一编程电压的第二存储单元的第二编程电压被施加到第二存储单元MC2的字线。重复进行编程和验证操作，直到第二存储单元MC2被编程。
通过使用高于当对第一存储单元MC1进行编程时使用的第一验证电压Vverify1的第二验证电压Vverify2进行编程操作，与被编程的存储单元MC1的阈值电压分布相比，被编程的存储单元MC2的阈值电压分布位于更靠右的方向。
根据当对第二存储单元MC2进行编程时所使用的编程电压，由于干涉效应第一存储单元MC1的阈值电压分布从E偏移到F。结果，第一存储单元MC1具有与第二存储单元MC2基本上相同的阈值电压分布。因此，改善了耦合到位线BLe和BLo的存储单元MC1和MC2的阈值电压分布。
在上述实施例中，将存储单元说明成组合在偶数和奇数位线(或偶数和奇数单元串)的单元中。本领域技术人员应理解，本发明不限于具有该配置的存储单元阵列。如这里所用的，偶数和奇数位线(或单元串)是指彼此相邻的位线(或单元串)。例如，存储单元可组合在三个或更多位线的单元中。
在该说明书中任何提及“一个实施例”、“实施例”、“示例性实施例”等意味着结合该实施例说明的特定特征、结构或特性包括在本发明的至少一个实施例中。这些短语在该说明书中的各个地方的出现不一定都指同一个实施例。此外，当结合任何实施例对特定特征、结构或特性进行说明时，应认为结合其它实施例实现该特征、结构或特性落在本领域技术人员的范围内。
虽然参照其许多示例性实施例说明了实施例，但是应理解本领域技术人员可设计落入说明书的原理的精神及范围内的许多其它修改和实施例。更具体地，在说明书、附图及所附权利要求的范围内可对组件和/或对象组合排列的布置进行各种变形和修改。除了对组件和/或布置的变形和修改之外，对本领域技术人员来说替选使用也是清楚的。

Claims (9)

1.一种使用递增步长脉冲编程(ISPP)方法的在闪存装置中编程的方法，该方法包括：
使用以第一步长电压增加的第一存储单元的编程电压，对第一存储单元进行编程，所述第一存储单元耦合到第一位线；以及
使用以第二步长电压增加的第二编程电压，对第二存储单元进行编程，其中所述第二步长电压高于所述第一步长电压，所述第二存储单元耦合到第二位线，
其中所述第一位线和所述第二位线彼此相邻地设置。
2.一种在闪存装置中编程的方法，该方法包括：
将第一存储单元的第一编程电压施加到与第一存储单元相关联的字线，所述第一存储单元耦合到第一位线；
如果判断出所述第一存储单元还未通过所述第一存储单元的所述第一编程电压被编程，则将所述第一存储单元的第二编程电压施加到与所述第一存储单元相关联的字线，所述第一存储单元的所述第二编程电压比所述第一存储单元的所述第一编程电压高第一步长电压；
将与所述第一存储单元的所述第一编程电压相等的第二存储单元的第一编程电压施加到与第二存储单元相关联的字线，所述第二存储单元耦合到第二位线，其中所述第二位线与所述第一位线相邻；以及
如果判断出所述第二存储单元还未被编程，则将所述第二存储单元的第二编程电压施加到与所述第二存储单元相关联的字线，其中所述第二存储单元的所述第二编程电压比所述第二存储单元的所述第一编程电压高第二步长电压，且所述第二步长电压高于所述第一步长电压。
3.如权利要求2所述的方法，其中所述第二步长电压比所述第一步长电压高大约0.1V。
4.如权利要求2所述的方法，其中所述第一步长电压约为0.3V，且所述第二步长电压约为0.4V。
5.一种在闪存装置中编程的方法，该方法包括：
执行第一编程操作，使得耦合到第一位线的第一存储单元的阈值电压增加到小于目标电压的第一电压；以及
执行第二编程操作，使得耦合到第二位线的第二存储单元的阈值电压增加到等于或高于所述目标电压的第二水平，并且所述第一存储单元的阈值电压增加到等于或高于所述目标电压的第三水平。
6.一种在闪存装置中编程的方法，该方法包括：
将第一存储单元的第一编程电压施加到与第一存储单元相关联的字线，所述第一存储单元耦合到第一位线；
通过将第一验证电压施加到与所述第一存储单元相关联的字线，验证所述第一存储单元是否被编程；
将与所述第一存储单元的所述第一编程电压相等的第二存储单元的第一编程电压施加到与第二存储单元相关联的字线，所述第二存储单元耦合到与所述第一位线相邻的第二位线；以及
通过将第二验证电压施加到与所述第二存储单元相关联的字线，验证所述第二存储单元是否被编程，所述第二验证电压高于所述第一验证电压。
7.如权利要求6所述的方法，还包括：
如果判断出所述第一存储单元已被适当编程，则结束对所述第一存储单元的编程；以及
如果判断出所述第一存储单元还未被恰当编程，则将比所述第一存储单元的所述第一编程电压高步长电压的所述第一存储单元的第二编程电压施加到与所述第一存储单元相关联的字线。
8.如权利要求6所述的方法，其中使用递增步长脉冲编程方法来对所述第一存储单元和第二存储单元进行编程。
9.一种在闪存装置中编程的方法，该方法包括：
将第一存储单元的第一编程电压施加到与第一存储单元相关联的第一字线，所述第一存储单元耦合到第一位线；
通过将第一验证电压施加到所述第一字线，验证所述第一存储单元是否被编程；
如果判断出所述第一存储单元还未被编程，将所述第一存储单元的第二编程电压施加到所述第一字线，所述第一存储单元的所述第二编程电压比所述第一存储单元的所述第一编程电压高第一步长电压；
将与所述第一存储单元的所述第一编程电压相等的第二存储单元的第一编程电压施加到与第二存储单元相关联的第二字线，所述第二存储单元耦合到与所述第一位线相邻的第二位线；
通过将第二验证电压施加到所述第二字线，验证所述第二存储单元是否被编程，所述第二验证电压高于所述第一验证电压；
如果判断出所述第二字线还未被编程，则将所述第二存储单元的第二编程电压施加到所述第二字线，所述第二存储单元的所述第二编程电压比所述第二存储单元的所述第一编程电压大第二步长电压，所述第二步长电压高于所述第一步长电压。
CN2008100002961A 2007-08-06 2008-01-30 在闪存装置中编程的方法 Active CN101364442B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020070078556 2007-08-06
KR1020070078556A KR100908560B1 (ko) 2007-08-06 2007-08-06 플래시 메모리 소자의 프로그램 방법
KR10-2007-0078556 2007-08-06

Publications (2)

Publication Number Publication Date
CN101364442A true CN101364442A (zh) 2009-02-11
CN101364442B CN101364442B (zh) 2011-08-10

Family

ID=40346361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100002961A Active CN101364442B (zh) 2007-08-06 2008-01-30 在闪存装置中编程的方法

Country Status (4)

Country Link
US (2) US7564719B2 (zh)
JP (1) JP2009043391A (zh)
KR (1) KR100908560B1 (zh)
CN (1) CN101364442B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996680A (zh) * 2009-08-24 2011-03-30 三星电子株式会社 非易失性存储器件和系统及非易失性存储器件编程方法
CN105825892A (zh) * 2014-11-25 2016-08-03 旺宏电子股份有限公司 单胞多位式的存储器及其操作方法
CN110556144A (zh) * 2018-05-31 2019-12-10 旺宏电子股份有限公司 存储器装置的编程方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069004B1 (ko) * 2008-08-01 2011-09-29 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 방법
KR101044490B1 (ko) 2009-06-30 2011-06-27 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 동작 방법
US7995394B2 (en) * 2009-07-30 2011-08-09 Sandisk Technologies Inc. Program voltage compensation with word line bias change to suppress charge trapping in memory
KR101200128B1 (ko) 2010-12-24 2012-11-12 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그 프로그램 방법
US9437319B1 (en) * 2015-06-25 2016-09-06 Macronix International Co., Ltd. Method for programming non-volatile memory with reduced bit line interference and associated device
JP6457364B2 (ja) * 2015-09-11 2019-01-23 東芝メモリ株式会社 メモリシステム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
CN100409367C (zh) * 2002-01-30 2008-08-06 旺宏电子股份有限公司 多重值闪存的写入与清除方法
US6657891B1 (en) * 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
JP2005235287A (ja) * 2004-02-19 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置
US7274596B2 (en) * 2004-06-30 2007-09-25 Micron Technology, Inc. Reduction of adjacent floating gate data pattern sensitivity
US7212435B2 (en) * 2004-06-30 2007-05-01 Micron Technology, Inc. Minimizing adjacent wordline disturb in a memory device
EP1785998A1 (en) * 2004-08-30 2007-05-16 Spansion LLC Semiconductor device, semiconductor device testing method, and data writing method
JP4410188B2 (ja) * 2004-11-12 2010-02-03 株式会社東芝 半導体記憶装置のデータ書き込み方法
ITRM20050310A1 (it) * 2005-06-15 2006-12-16 Micron Technology Inc Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash.
KR100721013B1 (ko) * 2005-07-26 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100630537B1 (ko) * 2005-08-09 2006-10-02 주식회사 하이닉스반도체 듀얼 페이지 프로그램 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 프로그램 동작 방법
US7751242B2 (en) * 2005-08-30 2010-07-06 Micron Technology, Inc. NAND memory device and programming methods
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
US7952922B2 (en) * 2006-06-06 2011-05-31 Micron Technology, Inc. Method for programming a non-volatile memory device to reduce floating-gate-to-floating-gate coupling effect
KR100879387B1 (ko) * 2006-09-22 2009-01-20 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
US7590007B2 (en) * 2007-01-11 2009-09-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR100882206B1 (ko) * 2007-06-19 2009-02-06 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
US7619931B2 (en) * 2007-06-26 2009-11-17 Micron Technology, Inc. Program-verify method with different read and verify pass-through voltages
KR100880320B1 (ko) * 2007-07-25 2009-01-28 주식회사 하이닉스반도체 플래시 메모리 소자 및 프로그램 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996680A (zh) * 2009-08-24 2011-03-30 三星电子株式会社 非易失性存储器件和系统及非易失性存储器件编程方法
CN101996680B (zh) * 2009-08-24 2014-12-10 三星电子株式会社 非易失性存储器件和系统及非易失性存储器件编程方法
CN105825892A (zh) * 2014-11-25 2016-08-03 旺宏电子股份有限公司 单胞多位式的存储器及其操作方法
CN105825892B (zh) * 2014-11-25 2019-09-24 旺宏电子股份有限公司 单胞多位式的存储器及其操作方法
CN110556144A (zh) * 2018-05-31 2019-12-10 旺宏电子股份有限公司 存储器装置的编程方法
CN110556144B (zh) * 2018-05-31 2021-04-06 旺宏电子股份有限公司 存储器装置的编程方法

Also Published As

Publication number Publication date
CN101364442B (zh) 2011-08-10
US7564719B2 (en) 2009-07-21
KR20090014527A (ko) 2009-02-11
US20090279364A1 (en) 2009-11-12
US20090040831A1 (en) 2009-02-12
KR100908560B1 (ko) 2009-07-21
JP2009043391A (ja) 2009-02-26

Similar Documents

Publication Publication Date Title
CN101364442B (zh) 在闪存装置中编程的方法
US7558115B2 (en) Program method of flash memory device
US7554859B2 (en) Nonvolatile memory system and associated programming methods
US7548457B2 (en) Multi-bit nonvolatile memory device and related programming method
US8050097B2 (en) Method of programming nonvolatile memory device
US8411501B2 (en) Programming method for non-volatile memory device
US7660160B2 (en) Flash memory device and method of operating the same
US7450432B2 (en) Method of programming data in a flash memory device
KR101468026B1 (ko) 메모리 셀 프로그래밍 방법 및 반도체 장치
US7518909B2 (en) Non-volatile memory device adapted to reduce coupling effect between storage elements and related methods
CN101640072A (zh) 闪速存储设备的编程方法
CN101188142A (zh) 使用编程数据高速缓存的闪存设备及其编程方法
US8861278B2 (en) Non-volatile memory device and cache program method of the same
US7623375B2 (en) Method of operating a flash memory device
WO2009031675A1 (en) Nonvolatile semiconductor memory device and memory system
US10504599B2 (en) Connecting memory cells to a data line sequentially while applying a read voltage to the memory cells and programming the read data to a single memory cell
JP2008090997A (ja) フラッシュメモリ素子とそのプログラム方法
US7715233B2 (en) Non-volatile memory device
KR20090046209A (ko) 낸드 플래시 메모리 소자의 프로그래밍 방법 및 데이터읽기 방법.
KR101003163B1 (ko) 프로그래밍 교란이 감소된 ｎａｎｄ 플래시 메모리 프로그래밍
KR20100076321A (ko) 플래시 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant