KR20100076321A - 플래시 메모리 소자의 프로그램 방법 - Google Patents

플래시 메모리 소자의 프로그램 방법 Download PDF

Info

Publication number
KR20100076321A
KR20100076321A KR1020080134332A KR20080134332A KR20100076321A KR 20100076321 A KR20100076321 A KR 20100076321A KR 1020080134332 A KR1020080134332 A KR 1020080134332A KR 20080134332 A KR20080134332 A KR 20080134332A KR 20100076321 A KR20100076321 A KR 20100076321A
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
program
threshold voltage
programmed
Prior art date
Application number
KR1020080134332A
Other languages
English (en)
Inventor
김주광
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080134332A priority Critical patent/KR20100076321A/ko
Publication of KR20100076321A publication Critical patent/KR20100076321A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Abstract

본 발명은 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 제1 비트라인에 연결된 제1 메모리 셀의 워드라인에 제1 프로그램 전압을 인가하여 프로그램하는 단계와, 상기 워드라인에 목표 검증 전압보다 낮은 제1 검증 전압을 인가하여 상기 제1 메모리 셀의 프로그램 상태를 검증하는 단계와, 상기 제1 비트라인에 인접한 제2 비트라인에 연결된 제2 메모리 셀의 워드라인에 상기 제1 프로그램 전압을 인가하여 프로그램하는 단계, 및 상기 워드라인에 목표 검증 전압과 같은 레벨의 제2 검증 전압을 인가하여 상기 제2 메모리 셀의 프로그램 상태를 검증하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법을 개시한다.
플래시, 인터퍼런스, 검증 전압

Description

플래시 메모리 소자의 프로그램 방법{Method for programming a flash memory device}
본 발명은 플래시 메모리 소자의 프로그램 방법에 관한 것으로, 특히 멀티 레벨 셀을 갖는 플래시 메모리 소자의 인터퍼런스 효과에 의한 문턱 전압 불균형을 감소시킬 수 있는 플래시 메모리 소자의 프로그램 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성 해야하는 리프레시(refresh) 기능이 필요 없는 반도체 메모리 소자의 수요가 증가하고 있다. 그리고 더 많은 용량의 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화에 대한 기술이 연구되고 있다. 이에 따라 플래시 메모리에 관한 연구가 활발히 진행되고 있다.
플래시 메모리는 일반적으로 NAND형 플래시 메모리와 NOR형 플래시 메모리로 구분된다. NOR형 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트라인과 워드라인에 연결되는 구조를 가지므로 랜덤 억세스 시간 특성이 우수하다. 반면, NAND 형 플래시 메모리는 복수 개의 메모리 셀들이 직렬로 연결되어 셀 스트링(string) 당 한 개의 컨택(contact)만이 필요하므로 집적도면에서 우수한 특성을 갖는다. 따라서, 고집적 플래시 메모리에는 주로 NAND형 구조가 사용된다.
최근에는, 이러한 플래시 메모리의 집적도를 더욱 향상시키기 위해 한개의 메모리 셀에 복수 개의 데이터를 저장할 수 있는 다중 비트 셀에 대한 연구가 진행되고 있다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi-Level Cell; MLC)이라고 한다. 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single Level Cell; SLC)이라 한다.
멀티 레벨 셀(MLC)은 통상적으로 2개 이상의 문턱 전압(threshold voltage) 분포를 가지며, 이에 대응되는 2개 이상의 데이터를 저장할 수 있다. 따라서, 2개 레벨의 싱글 레벨 셀(Single Level Cell; SLC)에 비해 1개 셀이 4개 이상의 레벨로 나누어질 수 있으므로 SLC보다 2배 이상 많은 비트수를 증가시킬 수 있다.
이러한 MLC를 구현하기 위해 셀 문턱 전압의 변화를 감소시키는 것이 중요한데, 셀 문턱 전압 변화의 요인중 하나가 셀간 캐패시턴스에 의한 인터퍼런스(interference) 효과이다.
도 1은 종래 기술에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 문턱 전압 분포도이다.
일반적으로 플래시 메모리 소자의 메모리 셀 어레이는 다수의 메모리 셀이 직렬로 이븐 비트라인 및 오드 비트라인에 연결되는 스트링 구조를 이루고 있으며, 이븐 및 오드 비트라인은 서로 인접하게 배치된다.
플래시 메모리 소자의 프로그램 동작시 먼저 이븐 비트라인에 연결된 제1 메모리 셀의 워드라인에 프로그램 전압(예를 들어 15V)이 인가되어 제1 메모리 셀은 A와 같은 문턱 전압 분포를 갖으며 프로그램된다.
이후, 제1 메모리 셀과 인접한 오브 비트라인에 연결된 제2 메모리 셀의 워드라인에 프로그램 전압(예를 들어 15V)이 인가되어 제2 메모리 셀은 A'와 같은 문턱 전압 분포를 갖으며 프로그램된다. 이때 제1 메모리 셀은 제2 메모리 셀 프로그램 동작시 인터퍼런스 효과에 의해 문턱 전압 분포가 A에서 B로 이동하게 된다.
이러한 문턱 전압의 변화는 플래시 메모리 소자의 프로그램 특성을 저하시키며, 특히 멀티 레벨 셀을 갖는 플래시 메모리 소자의 경우 문턱 전압의 변화에 의해 센싱 마진이 떨어진다.
본 발명이 이루고자 하는 기술적 과제는 이븐 비트라인의 프로그램 동작시 오드 비트라인의 프로그램 동작시의 검증 전압보다 낮은 검증 전압을 사용하여 프로그램 동작을 실시하여 문턱 전압 분포를 정상치보다 낮게 형성한 후, 오드 비트라인 프로그램 동작시 프로그램 전압에 의한 인터퍼런스 효과에 의해 이븐 비트라인의 메모리 셀의 문턱 전압 분포를 정상치로 이동시켜 이븐 비트라인에 연결된 메모리 셀과 오드 비트라인에 연결된 메모리 셀의 문턱 전압 분포를 균일하게 형성할 수 있는 플래시 메모리 소자의 프로그램 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 플래시 메모리 소자의 프로그램 방법은 제1 비트라인에 연결된 제1 메모리 셀의 워드라인에 제1 프로그램 전압을 인가하여 프로그램하는 단계와, 상기 워드라인에 목표 검증 전압보다 낮은 제1 검증 전압을 인가하여 상기 제1 메모리 셀의 프로그램 상태를 검증하는 단계와, 상기 제1 비트라인에 인접한 제2 비트라인에 연결된 제2 메모리 셀의 워드라인에 상기 제1 프로그램 전압을 인가하여 프로그램하는 단계, 및 상기 워드라인에 목표 검증 전압과 같은 레벨의 제2 검증 전압을 인가하여 상기 제2 메모리 셀의 프로그램 상태를 검증하는 단계를 포함한다.
상기 제1 메모리 셀의 상기 프로그램 동작을 실시하는 단계 이전에, 상기 제 2 메모리 셀의 프로그램 동작에 의한 상기 제1 메모리 셀의 문턱 전압 변화량을 측정하여 인터퍼런스 값을 설정하는 단계를 더 포함한다.
상기 제1 메모리 셀의 프로그램 상태를 검증하는 단계 후, 상기 제1 메모리 셀이 정상적으로 프로그램 되었을 경우 제1 메모리 셀의 프로그램 동작을 완료하는 단계, 및 상기 제1 메모리 셀이 프로그램되지 않았을 경우 상기 제1 프로그램 전압보다 스텝 전압만큼 높은 프로그램 전압을 상기 워드라인에 인가하며, 상기 제1 메모리 셀이 프로그램될 때까지 상기 스텝 전압만큼 증가된 새로운 프로그램 전압을 인가하여 프로그램하는 단계를 더 포함한다.
상기 제2 메모리 셀의 프로그램 상태를 검증하는 단계 후, 상기 제2 메모리 셀이 정상적으로 프로그램되었을 경우 제2 메모리 셀의 프로그램 동작을 완료하는 단계, 및 상기 제2 메모리 셀이 프로그램되지 않았을 경우 상기 제1 프로그램 전압보다 상기 스텝 전압만큼 큰 프로그램 전압을 상기 워드라인에 인가하며, 상기 제2 메모리 셀이 프로그램될 때까지 상기 스텝 전압만큼 증가된 새로운 프로그램 전압을 인가하여 프로그램하는 단계를 더 포함한다.
상기 제1 검증 전압은 상기 목표 전압보다 상기 인터퍼런스 값만큼 낮다.
본 발명이 이루고자 하는 기술적 과제는 이븐 비트라인의 프로그램 동작시 오드 비트라인의 프로그램 동작시의 검증 전압보다 낮은 검증 전압을 사용하여 프로그램 동작을 실시하여 문턱 전압 분포를 정상치보다 낮게 형성한 후, 오드 비트 라인 프로그램 동작시 프로그램 전압에 의한 인터퍼런스 효과에 의해 이븐 비트라인의 메모리 셀의 문턱 전압 분포를 정상치로 이동시켜 이븐 비트라인에 연결된 메모리 셀과 오드 비트라인에 연결된 메모리 셀의 문턱 전압 분포를 균일하게 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 실시 예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 메모리 셀 어레이의 회로도이다.
도 3은 본 발명의 실시 예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 문턱 전압 분포도이다.
도 2 및 도 3을 참조하여 본 발명의 일실시 예를 설명하면 다음과 같다.
플래시 메모리 소자의 프로그램 방법은 ISPP(incremental step pulse programming) 방법을 이용하는 것이 바람직하다. 먼저 이븐 비트라인(BLe)에 연결된 제1 메모리 셀(MC1)을 프로그램한다.
본 발명의 프로그램 동작을 진행하기 전에 일반적은 프로그램 동작을 실시한 후, 메모리 셀들의 문턱 전압을 측정하여 평균적인 인터피어런스 값을 측정한다. 평균적인 인터피어런스 값은 이븐 비트라인에 연결된 제1 메모리 셀(MC1)의 프로그램 동작을 진행한 후 제1 문턱 전압 값을 측정하고, 제1 메모리 셀(MC1)과 인접한 오드 비트라인에 연결된 제2 메모리 셀(MC2)의 프로그램 동작을 진행한 후 제1 메모리 셀(MC1)의 제2 문턱 전압 값을 측정하여 제1 문턱 전압과 제2 문턱 전압값의 차를 인터피어런스 값으로 설정한다.
이 후, 소거 동작을 실시한다.
이 후, 제1 메모리 셀(MC1)에 연결된 워드라인에 제1 프로그램 전압 인가한다. 이때, 제1 메모리 셀(MC1)을 제외한 스트링의 다른 메모리 셀들은 프로그램을 방지하기 위하여 워드라인에 패스 전압을 인가한다.
이 후, 프로그램 검증 동작을 실시하여 제1 메모리 셀(MC1)의 프로그램 여부를 확인한다. 프로그램 검증 동작은 제1 메모리 셀(MC1)의 워드라인에 제1 검증 전압(Vverify1)을 인가하여 이븐 비트라인(BLe)의 전위를 검출하여 이루어진다. 즉, 제1 검증 전압(Vverify1)이 인가되었을 경우 프리차지된 이븐 비트라인(BLe)이 디스차지될 경우와 프리차지 레벨을 유지할 경우를 판단하여 프로그램 여부를 확인하다. 제1 검증 전압(Vverify1)은 일반적인 목표 검증 전압(Vverify) 보다 낮은 전압, 더욱 바람직하게는 목표 검증 전압(Vverify) 보다 인터피어런스 값만큼 낮은 전압을 이용하여 설정한다.
제1 메모리 검증 동작을 통해 제1 메모리 셀(MC1)이 프로그램되었을 경우로 판단되면 프로그램 동작을 종료한다. 반면 프로그램 검증 동작시 제1 메모리 셀(MC1)이 프로그램되지 않았을 경우 제1 프로그램 전압보다 일정 전위 높은 제2 프로그램 펄스를 인가한다. 이때 스텝 전위는 0.1 내지 0.3V인 것이 바람직하다.
이 후, 프로그램 검증 동작을 재실시하여 제1 메모리 셀(MC1)이 프로그램되었을 경우로 판단되면 프로그램 동작을 종료한다. 반면 검증 동작시 제1 메모리 셀(MC1)이 프로그램되지 않았을 경우 제2 프로그램 전압보다 스텝 전위만큼 높은 제3 프로그램 전압을 사용하여 프로그램 동작을 진행하며 상술한 동작을 제1 메모리 셀(MC1)이 프로그램 될때까지 반복 실시한다. 최종적으로 제1 메모리 셀(MC1)은 E와 같은 문턱 전압 폭을 갖는다. 이는 제1 검증 전압(Vverify1)을 이용하여 ISPP 프로그램 검증 동작을 실시할 경우 제1 메모리 셀(MC1)의 문턱 전압 분포 중 가장 낮은 문턱 전압이 제1 검증 전압(Vverify1) 보다 높은 경우 프로그램 동작이 종료되므로 E와 같은 문턱 전압 폭을 갖게 된다.
이 후, 제1 메모리 셀(MC1)의 프로그램 동작과 유사한 방식(ISPP)으로 오드 비트라인(BLo)에 연결된 제2 메모리 셀(MC2)을 프로그램한다. 이때, 제2 메모리 셀(MC2)을 제외한 스트링의 다른 메모리 셀들은 프로그램을 방지하기 위하여 워드라인에 패스 전압을 인가한다.
이 후, 프로그램 검증 동작을 실시하여 제2 메모리 셀(MC2)의 프로그램 여부를 확인한다. 이때 사용되는 제2 검증 전압(Vverify2)은 제1 검증 전압(Vverify1)보다 높은 것이 바람직하다. 제2 검증 전압(Vverify2)은 목표 검증 전압(Vverify)인 것이 바람직하다.
프로그램 검증 동작을 통해 제1 메모리 셀(MC2)이 프로그램되었을 경우로 판 단되면 프로그램 동작을 종료한다. 반면 검증 동작시 제1 메모리 셀(MC2)이 프로그램되지 않았을 경우 제2 프로그램 전압보다 일정 전위 높은 제2 프로그램 펄스를 인가한다.
이 후, 검증 동작을 실시하여 제1 메모리 셀(MC1)이 프로그램되었을 경우로 판단되면 프로그램 동작을 종료한다.
프로그램 동작이 완료된 제2 메모리 셀(MC2)의 문턱 전압 분포는 제1 메모리 셀(MC1)의 프로그램 동작시 사용된 제1 검증 전압(Vverify1)보다 높은 제2 검증 전압(Vverify2)을 이용하여 프로그램 동작을 진행하여 제1 프로그램 셀(MC1)의 문턱 전압 분포보다 오른쪽에 위치하게 된다. 이는 제1 메모리 셀(MC1)에 사용된 제1 검증 전압(Vverify1)보다 높은 제2 검증 전압(Vverify2)을 이용하여 프로그램 동작을 진행함으로써, 제2 메모리 셀(MC2)의 문턱 전압 분포 중 최하 문턱 전압이 제2 검증 전압(Vverify2) 보다 높아야 프로그램 동작이 완료된다. 이로 인하여 제2 메모리 셀(MC2)의 문턱 전압 분포 중 최하 문턱 전압은 제1 메모리 셀(MC1)의 문턱 전압 분포 중 최하 문턱 전압보다 높게 형성된다.
또한 제2 메모리 셀(MC2)의 프로그램 동작시 사용되는 프로그램 전압에 의한 인터퍼런스 효과에 의해 제1 메모리 셀(MC1)의 문턱 전압은 오른쪽으로 즉, E에서 F로 이동하게 되어 결과적으로 제1 메모리 셀(MC1)의 문턱 전압 분포와 제2 메모리 셀(MC2)의 문턱 전압 분포는 균일하게 된다. 이는 제1 메모리 셀(MC1)의 문턱 전압 분포가 E와 같이 존재하다가 제2 메모리 셀(MC2)의 프로그램 동작시 사용되는 프로그램 전압에 의해 간접적인 영향 즉, 인접한 메모리 셀에 인가되는 높은 프로 그램 전압에 의해 캐패턴스 효과에 의해 문턱 전압 분포가 상승하는 인터퍼런스 효과에 의해 F호 이동하게 된다. 이로 인하여 제2 메모리 셀(MC2)의 문턱 전압 분포 보다 낮은 문턱 전압 분포를 갖던 제1 메모리 셀(MC1)의 문턱 전압 분포가 상승하게 되어 제2 메모리 셀(MC2)의 문턱 전압 분포와의 차이가 감소된다.
상술한 제2 메모리 셀의 프로그램 동작시 사용되는 프로그램 전압에 의하여 프로그램되어 있는 제1 메모리 셀은 인터퍼런스 효과에 의해 문턱 전압의 분포가 도면의 오른쪽으로 이동하게 되어 제2 메모리 셀의 문턱 전압 분포와 균일하게 이동한다. 이로 인하여 이븐 및 오드 비트라인(BLe, BLo)에 연결된 메모리 셀들의 문턱 전압 분포가 개선된다.
도 1은 종래 기술에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 문턱 전압 분포도이다.
도 2는 본 발명의 실시 예에 따른 플래시 메모리 소자의 메모리 셀 어레이 회로도이다.
도 3은 본 발명의 실시 예에 따른 플래시 메모리 소자의 프로그램 방법을 설명하기 위한 문턱 전압 분포도이다.

Claims (9)

  1. 제1 비트라인에 연결된 제1 메모리 셀의 문턱 전압이 목표 전압보다 낮은 제1 레벨까지 상승하도록 제1 프로그램 동작을 실시하는 단계; 및
    제2 비트라인에 연결된 제2 메모리 셀의 문턱전압이 상기 목표 전압과 같거나 높은 제2 레벨까지 상승하면서 상기 제1 메모리 셀의 문턱전압이 상기 목표 전압과 같거나 높은 제3 레벨까지 상승하도록 제2 프로그램 동작을 실시하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 제1 프로그램 동작을 실시하는 단계 이전에,
    상기 제2 메모리 셀의 프로그램 동작에 의한 상기 제1 메모리 셀의 문턱 전압 변화량을 측정하여 인터퍼런스 값을 설정하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
  3. 제 2 항에 있어서,
    상기 제1 레벨은 상기 목표 전압보다 상기 인터퍼런스 값만큼 낮은 플래시 메모리 소자의 프로그램 방법.
  4. 제 2 항에 있어서,
    상기 인터퍼런스 값을 설정하는 단계 이 후, 소거 동작을 실시하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
  5. 제1 비트라인에 연결된 제1 메모리 셀의 워드라인에 제1 프로그램 전압을 인가하여 프로그램하는 단계;
    상기 워드라인에 목표 검증 전압보다 낮은 제1 검증 전압을 인가하여 상기 제1 메모리 셀의 프로그램 상태를 검증하는 단계;
    상기 제1 비트라인에 인접한 제2 비트라인에 연결된 제2 메모리 셀의 워드라인에 상기 제1 프로그램 전압을 인가하여 프로그램하는 단계; 및
    상기 워드라인에 목표 검증 전압과 같은 레벨의 제2 검증 전압을 인가하여 상기 제2 메모리 셀의 프로그램 상태를 검증하는 단계를 포함하는 플래시 메모리 소자의 프로그램 방법.
  6. 제 5 항에 있어서,
    상기 제1 메모리 셀의 상기 프로그램 동작을 실시하는 단계 이전에,
    상기 제2 메모리 셀의 프로그램 동작에 의한 상기 제1 메모리 셀의 문턱 전압 변화량을 측정하여 인터퍼런스 값을 설정하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
  7. 제 5 항에 있어서,
    상기 제1 메모리 셀의 프로그램 상태를 검증하는 단계 후,
    상기 제1 메모리 셀이 정상적으로 프로그램 되었을 경우 제1 메모리 셀의 프로그램 동작을 완료하는 단계; 및
    상기 제1 메모리 셀이 프로그램되지 않았을 경우 상기 제1 프로그램 전압보다 스텝 전압만큼 높은 프로그램 전압을 상기 워드라인에 인가하며, 상기 제1 메모리 셀이 프로그램될 때까지 상기 스텝 전압만큼 증가된 새로운 프로그램 전압을 인가하여 프로그램하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
  8. 제 5 항에 있어서,
    상기 제2 메모리 셀의 프로그램 상태를 검증하는 단계 후,
    상기 제2 메모리 셀이 정상적으로 프로그램되었을 경우 제2 메모리 셀의 프로그램 동작을 완료하는 단계; 및
    상기 제2 메모리 셀이 프로그램되지 않았을 경우 상기 제1 프로그램 전압보 다 상기 스텝 전압만큼 큰 프로그램 전압을 상기 워드라인에 인가하며, 상기 제2 메모리 셀이 프로그램될 때까지 상기 스텝 전압만큼 증가된 새로운 프로그램 전압을 인가하여 프로그램하는 단계를 더 포함하는 플래시 메모리 소자의 프로그램 방법.
  9. 제 6 항에 있어서,
    상기 제1 검증 전압은 상기 목표 전압보다 상기 인터퍼런스 값만큼 낮은 플래시 메모리 소자의 프로그램 방법.
KR1020080134332A 2008-12-26 2008-12-26 플래시 메모리 소자의 프로그램 방법 KR20100076321A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134332A KR20100076321A (ko) 2008-12-26 2008-12-26 플래시 메모리 소자의 프로그램 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134332A KR20100076321A (ko) 2008-12-26 2008-12-26 플래시 메모리 소자의 프로그램 방법

Publications (1)

Publication Number Publication Date
KR20100076321A true KR20100076321A (ko) 2010-07-06

Family

ID=42638052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134332A KR20100076321A (ko) 2008-12-26 2008-12-26 플래시 메모리 소자의 프로그램 방법

Country Status (1)

Country Link
KR (1) KR20100076321A (ko)

Similar Documents

Publication Publication Date Title
US9183945B2 (en) Systems and methods to avoid false verify and false read
KR100908560B1 (ko) 플래시 메모리 소자의 프로그램 방법
US8902661B1 (en) Block structure profiling in three dimensional memory
KR101069004B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN102985977B (zh) 用于减少非易失性存储器中的状态分布的展宽的擦除和编程技术
US9672926B2 (en) Apparatus and method of programming and verification for a nonvolatile semiconductor memory device
USRE46014E1 (en) Defective word line detection
US9466382B2 (en) Compensation for sub-block erase
US8902658B1 (en) Three-dimensional NAND memory with adaptive erase
US9501400B2 (en) Identification and operation of sub-prime blocks in nonvolatile memory
US9015407B1 (en) String dependent parameter setup
US9455043B2 (en) Dynamic program window determination in a memory device
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
JP2013143155A (ja) 不揮発性半導体記憶装置とその書き込み方法
US8842476B2 (en) Erratic program detection for non-volatile storage
US7295471B2 (en) Memory device having a virtual ground array and methods using program algorithm to improve read margin loss
JP5784788B2 (ja) 不揮発性半導体記憶装置とその書き込み方法
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100076321A (ko) 플래시 메모리 소자의 프로그램 방법
KR20100138540A (ko) 불휘발성 메모리 소자의 프로그램 방법
US8379443B2 (en) Charge retention for flash memory by manipulating the program data methodology
KR20100034613A (ko) 전하트랩형 플래시 메모리소자의 프로그램 방법
KR20100089507A (ko) 플래시 메모리 소자의 프로그램 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination