CN101388249B - 非易失性存储器件和对其中的多级单元进行编程的方法 - Google Patents

非易失性存储器件和对其中的多级单元进行编程的方法 Download PDF

Info

Publication number
CN101388249B
CN101388249B CN2008100063876A CN200810006387A CN101388249B CN 101388249 B CN101388249 B CN 101388249B CN 2008100063876 A CN2008100063876 A CN 2008100063876A CN 200810006387 A CN200810006387 A CN 200810006387A CN 101388249 B CN101388249 B CN 101388249B
Authority
CN
China
Prior art keywords
voltage
unit
verification operation
verifying
verifying voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100063876A
Other languages
English (en)
Other versions
CN101388249A (zh
Inventor
元参规
车载元
白侊虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101388249A publication Critical patent/CN101388249A/zh
Application granted granted Critical
Publication of CN101388249B publication Critical patent/CN101388249B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

一种对非易失性存储器件中的多级单元进行编程的方法，包括：向多个主单元和用于验证操作的多个指示器单元提供不同的数据。所述多个主单元和所述多个指示器单元根据所述数据具有不同的阈值电压。对主单元和指示器单元执行编程操作。基于主单元和指示器单元的第一验证电压，执行第一验证操作。重复执行编程操作和第一验证操作，直到所述多个指示器单元的第一单元的阈值电压高于第一验证电压。当第一单元的阈值电压高于第一验证电压时，基于第二验证电压对主单元执行第二验证操作。

Description

非易失性存储器件和对其中的多级单元进行编程的方法
对相关专利申请的交叉引用 
本专利申请要求2007年9月10日提交的韩国专利申请No.2007-091543和2007年11月9日提交的韩国专利申请No.2007-114307的优先权，这些申请的内容通过引用全部结合于此。 
背景技术
本发明涉及非易失性存储器件和对非易失性存储器件中的多级单元进行编程的方法。更具体地，本发明涉及非易失性存储器件和对非易失性存储器件中的多级单元进行编程的方法，用于对特定存储单元的最高有效位进行高效编程。
对电编程和擦除数据并且不需要定期重写数据的刷新功能的非易失性存储器件的需求不断增加。
非易失性存储器件包括：存储单元阵列，具有周于以矩阵形式存储数据的存储单元；以及页缓冲器，用于对某存储单元中的数据进行编程或者从特定存储单元读取数据。
页缓冲器具有：连接到存储单元的一对位线；寄存器，用于临时存储要编程在存储单元阵列中的数据或者存储从存储单元阵列读取的数据；感测节点，用于感测特定位线或指定寄存器的电压电平；以及位线选择电路，用于控制位线和感测节点的连接。
已开发出用于存储一位或多位的存储器件以增强非易失性存储器件的完整性(integrity)。该存储器件被称为多级单元(MLC)。
当对用于存储例如2位的MLC进行编程时，该MLC可以存储四个数据，例如11、10、01和00。结果，可以增强非易失性存储器件的完整性。
对MLC进行编程的方法包括：通过向存储单元的字线施加编程电压来对对应的存储单元进行编程的操作，和验证编程是否被执行的验证操作。在对MLC进行编程的方法中，与对SLC进行编程的方法不同，对 最低有效位进行编程的操作和对最高有效位进行编程的操作是分开执行的。当最高有效位被编程时，使用具有不同量值的验证电压执行至少两个验证操作。特别地，根据第一验证电压执行第一验证操作，并且不管第一验证操作是否完成，根据高于第一验证电压的第二验证电压执行第二验证操作。
然而，当编程电压被施加在页的单元中时，在存储单元未被编程到比第一验证电压更高的电压时，该存储单元不能被编程到比第二验证电压更高的电压。结果，对MLC进行编程的方法的效率可能降低。
发明内容
本发明的目的是提供一种具有指示器单元的非易失性存储器件。
本发明的另一个目的是提供一种对非易失性存储器件中的MLC进行编程的方法，以便通过使用指示器单元省略部分验证操作。
根据一个示例性实施例，对非易失性存储器件中的多级单元进行编程的方法包括：向包括主单元和用于验证操作的指示器单元的多个单元中的每个单元提供不同的数据，其中，所述多个主单元和所述多个指示器单元具有根据数据的不同的阈值电压；对主单元和指示器单元执行编程操作；基于第一验证电压对主单元和指示器单元执行第一验证操作；重复执行编程操作和第一验证操作，直到所述指示器单元的第一单元的阈值电压高于第一验证电压；并且当第一单元的阈值电压高于第一验证电压时，基于第二验证电压，对主单元执行第二验证操作。
根据本发明的另一个示例性实施例，对非易失性存储器件中的多级单元进行编程的方法包括：向包括主单元和用于验证操作的指示器单元的多个单元中的每个单元提供不同的数据，其中，所述主单元和所述指示器单元具有根据数据的不同的阈值电压；对主单元和指示器单元执行编程操作；基于第一验证电压，对主单元和指示器单元执行第一验证操作；重复执行编程操作和第一验证操作，直到上述指示器单元的第一单元的阈值电压高于第一验证电压；当第一单元的阈值电压高于第一验证电压时，基于第二验证电压，对主单元执行第二验证操作；重复执行编程操作、第一验证操作和第二验证操作，直到上述指示器单元的第二单元的阈值电压高于第二验证电压；当第二单元的阈值电压高于第二验证电压时，基于第三验证电压，对主单元执行第三验证操作；重复执行编程操作、第一验证操作、 第二验证操作和第三验证操作，直到上述指示器单元的第三单元的阈值电压高于第三验证电压；并且当第三单元的阈值电压高于第三验证电压时，基于第四验证电压，对主单元执行第四验证操作。
根据本发明一个示例性实施例的非易失性存储器件包括：基于主单元是否被编程而被验证的多个指示器单元；指示器单元页缓冲器，其被配置成根据指示器单元的编程结果输出验证完成信号；以及控制逻辑电路，其被配置成根据输出的验证完成信号，通过控制高电压发生器改变验证电压。
根据以上方法和非易失性存储器件，可以降低对多级单元的编程执行验证操作所需要的时间。是否执行后续验证操作是根据指示器单元的阈值电压的增加来确定的。这与基于第一验证电压到第n验证电压按顺序执行验证操作的常规方法相比是有利的。此外，有些验证操作可以省略。
附图说明
当结合附图考虑时，参考下面的详细描述，将明白本发明的上述和其它特征和优点，其中：
图1A到图1D是示出根据编程操作、多级单元的阈值电压分布的示图；
图2A是示出当具有3位的MLC被编程时的阈值电压分布的示图；
图2B是示出用于对具有3位的MLC的编程进行验证的普通(common)验证操作的流程图；
图2C是示出在用于对具有3位的MLC进行编程的普通编程操作中所施加的编程电压和验证电压的波形的示图；
图3是示出根据本发明的一个示例性实施例的非易失性存储器件的示图；
图4是示出根据本发明的一个示例性实施例的非易失性存储器件中的页缓冲器的示图；
图5是示出根据本发明的一个示例性实施例对MLC的编程进行验证的过程的流程图；
图6是示出根据本发明的一个示例性实施例的指示器单元和指示器单元页缓冲器的示图；
图7是示出根据本发明的另一个示例性实施例的指示器单元阵列和指示器单元页缓冲器的方框图；
图8A是示出当用于存储2位的MLC被进行编程时所施加的编程电压和验证电压的波形的示图；
图8B是示出当用于存储3位的MLC被进行编程时所施加的编程电压和验证电压的波形的示图；并且
图8C是示出当用于存储4位的MLC被进行编程时所施加的编程电压和验证电压的波形的示图。
具体实施方式
在下文中，将参考附图详细说明本发明的优选实施例。
图1A到图1D是示出根据编程操作、多级单元的阈值电压分布的示图。
图1A示出根据对最低有效位的编程操作的阈值电压分布。
存储单元根据编程操作被进行编程，并且被编程的存储单元具有高于验证电压PV1的阈值电压。
图1B示出当具有2位的多级单元MLC被进行编程时的阈值电压分布。
根据对最低有效位和最高有效位的编程，MLC具有特性不同的四个阈值电压分布。这些阈值电压分布对应于不同的验证电压。对最低有效位的编程的验证操作基于第二验证电压PV2执行，对最高有效位的编程的验证操作基于第一验证电压PV1或第三验证电压PV3执行。
图1C示出当用于存储3位的MLC被进行编程时的阈值电压分布。
根据对最低有效位、第一最高有效位和第二最高有效位的编程，MLC具有特性不同的8个阈值电压分布。这些阈值电压分布对应于不同的验证电压。对最低有效位的编程的验证操作基于第四验证电压PV4执行，对第一最高有效位的编程的验证操作基于第二验证电压PV2或第六验证电压PV6执行，并且对第二最高有效位的编程的验证操作基于第一验证电压PV1、第三验证电压PV3、第五验证电压PV5或第七验证电压PV7执 行。
图1D示出当用于存储4位的MLC被进行编程时的阈值电压分布。
根据对最低有效位、第一最高有效位、第二最高有效位和第三最高有效位的编程，MLC具有特性不同的16个阈值电压分布。这些阈值电压分布对应于不同的验证电压。对最低有效位的编程的验证操作基于第八验证电压PV8执行，而对第一最高有效位的编程的验证操作基于第四验证电压PV4或第十二验证电压PV12执行。此外，对第二最高有效位的编程的验证操作基于第二验证电压PV2、第六验证电压PV6、第十验证电压PV10或第十四验证电压PV14执行，而对第三最高有效位的编程的验证操作基于第一验证电压PV1、第三验证电压PV3、第五验证电压PV5、第七验证电压PV7、第九验证电压PV9、第十一验证电压PV11、第十三验证电压PV13或第十五验证电压PV15执行。
图2A是示出当具有3位的MLC被进行编程时的阈值电压分布的示图。图2B是示出用于对具有3位的MLC的编程进行验证的普通验证操作的流程图。图2C是示出在用于对具有3位的MLC进行编程的普通编程操作中施加的编程电压和验证电压的波形的示图。
在步骤210，要编程的数据输入到与要编程的特定存储单元相连接的页缓冲器。
存储单元阵列中的每个存储单元通过对应的位线连接到页缓冲器。要被编程到存储单元的数据输入并存储在页缓冲器的寄存器中。
在步骤220，输入页缓冲器的数据传送到位线，并且执行编程操作。
页缓冲器中存储的数据被提供给位线，并且根据所提供的数据，位线的电压电平具有高电平或低电平。
编程电压被施加到垂直连接到位线的字线。编程电压被施加到连接到要编程的存储单元的字线，并且比编程电压小的通过电压被施加到除连接到要编程的存储单元的字线之外的字线。因此，当编程电压在位线具有低电平时被施加到字线时，存储单元被进行编程，并且除了被编程的存储单元之外的每个存储单元将其状态保持为擦除状态。
根据增量步进脉冲编程ISPP(incremental step pulse programming)方法，编程电压被重复施加到对应的存储单元，并且每次施加都增加指定电平。在这种情况下，根据ISPP方法编程操作不断地执行，直到被编程的存储单元的阈值电压增加到大于指定电压。当被编程的存储单元的阈值 电压大于指定电压时，停止编程操作。验证被编程的存储单元的阈值电压是否增加到大于指定电压的操作称为验证操作。
在下文中，将详细描述验证操作。
在步骤230，根据第一验证电压PV(i)执行第一验证操作。当连接到要验证的存储单元的位线被预充电到高电平时，第一验证电压PV(i)被施加到字线，并且通过电压被提供给除了被施加第一验证电压PV(i)的字线之外的字线。
当存储单元被编程时，即存储单元的阈值电压高于第一验证电压PV(i)时，该存储单元不被接通。因此，在具有该存储单元的单元串中未形成电流路径，并且位线的电压电平保持在高电平。
然而，当存储单元未被编程时，即存储单元的阈值电压小于第一验证电压PV(i)时，该存储单元被导通。结果，在单元串中形成电流路径，并且位线的电压电平从高电平转换成低电平。由于位线的电压电平取决于上述编程结果而变化，所以位线的电压被提供给感测节点并且存储在页缓冲器的寄存器中。
在步骤240，基于第二验证电压PV(i+1)执行第二验证操作。第二验证操作类似于第一验证操作。然而，第二验证操作与第一验证操作的不同之处在于第二验证电压PV(i+1)被施加到要验证的字线。
在步骤250，基于第三验证电压PV(i+2)执行第三验证操作。第三验证操作类似于第一验证操作。然而，第三验证操作与第一验证操作的不同之处在于第三验证电压PV(i+2)被施加到要验证的字线。
在步骤260，基于第四验证电压PV(i+3)执行第四验证操作。第四验证操作类似于第一验证操作。然而，第四验证操作与第一验证操作的不同之处在于第四验证电压PV(i+3)被施加到要验证的字线。
在提供了一个编程脉冲之后，通过施加第一验证电压PV(i)直到第四验证电压PV(i+3)，顺序执行验证操作。
然而，当存储单元被编程到大于第一验证电压PV(i)的电压时，在该存储单元未被编程到大于第一验证电压PV(i)的电压时，难以将该存储单元编程到大于第二验证电压PV(i+1)到第四验证电压PV(i+3)的电压。因此，当在第一验证操作未完成时执行第二验证操作到第四验证操作时，降低了验证操作的效率。
在图2C中示出了这个问题。
如图2C所示，在编程电压被提供给字线之后，施加具有不同量值的四个验证电压，以验证编程操作是否完成。
在一个编程操作执行之后，不管第一验证操作是否完成，都按顺序执行第一验证操作到第四验证操作。
图3是示出根据本发明的一个示例性实施例的非易失性存储器件的示图。
本实施例的非易失性存储器件包括：主单元阵列310，用于通过编程操作存储从外部器件输入的数据；主单元页缓冲器312，用于临时存储要存储在主单元阵列310中的数据或用于临时存储从主单元阵列310读取的数据；指示器单元阵列320，用于验证操作；以及指示器单元页缓冲器322，用于临时存储要存储在指示器单元阵列320中的数据或用于临时存储从指示器单元阵列320读取的数据。
此外，非易失性存储器件还包括：控制逻辑电路330，用于根据从指示器单元页缓冲器322输出的验证完成信号，控制高电压发生器340的操作；高电压发生器340，用于根据控制逻辑电路330的控制，输出编程电压，验证各电压(读取电压或擦除电压等等)；以及开关块350，用于有选择地将输出高电压施加到与存储单元相关的对应的字线。
主单元阵列310具有用于存储数据的存储单元，用于有选择地激活存储单元的字线WL0到WLn，以及用于对存储单元输入/输出数据的位线BL0到BLm。字线WL0到WLn和位线BL0到BLm以矩阵形式设置。
主单元阵列310还具有：多个单元串，其中存储单元串联耦合；耦合到漏极选择线DSL的漏极选择晶体管，用于有选择地将特定存储单元耦合到对应的位线；以及耦合到源极选择线SSL的源极选择晶体管，用于有选择地将指定存储单元耦合到公共源极线。
存储单元的栅极耦合到字线WL0到WLn。具有共同耦合到一个字线的存储单元的组称为页。另外，耦合到每个位线的单元串并联耦合到公共源极线。具有这些单元串的组称为块。
在下文中，将参考附图详细描述主单元页缓冲器312。
图4是示出根据本发明的一个示例性实施例的非易失性存储器件中的页缓冲器的示图。
非易失性存储器件包括页缓冲器和用于存储数据的存储单元阵列。
页缓冲器具有：位线选择电路400，用于有选择地将位线BLe或BLo耦合到感测节点SO；第一寄存器410和第二寄存器420，用于存储特定数据；数据比较电路430，用于比较第一寄存器410中的数据和第二寄存器420中的数据，并且将比较结果发送到感测节点SO；以及数据输入电路440。
位线选择电路400包括：N-MOS晶体管N406，用于响应于偶位线选择信号BSLe，将偶位线BLe耦合到感测节点SO；以及N-MOS晶体管N408，用于响应于奇位线选择信号BSLo，将奇位线BLo耦合到感测节点SO。因此，位线BLe或BLo根据位线选择信号BSLe或BSLo的电压电平被耦合到感测节点SO。
位线选择电路400还具有：控制信号输入端子，用于提供具有特定电平的控制信号VIRPWR；N-MOS晶体管N402，用于响应于偶放电信号DISCHe，将偶位线BLe耦合到控制信号输入端子；以及N-MOS晶体管N404，用于响应于奇放电信号DISCHo，将奇位线BLo耦合到控制信号输入端子。因此，位线BLe或BLo根据控制信号VIRPWR的电压电平而被预充电到高电平或被放电到低电平。
第一寄存器410包括：具有两个反相器IV414和IV416的锁存器412；耦合到锁存器412的第一节点MSB的N-MOS晶体管N412；耦合到锁存器412的第二节点MSB_N的N-MOS晶体管N41；反相器IV412；P-MOS晶体管P412，用于将具有高电平的电压Vdd输出到与MSB验证信号MSBVER_N对应的端子，并且根据第二节点MSB_N的电压电平被导通；以及耦合在节点N4与地之间的N-MOS晶体管N416，其中，节点N4位于N-MOS晶体管N412和N-MOS晶体管N414之间。
N-MOS晶体管N412耦合在第一节点MSB和节点N4之间，并且响应于MSB复位信号MSBRST被导通。
N-MOS晶体管N414耦合在第二节点MSB_N和节点N4之间，并且响应于MSB设置信号MSBSET被导通。
N-MOS晶体管N416耦合在节点N4和地之间，并且响应于感测节点SO的电压电平被导通，从而把地电压提供给节点N4。
第二寄存器420包括：具有两个反相器IV424和IV426的锁存器422；耦合到锁存器422的第一节点LSB的N-MOS晶体管N422；耦合到锁存 器422的第二节点LSB_N的N-MOS晶体管N424；反相器IV422；P-MOS晶体管P422，用于将具有高电平的电压Vdd输出到与验证信号LSBVER_N对应的端子，并且根据第二节点LSB_N的电压电平被导通；以及耦合在节点N9和地之间的N-MOS晶体管N426，其中，节点N9位于N-MOS晶体管N422和N-MOS晶体管N424之间。
N-MOS晶体管N422耦合在第一节点LSB和节点N9之间，并且响应于LSB复位信号LSBRST被导通。
N-MOS晶体管N424耦合在第二节点LSB_N和节点N9之间，并且响应于LSB设置信号LSBSET被导通。
N-MOS晶体管N426耦合在节点N9和地之间，并且根据感测节点SO的电压电平被导通，从而把地电压提供给节点N9。
数据比较电路430响应于MSB编程信号MSBPROG，把与第一寄存器410中的数据和第二寄存器420中的数据的逻辑乘积对应的数据发送到感测节点SO。
数据比较电路430包括第一比较电路432和第二比较电路434。
第一比较电路432具有N-MOS晶体管N432和N-MOS晶体管N436。
N-MOS晶体管N432和N436被串联耦合在感测节点SO和节点N7之间。
N-MOS晶体管N432根据MSB编程信号MSBPROG被导通。
N-MOS晶体管N436响应于节点N12的电压被导通，并且把感测节点SO耦合到节点N7或者将感测节点SO与节点N7断开。
第二比较电路434包括N-MOS晶体管N434和N-MOS晶体管N438。
N-MOS晶体管N434和N438被串联耦合在感测节点SO和节点N12之间。
N-MOS晶体管N434响应于MSB编程信号MSBPROG被导通。
N-MOS晶体管N438根据节点N7的电压被导通，并且把感测节点SO耦合到节点N12或者将感测节点SO与节点N12断开。
当比较电路430工作时，在预置时间期间，通过导通晶体管P450，感测节点SO被预充电到高电平。当感测节点SO被预充电时，提供具有高电平的MSB编程信号MSBPROG。感测节点SO的电压电平取决于下 表中所示的节点N7的电压电平和节点N12的电压电平而变化。
 数据比较电路430的操作   节点N7的电压  节点N12的电压   感测节点SO的电压
 导通晶体管N436和N438   高  高   高
 导通晶体管N438   高  低   低
 导通晶体管N436   低  高   低
 晶体管N436和N438截止   低  低   保持通过预充电产生的电压。
如表所示，N-MOS晶体管N436和N438的导通/截止是根据节点N7和N12的电压电平确定的。此外，根据N-MOS晶体管N436和N438的导通/截止，确定节点N7和N12的电压是否影响感测节点SO。
当节点N7和N12具有低电平时，晶体管N436和N438被截止，并且对应于逻辑乘积的数据的传输停止。在这种情况下，感测节点SO的电压根据预充电的电压电平确定。
数据输入电路440具有N-MOS晶体管N442和N-MOS晶体管N444。
N-MOS晶体管N442耦合在第一节点MSB和输入/输出端子YA之间，并且响应于数据输入信号DATALOAD被导通。当N-MOS晶体管N442被导通时，输入/输出端子YA的数据被发送到第一寄存器410中的第一节点MSB。
N-MOS晶体管N444耦合在第二节点MSB_N和输入/输出端子YA之间，并且响应于反相数据输入信号DATALOAD_N被导通。当N-MOS晶体管N444被导通时，输入/输出端子YA的数据被传送到第二节点MSB_N。因此，当数据输入信号DATALOAD在输入/输出端子YA被耦合到地时具有高电平时，N-MOS晶体管N442被导通，并且第一节点MSB具有低电平。然而，当逆数据输入信号DATALOAD_N具有高电平时，N-MOS晶体管N444被导通，并且第二节点MSB_N具有低电平。结果，输入/输出端子YA的数据被提供给第二节点MSB_N。
用于数据的传输的N-MOS晶体管N456被耦合在节点N7和感测节点SO之间，并且响应于数据传送信号DATTRAN被导通。因此，当N-MOS晶体管N456被导通时，节点N7的数据被传送到感测节点SO。
用于数据的传输的N-MOS晶体管N458被耦合在节点N12和感测节点SO之间，并且响应于LSB编程信号LSBPROG被导通。因此，当N-MOS晶体管N458被导通时，节点N12的数据被发送到感测节点SO。
耦合在供电电压Vdd和感测节点SO之间的P-MOS晶体管P450响应于具有低电平的预充电信号PRECH_N被导通。当P-MOS晶体管P450被导通时，供电电压Vdd被施加到感测节点SO。结果，感测节点SO被预充电到供电电压Vdd的电平。
页缓冲器还包括晶体管N450、N452和N454，用于将提供给节点N7和N12的数据发送到外部端子。
MSB通过器件N452被实施为N-MOS晶体管，耦合在节点N7和节点N8之间，并且响应于MSB通过信号MSBPASS进行操作。
LSB通过器件N454被实施为N-MOS晶体管，耦合在节点N12和节点N8之间，并且响应于LSB通过信号LSBPASS进行操作。
数据通过器件N450被实施为N-MOS晶体管，并且响应于通过信号PASS把提供给节点N8的电压施加到反相器IV450。
上述页缓冲器是本发明的示例性实施例。可以使用其它页缓冲器。例如，可以使用具有3个锁存器的页缓冲器来高效操作用于存储3位的MLC。
在下文中，将详细描述指示器单元阵列320。
指示器单元是本发明的特征元件，并且当对主单元的编程被验证时，代替主单元被进行验证。此外，指示器单元用于基于特定验证电压，确定验证操作是否被执行。当基于特定验证电压的、对指示器单元的验证操作完成时，基于比该特定验证电压高的电压再次执行验证操作。因此，指示器单元包括特性与主单元中的存储单元相同的存储单元。此外，指示器单元块与主单元块具有相同的结构。
非易失性存储器件具有：数个单元串，其中，各指示器单元串联耦合，如图3中虚线所示；耦合到漏极选择线DSL的漏极选择晶体管，用于有选择地把特定指示器单元耦合到位线；以及耦合到源极选择线SSL的源极选择晶体管，用于有选择地把特定存储单元耦合到公共源极线。
在下文中，将详细描述指示器单元页缓冲器322。
指示器单元页缓冲器322临时存储要存储在指示器单元中的数据，或 者临时存储从指示器单元读取的数据。因此，指示器单元页缓冲器322的结构可以类似于上述主单元页缓冲器312的结构。
指示器单元页缓冲器322基于特定验证电压执行验证操作，并且当验证操作完成时，传送验证完成信号到控制逻辑电路330。
在下文中，将参考图4详细描述验证完成信号。
根据从外部器件输入的数据，数据“0”或“1”被存储在第一寄存器410的第二节点MSB_N。当数据“0”被存储在第二节点MSB_N时，认为对应的单元被编程。然而，当数据“1”被存储在第二节点MSB_N时，认为对应的单元被擦除。
第二节点MSB_N中存储的数据通过感测节点SO被传送到位线。结果，位线的电压根据所发送的数据具有低电平或高电平。接着，根据位线的电压执行编程操作。
当执行验证操作时，位线的电压电平取决于编程结果而变化。特别地，当特定存储单元被编程到大于验证电压的电压时，位线的电压保持在高电平。当存储单元未被编程到大于验证电压的电压时，位线的电压具有低电平。
位线的电压被施加到感测节点SO。根据施加到感测节点SO的电压，第一寄存器410中的N-MOS晶体管N416被导通/截止。
当指定存储单元被编程到大于验证电压的电压时，具有高电平的电压被施加到感测节点SO，并且第一寄存器410中的N-MOS晶体管N416被导通。然而，当存储单元未被编程到大于验证电压的电压时，具有低电平的电压被施加到感测节点SO，并且第一寄存器410中的N-MOS晶体管N416被截止。
当执行验证操作时，具有高电平的MSB复位信号MSBRST被发送到第一寄存器410中的N-MOS晶体管N412。因此，当存储单元被编程到大于验证电压的电压时，N-MOS晶体管N412和N416被导通，并且具有高电平的数据，即数据“1”被存储在第二节点MSB_N中。
当存储单元是编程障碍单元(program objection cell)并且数据“0”存储在第二节点MSB_N中时，感测节点SO在存储单元未被编程到大于验证电压的电压时具有低电平。因此，N-MOS晶体管N416未被导通，并且保持数据“0”。
当存储单元是擦除障碍单元(erase objection cell)并且数据“1”存储在第二节点MSB_N中时，感测节点SO由于存储单元未被编程而具有低电平。因此，N-MOS晶体管N416未被导通，并且保持数据“1”。
简言之，只有当存储单元未被编程到大于编程障碍单元的验证电压的电压时，数据“0”才被存储在第二节点MSB_N中。
当通过重复发送编程脉冲，每个编程障碍单元被编程到大于验证电压的电压时，数据“1”被存储在每个页缓冲器中的第二节点MSB_N中。数据“1”被发送到P-MOS晶体管P412的栅极，并且P-MOS晶体管被截止。结果，MSB验证信号MSBVER_N具有浮动状态(floating state)，并且MSB验证信号MSBVER_N被发送到控制逻辑电路330。
第二寄存器420中的验证操作类似于上述验证操作。此外，输出第二寄存器420中的LSB验证信号LSBVER_N的过程类似于输出MSB验证信号MSBVER_N的过程。
在下文中，将参考附图详细描述根据本发明的一个示例性实施例的验证操作。
图5是示出根据本发明的一个示例性实施例验证对MLC的编程的过程的流程图。图6是示出根据本发明的一个示例性实施例的指示器单元和指示器单元页缓冲器的示图。
在步骤510，要编程到主单元阵列310的数据在编程操作被执行之前被输入到主单元页缓冲器312。存储单元通过位线耦合到对应的页缓冲器，并且要编程到特定存储单元的数据被输入到页缓冲器中的每个寄存器中并且存储在每个寄存器中。
在步骤520，要编程到指示器单元阵列320的数据被输入到指示器单元页缓冲器322。
参考图6，指示器单元阵列320包括：第一单元610，对该第一单元610，基于第一验证电压PV(i)执行第一验证操作；第二单元620，对该第二单元620，基于第二验证电压PV(i+1)执行第二验证操作；第三单元630，对该第三单元630，基于第三验证电压PV(i+2)执行第三验证操作；以及第四单元640，对该第四单元640，基于第四验证电压PV(i+3)执行第四验证操作。这些单元610、620、630和640中的每个可以具有多个存储单元。即，验证操作是对各存储单元执行的。当各存储单元中的一个存储单元被编程到大于对应的验证电压的电压时，可以基于后续验证电压再次执行验 证操作。
简言之，指示器单元阵列320可以包括：第一单元组，其具有被执行第一验证操作的各存储单元；第二单元组，其具有被执行第二验证操作的各存储单元；第三单元组，其具有被执行第三验证操作的各存储单元；第四单元组，其具有被执行第四验证操作的各存储单元；诸如此类。
指示器单元页缓冲器322包括：第一页缓冲器612，用于临时存储要输入到第一单元610的数据；第二页缓冲器622，用于临时存储要输入到第二单元620的数据；第三页缓冲器632，用于临时存储要输入到第三单元630的数据；以及第四页缓冲器642，用于临时存储要输入到第四单元640的数据。
因此，第一数据被存储在第一页缓冲器612中，其中，根据该第一数据，图2A中的对应的指示器单元的阈值电压具有高于第一验证电压PV(i)且小于第二验证电压PV(i+1)的电压。第二数据被存储在第二页缓冲器622中，其中，根据该第二数据，对应的指示器单元的阈值电压具有高于第二验证电压PV(i+1)且小于第三验证电压PV(i+2)的电压。第三数据被存储在第三页缓冲器632中，其中，根据该第三数据，对应的指示器单元的阈值电压具有高于第三验证电压PV(i+2)且小于第四验证电压PV(i+3)的电压。第四数据被存储在第四页缓冲器642中，其中，根据该第四数据，对应的指示器单元的阈值电压具有高于第四验证电压PV(i+3)的电压。此外，各个页缓冲器在对应的存储单元被编程到大于对应的验证电压的电压时输出验证完成信号。
当一个组具有存储单元时，指示器单元页缓冲器322包括多个页缓冲器组。例如，指示器单元页缓冲器322具有耦合到第一单元组的第一页缓冲器组，耦合到第二单元组的第二页缓冲器组，耦合到第三单元组的第三页缓冲器组，耦合到第四单元组的第四页缓冲器组，等等。
图6示出对用于存储3位的MLC进行编程的方法中的指示器单元阵列320和指示器单元页缓冲器322。在对用于存储2位的MLC进行编程的方法中可以使用新的指示器单元阵列执行验证操作，其中新的指示器单元中的单元的数量小于指示器单元320的各单元610、620、630和640的数量。当用于存储n位的MLC被编程时，期望使用2n-1个单元和2n-1个页缓冲器。
在本发明的另一个示例性实施例中，指示器单元阵列320可能不具有 对应于第四验证操作的第四单元640。这是由于不确定与第四单元有关的验证操作是否完成，原因是第四验证操作最后执行，即不执行第四验证操作之后的第五验证操作。
图7是示出根据本发明的另一个示例性实施例的指示器单元阵列和指示器单元页缓冲器的方框图。
在图7中，指示器单元阵列320包括：第一单元710，对该第一单元710，基于第一验证电压PV(i)执行第一验证操作；第二单元720，对该第二单元720，基于第二验证电压PV(i+1)执行第二验证操作；以及第三单元730，对该第三单元730，基于第三验证电压PV(i+2)执行第三验证操作。
指示器单元页缓冲器322具有：第一页缓冲器712，用于临时存储要输入到第一单元710的数据；第二页缓冲器722，用于临时存储要输入到第二单元720的数据；以及第三页缓冲器732，用于临时存储要输入到第三单元730的数据。因此，第一数据被存储在第一页缓冲器712中，其中，根据第一数据，图2A中对应的指示器单元的阈值电压具有高于第一验证电压PV(i)且小于第二验证电压PV(i+1)的电压。第二数据被存储在第二页缓冲器722中，其中，根据第二数据，对应的指示器单元的阈值电压具有高于第二验证电压PV(i+1)且小于第三验证电压PV(i+2)的电压。第三数据被存储在第三页缓冲器732中，其中，根据第三数据，对应的指示器单元的阈值电压具有高于第三验证电压PV(i+2)且小于第四验证电压PV(i+3)的电压。
此外，当如上所述不需要与最后的验证操作有关的单元和页缓冲器时，在用于存储n位的MLC被编程时需要2(n-1)-1个单元和2(n-1)-1个页缓冲器。
参考图5，每个页缓冲器中的数据被提供给位线，并且接着在步骤530执行编程操作。指示器单元页缓冲器的每个页缓冲器中的数据被发送到位线，并且执行编程操作。由于主单元和指示器单元耦合到同一字线，所以相同的编程电压被施加到该字线。
如上所述，页缓冲器中的数据被提供给位线，并且位线的电压电平根据所提供的数据具有高电平或低电平。
编程电压被施加到垂直耦合到位线的对应的字线。编程电压被施加到耦合到要编程的存储单元的字线，并且小于编程电压的通过电压被提供给除了耦合到存储单元的字线之外的字线。因此，当编程电压在与特定存储 单元有关的位线具有低电平时被施加到字线时，特定存储单元被编程。另外，除了特定存储单元之外的存储单元保持在擦除状态。
根据增量步进脉冲编程ISPP方法，编程电压被重复施加到对应的字线，并且每次施加都增加指定电平。
在下文中，将详细描述验证操作。
在步骤540，基于第一验证电压PV(i)执行第一验证操作。第一验证操作确定第一单元610的阈值电压是否高于第一验证电压PV(i)。特别地，当耦合到要验证的存储单元的位线被预充电到高电平时，第一验证电压PV(i)被施加到对应的字线，并且通过电压被提供给除了第一验证电压PV(i)所施加到的字线之外的字线。
第一验证操作是对指示器单元和具有指示器单元的页缓冲器中包括的主单元执行的。即，基于第一验证电压PV(i)，对主单元执行第一验证操作。
当对应的存储单元被编程时，即存储单元的阈值电压高于第一验证电压PV(i)时，该存储单元未被导通。结果，在具有该存储单元的单元串中未形成电流路径，并且位线的电压电平保持在高电平。
然而，当存储单元未被编程时，即存储单元的阈值电压小于第一验证电压PV(i)时，该存储单元被导通。结果，在具有该存储单元的单元串中形成电流路径，并且位线的电压电平从高电平转换到低电平。
简言之，位线的电压电平取决于存储单元的编程结果而变化，并且对应于位线的电压的数据被提供给感测节点SO并且被存储在对应的页缓冲器中的寄存器中。
当存储单元的阈值电压根据第一验证操作增加到大于第一验证电压PV(i)的电压时，基于第二验证电压PV(i+1)执行第一验证操作之后的第二验证操作。然而，当存储单元的阈值电压根据第一验证操作未增加到大于第一验证电压PV(i)的电压时，在步骤530到542再次执行编程操作和第一验证操作。
当第一单元610的阈值电压未增加到大于第一验证电压PV(i)的电压时，从第一页缓冲器612输出具有高电平的验证完成信号MSBVER_N，并且其被发送到控制逻辑电路330。控制逻辑电路330控制高电平发生器340，使得第一验证电压PV(i)被不断施加到字线。
然而，当第一单元610的阈值电压增加到大于第一验证电压PV(i)的电压时，从第一页缓冲器612输出具有浮动状态的验证完成信号MSBVER_N，并且其被输入到控制逻辑电路330。控制逻辑电路330控制高电平发生器340，使得第二验证电压PV(i+1)被不断施加到字线。换言之，基于第二验证电压PV(i+1)执行第二验证操作。
简言之，在验证作为指示器单元的第一单元610被编程到大于第一验证电压PV(i)的电压之后，基于第二验证电压PV(i+1)执行第二验证操作。
在步骤550，基于第二验证电压PV(i+1)执行第二验证操作。第二验证操作确定第二单元620的阈值电压是否高于第二验证电压PV(i+1)。特别地，当耦合到要验证的存储单元的位线被预充电到高电平时，第二验证电压PV(i+1)被施加到对应的字线，并且通过电压被提供给除了第二验证电压PV(i+1)所施加到的对应的字线之外的字线。
第二验证操作是对指示器单元和具有指示器单元的页缓冲器中包括的主单元执行的。即，基于第二验证电压PV(i+1)，对主单元执行第二验证操作。
当对应的存储单元被编程时，即存储单元的阈值电压高于第二验证电压PV(i+1)时，该存储单元未被导通。结果，在具有该存储单元的单元串中未形成电流路径，并且位线的电压电平保持在高电平。
然而，当存储单元未被编程时，即存储单元的阈值电压小于第二验证电压PV(i+1)时，该存储单元被导通。结果，在具有该存储单元的单元串中形成电流路径，并且位线的电压电平从高电平转换到低电平。
简言之，位线的电压电平取决于存储单元的编程结果而变化，并且对应于位线的电压的数据被提供给感测节点SO并且被存储在对应的页缓冲器中的寄存器中。
当存储单元的阈值电压根据第二验证操作增加到大于第二验证电压PV(i+1)的电压时，基于第三验证电压PV(i+2)执行在第二验证操作之后的第三验证操作。然而，当存储单元的阈值电压根据第二验证操作未增加到大于第二验证电压PV(i+1)的电压时，在步骤530到552再次执行编程操作、第一验证操作和第二验证操作。
当第二单元620的阈值电压未增加到大于第二验证电压PV(i+1)的电压时，从第二页缓冲器622输出具有高电平的验证完成信号MSBVER_N，并且其被发送到控制逻辑电路330。控制逻辑电路330控制高电平发生器 340，使得第二验证电压PV(i+1)被不断施加到字线。
然而，当第二单元620的阈值电压增加到大于第二验证电压PV(i+1)的电压时，从第二页缓冲器622输出具有浮动状态的验证完成信号MSBVER_N，并且其被输入到控制逻辑电路330。控制逻辑电路330控制高电平发生器340，使得第三验证电压PV(i+2)被施加到字线。换言之，基于第三验证电压PV(i+2)执行第三验证操作。
在步骤560，基于第三验证电压PV(i+2)执行第三验证操作。第三验证操作确定第三单元630的阈值电压是否高于第三验证电压PV(i+2)。特别地，当耦合到要验证的存储单元的位线被预充电到高电平时，第三验证电压PV(i+2)被施加到对应的字线，并且通过电压被提供给除了第三验证电压PV(i+2)所施加到的对应的字线之外的字线。
第三验证操作是对指示器单元和具有指示器单元的页缓冲器中包括的主单元执行的。即，基于第三验证电压PV(i+2)，对主单元执行第三验证操作。
当对应的存储单元被编程时，即存储单元的阈值电压高于第三验证电压PV(i+2)时，该存储单元未被导通。结果，在具有该存储单元的单元串中未形成电流路径，并且位线的电压电平保持在高电平。
然而，当存储单元未被编程时，即存储单元的阈值电压小于第三验证电压PV(i+2)时，该存储单元被导通。结果，在具有该存储单元的单元串中形成电流路径，并且位线的电压电平从高电平转换到低电平。
简言之，位线的电压电平取决于存储单元的编程结果而变化，并且对应于位线的电压的数据被提供给感测节点SO，并且被存储在对应的页缓冲器中的寄存器中。
当存储单元的阈值电压根据第三验证操作增加到大于第三验证电压PV(i+2)的电压时，基于第四验证电压PV(i+3)执行第三验证操作之后的第四验证操作。然而，当存储单元的阈值电压根据第三验证操作未增加到大于第三验证电压PV(i+2)的电压时，在步骤530到562再次执行编程操作、第一验证操作、第二验证操作和第三验证操作。
当第三单元630的阈值电压未增加到大于第三验证电压PV(i+2)的电压时，从第三页缓冲器632输出具有高电平的验证完成信号MSBVER_N，并且其被发送到控制逻辑电路330。控制逻辑电路330控制高电平发生器340，使得第三验证电压PV(i+2)被不断施加到字线。
然而，当第三单元630的阈值电压增加到大于第三验证电压PV(i+2)的电压时，从第三页缓冲器632输出具有浮动状态的验证完成信号MSBVER_N，并且其被输入到控制逻辑电路330。控制逻辑电路330控制高电平发生器340，使得第四验证电压PV(i+3)被施加到字线。换言之，基于第四验证电压PV(i+3)执行第四验证操作。
在步骤570，基于第四验证电压PV(i+3)执行第四验证操作。第四验证操作确定第四单元640的阈值电压是否高于第四验证电压PV(i+3)。特别地，当耦合到要验证的存储单元的位线被预充电到高电平时，第四验证电压PV(i+3)被施加到对应的字线，并且通过电压被提供给除了第四验证电压PV(i+3)所施加到的对应的字线之外的字线。
第三验证操作是对指示器单元和具有指示器单元的页缓冲器中包括的主单元执行的。即，基于第四验证电压PV(i+3)，对主单元执行第四验证操作。
当对应的存储单元被编程时，即存储单元的阈值电压高于第四验证电压PV(i+3)时，该存储单元未被导通。结果，在具有该存储单元的单元串中未形成电流路径，并且位线的电压电平保持在高电平。
然而，当存储单元未被编程时，即存储单元的阈值电压小于第四验证电压PV(i+3)时，该存储单元被导通。结果，在具有该存储单元的单元串中形成电流路径，并且位线的电压电平从高电平转换到低电平。
简言之，位线的电压电平取决于存储单元的编程结果而变化，并且对应于位线的电压的数据被提供给感测节点SO，并且被存储在对应的页缓冲器中的寄存器中。
当存储单元的阈值电压根据第四验证操作增加到大于第四验证电压PV(i+3)的电压时，上述编程操作完成。然而，当存储单元的阈值电压根据第四验证操作未增加到大于第四验证电压PV(i+3)的电压时，在步骤530到572再次执行上述编程操作、第一验证操作、第二验证操作、第三验证操作和第四验证操作。
当第四单元640的阈值电压未增加到大于第四验证电压PV(i+3)的电压时，从第四页缓冲器642输出具有高电平的验证完成信号MSBVER_N，并且其被发送到控制逻辑电路330。控制逻辑电路330控制高电平发生器340，使得第四验证电压PV(i+3)被施加到字线。
然而，当第四单元640的阈值电压被增加到大于第四验证电压PV(i+3) 的电压时，从第四页缓冲器642输出具有浮置状态的验证完成信号MSBVER_N，并且其被输入到控制逻辑电路330。控制逻辑电路330控制高电平发生器340，使得编程电压不被施加到字线。
当如图7的实施例所示，不需要与最后的验证操作有关的指示器单元和指示器单元页缓冲器时，可以不执行第四验证操作。第四验证操作不对指示器单元执行，但是对主单元执行。
如上所述，验证操作是基于指示器单元的阈值电压执行的。当指示器单元被编程到大于特定验证电压的电压时，基于比该特定验证电压高的新的验证电压，执行新的验证操作。
在下文中，将详细描述本发明的编程电压和验证电压的波形。
图8A是示出在用于存储2位的MLC被编程时施加的编程电压和验证电压的波形的示图。图8B是示出在用于存储3位的MLC被编程时施加的编程电压和验证电压的波形的示图。图8C是示出在用于存储4位的MLC被编程时施加的编程电压和验证电压的波形的示图。
在图8A中，当用于存储2位的MLC被编程时，基于第一验证电压PV1和第二验证电压PV3执行验证操作。只有当指示器单元被编程到大于第一验证电压PV1的电压时，才基于第二验证电压PV3执行验证操作。此外，在执行使用第一验证电压PV1的验证操作和使用第二验证电压PV3的验证操作时，当使用第一验证电压PV1的验证操作完成时，仅仅执行使用第二验证电压PV3的验证操作。
在图8B中，当用于存储3位的MLC被编程时，基于第一验证电压PV1、第二验证电压PV3、第三验证电压PV5和第四验证电压PV7执行验证操作。只有当指示器单元被编程到大于第一验证电压PV1的电压时，才基于第二验证电压PV3执行验证操作。另外，当指示器单元被编程到大于第二验证电压PV3的电压时，验证操作基于第三验证电压PV5执行。此外，当指示器单元被编程到大于第三验证电压PV5的电压时，验证操作基于第四验证电压PV7执行。
在图8C中，当用于存储4位的MLC被编程时，基于第一验证电压PV1、第二验证电压PV3、第三验证电压PV5、第四验证电压PV7、第五验证电压PV9、第六验证电压PV11、第七验证电压PV13和第八验证电压PV15执行验证操作。只有当指示器单元被编程到大于第一验证电压PV1的电压时，才基于第二验证电压PV3执行验证操作。当指示器单元 被编程到大于第二验证电压PV3的电压时，验证操作基于第三验证电压PV5执行。当指示器单元被编程到大于第三验证电压PV5的电压时，验证操作基于第四验证电压PV7执行。当指示器单元被编程到大于第四验证电压PV9的电压时，验证操作基于第五验证电压PV11执行。当指示器单元被编程到大于第五验证电压PV11的电压时，验证操作基于第六验证电压PV13执行。当指示器单元被编程到大于第六验证电压PV13的电压时，验证操作基于第八验证电压PV15执行。
在本说明书中，任何提及的“一个实施例”，“实施例”，“示例性实施例”等等，意指结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。说明书中各处出现的这样的短语未必表示同一实施例。此外，当结合任何实施例描述特定特征、结构或特性时，本领域技术人员应当理解，这样的特征、结构或特性可结合其它实施例来实现。
尽管已经参考本发明的数个示例性实施例描述了各实施例，但是应当理解，本领域技术人员可以设计出落入本公开的原则的精神和范围内的许多其它的修改和实施例。更具体地，在本公开、附图和所附权利要求书的范围内，在主题组合方案的组成部分和/或装置方面可能存在各种变化和修改。除了在组成部分和/或装置方面的变化和修改之外，可替换的用途对本领域技术人员而言也是容易想到的。

Claims (9)

1.一种对非易失性存储器件中的多级单元进行编程的方法，该方法包括：
向包括主单元和用于验证操作的指示器单元的多个单元中的每个单元提供不同的数据，其中，所述主单元和所述指示器单元具有根据所述数据的不同的阈值电压；
对主单元和指示器单元执行编程操作；
基于所述主单元和所述指示器单元的第一验证电压执行第一验证操作；
重复执行所述编程操作和所述第一验证操作，直到所述指示器单元的第一单元的阈值电压高于所述第一验证电压；以及
当所述第一单元的阈值电压高于所述第一验证电压时，基于第二验证电压，对所述主单元执行第二验证操作。
2.如权利要求1所述的方法，还包括：
重复执行所述编程操作、所述第一验证操作和所述第二验证操作，直到对所述主单元执行第二验证操作。
3.如权利要求2所述的方法，其中，重复执行的步骤包括：
当对所述主单元的第一验证操作完成时，停止所述第一验证操作。
4.如权利要求1所述的方法，其中，通过把所述第一验证电压施加到与所述第一单元相关的字线来执行所述第一验证操作，
其中，向所述第一单元提供数据，使得所述第一单元的阈值电压高于所述第一验证电压并且小于所述第二验证电压。
5.如权利要求1所述的方法，其中，通过把所述第二验证电压施加到与第二单元相关的字线来执行所述第二验证操作，
其中，向所述第二单元提供数据，使得所述第二单元的阈值电压高于所述第二验证电压。
6.如权利要求1所述的方法，其中，执行所述编程操作的步骤包括：
当重复所述编程操作时，使编程电压增加指定电平，并且把增加后的编程电压施加到对应的字线。
7.一种对非易失性存储器件中的多级单元进行编程的方法，该方法包括：
向包括主单元和用于验证操作的指示器单元的多个单元中的每个单元提供不同的数据，其中，所述主单元和所述指示器单元具有根据所述数据的不同的阈值电压；
对主单元和指示器单元执行编程操作；
基于所述主单元和所述指示器单元的第一验证电压，执行第一验证操作；
重复执行所述编程操作和所述第一验证操作，直到所述指示器单元的第一单元的阈值电压高于所述第一验证电压；
当所述第一单元的阈值电压高于所述第一验证电压时，基于第二验证电压，对所述主单元执行第二验证操作；
重复执行所述编程操作、所述第一验证操作和所述第二验证操作，直到所述指示器单元的第二单元的阈值电压高于所述第二验证电压；
当所述第二单元的阈值电压高于所述第二验证电压时，基于第三验证电压，对所述主单元执行第三验证操作；
重复执行所述编程操作、所述第一验证操作、所述第二验证操作和所述第三验证操作，直到所述指示器单元的第三单元的阈值电压高于所述第三验证电压；以及
当所述第三单元的阈值电压高于所述第三验证电压时，基于第四验证电压，对所述主单元执行第四验证操作。
8.如权利要求7所述的方法，还包括：
重复执行所述编程操作、所述第一验证操作、所述第二验证操作、所述第三验证操作和所述第四验证操作，直到对所述主单元执行所述第四验证操作。
9.如权利要求8所述的方法，其中，当对所述主单元的所述第一验证操作、所述第二验证操作或所述第三验证操作完成时，在重复执行的步骤中停止所完成的验证操作。
CN2008100063876A 2007-09-10 2008-02-29 非易失性存储器件和对其中的多级单元进行编程的方法 Expired - Fee Related CN101388249B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20070091543 2007-09-10
KR1020070091543 2007-09-10
KR10-2007-0091543 2007-09-10
KR1020070114307A KR100938044B1 (ko) 2007-09-10 2007-11-09 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
KR10-2007-0114307 2007-11-09
KR1020070114307 2007-11-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011100977183A Division CN102214484A (zh) 2007-09-10 2008-02-29 非易失性存储器件和对其中的多级单元进行编程的方法

Publications (2)

Publication Number Publication Date
CN101388249A CN101388249A (zh) 2009-03-18
CN101388249B true CN101388249B (zh) 2011-09-21

Family

ID=40477599

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100063876A Expired - Fee Related CN101388249B (zh) 2007-09-10 2008-02-29 非易失性存储器件和对其中的多级单元进行编程的方法
CN2011100977183A Pending CN102214484A (zh) 2007-09-10 2008-02-29 非易失性存储器件和对其中的多级单元进行编程的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011100977183A Pending CN102214484A (zh) 2007-09-10 2008-02-29 非易失性存储器件和对其中的多级单元进行编程的方法

Country Status (2)

Country Link
KR (1) KR100938044B1 (zh)
CN (2) CN101388249B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101662277B1 (ko) 2010-05-12 2016-10-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
CN105719693B (zh) * 2016-01-22 2019-09-17 清华大学 Nand存储器的多比特编程方法及装置
CN109509503B (zh) * 2017-09-14 2021-07-16 旺宏电子股份有限公司 编程非易失性存储器的方法及存储器系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1480953A (zh) * 2002-09-07 2004-03-10 鸿富锦精密工业（深圳）有限公司 在内存中存放校验码的方法及装置
US6903981B2 (en) * 2003-07-04 2005-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device, method for sub-block erase and electric device with the same
US6970388B2 (en) * 2000-10-03 2005-11-29 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory
CN1855304A (zh) * 2005-04-27 2006-11-01 三星电子株式会社 支持虚拟页存储的非易失性存储器件及其编程方法
CN1870177A (zh) * 2005-05-27 2006-11-29 海力士半导体有限公司 快闪存储器装置的编程方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660534B1 (ko) * 2004-12-09 2006-12-26 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 검증방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970388B2 (en) * 2000-10-03 2005-11-29 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory
CN1480953A (zh) * 2002-09-07 2004-03-10 鸿富锦精密工业（深圳）有限公司 在内存中存放校验码的方法及装置
US6903981B2 (en) * 2003-07-04 2005-06-07 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device, method for sub-block erase and electric device with the same
CN1855304A (zh) * 2005-04-27 2006-11-01 三星电子株式会社 支持虚拟页存储的非易失性存储器件及其编程方法
CN1870177A (zh) * 2005-05-27 2006-11-29 海力士半导体有限公司 快闪存储器装置的编程方法

Also Published As

Publication number Publication date
KR100938044B1 (ko) 2010-01-21
CN102214484A (zh) 2011-10-12
CN101388249A (zh) 2009-03-18
KR20090026710A (ko) 2009-03-13

Similar Documents

Publication Publication Date Title
US8059460B2 (en) Method of programming nonvolatile memory device
CN101794618B (zh) 非易失性存储器件及其操作方法
KR101160748B1 (ko) 불휘발성 반도체 기억 장치 및 메모리 시스템
CN101488367B (zh) 用于验证非易失性存储装置的编程的方法
US7813188B2 (en) Non-volatile memory device and a method of programming a multi level cell in the same
CN101364443B (zh) 在非易失性存储器件中的软编程方法
US8503232B2 (en) Semiconductor memory device and programming method thereof
US20080144370A1 (en) Method of programming multi-level cells and non-volatile memory device including the same
CN102543197B (zh) 半导体存储器件及其操作方法
KR100953063B1 (ko) 불휘발성 메모리 장치의 소거 방법
CN101789264B (zh) 操作非易失性存储器的方法
CN101625899A (zh) 对非易失性存储器件进行编程的方法
CN101533673B (zh) 测试非易失性存储设备的方法
CN101794617B (zh) 非易失性存储设备
CN101471134A (zh) 非易失性存储器件的页缓冲器和编程方法
CN103035292A (zh) 半导体器件及其操作方法
KR100965028B1 (ko) 불휘발성 메모리 장치 및 그 프로그램/소거 방법
CN101388249B (zh) 非易失性存储器件和对其中的多级单元进行编程的方法
CN101783173A (zh) 非易失性存储设备及使用其的编程和读取方法
KR20090048763A (ko) 플래시 메모리 소자의 프로그램 방법
JP2000163977A (ja) 不揮発性半導体記憶装置及びそのデータ書き込み方法
CN106710617B (zh) 非易失性存储器件
US20240046984A1 (en) Semiconductor memory device and method of operating the same
KR100965075B1 (ko) 불휘발성 메모리 장치의 패스/페일 체크부 및 그를 이용한 불휘발성 메모리 장치의 프로그램 방법
KR100967005B1 (ko) 불휘발성 메모리 장치의 드레인 선택 라인 전압 공급 장치 및 그 독출/검증 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20140229