CN101150072A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101150072A
CN101150072A CNA2007101519167A CN200710151916A CN101150072A CN 101150072 A CN101150072 A CN 101150072A CN A2007101519167 A CNA2007101519167 A CN A2007101519167A CN 200710151916 A CN200710151916 A CN 200710151916A CN 101150072 A CN101150072 A CN 101150072A
Authority
CN
China
Prior art keywords
coating
oxide skin
grid
substrate
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101519167A
Other languages
English (en)
Inventor
高英锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101150072A publication Critical patent/CN101150072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

本发明涉及一种半导体器件，其中，第一氧化物层形成于栅极下面的沟道区中。当电子从源极注入漏极时，施加于栅极的电场将减弱，电子的加速度也降低，并注入到第二氧化物层中的电子受到抑制。这将改善热载流子效应，从而引起半导体器件可靠性的增强。

Description

半导体器件
本申请要求享有2006年9月20日提出的申请号为No.10-2006-0090984的韩国专利申请的优先权，在此结合其全部内容作为参考。
技术领域
本发明涉及一种用于制造半导体器件的方法，更确切的说，涉及一种用于制造在栅极下面沟道区中局部形成氧化物层的半导体器件的方法，这种方法改善了热载流子效应，并提高了半导体器件的可靠性。
背景技术
随着半导体器件的集成度变得更高，晶体管源极和漏极间的距离将最优化。可是，随着源极与漏极间的沟道区由于漏极的高度集成而变得更短，变短的沟道区将引发短沟道效应。短沟道效应将引发热载流子效应以及穿通效应(punch-through effect)。
热载流子效应意味着，半导体器件的晶体管沟道中的载流子(电子或空穴)在从外部电场获得较高能量之后，将影响半导体器件的工作特性。在热载流子效应的影响下，电子的迁移率将高于空穴的迁移率。这将引起电子效应，与空穴效应相比电子效应将给半导体器件的工作特性带来消极影响。热载流子效应将使半导体器件的电特性和可靠性恶化。因此，为了减小短沟道效应，可将具有低浓度杂质分布的轻掺杂漏极(LDD)结构置于漏极区与沟道区之间，或者在漏极与沟道之间执行例子注入工艺，这将使热载流子效应或穿通效应最小化。
图1示出了说明制造半导体器件的MOSFET的相关技术方法的示意性截面图。
由图1所示，在包括浅沟槽隔离(STI)层(未示出)的半导体衬底100上连续形成栅氧化层和栅导电层。蚀刻栅导电层和栅氧化层以形成栅极101。随后，在衬底100上执行低浓度杂质离子注入，这样，LDD区102将在位于栅极101两侧的衬底100的有源区表面中形成。在包括栅极101的半导体衬底100的整个区域形成绝缘层，并对其进行无图形蚀刻(blanket-etching)，这样，间隔子103将在栅极101的两侧壁上形成。其后，在产生的材料上执行高浓度杂质的离子注入，然后对执行上述工艺后的产品执行热处理工艺，在衬底的表面中包括间隔子103的栅极101的侧壁形成源极/漏极区104，这样，就完成了MOSFET元件。
应用上述方法形成的MOSFET元件采用LDD结构，将改善热载流子效应，并将抑制热载流子效应。然而，如果在漏极或源极中的离子注入或扩散工艺中发生意外问题，热载流子将必然使MOSFET元件的工作特性恶化。
发明内容
本发明涉及一种半导体器件以及一种用于制造半导体器件的方法。本发明涉及一种用于在栅极下面的沟道区内局部形成氧化物层的制造半导体器件的方法，该方法改善热载流子效应，并将提高半导体器件的可靠性。
根据本发明，一种用于制造半导体器件的方法包括：在半导体衬底上形成以预定距离彼此间隔的绝缘层图案，通过对由绝缘层图案暴露出的衬底进行热氧化工艺形成第一氧化物层，去除绝缘层图案，在包括第一氧化物层的衬底的全部表面上形成第二氧化物层，在第二氧化物层上形成栅极，在衬底中位于栅极两侧的有源区域上形成轻掺杂漏极(LDD)区，在栅极的两侧壁上形成间隔子，以及在衬底中位于包括间隔子的栅极的两侧的全部表面上形成源极/漏极区。
根据本发明的各实施方式，在栅极下面的沟道区中，使用LOCOS(硅的局部氧化)将第一氧化物层形成为局部氧化物层。
根据本发明的各实施方式，第一氧化物层将形成于栅极下面的沟道区中，并形成在沟道区的漏极方向上一侧。
根据本发明的各实施方式，第一氧化物层将比第二氧化物层厚两倍或三倍。
根据本发明的各实施方式，由氮化物层形成绝缘层图案，其厚度将为1800～2000。
一种方法，包括：通过在半导体衬底上实施热氧化工艺形成第一氧化物层；在包括所述第一氧化物层的所述衬底的表面上方形成第二氧化物层；在所述第二氧化物层上方形成栅极；在所述衬底中位于所述栅极两侧的有源区域的表面中形成轻掺杂漏极区域；以及在所述衬底中位于所述栅极两侧并接近所述轻掺杂漏极区的表面中形成源极/漏极区。
一种器件，包括：第一氧化物层，位于半导体衬底的一部分上方；第二氧化物层，位于包括所述第一氧化物层的所述衬底的整个表面上方；栅极，位于所述第二氧化物层的上方；轻掺杂漏极区，位于在所述栅极两侧的所述衬底的有源区表面中；以及源极/漏极区，位于在所述栅极两侧的所述衬底的表面中。
一种器件，包括：第一氧化物层，位于半导体衬底的一部分上方；第二氧化物层，位于包括所述第一氧化物层的所述半导体衬底的表面上方；栅极，位于所述第二氧化物层上方；以及间隔子，形成于所述栅极的两侧壁上，其中，所述第一氧化物层形成于所述栅极下面的沟道区中，并形成于所述沟道区的漏极方向一侧。
附图说明
图1示出了说明一种制造半导体器件MOSFET的相关技术方法的示意性截面图；以及
图2A～2F示出了说明根据本发明的各实施方式的半导体器件的MOSFET以及一种用于制造半导体器件的MOSFET的方法的示意性截面图。
具体实施方式
如图2A所示，将绝缘层涂在半导体衬底200上，并对该绝缘层进行持续蚀刻直到暴露出衬底200的硅。从而形成了彼此间隔预定距离的绝缘图案201。根据本发明的各种实施方式，绝缘层图案应用氮化物层，其厚度将为大约1800～2000。在后续工艺中，绝缘层图案201将作为掩模用以形成局部氧化物层。
如图2B所示，在绝缘层图案201形成以后，在位于暴露的衬底的硅区执行热氧化工艺。从而局部形成了第一氧化物层202。在各实施方式中，使用LOCOS(硅的局部氧化)可在栅极下方的沟道区中将第一氧化物层202形成为局部氧化物层。根据本发明的各项实施方式，第一氧化物层202形成于栅极204下面的沟道区中，并形成于沟道区漏极方向上的一侧。
如图2C所示，在将绝缘层图案201去除之后，在包括第一氧化物层201的衬底200的全部表面上形成第二氧化物层203。根据本发明的各实施方式，第一氧化物层202将比第二氧化物层203厚大约两倍或三倍。
如图2D所示，涂覆用于形成栅极的栅导电层并对该层进行蚀刻，这样就可以形成栅极204。
如图2E所示，在产生的衬底200的材料上执行倾斜离子注入，既是，在栅极204两侧的下面的衬底上注入低浓度杂质离子(例如，N-离子)，这样，就可以在位于栅极204的两侧的衬底200的有源区域表面中形成LDD区205。
如图2F所示，应用化学气相沉积(CVD)工艺，在具有栅极204的衬底200的全部表面上沉积绝缘层。在各实施方式中，绝缘层可以形成为包括氧化物层或氮化物层的单层结构，或者可以形成为氧化物层和氮化物层的层叠结构。在沉积绝缘层的情况下，可通过具有各向异性蚀刻特性的干刻工艺(例如RIE(反应离子蚀刻))蚀刻绝缘层。因此，绝缘层将只留在栅极204的两侧壁上，从而形成了间隔子206。
然后注入用于形成源极/栅极区207的高浓度杂质(例如N+离子)。根据本发明的各实施方式，在衬底200的全部表面上注入P+型的高浓度P(磷)离子，从而形成源极/漏极区207。
因此，为了晶体管的工作，电子通过在栅极下面的沟道区中的厚氧化物层从栅极注入漏极的时候，施加于栅极的电场被减弱，这样，电子的加速度也将降低。结果，注入到第二氧化物层203的电子将受到限制，以此改善了热载流子效应。
根据本发明的各实施方式，在栅极下面的沟道区中局部形成第一氧化物层，这样在电子从源极注入漏极时，减弱施加于栅极上的电场。这将降低电子的加速度，并将抑制注入到第二氧化物层的电子。结果，改善热载流子效应，从而增加半导体器件的可靠性。
可以理解，本领域的技术人员可以对本发明进行各种改进和变形。从而本发明意欲覆盖所有落入所附权利要求书的范围内的改进和变形。也可以理解，当提到一层在另一层或衬底“上”或“上方”时，该层可直接位于另一层或衬底上，或者在它们二层之间可以出现中间层。

Claims (19)

1.一种方法，包括：
通过在半导体衬底上实施热氧化工艺形成第一氧化物层；
在包括所述第一氧化物层的所述衬底的表面上方形成第二氧化物层；
在所述第二氧化物层上方形成栅极；
在所述衬底中位于所述栅极两侧的有源区域的表面中形成轻掺杂漏极区域；以及
在所述衬底中位于所述栅极两侧并接近所述轻掺杂漏极区的表面中形成源极/漏极区。
2.根据权利要求1所述的方法，其特征在于，进一步包括：
在形成所述第一氧化物层之前，在所述半导体衬底上方形成彼此间隔预定距离的绝缘层图案，并在被所述绝缘图案暴露的区域形成所述第一氧化物层；以及
在形成所述第一氧化物层后，去除所述绝缘层图案。
3.根据权利要求2所述的方法，其特征在于，进一步包括：在所述栅极的两侧壁上形成间隔子，并在位于包括所述间隔子的所述栅极的两侧的所述衬底表面中形成所述源极/漏极区。
4.根据权利要求2所述的方法，其特征在于，所述绝缘层图案由氮化物层形成，其厚度为1800～2000。
5.根据权利要求1所述的方法，其特征在于，在所述栅极的下面的沟道区中，使用硅的局部氧化将所述第一氧化物层形成为局部氧化物层。
6.根据权利要求1所述的方法，其特征在于，所述第一氧化物层形成于所述栅极下面的沟道区中，并形成在所述沟道区的漏极方向一侧。
7.根据权利要求1所述的方法，其特征在于，所述第一氧化物层比所述第二氧化物层厚大约两倍至三倍。
8.一种器件，包括：
第一氧化物层，位于半导体衬底的一部分上方；
第二氧化物层，位于包括所述第一氧化物层的所述衬底的整个表面上方；
栅极，位于所述第二氧化物层的上方；
轻掺杂漏极区，位于在所述栅极两侧的所述衬底的有源区表面中；以及
源极/漏极区，位于在所述栅极两侧的所述衬底的表面中。
9.根据权利要求8所述的器件，其特征在于，所述第一氧化物层由以下步骤形成：
在所述半导体衬底的上方形成彼此间隔预定距离的绝缘层图案；
通过对所述半导体衬底中被所述绝缘层图案暴露出的区域执行热氧化工艺形成所述第一氧化物层；以及
在形成所述第一氧化物层后，将所述绝缘层图案去除。
10.根据权利要求9所述的器件，其特征在于，所述绝缘层图案由氮化物层形成，其厚度为1800～2000。
11.根据权利要求8所述的器件，其特征在于，进一步包括：间隔子，形成于所述栅极的各侧壁上。
12.根据权利要求8所述的器件，其特征在于，在所述栅极下面的沟道区中，应用硅的局部氧化将所述第一氧化物层形成为局部氧化物层。
13.根据权利要求8所述的器件，其特征在于，所述第一氧化物层形成于所述栅极下面的沟道区中，并形成在所述沟道区的漏极方向一侧。
14.根据权利要求8所述的器件，其特征在于，所述第一氧化物层比所述第二氧化物层厚。
15.根据权利要求14所述的方法，其特征在于，所述第一氧化物层比所述第二氧化物层厚大约两倍至三倍。
16.一种器件，包括：
第一氧化物层，位于半导体衬底的一部分上方；
第二氧化物层，位于包括所述第一氧化物层的所述半导体衬底的表面上方；
栅极，位于所述第二氧化物层上方；以及
间隔子，形成于所述栅极的两侧壁上，其中，所述第一氧化物层形成于所述栅极下面的沟道区中，并形成于所述沟道区的漏极方向一侧。
17.根据权利要求16所述的器件，其特征在于，进一步包括：
轻掺杂漏极区，在所述衬底中位于所述栅极两侧的有源区的表面中；以及
源极/漏极区，在所述衬底中位于所述栅极两侧的表面中。
18.根据权利要求17所述的器件，其特征在于，在所述栅极下面的沟道区中，应用硅的局部氧化将所述第一氧化物层形成为局部氧化物层。
19.根据权利要求17所述的器件，其特征在于，所述第一氧化物层比所述第二氧化物层厚大约两倍至三倍。
CNA2007101519167A 2006-09-20 2007-09-20 半导体器件 Pending CN101150072A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060090984 2006-09-20
KR1020060090984A KR100840662B1 (ko) 2006-09-20 2006-09-20 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
CN101150072A true CN101150072A (zh) 2008-03-26

Family

ID=39187695

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101519167A Pending CN101150072A (zh) 2006-09-20 2007-09-20 半导体器件

Country Status (3)

Country Link
US (1) US7863692B2 (zh)
KR (1) KR100840662B1 (zh)
CN (1) CN101150072A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015054927A1 (zh) * 2013-10-15 2015-04-23 中国科学院微电子研究所 一种mosfet结构及其制造方法
CN106169473A (zh) * 2016-08-31 2016-11-30 深圳市华星光电技术有限公司 一种基于ltps的coms器件及其制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209298B2 (en) 2013-03-08 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551883B1 (en) * 2001-12-27 2003-04-22 Silicon Integrated Systems Corp. MOS device with dual gate insulators and method of forming the same
KR20040000264A (ko) * 2002-06-24 2004-01-03 삼성전자주식회사 나치드 게이트 산화막을 갖는 트랜지스터와 그 제조 방법
US20050012087A1 (en) * 2003-07-15 2005-01-20 Yi-Ming Sheu Self-aligned MOSFET having an oxide region below the channel
KR101044774B1 (ko) 2003-12-22 2011-06-27 매그나칩 반도체 유한회사 모스 트랜지스터 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015054927A1 (zh) * 2013-10-15 2015-04-23 中国科学院微电子研究所 一种mosfet结构及其制造方法
CN106169473A (zh) * 2016-08-31 2016-11-30 深圳市华星光电技术有限公司 一种基于ltps的coms器件及其制作方法
WO2018040482A1 (zh) * 2016-08-31 2018-03-08 深圳市华星光电技术有限公司 一种基于ltps的coms器件及其制作方法
US10644161B2 (en) 2016-08-31 2020-05-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. LTPS-based CMOS component and method for manufacturing the same

Also Published As

Publication number Publication date
KR100840662B1 (ko) 2008-06-24
US20080067616A1 (en) 2008-03-20
US7863692B2 (en) 2011-01-04
KR20080026258A (ko) 2008-03-25

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
CN100495662C (zh) 半导体器件及其制造方法
CN101378080B (zh) 半导体器件及其制造方法
CN102237358A (zh) 半导体器件及其制造方法
CN101179028A (zh) 金属氧化物半导体晶体管及其制作方法
US6608336B2 (en) Lateral double diffused MOS transistor
US9984939B2 (en) Well implantation process for FinFET device
JPH08213479A (ja) Ｍｉｓトランジスタおよび半導体装置の製造方法
US9112020B2 (en) Transistor device
CN202948903U (zh) 晶体管
CN101150072A (zh) 半导体器件
JP5060002B2 (ja) 半導体装置の製造方法
CN101150071A (zh) 半导体器件的制造方法
US20030232475A1 (en) Method of fabricating LDMOS semiconductor devices
JP2008042092A (ja) 半導体装置及びその製造方法
CN107564817B (zh) 一种FinFET器件的制造方法
KR20150097946A (ko) 반도체 소자의 제조 방법
KR100187680B1 (ko) 반도체 소자의 제조방법
CN101197393B (zh) 具有高耐压mosfet的半导体器件及其制造方法
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR100217899B1 (ko) 반도체 소자의 트랜지스터 제조 방법
JPH02105469A (ja) Ｍｉｓ型半導体装置
JPH04255233A (ja) 半導体装置及びその製造方法
JPH07321303A (ja) Ｍｏｓ型半導体装置及びその製造方法
KR940001057B1 (ko) Mos 전계효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080326