CN101136359B - 显示装置的制造方法 - Google Patents

显示装置的制造方法 Download PDF

Info

Publication number
CN101136359B
CN101136359B CN2007101482181A CN200710148218A CN101136359B CN 101136359 B CN101136359 B CN 101136359B CN 2007101482181 A CN2007101482181 A CN 2007101482181A CN 200710148218 A CN200710148218 A CN 200710148218A CN 101136359 B CN101136359 B CN 101136359B
Authority
CN
China
Prior art keywords
mask
layer
electrode layer
opening
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101482181A
Other languages
English (en)
Other versions
CN101136359A (zh
Inventor
田中幸一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101136359A publication Critical patent/CN101136359A/zh
Application granted granted Critical
Publication of CN101136359B publication Critical patent/CN101136359B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32056—Deposition of conductive or semi-conductive organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的目的在于提供一种显示装置及其制造技术，其可以提高材料的利用效率，并可以使制造工序简化来进行制造。在导电层上设置掩模，在设置有掩模的导电层上形成绝缘膜，去除掩模来形成具有开口的绝缘层。在开口中以与露出的导电层接触的状态形成导电膜，从而可以隔着绝缘层将导电层及导电膜电连接。开口形状反映掩模形状，可以采用柱状(角柱、圆柱、三角柱等)、针状等。

Description

显示装置的制造方法
技术领域
本发明涉及一种具有薄膜的叠层结构的显示装置的制造方法，具体涉及在显示装置的制造工序中将开口形成在薄膜中的工序。
背景技术
薄膜晶体管(下文中也称作“TFT”)及采用薄膜晶体管的电子电路通过如下方法制造：在基板上层叠半导体膜、绝缘膜及导电膜等各种薄膜，并且适当地利用光刻技术形成预定图形。光刻技术是如下技术：通过利用光，将被称作光掩模的透明平板表面上由不透光的材料构成的电路等的图形转印到目标基板上。该技术已经广泛应用在半导体集成电路等的制造工序中。
在应用现有的光刻技术的半导体装置的制造工序中，仅为了处理使用被称作光致抗蚀剂的光敏有机树脂材料而形成的掩模图形，就需要曝光、显影、焙烧、剥离等多道工序。因此，光刻工序的数目越多，制造成本不可避免地越是增加。为了解决上述问题，已经设法减少光刻工序来制造TFT(例如，参考专利文献1)。在专利文献1中，通过光刻工序而形成的抗蚀剂掩模在使用一次之后，通过膨胀而使其体积增大来再次使用它作为具有不同形状的抗蚀剂掩模。
[专利文献1]日本专利特开2000-133636号公报
发明内容
本发明的目的在于提供一种技术，该技术在制作TFT、使用TFT的电子电路、以及由TFT形成的显示装置的工序中，可以减少光刻工序数目并使制造工序简化，而且即使使用一边长超过1米的大面积基板也可以实现低成本以及高成品率。
在本发明中，当将中间夹着绝缘层层叠的薄膜(导电层、半导体层)彼此电连接时，在绝缘层中形成开口(成为所谓的接触孔)。在此情况下，在不进行蚀刻工序的情况下，将绝缘层选择性地形成，使其具有开口。在成为开口的区域设置掩模，并在除了设置有掩模的区域以外的区域形成绝缘层。若在形成绝缘层之后以物理方式或化学方式去除掩模，则原来设有掩模的区域成为绝缘层中的开口。因此，在导电层上形成具有开口的绝缘层，并且绝缘层下的导电层暴露于开口底面。在开口中以与露出的导电层接触的状态形成导电膜，将导电层和导电膜在设置于绝缘层的开口中电连接。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等物理气相沉积法(PVD法)、减压CVD法(LPCVD法)、或等离子体CVD法等化学气相沉积法(CVD法)等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于通过本发明可以选择性地形成具有开口的绝缘层而不采用光刻工序，所以可以缩减工序及材料。
另外，也可以在不采用光刻工序的情况下，选择性地形成导电层、半导体层等，使其具有所希望的形状。在透光性转置基板上形成导电膜或半导体膜等光吸收膜，并从转置基板侧选择性地照射激光，从而将对应于激光照射区域的光吸收膜转置到被转置基板上，以所希望的形状(图形)形成作为光吸收层的导电层或半导体层。在本说明书中，也将在最初工序中形成作为光吸收膜的导电膜或半导体膜并且被照射激光的基板称为转置基板，并将最后选择性地形成有作为光吸收层的导电层或半导体层的基板称为被转置基板。因为可以在不使用光刻工序的情况下选择性地形成而使其具有所希望的形状，所以可以实现工序的简化和低成本化等。
作为本发明的显示装置的制造方法之一，在导电层上设置掩模，在设置了掩模的导电层上形成绝缘膜，去除掩模，从而形成具有开口的绝缘层，以在开口中与导电层接触的状态形成导电膜。
作为本发明的显示装置的制造方法之一，形成具有栅电极层、栅极绝缘层、半导体层、源电极层及漏电极层的薄膜晶体管，在源电极层或漏电极层上设置掩模，在具有设置了掩模的源电极层或漏电极层的薄膜晶体管上形成绝缘膜，去除掩模，从而形成具有开口的绝缘层，以在开口中与源电极层或漏电极层接触的状态形成像素电极层。
作为本发明的显示装置的制造方法之一，形成具有栅电极层、栅极绝缘层、半导体层、源电极层及漏电极层的薄膜晶体管，在源电极层或漏电极层上设置掩模，在具有设置了掩模的源电极层或漏电极层的薄膜晶体管上形成绝缘膜，去除掩模，从而形成具有开口的绝缘层，以在开口中与源电极层或漏电极层接触的状态形成第一电极层，在第一电极层上形成场致发光层，在场致发光层上形成第二电极层。
也可以使用半导体层代替上述中形成的导电层。若使用半导体材料，则可形成半导体层。本发明还可适用于构成显示装置的任何导电层、半导体层。例如，作为导电层，可以适用于配线层、栅电极层、源电极层、漏电极层及像素电极层等。
本发明可应用于作为具有显示功能的装置的显示装置，使用本发明的显示装置包括发光显示装置和液晶显示装置等，所述发光显示装置由含有产生被称作场致发光(以下也称作“EL”)的有机物、无机物、或者有机物和无机物的混合物的层夹在电极之间而得的发光元件和TFT连接而成，而所述液晶显示装置将具有液晶材料的液晶元件用作显示元件。本发明中，显示装置是指具有显示元件(液晶元件或发光元件等)的装置。另外，可以是显示面板本身，其在基板上形成有包括液晶元件或EL元件等显示元件的多个像素和驱动这些像素的外围驱动电路。另外，也可以安装有柔性印刷电路(FPC)或印刷电路板(PWB)的装置(如IC、电阻元件、电容元件、电感器、晶体管等)。另外，也可以包括偏振片和波片等片状光学器件。另外，还可以包括背光源单元(可以包括导光板、棱镜板、散射板、反射板、光源(LED或冷阴极管等))。
另外，显示元件或显示装置可以采用各种方式或者具有各种元件。例如，可以使用EL元件(有机EL元件、无机EL元件或含有机物及无机物的EL元件)、电子发射元件、液晶元件、电子墨水、光栅阀(GLV)、等离子体显示器(PDP)、数字微镜装置(DMD)、压电陶瓷显示器和碳纳米管等通过电磁作用改变对比度的显示介质。另外，使用EL元件的显示装置包括EL显示器；使用电子发射元件的显示装置包括场致发射显示器(FED)、SED方式平面显示器(SED；表面传导电子发射显示器)等；使用液晶元件的显示装置包括液晶显示器、透射型液晶显示器、半透射型液晶显示器和反射型液晶显示器；使用电子墨水的显示装置包括电子纸张。
此外，使用本发明可以制造具有包括半导体元件(晶体管、存储器元件、二极管等)的电路的装置或具有处理器电路的芯片等半导体装置。另外，在本发明中，半导体装置是指可以通过利用半导体特性来工作的装置。
借助于本发明，可以在使复杂的光刻工序减少的情况下形成构成显示装置等的配线等构成物、以及中间夹着绝缘层将它们电连接的接触孔。因此，由于可以通过简化了的工序制造显示装置，所以可以减少材料的损失并降低成本。可以高成品率地制造高功能且高可靠性的显示装置。
附图说明
图1A至1D是说明本发明的示意图。
图2A至2D是说明本发明的示意图。
图3A至3C是说明本发明的示意图。
图4A至4H是说明本发明的示意图。
图5是说明本发明的显示装置的图。
图6是说明本发明的显示装置的图。
图7是说明本发明的显示装置的图。
图8A至8C是说明本发明的显示装置的制造方法的图。
图9A至9C是说明本发明的显示装置的制造方法的图。
图10A至10C是说明本发明的显示装置的制造方法的图。
图11A至11C是说明本发明的显示装置的制造方法的图。
图12A至12C是说明本发明的显示装置的制造方法的图。
图13A和13B是说明本发明的显示装置的制造方法的图。
图14A至14D是说明本发明的示意图。
图15A和15B是说明本发明的显示装置的图。
图16是说明本发明的显示模块的结构示例的截面图。
图17A至17C是说明本发明的显示装置的图。
图18是说明本发明的显示装置的图。
图19A和19B是说明本发明的显示装置的图。
图20A和20B是说明本发明的显示模块的结构示例的截面图。
图21是说明本发明的显示装置的图。
图22A至22D是说明可应用于本发明的发光元件的结构的图。
图23A至23C是说明可应用于本发明的发光元件的结构的图。
图24A至24C是说明可应用于本发明的发光元件的结构的图。
图25A至25C是本发明的显示装置的平面图。
图26A和26B是本发明的显示装置的平面图。
图27是表示应用本发明的电子设备的主要结构的框图。
图28A和28B是表示应用本发明的电子设备的图。
图29A至29E是表示应用本发明的电子设备的图。
图30A至30D是说明本发明的示意图。
图31是说明在本发明的显示面板中由TFT形成扫描线侧驱动电路时的电路结构的图。
图32是说明在本发明的显示面板中由TFT形成扫描线侧驱动电路时的电路结构的图(移位寄存器电路)。
图33是说明在本发明的显示面板中由TFT形成扫描线侧驱动电路时的电路结构的图(缓冲电路)。
图34A至34C是说明可适用于本发明的掩模的图。
图35是说明可适用于本发明的成膜装置的图。
符号的说明
50   第一电极层
52   场致发光层
53   第二电极层
54   绝缘层
54a  绝缘层
54b  绝缘层
60   第一电极层
61   发光材料
62   场致发光层
63   第二电极层
64   绝缘层
64a  绝缘层
64b  绝缘层
100  基板
101  基板
103  栅电极层
104   栅电极层
104a  栅电极层
104b  栅电极层
105   栅极绝缘层
107   开口
108   半导体层
109   半导体层
110   半导体层
111   半导体层
113   掩模
114   半导体层
115   半导体层
116   漏电极层
117   漏电极层
118   漏电极层
119   漏电极层
120a  半导体层
120b  半导体层
121a  半导体层
121b  半导体层
123   绝缘层
124   掩模
125   开口
126   第一电极层
131   绝缘层
132   场致发光层
133   第二电极层
139a  晶体管
139b  晶体管
150   基板
151a  基底膜
151b  基底膜
157   栅极绝缘层
167   绝缘膜
168   绝缘膜
178   端子电极层
179a  配线
179b  配线
181   绝缘膜
185   第一电极层
186   绝缘层
188   发光层
189   第二电极层
190   发光元件
192   密封材料
193   填充材料
194   FPC
195   密封基板
196   各向异性导电层
201   区域
202   外板端子连接区域
203   配线区域
204   外围驱动电路
205   连接区域
206   像素区域
207   外围驱动电路区域
208   外围驱动电路区域
209   外围驱动电路区域
210   相对基板
220   晶体管
231   偏振片(偏振器)
232   漏电极层
233   偏振片(偏振器)
235   绝缘层
250   基板
251   像素电极层
252   绝缘层
253   绝缘层
254   液晶层
255   薄膜晶体管
256   相对电极层
257   黑矩阵
258   彩色滤光片
265   薄膜晶体管
275   薄膜晶体管
281   间隔物
282   密封材料
285   薄膜晶体管
286   FPC
287   端子电极层
288   各向异性导电层
300   基板
301a  导电层
301b  导电层
301c  导电层
301d  导电层
302   绝缘膜
303   掩模
305a  开口
305b  开口
305c  开口
305d  开口
306   绝缘层
306a  绝缘层
306b  绝缘层
306c  绝缘层
307a  导电膜
307b  导电膜
310   开口
312   凸部
312a  凸部
312b  凸部
313   反应气体
350   支承基板
351   凸部
352   开口
353   掩模
360   背光源单元
361   光源
362   灯光反射器
364   反射板
365   导光板
366   散射板
460   基板
461   薄膜晶体管
462   漏电极层
463   第一电极层
464   场致发光层
465   第二电极层
470   基板
471   薄膜晶体管
472   第一电极层
473   场致发光层
474   第二电极层
475   配线层
480   基板
481   薄膜晶体管
482   绝缘层
484   第一电极层
485   场致发光层
486   电极层
487a  漏电极层
487b  漏电极层
493   栅电极层
494   半导体层
495a  半导体层
495b  半导体层
496   沟道保护层
497   栅极绝缘膜
498   配线层
499   绝缘层
580   基板
581   晶体管
582   栅电极层
583   绝缘层
584   栅极绝缘层
585a  配线层
585b  配线层
586   半导体层
587a  第一电极层
587b  第一电极层
588   第二电极层
589   球形粒子
594   空腔
595   填充材料
596   基板
590a  黑色区域
590b  白色区域
598   绝缘层
600   基板
602   外部端子连接区域
603   密封区域
604a  基底膜
604b  基底膜
606   像素区域
607   驱动电路区域
608a  驱动电路区域
608b  驱动电路区域
611   绝缘膜
612   绝缘膜
615   绝缘层
620   晶体管
621   晶体管
622   晶体管
623   电容元件
631   绝缘层
632   液晶层
633   绝缘层
634   导电层
635   着色层
637   间隔物
641   偏振器
642   偏振器
643   偏振器(偏振片)
644a  漏电极层
644b  漏电极层
678a  端子电极层
692   密封材料
694   FPC
695   端子电极层
696   各向异性导电层
700   基板
701   导电层
702   绝缘膜
703   掩模
705   开口
706a  绝缘层
706b  绝缘层
707   导电膜
730   基板
731   导电层
732   绝缘膜
733   掩模
735   开口
736a  绝缘层
736b  绝缘层
737   导电膜
740   基板
741   导电层
742   绝缘膜
743   掩模
745   开口
746a  绝缘层
746b  绝缘层
747   导电膜
760   基板
761   导电层
762   绝缘膜
763   掩模
763a  掩模
763b  掩模
763c  掩模
763d  掩模
765   开口
766   绝缘层
767   导电膜
802   层
803   层
804   层
850   第二电极层
860   场致发光层
765a  开口
765b  开口
765c  开口
765d  开口
870   第一电极层
901   像素部
902   信号线侧驱动电路
903   扫描线侧驱动电路
904   调谐器
905   图像信号放大电路
906   图像信号处理电路
907   控制电路
908   信号分离电路
909   声音信号放大电路
910   声音信号处理电路
911   控制电路
912   输入部
913     扬声器
1300    室
1301    电极
1302    电极
1303    高频电源
1304    控制电路
1305    供给系统
1306    阀门
1307    排气系统
1308    阀门
1309    加热器
1310    被处理基板
1311    绝缘层
1312    掩模
1600    基板
1601    相对基板
1602    栅极配线层
1603    栅电极层
1606    栅极绝缘层
1609    半导体层
1610    半导体层
1611    半导体层
1616    配线层
1618    配线层
1619    配线层
1623    开口(接触孔)
1624    像素电极层
1625    槽缝
1626    像素电极层
1627    开口(接触孔)
1628    TFT
1629    TFT
1632    遮光膜
1636    着色层
1637    平坦化膜
1640    相对电极层
1641    槽缝
1646    取向膜
1648    取向膜
1650    液晶
2001    框体
2002    显示用面板
2003    主画面
2004    调制解调器
2005    接收器
2006    遥控装置
2007    显示部
2008    子画面
2009    扬声器部
2010    框体
2011    显示部
2012    遥控装置
2013    扬声器部
2200    基板
2201    基板
2202    光吸收膜
2203    激光
2204a   光吸收膜
2205    光吸收层
2206    光吸收层
2600    TFT基板
2601    相对基板
2602   密封材料
2603   像素部
2604   液晶层
2605   着色层
2606   偏振片
2607   偏振片
2608   驱动电路
2609   配线基板
2610   冷阴极管
2611   反射板
2612   电路基板
2613   散射板
2700   基板
2701   像素部
2702   像素
2703   扫描线侧输入端子
2704   信号线侧输入端子
2750   FPC
2751   驱动器IC
2800   TFT基板
2801   保护电路部
2802   TFT
2803   TFT
2804   发光元件
2805   发光元件
2806a  间隔物
2806b  间隔物
2807a  着色层
2807b  着色层
2807c  着色层
2809   驱动电路
2810   配线基板
2811   外部电路基板
2812   散热板
2813   散热管
2820   密封基板
2910a  红色光源
2910b  绿色光源
2910c  蓝色光源
2912   控制部
3700   基板
3701   像素部
3702   扫描线侧驱动电路
3704   信号线侧输入端子
4700   基板
4701   像素部
4702   扫描线驱动电路
4704   信号线驱动电路
8500   脉冲输出电路
8501   缓冲电路
8502   像素
8601～8613   TFT
8620～8635   TFT
9101   主体
9102   显示部
9201   主体
9202   显示部
9301   主体
9302   显示部
9401   主体
9402   显示部
9701   显示部
9702  显示部
具体实施方式
下面，将使用附图详细说明本发明的实施方式。但是，本发明不局限于以下说明，本领域的技术人员可以很容易地理解，在不脱离本发明的技术内容及其范围内，可以对其形态和详细内容进行各种改变。因此，本发明不应该被解释为受到以下所示的实施方式的记载内容的限定。另外，在以下说明的本发明的结构中，在不同的附图中共同使用相同的符号来表示相同的部分或具有相同功能的部分，而省略对其的重复说明。
实施方式1
在本实施方式中，使用图1A至1D说明以通过高可靠性、更简化的工序且低成本地制造为目的的接触孔的形成方法。
当将中间夹着绝缘层层叠的薄膜(导电层、半导体层)彼此电连接时，在绝缘层中形成开口(成为所谓的接触孔)。在此情况下，在不进行蚀刻工序的情况下，将绝缘层选择性地形成，使其具有开口。在成为开口的区域设置掩模，并在除了设置有掩模的区域以外的区域形成绝缘层。若在形成绝缘层之后以物理方式或化学方式去除掩模，则原来设有掩模的区域成为绝缘层中的开口。因此，在导电层上形成具有开口的绝缘层，并且绝缘层下的导电层暴露于开口的底面。在开口中以与露出的导电层接触的状态形成导电膜，将导电层和导电膜在形成于绝缘层的开口中电连接。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等的CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于可以通过本发明选择性地形成具有开口的绝缘层而不采用光刻工序，所以可以缩减工序及材料。
下面，使用图1A至1D具体地进行说明。在本实施方式中，如图1A所示，在具有绝缘表面的基板700上形成导电层701，并在导电层701上的开口形成区域中设置掩模703。在图1A至1D中，虽然未示出支承掩模的装置，但是可以在导电层701上以重力或密合性设置掩模，当密和性或附着性低时，可以在支承基板上设置掩模，以掩模接触导电层701的状态进行支承即可。
在选择性地设置了掩模703的状态下，在导电层701上形成绝缘膜702(参照图1B)。绝缘膜702形成在除了设置掩模703的区域以外的导电层701上，而不形成在设置掩模703的区域。
接着，通过去除掩模703，可以形成具有开口705的绝缘层706a及706b(参照图1C)。在图1C的截面图中，绝缘层以在绝缘层706a和绝缘层706b之间具有开口705的状态形成。在露出导电层701的开口705中形成导电膜707，可以将导电层701和导电膜707电连接(参照图1D)。
绝缘膜702的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法等。尤其是等离子体CVD法因为反应压力为1Pa～数百Pa，比物理成膜法高两个数量级以上，所以材料粒子的平均自由程小，且对障碍物的包围良好，因此是优选的。因此，可以在除了成膜时使用的掩模的遮蔽区域以外的区域中被覆性良好地成膜。在本说明书中，被覆性良好是指在膜形成区域中形成在膜中的孔等不连续状态少，连续且紧密地形成在形成区域中的情况。尤其是在设置多个接近的开口的情况下，也需要设置多个相邻的掩模，因此如果采用粒子的包围良好的等离子体CVD法，则可以在除了开口形成区域以外的不设置掩模的区域中以良好形状、被覆性良好地形成绝缘膜。因此，所获得的具有开口的绝缘层也可以形成为在所希望的位置中准确地具有开口的膜未受到损伤、破坏等的良好形状的绝缘层。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，在形成开口之后，可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
另外，如果将掩模的顶面形状适当地设定为点状、圆形、椭圆形、矩形或线状(严格地说是细长的长方形状)，则可以使所获得的绝缘层的开口的顶面形状也同样地以反映掩模形状的状态形成。
图2A至2D表示掩模形状为前端细的圆锥形状的例子。在图2A中，导电层731形成在基板730上，掩模733在导电层731上相接地设置。掩模733是截面形状为前端向导电层变细的侧边具有坡度的形状。在导电层731上设置了掩模733的状态下，形成绝缘膜732(参照图2B)。绝缘膜732形成在除了设置掩模733的区域以外的导电层731上，而不形成在设置掩模733的区域。
接着，通过去除掩模733，可以形成具有开口735的绝缘层736a及736b(参照图2C)。在图2C的截面图中，绝缘层以在绝缘层736a和绝缘层736b之间具有开口735的状态形成。在露出导电层731的开口735中形成导电膜737，可以将导电层731和导电膜737电连接(参照图2D)。开口735反映掩模733的形状，呈开口的侧边具有坡度的形状。
图30A至30D表示掩模形状的其他例子。在图30A中，具有不同截面形状的掩模763a至763d与形成在基板760上的导电层761相接设置。掩模763a为凸部前端带圆形的圆顶状的形状，掩模763b为掩模前端尖锐的针状形状。掩模763c和掩模763d都是柱状形状，但是大小不同，掩模763c比掩模763d细。
在导电层761上设置了掩模763a至763d的状态下，形成绝缘膜762(参照图30B)。绝缘膜762形成在除了设置掩模763a至763d的区域以外的导电层761上，而不形成在设置掩模763a至763d的区域。
接着，通过去除掩模763a至763d，可以形成具有开口765a至765d的绝缘层766(参照图30C)。在露出导电层761的开口765a至765d中形成导电膜767，可以将导电层761和导电膜767分别在开口765a至765d中电连接(参照图30D)。开口765a至765d形成为反映掩模763a至763d的形状的形状，开口765a为向开口底面带有圆形的形状，开口765b为开口的直径向底面变细且前端尖锐的针状形状。开口765c和开口765d的大小不同，开口765c比开口765d小。像这样，可以以同一工序简便地制造有不同形状的多个开口的绝缘层。因此，可以选择各种各样的开口形状，因而显示装置或半导体装置中所包含的配线等的结构设计的自由度提高。
另外，可以根据在设置掩模时的力以及置掩模的导电层的膜强度而设定开口的深度方向。若使用前端尖锐的针状掩模并以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。使用图14A至14D说明以部分埋入导电层表层以下的状态设置掩模的例子。
图14A至14D表示掩模形状为前端细的圆锥形状的例子。在图14A中，导电层741形成在基板740上，掩模743在导电层741上以部分埋入导电层741中的状态相接设置。掩模743是截面形状为前端向导电层变细的侧边具有坡度的形状。在导电层741上埋入设置了掩模743的状态下，形成绝缘膜742(参照图14B)。绝缘膜742形成在除了设置掩模743的区域以外的导电层741上，而不形成在设置掩模743的区域。
接着，通过去除掩模743，可以形成具有开口745的绝缘层746a及746b(参照图14C)。开口745以部分进入导电层741的状态形成。在图14C的截面图中，绝缘层以在绝缘层746a和绝缘层746b之间具有开口745的状态形成。在露出导电层741的开口745中形成导电膜747，可以将导电层741和导电膜747电连接(参照图14D)。开口745反映掩模743的形状，呈开口的侧边具有坡度的形状。如图14A至14D所示，通过以埋入导电层的一部分的状态设置掩模(在导电层的表面形成凹部)，可以增加暴露于开口中的导电层的面积。因此，形成在开口中的导电膜和导电层之间的接触面积也增加，所以具有电阻降低、更容易实现电接触等优点。
导电层701可以通过蒸镀法、溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法等形成。另外，也可以使用可以将构成物转印或绘制成所希望的图形的方法，例如各种印刷法(丝网(孔版)印刷、胶版(平版)印刷、凸版印刷或凹版印刷等形成所希望的图形的方法)、分配器法、或选择性涂布法等。
作为导电层701及导电膜707，可以使用选自铬、钼、镍、钛、钴、铜、钨、铝、银、金、铂、铅、铱、铑或钽的元素、或者以所述元素为主要成分的合金材料或者化合物材料形成。另外，也可以采用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜或由银、铅及铜构成的合金。另外，可以采用单层结构或者多层的结构，例如可以采用氮化钨膜和钼膜的双层结构，或者依次层叠膜厚50nm的钨膜、膜厚500nm的铝和硅的合金膜以及膜厚30nm的氮化钛膜的三层结构。此外，在采用三层结构的情况下，可以采用氮化钨膜代替作为第一导电膜的钨膜，可以采用铝和钛的合金膜代替作为第二导电膜的铝和硅的合金膜，也可以采用钛膜代替作为第三导电膜的氮化钛膜。
作为导电层701及导电膜707，还可以使用氧化铟锡(ITO)、含氧化硅的铟锡氧化物(ISTO)、氧化锌(ZnO)、氧化锌中掺镓(Ga)的导电性材料、氧化铟锌(IZO(indium zinc oxide))。另外，在形成半导体层代替导电层的情况下，只要使用半导体材料即可，例如可以使用硅、锗、硅锗、砷化镓、氧化钼、氧化锡、氧化铋、氧化钒、氧化镍、氧化锌、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、钛酸锶等无机半导体材料。
具有开口的绝缘层可以使用选自氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳(DLC)、含氮碳、聚硅氮烷以及包括其他无机绝缘性材料的物质的材料形成。另外，也可以使用包含硅氧烷的材料。
在以具有多个开口的状态形成绝缘层的情况下，可以使用在支承基板上具有多个凸部的形状的掩模。使用图34A至34C说明可以形成多个开口的掩模的例子。
图34A是从掩模的支承基板侧观察的平面图，图34B是沿图34A中的线O-P截断的截面图，图34C是沿图34A中的线Q-R截断的截面图。
在图34A中，掩模353具有支承基板350及凸部351。在作为支承构件的支承基板350上，于对应于开口形成区域的位置设置有多个凸部351。将掩模353与以与凸部351接触的状态形成绝缘层的基板相对设置即可。在图34A至34C中的掩模为在支承基板350上具有多个开口352的结构。支承基板虽然并不一定需要具有开口，但是具有CVD法等所使用的反应气体从开口352进入而容易到达基板的效果。
根据电路设计图数据设定掩模的凸部，使得在绝缘层中所希望的位置具有开口即可。此外，至于掩模和形成绝缘层的基板的位置关系，预先在掩模及基板上形成标记来对准位置即可。该位置对准可以在将掩模及被处理基板设在成膜的室中之前或之后进行。
在形成具有开口的绝缘层之后，可以通过以物理方式拔出掩模的方法等去除掩模，也可以在与具有开口的绝缘层之间的蚀刻选择比高的条件下对掩模进行蚀刻(干蚀刻或湿蚀刻)来以化学方式去除。在绝缘层和导电层之间的密合强度低的情况下，优选进行蚀刻来去除掩模。另外，如果以物理方式从绝缘层去除掩模而不使掩模形状变化，去除操作容易，且可以再利用掩模，因此具有可以降低成本的优点。
可以在通过真空蒸镀法、溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法形成薄膜之后，将该薄膜蚀刻为所希望的形状来形成掩模。另外，也可以使用可选择性地形成图形的液滴喷射法、可转印或绘制图形的印刷法(丝网印刷或胶版印刷等图形形成方法)以及旋涂法等涂布法、浸渍法、分配器法等。另外，还可以采用印迹技术、能够以转印技术形成纳米级的立体结构物的纳米印迹技术。印迹技术及纳米印迹技术是可以形成微细的立体结构物而不进行光刻工序的技术。
掩模也可以使用无机材料、有机材料或其骨架结构由硅和氧的键构成的材料来形成。因为它是阻碍绝缘膜形成的装置，所以可以使用金属等导电材料，也可以使用树脂等绝缘材料。另外，也可以使用纤维等。考虑到要将它设在装置中，优选使用比较轻且容易加工的材料。在形成微细开口的情况下，也可以使用碳纳米管等纳米管材料。碳纳米管等极细碳纤维还可以使用石墨纳米纤维、碳纳米纤维、管状石墨、碳纳米锥或锥状石墨等。
作为掩模的材料，可以使用选自氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳、含氮碳、聚硅氮烷以及包括其他无机绝缘性材料的物质的材料形成。另外，也可以使用包含硅氧烷的材料。另外，可以使用环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、聚氨酯树脂、苯并环丁烯、聚对二甲苯(Parylene)、氟化聚亚芳基醚、聚酰亚胺等有机材料等。
可以在形成开口之后，用液体清洗残留在开口附近的导电性材料或绝缘性材料(导电层或绝缘层的被去除部分的残留物)，以去除残留物。在此情况下，清洗可使用水等不反应的物质，也可使用与绝缘层反应(溶解)的蚀刻剂等药液。若使用蚀刻剂，则在开口下的导电层被过蚀刻，垃圾等被去除而使表面进一步平坦化。另外，也可以扩展开口。
像这样，可以在无需进行采用复杂的光刻工序的抗蚀剂掩模层的形成的情况下，在绝缘层中形成将导电层和导电膜电连接的开口(接触孔)。
因此，若使用本发明制造显示装置，则可以使工序简化，所以材料的损失少，也可实现成本的降低。由此，可以高成品率地制造显示装置。
实施方式2
在本实施方式中，使用图4A至4D说明以通过高可靠性、更简化的工序且低成本地制造为目的的多个接触孔的形成方法。
当将中间夹着绝缘层层叠的薄膜(导电层、半导体层)彼此电连接时，在绝缘层中形成开口(成为所谓的接触孔)。在此情况下，在不进行蚀刻工序的情况下，将绝缘层选择性地形成，使其具有开口。在成为开口的区域设置掩模，并在除了设置有掩模的区域以外的区域形成绝缘层。若在形成绝缘层之后以物理方式或化学方式去除掩模，则原来设有掩模的区域成为绝缘层中的开口。因此，在导电层上形成具有开口的绝缘层，并且绝缘层下的导电层暴露于开口的底面。在开口中以与露出的导电层接触的状态形成导电膜，将导电层和导电膜在形成于绝缘层的开口中电连接。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于可以通过本发明选择性地形成具有开口的绝缘层而不采用光刻工序，所以可以缩减工序及材料。
下面，使用图4A至4H具体地进行说明。图4B、4D、4F及4H是导电层的平面图，图4A、4C、4E及4G是沿图4B、4D、4F及4H的线L-M截断的截面图。
如图4A至4H所示，在基板300上形成有导电层301a、301b、301c及301d。在本实施方式中，如图4A和4B所示，在具有绝缘表面的基板300上形成导电层301a、301b、301c及301d，并以凸部312(312a及312b)位于在导电层301a、301b、301c及301d上的开口形成区域的状态设置具有凸部312(312a及312b)及开口310的掩模303。可以在导电层上以重力或密合性设置掩模303，当密合性或附着性低时，可以在支承基板上设置掩模，以掩模接触导电层的状态进行支承即可。
在选择性地设置了掩模303的状态下，在导电层301a、301b、301c及301d上形成绝缘膜302(参照图4C和4D)。绝缘膜302形成在除了设置掩模303的区域以外的导电层301a、301b、301c及301d上，而不形成在设置掩模303的区域。
接着，通过去除掩模303，可以形成具有开口305a、305b、305c及305d的绝缘层306(306a、306b及306c)(参照图4E和4F)。掩模303在支承基板上于对应于开口形成区域的位置设置有多个凸部312(312a及312b)。在图4A至4H中，掩模303为在支承基板上具有多个开口310的结构。支承基板虽然不一定需要具有开口，但是具有CVD法等所使用的反应气体313从开口310进入而容易到达基板的效果。
在图4E和4F的截面图中，绝缘层以在绝缘层306a和绝缘层306b之间具有开口305a且在绝缘层306b和绝缘层306c之间具有开口305b的状态形成。在露出导电层301a的开口305a中形成导电膜307a，可以将导电层301a和导电膜307a电连接。同样地，在露出导电层301b的开口305b中形成导电膜307b，可以将导电层301b和导电膜307b电连接(参照图4G和4H)。
绝缘膜302的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等CVD法等。尤其是等离子体CVD法因为反应压力为1Pa～数百Pa，比物理成膜法高两个数量级以上，所以材料粒子的平均自由程小，且对障碍物的包围良好，因此是优选的。因此，可以在除了成膜时使用的掩模的遮蔽区域以外的区域中被覆性良好地成膜。尤其是在设置多个接近的开口的情况下，也需要设置多个相邻的掩模，因此如果采用粒子的包围良好的等离子体CVD法，则可以在除了开口形成区域以外的不设置掩模的区域中以良好形状、被覆性良好地形成绝缘膜。因此，所获得的具有开口的绝缘层也可以形成为在所希望的位置中准确地具有开口的膜未受到损伤、破坏等的良好形状的绝缘层。
具有开口的绝缘层(所形成的绝缘膜)可以通过选自氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳、含氮碳、聚硅氮烷以及包括其他无机绝缘性材料的物质的材料形成。另外，也可以使用包含硅氧烷的材料。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，在形成开口之后，可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
根据电路设计图数据设定掩模的凸部，使得在绝缘层中所希望的位置具有开口即可。此外，至于掩模和形成绝缘层的基板的位置关系，预先在掩模及基板上形成标记来对准位置即可。该位置对准可以在将掩模及被处理基板设在成膜的室中之前或之后进行。
在形成具有开口的绝缘层之后，可以通过以物理方式拔出掩模的方法等去除掩模，也可以在与具有开口的绝缘层之间的蚀刻选择比高的条件下对掩模进行蚀刻(干蚀刻或湿蚀刻)来以化学方式去除。在绝缘层和导电层之间的密合强度低的情况下，优选进行蚀刻来去除掩模。另外，如果以物理方式从绝缘层去除掩模而不使掩模形状变化，去除操作容易，且可以再利用掩模，因此具有可以降低成本的优点。
可以在通过真空蒸镀法、溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法形成薄膜之后，将该薄膜蚀刻为所希望的形状来形成掩模。另外，也可以使用可选择性地形成图形的液滴喷射法、可转印或绘制图形的印刷法(丝网印刷或胶版印刷等图形形成方法)以及旋涂法等涂布法、浸渍法、分配器法等。另外，还可以采用印迹技术、能够以转印技术形成纳米级的立体结构物的纳米印迹技术。印迹技术及纳米印迹技术是可以形成微细的立体结构物而不进行光刻工序的技术。
掩模也可以使用无机材料、有机材料或其骨架结构由硅和氧的键构成的材料来形成。因为它是阻碍绝缘膜形成的装置，所以可以使用金属等导电材料，也可以使用树脂等绝缘材料。另外，也可以使用纤维等。考虑到要将它设在装置中，优选使用比较轻且容易加工的材料。在形成微细开口的情况下，也可以使用碳纳米管等纳米管材料。碳纳米管等的极细碳纤维还可以使用石墨纳米纤维、碳纳米纤维、管状石墨、碳纳米锥或锥状石墨等。
作为掩模的材料，可以使用选自氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳、含氮碳、聚硅氮烷以及包括其他无机绝缘性材料的物质的材料形成。另外，也可以使用包含硅氧烷的材料。另外，可以使用环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、聚氨酯树脂、苯并环丁烯、聚对二甲苯、氟化聚亚芳基醚、聚酰亚胺等有机材料等。
可以在形成开口之后，用液体清洗残留在开口附近的导电性材料或绝缘性材料(导电层或绝缘层的被去除部分的残留物)，以去除残留物。在此情况下，清洗可使用水等不反应的物质，也可使用与绝缘层反应(溶解)的蚀刻剂等药液。若使用蚀刻剂，则在开口下的导电层被过蚀刻，灰尘等被去除而使表面进一步平坦化。另外，也可以扩展开口。
像这样，可以在无需进行采用复杂的光刻工序的抗蚀剂掩模层的形成的情况下，在绝缘层中形成将导电层和导电膜电连接的开口(接触孔)。
因此，若使用本发明制造显示装置，则可以使工序简化，所以材料的损失少，且可实现成本的降低。由此，可以高成品率地制造显示装置。
实施方式3
在本实施方式中，使用图3A至3C说明以通过高可靠性、更简化的工序且低成本地制造为目的的显示装置的制造方法。
在本实施方式中，在不进行光刻工序的情况下，将导电层和半导体层等构成物(也称作图形)选择性地形成，使其具有为所希望的形状。在本发明中，构成物(也称作图形)是指构成薄膜晶体管或显示装置的配线层、栅电极层、源电极层、漏电极层等导电层和半导体层、掩模层、绝缘层等，包括具有预定的形状而形成的所有构成要素。
在本实施方式中，在透光性转置基板上形成导电膜或半导体膜等光吸收膜，从转置基板侧选择性地照射激光，从而将对应于激光照射区域的光吸收膜转置到被转置基板上，以所希望的形状(图形)形成作为光吸收层的导电层或半导体层。在本说明书中，将在最初工序中形成作为光吸收膜的导电膜或半导体膜并且被照射激光的基板称为转置基板，并将最后选择性地形成有作为光吸收层的导电层或半导体层的基板称为被转置基板。因为可以在不使用光刻工序的情况下选择性地形成而使其具有所希望的形状，所以可以实现工序的简化和低成本化等。
下面，使用图3A至3C详细地说明本实施方式所示的薄膜形成方法。在图3A中，在作为转置基板的第一基板2201上形成有光吸收膜2202，以光吸收膜2202位于内侧的状态将第一基板2201和第二基板2200相对设置。
从基板2201侧透过基板2201将激光2203选择性地照射到光吸收膜2202。被照射激光2203的区域的光吸收膜2202吸收激光2203，因其热量等能量而作为光吸收层2205转置到第二基板2200侧。另一方面，未被照射激光2203的区域作为光吸收膜2204a及2204b残留在第一基板2201侧。像这样，在将作为光吸收层2206的薄膜加工为所希望的图形时不进行光刻工序的情况下，将导电层和半导体层等构成物(也称作图形)选择性地形成，使其具有所希望的形状。
在利用激光进行转置之后，可以对光吸收层进行加热处理，也可以照射激光。
作为转置物的光吸收膜2202使用吸收所照射的光的材料，第一基板2201使用透过所照射的光的透光性基板。如果采用本发明，可以自由地转置到各种基板上，因此基板材料的选择范围宽。另外，也可以选择廉价的材料作为基板，不仅可以根据用途而使其具有范围广泛的功能，而且可以低成本地制造显示装置。
本实施方式的薄膜形成方法可以用于构成薄膜晶体管或显示装置的配线层、栅电极层、源电极层、漏电极层等导电层和半导体层、掩模层、绝缘层等的形成，只要形成使用了所希望的材料的膜作为光吸收膜并选择该膜吸收的光来照射即可。
例如，光吸收膜可以使用导电材料，例如可以使用铬、钽、银、钼、镍、钛、钴、铜或铝中的一种或多种来形成。此外，也可以使用氧化铟锡、含氧化硅的氧化铟锡、氧化锌、氧化锌中掺镓的导电性材料、氧化铟锌。另外，光吸收膜还可以使用半导体材料，例如可以使用硅、锗、硅锗、砷化镓、氧化钼、氧化锡、氧化铋、氧化钒、氧化镍、氧化锌、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、钛酸锶等无机半导体材料。另外，光吸收膜中还可以添加氢或惰性气体(氦(He)、氩(Ar)、氪(Kr)、氖(Ne)、氙(Xe)等)。
通过本发明，可以以所希望的形状形成构成显示装置的配线等构成物。另外，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此材料的损失少，且可实现成本的降低。由此，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式4
使用图8A至13B说明本发明的实施方式。更具体地说，说明应用本发明的具有反交错型薄膜晶体管的显示装置的制造方法。图8A、9A、10A、11A和12A表示显示装置的像素部的平面图，图8B、9B、10B、11B和12B是沿图8A、9A、10A、11A和12A中的线A-C截断的截面图，图8C、9C、10C、11C和12C是沿图8A、9A、10A、11A和12A中的线B-D截断的截面图。图13A和13B也是显示装置的截面图。
基板100使用由硼硅酸钡玻璃、硼硅酸铝玻璃等形成的玻璃基板，石英基板，金属基板，或具有可耐受本制造工序的处理温度的耐热性的塑料基板。另外，可以用CMP(化学机械研磨)法等进行研磨，以使基板100的表面平坦化。另外，可以在基板100上形成绝缘层。利用CVD法、等离子体CVD法、溅射法、旋涂法等各种方法，用含硅的氧化物材料或氮化物材料以单层或叠层形成绝缘层。虽然可以不形成该绝缘层，但它具有阻挡来自基板100的污染物质等的效果。
在基板100上形成栅电极层103及104(104a、104b)。栅电极层103及104(104a、104b)使用选自银、金、镍、铂、铅、铱、铑、钽、钨、钛、钼、铝及铜中的元素或以所述元素为主要成分的合金材料或者化合物材料形成即可。另外，也可以采用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜或由银、铅及铜构成的合金。另外，可以采用单层结构或者多层的结构，例如可以采用氮化钨膜和钼膜的双层结构，或者依次层叠膜厚50nm的钨膜、膜厚500nm的铝和硅的合金膜以及膜厚30nm的氮化钛膜的三层结构。此外，在采用三层结构的情况下，可以采用氮化钨膜代替作为第一导电膜的钨膜，可以采用铝和钛的合金膜代替作为第二导电膜的铝和硅的合金膜，以及也可以采用钛膜代替作为第三导电膜的氮化钛膜。
栅导电层103、104a、104b可以通过溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法等形成导电膜，并使用掩模层加工该导电膜来形成。另外，也可以使用可以将构成物转印或绘制成所希望的图形的方法，例如各种印刷法(丝网(孔版)印刷、胶版(平版)印刷、凸版印刷或凹版印刷等形成所希望的图形的方法)、液滴喷射法、分配器法、选择性涂布法等。
导电膜的加工通过干蚀刻或湿蚀刻进行蚀刻加工即可。通过使用ICP(感应耦合等离子体)蚀刻法，并适当地调整蚀刻条件(施加到线圈电极的电能、施加到基板侧的电极的电能、基板侧的电极温度等)，可以将电极层蚀刻成锥形。另外，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体，以CF4、SF6或NF3等为代表的氟类气体或者O2。
另外，可以在将具有导电性的光吸收膜形成在转置基板上之后，使用激光将它选择性地加工为所希望的形状并将它形成到被转置基板上，从而形成栅电极层。在利用激光进行转置之后，可以对光吸收层进行加热处理，也可以照射激光。
作为转置物的光吸收膜使用吸收所照射的光的材料，转置基板使用透过所照射的光的透光性基板。如果采用本发明，可以自由地转置到各种基板上，因此基板材料的选择范围宽。另外，也可以选择廉价材料作为基板，不仅可以根据用途而使其具有范围广泛的功能，而且可以低成本地制造显示装置。
接着，在栅电极层103、104(104a、104b)上形成栅极绝缘层105(图8A至8C)。栅极绝缘层105由硅的氧化物材料或氮化物材料等的材料形成即可，并且可以是叠层或单层。在本实施方式中，使用氮化硅膜和氧化硅膜的双层结构。另外，也可以采用单层的氮化硅膜、氧化硅膜或氧氮化硅膜，或者由三层以上构成的叠层。优选使用具有致密的膜质地的氮化硅膜。另外，在将银、铜等用于通过液滴喷射法形成的导电层的情况下，若在其上形成氮化硅膜或者NiB膜作为阻挡膜，则有防止杂质的扩散和将表面平坦化的效果。另外，在以较低的成膜温度形成栅极漏电流少的致密的绝缘膜时，优选在反应气体中含有氩等稀有气体元素，并且使其混入所形成的绝缘膜中。
在本实施方式中，如实施方式1及实施方式2所示，以具有暴露栅电极层104a的开口107的状态形成栅极绝缘层105。将掩模113设置在栅电极层104a上的开口107形成区域，在设置掩模113的区域以外的区域形成绝缘膜。形成绝缘膜之后，以物理方式或化学方式去除掩模，原来设有掩模的区域成为绝缘层中的开口。因此，栅电极层104a上形成具有开口107的栅极绝缘层105，栅极绝缘层105下的栅电极层104a暴露于开口107的底面。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
在本实施方式中，示例使用等离子体CVD法形成绝缘层的例子。关于等离子体CVD法因为反应压力为1Pa～数百Pa，比物理成膜法高两个数量级以上，所以材料粒子的平均自由程小，且对障碍物的包围良好，因此是优选的。因此，可以在除了成膜时使用的掩模的遮蔽区域以外的区域中被覆性良好地成膜。尤其是在设置多个接近的开口的情况下，也需要设置多个相邻的掩模，因此如果采用粒子的包围良好的等离子体CVD法，则可以在除了开口形成区域以外的不设置掩模的区域中以良好形状、被覆性良好地形成绝缘膜。因此，所获得的具有开口的绝缘层也可以形成为在所希望的位置中准确地具有开口的膜未受到损伤、破坏等的良好形状的绝缘层。
图35是平行平板型等离子体CVD装置的处理室(也称作室(chamber))的截面图。在图35中，在接地的室1300中设置有通过控制电路1304连接到高频电源1303的第一电极(上部电极、簇射电极、高频电极)1301以及接地的第二电极(下部电极、接地电极)1302。被处理基板1310设置在第二电极1302上。
由第一电极1301引入高频电力，并通过第一电极1301及第二电极1302之间的放电中的反应而形成膜。原料气体通过供给系统1305供给。这里，虽然只图示一个供给系统，但是也可以根据需要设置多个气体供给系统。
另外，在室1300中设置有排气系统1307，以排出反应后的废气。此外，电极结构可以是中空结构(多块簇射板重叠来分散气体的结构，即所谓的簇射头结构)。另外，供给系统1305和排气系统1307分别设置有阀门(1306及1308)，以控制所提供的气体压力及室内压力。
加热器1309与第二电极1302接触设置，但是不局限于这种结构。另外，第一电极1301上也可以设置加热器(未图示)。另外，也可以将加热器设置在室的外壁，使室内形成热壁结构。
另外，在室的侧面设置有窗口(未图示)，可以开关该窗口来从收纳基板的匣室中通过机械手臂等传送机构将基板传送到室内。
在本发明中，当在被处理基板1310上形成绝缘层1311时，将掩模1312设置于开口形成区域，形成具有开口的绝缘层。如图35所示，在被处理基板1310上设置了掩模1312的状态下，供给原料气体，形成绝缘层1311。
在本实施方式中，掩模1312具有多个开口。反应后的原料气体能够从该开口进入，包围掩模，到达被处理基板1310。
根据电路设计图数据设定掩模的凸部，使得在绝缘层中所希望的位置具有开口即可。此外，至于掩模1312和形成绝缘层的被处理基板1310的位置关系，预先在掩模1312及被处理基板1310上形成标记来对准位置即可。可以在对准掩模1312及被处理基板1310的位置之后，将掩模1312及被处理基板1310插入室1300内，也可以在将掩模1312设置于室1300内之后，将被处理基板1310插入室1300内，对准掩模1312及被处理基板1310的位置。
由于通过本发明可以在不采用光刻工序的情况下选择性地形成具有开口的绝缘层，所以可以缩减工序及材料。
在采用蚀刻加工的情况下，等离子体蚀刻(干蚀刻)和湿蚀刻都可以采用，但是当处理大面积基板时，优选采用等离子体蚀刻。作为蚀刻气体，使用CF4、NF3、Cl2、BCl3等氟类或氯类气体，可以适当地添加He或Ar等惰性气体。另外，若采用基于大气压放电等离子体的蚀刻加工，则还可进行局部放电加工，并不需要在基板的整面形成掩模层。
接下来，形成半导体层。根据需要形成具有一种导电类型的半导体层即可。另外，也可以通过形成具有n型的半导体层来制造n沟道型TFT的NMOS结构，通过形成具有p型的半导体层来制造p沟道型TFT的PMOS结构，或者制造由n沟道型TFT和p沟道型TFT构成CMOS结构。此外，为了赋予导电性，可以通过掺杂添加赋予导电性的元素，在半导体层中形成杂质区域，从而形成n沟道型TFT和p沟道型TFT。也可以不形成具有n型的半导体层，通过进行采用PH3气体的等离子体处理来赋予半导体层导电性。
形成半导体层的材料可以采用通过溅射法或使用以硅烷和锗烷为代表的半导体材料气体的气相沉积法制成的非晶半导体(下文中也称作“AS”)、利用光能或热能使所述非晶半导体结晶化而得的多晶半导体或半晶(也称作微晶或者微晶体，以下也作“SAS”)半导体等。半导体层可以通过各种方法(溅射法、LPCVD法或等离子体CVD法等)来形成。
SAS是具有介于非晶结构和晶体结构(包括单晶和多晶)之间的中间结构且具有在自由能方面稳定的第三态的半导体，包含短程有序且具有晶格畸变的结晶区域。在膜内至少一部分区域可以观测到0.5～20nm的结晶区域，当以硅作为主要成分时，拉曼光谱迁移到低于520cm-1的波数一侧。在X射线衍射中观察到被认为来源于硅的晶格的(111)、(220)的衍射峰。含有至少1原子％或更多的氢或卤素，以便终结悬空键。通过对含硅的气体进行辉光放电分解(等离子体CVD)来形成以硅为主要成分的SAS。作为含硅的气体，除SiH4之外，还可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，也可以混合F2或者GeF4。也可以用H2或者H2和选自He、Ar、Kr和Ne的一种或者多种稀有气体元素稀释该含硅的气体。稀释比例在2～1000倍的范围内，压力大致在0.1Pa～133Pa的范围内，电源频率为1MHz～120MHz，优选为13MHz～60MHz。基板加热温度优选为300℃以下，也可以在100～200℃的基板加热温度形成。这里，作为主要在成膜时引入的杂质元素，理想的是使氧、氮、碳等来自大气成分的杂质在1×1020cm-3以下，尤其氧浓度在5×1019cm-3以下，优选为1×1019cm-3以下。另外，通过含有氦、氩、氪或氖等稀有气体元素而进一步促进晶格畸变，从而可以提高稳定性并获得优良的SAS。此外，作为半导体层，也可以将利用氢类气体形成的SAS层层叠在利用氟类气体形成的SAS层之上。
非晶半导体可以代表性地举出氢化非晶硅，晶体半导体可以代表性地举出多晶硅等。多晶硅包括将在800℃以上的处理温度下形成的多晶硅用作主要材料的所谓高温多晶硅、将在600℃以下的处理温度下形成的多晶硅用作主要材料的所谓低温多晶硅以及添加促进晶化的元素等而结晶得到的多晶硅等。当然，还可以如上所述采用半晶半导体或者在半导体层的一部分中含有晶相的半导体。
当半导体层使用晶体半导体层时，可以使用各种方法(激光晶化法、热晶化法、利用镍等促进晶化的元素的热晶化法等)作为制造该晶体半导体层的方法。另外，也可以通过对作为SAS的微晶半导体进行激光照射使其结晶化，从而提高结晶性。在不引入促进晶化的元素的情况下，在对非晶硅膜照射激光之前，通过在氮气氛下于500℃加热1小时，从而使非晶硅膜中所含的氢浓度释放至1×1020原子/cm3以下。这是因为若对含有大量氢的非晶硅膜照射激光，则非晶硅膜会被破坏。
作为将金属元素引入非晶半导体层的方法，只要是能够使该金属元素存在于非晶半导体层的表面或者其内部的方法，没有特别限制。例如，可以使用溅射法、CVD法、等离子体处理法(包括等离子体CVD法)、吸附法、或者涂布金属盐的溶液的方法。其中，利用溶液的方法简便且可以容易地调整金属元素的浓度，所以是有用的。另外，这时为了改善非晶半导体层表面的浸润性，使水溶液散布于非晶半导体层的整个表面上，优选通过氧气氛中的UV光照射、热氧化法、采用含有羟基自由基的臭氧水或过氧化氢的处理等形成氧化膜。
非晶半导体层的结晶化可以组合热处理和采用激光照射的结晶化，也可以单独进行热处理或激光照射多次。
此外，也可以通过等离子体CVD法在基板上直接选择性地形成晶体半导体层。
作为半导体，可以使用有机半导体材料通过印刷法、分配器法、喷射法、旋涂法、液滴喷射法等来形成。在此情况下，由于不需要上述蚀刻工序，所以可以减少工序数。作为有机半导体，使用低分子材料、高分子材料等，也可以采用有机色素、导电性高分子材料等。作为用于本发明的有机半导体材料，优选使用其骨架由共轭双键构成的π电子共轭类高分子材料。代表性地，可以采用聚噻吩、聚芴、聚(3-烷基噻吩)、聚噻吩衍生物等可溶高分子材料或并五苯。
此外，可以用于本发明的有机半导体材料还包括可以通过在形成可溶性前驱体之后进行处理来形成半导体层的材料。另外，作为这种有机半导体材料，可以举出聚亚噻吩基亚乙烯基(polythienylenevinylene)、聚(2，5-亚噻吩基亚乙烯基)、聚乙炔、聚乙炔衍生物、聚亚烯丙基亚乙烯基(polyallylenevinylene)等。
当将前驱体转化为有机半导体时，除了进行加热处理以外，还添加氯化氢气体等反应催化剂。另外，作为溶解这些可溶性有机半导体材料的代表性的溶剂，可以使用甲苯、二甲苯、氯苯、二氯苯、苯甲醚、氯仿、二氯甲烷、γ-丁内酯、丁基溶纤剂、环己烷、NMP(N-甲基-2-吡咯烷酮)、环己酮、2-丁酮、二噁烷、二甲基甲酰胺(DMF)、或THF(四氢呋喃)等。
在本实施方式中，形成非晶半导体层作为半导体层108、109及具有一种导电类型的半导体层110、111(参照图9A至9C)。在本实施方式中，作为具有一种导电类型的半导体膜，形成含作为赋予n型的杂质元素的磷(P)的具有n型的半导体膜。具有一种导电类型的半导体膜起到源区及漏区的作用。根据需要形成具有一种导电类型的半导体膜即可，可以形成含赋予n型的杂质元素(P、As)的具有n型的半导体膜或含赋予p型的杂质元素(B)的具有p型的半导体膜。
接着，形成源电极层或漏电极层116、117、118、119。源电极层或漏电极层116、117、118、119可以使用选自Ag(银)、Au(金)、Cu(铜)、W(钨)、Al(铝)、Mo(钼)、Ta(钽)及Ti(钛)的元素或者以所述元素为主要成分的合金材料或化合物材料等。另外，也可以使用具有透光性的氧化铟锡、含氧化硅的氧化铟锡、有机铟、有机锡、氧化锌、氮化钛等。
源电极层或漏电极层116、117、118、119可以通过溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法等形成导电膜，并使用掩模层加工该导电膜来形成。另外，也可以使用可以将构成物转印或绘制成所希望的图形的方法，例如各种印刷法(丝网(孔版)印刷、胶版(平版)印刷、凸版印刷或凹版印刷等形成所希望的图形的方法)、液滴喷射法、分配器法、选择性涂布法等。
导电膜的加工通过干蚀刻或湿蚀刻进行蚀刻加工即可。通过使用ICP蚀刻法，并适当地调整蚀刻条件(施加到线圈电极的电能、施加到基板侧的电极的电能、基板侧的电极温度等)，可以将电极层蚀刻成锥形。另外，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体，以CF4、SF6或NF3等为代表的氟类气体或者O2。
另外，可以在将具有导电性的光吸收膜形成在转置基板上之后，使用激光将它选择性地加工为所希望的形状并将它形成到被转置基板上，从而形成源电极层或漏电极层。
源电极层或漏电极层116也起到源极配线层或漏极配线层的作用，源电极层或漏电极层118也起到电源线的作用。
在形成于栅极绝缘层105的开口107中，将源电极层或漏电极层117和栅电极层104电连接。源电极层或漏电极层118的一部分形成电容元件。在形成源电极层或漏电极层116、117、118、119之后，将半导体层108及109以及具有一种导电类型的半导体层110及111加工为所希望的形状。在本实施方式中，以源电极层或漏电极层116、117、118、119为掩模对半导体层108及109以及具有一种导电类型的半导体层110及111通过蚀刻进行加工，形成半导体层114及115以及具有一种导电类型的半导体层120a、120b、121a及121b。
通过以上的工序制造作为反交错型薄膜晶体管的晶体管139a、139b(参照图10A至10C)。
在栅极绝缘层105及晶体管139a、139b上形成具有开口125的绝缘层123(参照图11A至11C)。
绝缘层123可以使用溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法等来形成。
绝缘层123可以使用选自氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳、含氮碳、聚硅氮烷以及包括其他无机绝缘性材料的物质的材料形成。另外，也可以使用包含硅氧烷的材料。
在本实施方式中，如实施方式1及实施方式2所示，以具有暴露源电极层或漏电极层119的开口125的状态形成绝缘层123。将掩模124设置在源电极层或漏电极层119上的开口125形成区域，在设置掩模124的区域以外的区域形成绝缘膜。在形成绝缘膜之后，以物理方式或化学方式去除掩模124，原来设有掩模124的区域成为绝缘层123中的开口。因此，在源电极层或漏电极层119上形成具有开口125的绝缘层123，绝缘层123下的源电极层或漏电极层119暴露于开口125的底面。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于通过本发明可以在不采用光刻工序的情况下选择性地形成具有开口的绝缘层，所以可以缩减工序及材料。
在露出源电极层或漏电极层119的开口125中形成作为起到像素电极的作用的发光元件的第一电极层126，可以将源电极层或漏电极层119和第一电极层126电连接(参照图12A至12C)。
也可以如实施方式3所示那样形成，即在将具有导电性的光吸收膜形成在转置基板上之后，通过照射激光将它选择性地加工为所希望的形状并将它形成到被转置基板上，从而形成第一电极层126。
在本实施方式中，在形成导电膜之后，利用掩模层将该导电膜加工成所希望的形状，从而形成第一电极层。
第一电极层126可以使用溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法等来形成。作为形成第一电极层126的导电材料，可以使用氧化铟锡、含氧化硅的氧化铟锡、氧化锌等。更优选地，使用以在ITO中包含2～10重量％的氧化硅的靶材通过溅射法而得的含氧化硅的氧化铟锡。除此之外，也可以使用在ZnO中掺杂有镓的导电性材料、含氧化硅的作为以在氧化铟中混合有2～20wt％的氧化锌的靶材形成的氧化物导电性材料的氧化铟锌。
掩模层使用环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、聚氨酯树脂等树脂材料。此外，使用苯并环丁烯、聚对二甲苯、氟化聚亚芳基醚、具有透光性的聚酰亚胺等有机材料，硅氧烷类聚合物等聚合而形成的化合物材料或含有水溶性均聚物和水溶性共聚物的组合物材料等通过液滴喷射法形成。或者，也可以采用含有感光剂的市售的抗蚀剂材料，例如可以采用正性抗蚀剂或负性抗蚀剂。不管使用何种材料，其表面张力和粘性都通过调整溶剂的浓度或者添加表面活性剂等来适当地调整。
第一电极层126的加工通过干蚀刻或湿蚀刻进行蚀刻加工即可。可以用ICP蚀刻法，适当地调整蚀刻条件(施加到线圈电极的电能、施加到基板侧的电极的电能、基板侧的电极温度等)，从而将电极层蚀刻成锥形。另外，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体，以CF4、SF6或NF3等为代表的氟类气体或者O2。
为了使其表面平坦化，第一电极层126也可以通过CMP法使用聚乙烯醇类多孔体擦净，并进行研磨。此外，在用CMP法研磨之后，可以对第一电极层126的表面进行紫外线照射、氧等离子体处理等。
通过上述工序，底栅型TFT和第一电极层126在基板100上连接的显示面板用TFT基板完成。此外，在本实施方式中的TFT是反交错型的。
接着，选择性地形成绝缘层131(也称作隔壁)。绝缘层131在第一电极层126上以具有开口部的状态形成。在本实施方式中，在整面上形成绝缘层131，并且利用抗蚀剂等的掩模进行蚀刻来加工。当采用可以直接选择性地形成绝缘层131的液滴喷射法、印刷法、分配器法等形成时，不一定需要进行采用蚀刻的加工。
绝缘层131可以用如下材料形成：氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝以及其他无机绝缘性材料，丙烯酸、甲基丙烯酸及它们的衍生物，聚酰亚胺、芳族聚酰胺、聚苯并咪唑等耐热性高分子，或以硅氧烷类材料为初始材料而形成的由硅、氧、氢构成的化合物中包含Si-O-Si键的无机硅氧烷、与硅结合的氢被甲基、苯基之类的有机基团取代了的有机硅氧烷类绝缘材料。也可以利用丙烯酸树脂、聚酰亚胺等感光性、非感光性材料形成。绝缘层131优选曲率半径连续变化的形状，从而形成于其上的场致发光层132和第二电极层133的覆盖性提高。
另外，在通过液滴喷射法喷射组成物来形成绝缘层131之后，也可以挤压表面进行平坦化，以提高其平坦性。作为挤压的方法，可以通过将辊状物体在表面上来回滚动的方法、以平板状物体垂直挤压表面的方法等来减少凹凸。另外，也可以使用溶剂等将表面软化或溶解，并用气刀消除表面上的凹凸。此外，也可以用CMP法进行研磨。当因液滴喷射法而产生凹凸时，可以将这种工序应用于表面的平坦化。如果通过该工序平坦性提高，则可以防止显示面板的显示不均匀等，可以显示高精细的图像。
在作为显示面板用TFT基板的基板100上形成发光元件(参照图13A和13B)。
在形成场致发光层132之前，在大气压下进行200℃的热处理，去除第一电极层126、绝缘层131中或者其表面吸附的水分。此外，理想的是在减压下于200～400℃，优选于250～350℃进行热处理，不暴露于大气中直接通过真空蒸镀法或减压下的液滴喷射法来形成场致发光层132。
作为场致发光层132，通过使用蒸镀掩模的蒸镀法等分别选择性地形成呈现红色(R)、绿色(G)和蓝色(B)发光的材料。与彩色滤光器同样，也可以通过液滴喷射法形成呈现红色(R)、绿色(G)和蓝色(B)发光的材料(低分子或高分子材料等)。在此情况下，由于即使不使用掩模也可以进行RGB的分别涂布，所以是优选的。在场致发光层132上层叠形成第二电极层133，从而使用了发光元件的具有显示功能的显示装置完成。
虽然未图示，但是设置钝化膜覆盖第二电极层133是有效的。在构成显示装置时设置的钝化(保护)膜可以具有单层结构或多层结构。例如，可以采用含氮碳、氮化硅之类的叠层或者有机材料，还可以采用苯乙烯聚合物等高分子的叠层。此外，也可以使用硅氧烷材料。
此时，优选采用能够连续覆盖被形成区域的膜作为钝化膜，使用碳膜、尤其是DLC膜是有效的。DLC膜由于可以在从室温到100℃以下的温度范围内成膜，因此在耐热性低的场致发光层上方也可以容易地成膜。DLC膜可以通过等离子体CVD法(代表性的是RF等离子体CVD法、微波CVD法、电子回旋共振(ECR)CVD法、热灯丝CVD法等)、燃烧火焰法、溅射法、离子束蒸镀法、激光蒸镀法等来形成。用于形成膜的反应气体使用氢气和烃类气体(例如CH4、C2H2、C6H6等)，通过辉光放电离子化，使离子加速撞击被施加了负自偏压的阴极，从而进行成膜。此外，含氮碳膜采用C2H4气体和N2气体作为反应气体形成即可。DLC膜对于氧的阻挡效果好，能够抑制场致发光层的氧化。因此，可以解决在之后进行的密封工序中场致发光层氧化的问题。
形成密封材料并用密封基板进行密封。然后，可以将柔性线路板连接到与栅电极层103电连接而形成的栅极配线层，与外部电连接。这与电连接源电极层或漏电极层116而形成的源极配线层或漏极配线层相同。
在具有元件的基板100和密封基板之间封入填充剂来密封。填充剂的封入也可以采用滴落法。也可以填充氮等惰性气体代替填充剂。此外，通过在显示装置内设置干燥剂，可以防止由水分引起的发光元件的劣化。干燥剂的设置位置可以在密封基板侧或具有元件的基板100侧，也可以在形成密封材料的区域中于基板上形成凹部来设置。此外，若在对应于密封基板的驱动电路区域或配线区域等和显示无关的区域的位置设置干燥剂，则即使干燥剂是不透明的物质也不会降低开口率。填充剂也可以含有吸湿性材料形成，使其具有干燥剂的功能。通过上述工序，从而使用了发光元件的具有显示功能的显示装置完成。
在本实施方式中，尽管开关TFT示例了单栅极结构的例子，但也可以应用双栅极结构等多栅极结构。此外，在利用SAS或者晶体半导体制造半导体层的情况下，也可以通过添加赋予一种导电类型的杂质来形成杂质区域。在此情况下，半导体层也可以具有不同浓度的杂质区域。例如，可以使半导体层中的沟道区域附近、与栅电极层层叠的区域为低浓度杂质区域，其外侧区域为高浓度杂质区域。
本实施方式可以与实施方式1至3适当地组合来实施。
通过本发明，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此可以材料的损失少，且可以实现成本的降低。由此，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式5
在本实施方式中，说明以通过高可靠性、更简化的工序且低成本地制造为目的的显示装置的例子。具体来说，说明将发光元件用于显示元件的发光显示装置。使用图15A和15B详细说明本实施方式中的显示装置的制造方法。
在具有绝缘表面的基板150上，作为基底膜，通过溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法等，使用氮氧化硅膜以10～200nm(优选50～150nm)的厚度形成基底膜151a，使用氧氮化硅膜以50～200nm(优选100～150nm)的厚度层叠基底膜151b。或者，也可以使用丙烯酸、甲基丙烯酸及它们衍生物，聚酰亚胺、芳族聚酰胺、聚苯并咪唑等耐热性高分子，或者硅氧烷树脂。此外，也可以使用聚乙烯醇或聚乙烯醇缩丁醛等乙烯基树脂、环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、聚氨酯树脂等树脂材料。此外，还可以使用苯并环丁烯、聚对二甲苯、氟化聚亚芳基醚、聚酰亚胺等有机材料，含有水溶性均聚物和水溶性共聚物的组合物材料等。此外，也可以使用噁唑树脂，例如可以使用光固化型聚苯并噁唑等。
此外，也可以使用液滴喷射法、印刷法(丝网印刷或胶版印刷等图形形成方法)、旋涂法等涂布法、浸渍法、分配器法等。在本实施方式中，使用等离子体CVD法形成基底膜151a和151b。作为基板150，可以使用玻璃基板、石英基板、硅基板、金属基板或不锈钢基板的表面上形成有绝缘膜的基板。另外，还可以使用具有能够耐受本实施方式的处理温度的耐热性的塑料基板，也可以使用薄膜之类的柔性基板。塑料基板可以使用由PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、PES(聚醚砜)形成的基板，柔性基板可以使用丙烯酸树脂等合成树脂。因为在本实施方式中制造的显示装置是通过基板150获取来自发光元件的光的结构，所以该基板150必须具有透光性。
作为基底膜，可以使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等，可以为单层结构或者双层或三层的叠层结构。
接下来，在基底膜上形成半导体膜。半导体膜通过各种方法(溅射法、LPCVD法或等离子体CVD法等)以25～200nm(优选30～150nm)的厚度形成即可。在本实施方式中，优选使用通过激光晶化使非晶半导体膜晶化而形成的晶体半导体膜。
对应这样所获得的半导体膜，为了控制薄膜晶体管的阈值电压，可以掺杂微量的杂质元素(硼或磷)。该杂质元素的掺杂也可以对晶化工序之前的非晶半导体膜进行。若在非晶半导体膜的状态下掺杂杂质元素，则还可以通过其后进行的用于晶化的加热处理来激活杂质。此外，还可以改善掺杂时产生的缺陷等。
接下来，将晶体半导体膜蚀刻加工成所希望的形状，形成半导体层。
作为蚀刻加工，等离子体蚀刻(干蚀刻)或湿蚀刻都可以采用，但是当处理大面积基板时，优选采用等离子体蚀刻。作为蚀刻气体，使用CF4、NF3等氟类气体或Cl2、BCl3等氯类气体，也可以适当地添加He或Ar等惰性气体。另外，若采用基于大气压放电等离子体的蚀刻加工，则还可进行局部放电加工，并不需要在基板的整面形成掩模层。
在本发明中，形成配线层或电极层的导电层、用来形成预定图形的掩模层等也可以通过如液滴喷射法等能够选择性地形成图形的方法来形成。液滴喷射(喷出)法(根据其方式也被称作喷墨法)可以通过选择性地喷射(喷出)为特定目的而调制的组合物的液滴，以形成预定的图形(导电层或绝缘层等)。此时，也可以对被形成区域进行控制浸润性或密合性的处理。此外，还可以使用能够转印(转置)或绘制图形的方法，例如印刷法(丝网印刷或胶版印刷等图形形成方法)、分配器法等。
形成覆盖半导体层的栅极绝缘层。栅极绝缘层通过等离子体CVD法或溅射法等以10～150nm的厚度作为含硅的绝缘膜形成。栅极绝缘层由以氮化硅、氧化硅、氧氮化硅、氮氧化硅为代表的硅的氧化物材料或氮化物材料等材料形成即可，可以是叠层或单层。另外，绝缘层可以采用氮化硅膜、氧化硅膜和氮化硅膜这三层的叠层结构，氧氮化硅膜的单层结构或由两层构成的叠层结构。
接下来，在栅极绝缘层上形成栅电极层。栅电极层可以通过溅射法、蒸镀法、CVD法等方法来形成。栅电极层以选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)的元素或者以上述元素为主要成分的合金材料或化合物材料形成即可。此外，作为栅电极层，也可以使用以掺杂了磷等杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金。此外，栅电极层可以为单层或叠层。
在本实施方式中，栅电极层形成为锥形，但本发明不局限于此，栅电极层也可以采用叠层结构，其中只有一层为锥形，而其他层通过各向异性蚀刻具有垂直的侧面。如本实施方式，锥形角度在层叠的栅电极层之间可以不同或相同。由于形成为锥形，在其上层叠的膜的覆盖性提高，并且缺陷减少，因此可靠性提高。
通过形成栅电极层时的蚀刻工序，栅极绝缘层稍微被蚀刻，其厚度有可能变薄。
通过将杂质元素添加到半导体层中，形成杂质区域。杂质区域可以通过控制其浓度形成高浓度杂质区域及低浓度杂质区域。将具有低浓度杂质区域的薄膜晶体管称作LDD(Lightly Doped Drain；轻掺杂漏)结构。此外，低浓度杂质区域可以与栅电极重叠地形成，将这种薄膜晶体管称作GOLD(Gate Overlapped LDD；栅极重叠的LDD)结构。此外，通过将磷(P)等用于杂质区域，使薄膜晶体管的极性成为n型。在成为p型的情况下，添加硼(B)等即可。
在本实施方式中，将杂质区域隔着栅极绝缘层与栅电极层重叠的区域表示为Lov区域，将杂质区域不隔着栅极绝缘层与栅电极层重叠的区域表示为Loff区。在图15A和15B中，杂质区域由阴影线和空白表示，然而这不意味着在空白部分中未添加杂质元素，而是为了能够直观了解该区域的杂质元素的浓度分布反映着掩模或掺杂条件。另外，这在本说明书中的其他附图上也是相同的。
为了激活杂质元素，可以进行加热处理、强光照射或激光照射。在激活的同时，可以恢复对于栅极绝缘层的等离子体损害或对于栅极绝缘层和半导体层之间的界面的等离子体损害。
接着，形成覆盖栅电极层和栅极绝缘层的第一层间绝缘层。在本实施方式中，使用具有开口的绝缘膜167和具有开口的绝缘膜168的叠层结构。绝缘膜167及绝缘膜168可以使用采用溅射法或等离子体CVD的氮化硅膜、氮氧化硅膜、氧氮化硅膜或氧化硅膜等，也可以使用其他含有硅的绝缘膜，并且可以采用单层或者三层以上的叠层结构。
然后，在氮气氛中于300～550℃进行1～12小时的热处理，进行使半导体层氢化的工序。优选在400～500℃下进行。这一工序中是通过作为层间绝缘层的绝缘膜167中所含的氢来终止半导体层中的悬空键的工序。在本实施方式中，在410℃下进行加热处理。
绝缘膜167和绝缘膜168还可以由选自氮化铝(AlN)、氧含量高于氮含量的氧氮化铝(AlON)、氮含量高于氧含量的氮氧化铝(AlNO)、氧化铝、类金刚石碳、含氮碳、聚硅氮烷以及包括其他无机绝缘材料的物质的材料形成。另外，也可以使用包含硅氧烷的材料。另外，也可以使用有机绝缘性材料，有机材料可以使用聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯。此外，也可以使用噁唑树脂，例如可以使用光固化型聚苯并噁唑等。
在本实施方式中，如实施方式1及实施方式2所示，以具有暴露半导体层的源区或漏区的开口的状态形成栅极绝缘层157、绝缘膜167及绝缘膜168。在栅极绝缘层157、绝缘膜167及绝缘膜168的形成工序中，将掩模设置在开口形成区域，在设置掩模的区域以外的区域形成绝缘膜。在形成绝缘膜之后，以物理方式或化学方式去除掩模，原来设有掩模的区域成为绝缘层中的开口。因此，在半导体层的源区及漏区上形成具有开口的栅极绝缘层157、绝缘膜167及绝缘膜168，栅极绝缘层157、绝缘膜167及绝缘膜168下的半导体层的源区及漏区暴露于开口的底面。
在栅极绝缘层157、绝缘膜167及绝缘膜168的各形成工序中，可以通过本发明以具有到达半导体层的源区及漏区的开口的状态形成，也可以将作为上层的绝缘膜168以在半导体层的源区及漏区上方具有开口的状态形成，并具有开口的绝缘膜168为掩模蚀刻绝缘膜167及栅极绝缘层157，从而形成到达半导体层的源区及漏区的开口。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等的CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于可以通过本发明选择性地形成具有开口的绝缘层而不采用光刻工序，所以可以缩减工序及材料。
在露出半导体层的源区及漏区的开口中形成源电极层或漏电极层，从而可以将源电极层或漏电极层和半导体层的源区及漏区电连接。
源电极层或漏电极层可以在通过PVD法、CVD法、蒸镀法等形成导电膜之后，将该导电膜加工成所希望的形状来形成。另外，可以通过液滴喷射法、印刷法、分配器法或电镀法等选择性地在预定的位置上形成导电层。此外，还可以使用回流法、镶嵌法。源电极层或漏电极层的材料使用Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等金属或者它们的合金或其金属氮化物形成。此外，也可以采用这些材料的叠层结构。
构成本实施方式中所示的显示装置的栅电极层、半导体层、源电极层、漏电极层也可以如实施方式3所示那样形成，即通过在将使用导电性材料或半导体材料的光吸收膜形成于转置基板上之后照射激光，加工成所希望的形状并选择性地形成到被转置基板上。因为无需光刻工序，所以工序简化且可以防止材料的损失，因此可以实现低成本化。
通过以上工序，能够制造出有源矩阵基板，其中在外围驱动电路区域204中具有作为在Lov区域中有p型杂质区域的p沟道型薄膜晶体管的薄膜晶体管285和作为在Lov区域中有n型杂质区域的n沟道型薄膜晶体管的薄膜晶体管275，在像素区域206中具有作为在Loff区域中有n型杂质区域的多沟道型的n沟道型薄膜晶体管的薄膜晶体管265和作为在Lov区域中有p型杂质区域的p沟道型薄膜晶体管的薄膜晶体管255。
薄膜晶体管的结构不局限于本实施方式，可以使用形成有一个沟道形成区域的单栅极结构、形成有两个沟道形成区的双栅极结构或形成有三个沟道形成区的三栅极结构。另外，在外围驱动电路区域中的薄膜晶体管也可以为单栅极结构、双栅极结构或三栅极结构。
接着，作为第二层间绝缘层形成绝缘膜181。在图15A和15B中，显示装置由用于采用划线的切离的切离区域201、作为FPC的粘结部的外部端子连接区域202、作为外围部分的引线区的配线区域203、外围驱动电路区域204以及像素区域206构成。配线179a和179b设置在配线区域203中，与外部端子连接的端子电极层178设置在外部端子连接区域202中。
绝缘膜181可以由选自氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝(AlN)、含氮的氧化铝(也称为氧氮化铝)(AlON)、含氧的氮化铝(也称为氮氧化铝)(AlNO)、氧化铝、类金刚石碳、含氮碳、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)、氧化铝以及包括其他无机绝缘材料的物质的材料形成。另外，还可以使用硅氧烷树脂。另外，也可以使用有机绝缘材料，有机材料可以是感光性的，也可以是非感光性的，可以使用聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、聚硅氮烷或低介电常数(Low-k)材料。此外，也可以使用噁唑树脂，例如可以使用光固化型聚苯并噁唑等。对于为平坦化所设置的层间绝缘层要求具有高耐热性、高绝缘性以及高平坦度，因此绝缘膜181的形成方法优选使用以旋涂法为代表的涂布法。
绝缘膜181还可以使用浸渍法、喷涂法、刮刀法、辊涂法、淋涂法、刮刀涂布法、CVD法或蒸镀法等来形成。该绝缘膜181也可以通过液滴喷射法来形成。当使用液滴喷射法时，可以节省材料液体。另外，还可以使用如液滴喷射法那样能够转印或绘制图形的方法，例如印刷法(丝网印刷或胶版印刷等图形形成方法)或分配器法等。
在像素区域206的绝缘膜181中形成微细的开口，即接触孔。源电极层或漏电极层在形成于绝缘膜181中的开口中与第一电极层185电连接。绝缘膜181也可以如实施方式1及实施方式2所示，在形成绝缘膜181时以具有到达源电极层或漏电极层的开口形成。在绝缘膜181的形成工序中，将掩模设置在开口形成区域，在设置掩模的区域以外的区域形成绝缘膜。在形成绝缘膜之后，以物理方式或化学方式去除掩模，原来设有掩模的区域成为绝缘层中的开口。因此，可以在源电极层或漏电极层上形成具有开口的绝缘膜181。
在露出源电极层或漏电极层的开口中形成第一电极层185，可以将源电极层或漏电极层与第一电极层185电连接。
第一电极层185起到阳极或阴极的作用，在总膜厚在100nm～800nm的范围内以如下材料为主要成分的膜或它们的叠层膜即可：选自钛、镍、钨、铬、铂、锌、锡、铟或钼中的元素或者氮化钛、氮硅化钛、硅化钨、氮化钨、氮硅化钨、氮化铌等以上述元素为主要成分的合金材料或化合物材料。
在本实施方式中，将发光元件用作显示元件，因为具有从第一电极层185侧获取来自发光元件的光的结构，所以第一电极层185具有透光性。通过形成透明导电膜并将它蚀刻成所希望的形状来形成第一电极层185。
在本发明中，作为透光性电极层的第一电极层185具体来说使用由具有透光性的导电性材料构成的透明导电膜即可，可以使用含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡等。当然，也可以使用氧化铟锡、氧化铟锌或添加了氧化硅的氧化铟锡(ITSO)等。
另外，即使是没有透光性的金属膜之类的材料，通过将其膜厚度设成较薄(优选为5nm～30nm左右的厚度)以使它成为能够透过光的状态，也可以从第一电极层185射出光。此外，作为可以用于第一电极层185的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂及它们的合金构成的导电膜等。
第一电极层185可以通过蒸镀法、溅射法、CVD法、印刷法、分配器法或液滴喷射法等来形成。在本实施方式中，第一电极层185通过溅射法使用含氧化钨的氧化铟锌制造。第一电极层185优选以100nm～800nm的范围内的总膜厚形成即可。也可以如实施方式3所示那样形成，即在将具有导电性的光吸收膜形成在转置基板上之后，通过照射激光将它选择性地加工为所希望的形状并将它形成到被转置基板上，以形成第一电极层185。
第一电极层185可以通过CMP法使用聚乙烯醇类多孔体擦净，并进行研磨抛光，以使其表面平坦化。此外，在用CMP法研磨之后，可以对第一电极层185的表面进行紫外线照射、氧等离子体处理等。
可以在形成第一电极层185之后进行加热处理。通过该加热处理，包含在第一电极层185中的水分被排出。由此，第一电极层185不会产生脱气等，因此即使在第一电极层185上形成容易因水分而劣化的发光材料，该发光材料也不会劣化，可以制造高可靠性的显示装置。
接下来，形成覆盖第一电极层185的端部以及源电极层或漏电极层的绝缘层186(也称为隔壁、障壁等)。
作为绝缘层186，可以使用氧化硅、氮化硅、氧氮化硅或氮氧化硅等，可以为单层或双层、三层等叠层结构。另外，绝缘层186的材料还可以使用选自氮化铝、氧含量高于氮含量的氧氮化铝、氮含量高于氧含量的氮氧化铝、氧化铝、类金刚石碳、含氮碳、聚硅氮烷以及包括其他无机绝缘材料的物质的材料，也可以使用含有硅氧烷的材料。此外，也可以使用有机绝缘材料，有机材料可以是感光性或非感光性的，可以采用聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、聚硅氮烷。此外，也可以使用噁唑树脂，例如可以使用光固化型聚苯并噁唑等。
绝缘层186也可以使用溅射法等PVD法、减压CVD法或等离子体CVD法等CVD法、能够选择性地形成图形的液滴喷射法、能够转印或绘制图形的印刷法(丝网印刷或胶版印刷等图形形成方法)、分配器法以及旋涂法等涂布法、浸渍法等。
作为加工为所希望的形状的蚀刻加工，等离子体蚀刻(干蚀刻)或湿蚀刻都可以采用，但是当处理大面积基板时，优选采用等离子体蚀刻。作为蚀刻气体，使用CF4、NF3等氟类其他或Cl2、BCl3等氯类气体，也可以适当地添加He或Ar等惰性气体。另外，若采用基于大气压放电等离子体的蚀刻加工，则还可进行局部放电加工，并不需要在基板的整面形成掩模层。
在图15A中所示的连接区域205中，以与第二电极层相同的工序及相同的材料形成的配线层电连接到以与栅电极层相同的工序及相同的材料形成的配线层。
在第一电极层185上形成发光层188。另外，虽然在图15B中仅显示了一个像素，但在本实施方式中分别形成对应于R(红)、G(绿)和B(蓝)各种颜色的场致发光层。
接着，在发光层188上设置由导电膜构成的第二电极层189。作为第二电极层189，使用Al、Ag、Li、Ca或者MgAg、MgIn、AlLi、CaF2或氮化钙等它们的合金或化合物即可。由此，形成由第一电极层185、发光层188以及第二电极层189构成的发光元件190(参照图15B)。
在图15A和15B中所示的本实施方式的显示装置中，从发光元件190射出的光沿图15B中的箭头所示的方向从第一电极层185侧透过射出。
在本实施方式中，可以在第二电极层189上设置作为钝化膜(保护膜)的绝缘层。像这样以覆盖第二电极层189的状态地设置钝化膜是有效的。作为钝化膜，可以由含有氮化硅、氧化硅、氧氮化硅、氮氧化硅、氮化铝、氧含量多于氮含量的氧氮化铝、氮含量多于氧含量的氮氧化铝或氧化铝、类金刚石碳、含氮碳的绝缘膜构成，采用该绝缘膜的单层或组合该绝缘膜的叠层。或者，也可以使用硅氧烷树脂。
此时，优选采用能够连续覆盖被形成区域的膜作为钝化膜，使用碳膜、尤其是DLC膜是有效的。DLC膜由于可以在从室温到100℃以下的温度范围内成膜，因此在耐热性低的发光层188上方也可以容易地成膜。DLC膜可以通过等离子体CVD法(代表性的是RF等离子体CVD法、微波CVD法、电子回旋共振(ECR)CVD法、热灯丝CVD法等)、燃烧火焰法、溅射法、离子束蒸镀法、激光蒸镀法等来形成。用于形成膜的反应气体使用氢气和烃类气体(例如CH4、C2H2、C6H6等)，通过辉光放电离子化，使离子加速撞击被施加了负自偏压的阴极，从而进行成膜。此外，含氮碳膜采用C2H4气体和N2气体作为反应气体形成即可。DLC膜对于氧的阻挡效果好，能够抑制发光层188的氧化。因此，可以解决在之后进行的密封工序中发光层188氧化的问题。
通过密封材料192固定如上那样形成了发光元件190的基板150和密封基板195来密封发光元件(参照图15A和15B)。作为密封材料192，优选使用可见光固化性、紫外线固化性或热固化性的树脂。例如，可以使用双酚A型液体树脂、双酚A型固体树脂、含溴环氧树脂、双酚F型树脂、双酚AD型树脂、苯酚型树脂、甲酚型树脂、酚醛清漆型树脂、环状脂肪族环氧树脂、Epi-Bis型环氧树脂、缩水甘油酯树脂、缩水甘油胺类树脂、杂环环氧树脂、改性环氧树脂等环氧树脂。另外，在由密封材料包围的区域可以填充填充材料193，也可以通过在氮气氛中密封来封入氮等。因为本实施方式采用了底部发射型，所以填充材料193不需要具有透光性，但当具有透过填充材料193获取光的结构时，该填充材料必须具有透光性。典型地，使用可见光固化、紫外线固化或热固化的环氧树脂即可。通过以上工序，本实施方式的使用发光元件的具有显示功能的显示装置完成。另外，填充材料可以以液状滴落来填充到显示装置中。若使用干燥剂等具有吸湿性的物质作为填充材料，则可以获得更好的吸水效果，可以防止元件的劣化。
在EL显示面板中设置干燥剂，以防止由于水分所引起的元件的劣化。在本实施方式中，干燥剂以围绕像素区域的状态设置在形成于密封基板的凹部中，以形成不妨碍薄型化的结构。此外，如果在对应于栅极配线层的区域中也形成干燥剂来获得较大的吸水面积，则吸水效果好。另外，如果在不直接发光的栅极配线层上形成干燥剂，则不会降低光获取效率。
另外，在本实施方式中，虽然示例了由玻璃基板密封发光元件的情况，但密封处理是保护发光元件不受水分影响的处理，可以使用如下方法中的任一方法：由覆盖材料以机械方式封入的方法、用热固化性树脂或紫外光固化性树脂来封入的方法、由金属氧化物或氮化物等阻挡能力强的薄膜来密封的方法。作为覆盖材料，可以使用玻璃、陶瓷、塑料或金属，但是当向覆盖材料侧发射光时，必须使用具有透光性的材料。另外，覆盖材料和形成有上述发光元件的基板使用热固化性树脂或紫外光固化性树脂等密封材料粘合，通过热处理或紫外光照射处理使树脂固化来形成密闭空间。在该密闭空间中设置以氧化钡为代表的吸湿材料也是有效的。该吸湿材料可以接触地设置在密封材料上，或设置在隔壁上或周边部，以便不遮挡来自发光元件的光。另外，也可以由热固化性树脂或紫外光固化性树脂填充在覆盖材料和形成有发光元件的基板之间的空间。在此情况下，预先在热固化性树脂或紫外光固化性树脂中添加以氧化钡为代表的吸湿材料是有效的。
另外，源电极层或漏电极层也可以中间隔着配线层连接到第一电极层，而不直接接触地电连接。
在本实施方式中，在外部端子连接区域202中，在端子电极层178上经由各向异性导电层196连接FPC 194，形成与外部电连接的结构。另外，如作为显示装置的平面图的图15A所示，在本实施方式中制造的显示装置除了设置有具有信号线驱动电路的外围驱动电路区域204和外围驱动电路区域209之外，还设置有具有扫描线驱动电路的外围驱动电路区域207和外围驱动电路区域208。
在本实施方式中，以如上所述的电路形成，但是本发明不局限于此，还可以通过前述的COG方式或TAB方式安装IC芯片作为外围驱动电路。另外，栅极线驱动电路和源极线驱动电路可以是多个或一个。
此外，在本发明的显示装置中，对于图像显示的驱动方法没有特别限制，例如使用点顺序驱动方法、线顺序驱动方法或面顺序驱动方法等即可。典型地，作为线顺序驱动方法，适当地使用分时灰度驱动方法和面积灰度驱动方法即可。另外，输入到显示装置的源极线中的图像信号可以是模拟信号或数字信号，根据图像信号适当地设计驱动电路等即可。
本实施方式可以与实施方式1至3适当地组合。
通过本发明，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此可以材料的损失少，且可以实现成本的降低。由此，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式6
可以应用本发明来形成薄膜晶体管，用该薄膜晶体管来形成显示装置。当采用发光元件且将n沟道型晶体管用作驱动该发光元件的晶体管时，从该发光元件发射的光进行底部发射、顶部发射以及双向发射中的任一种。这里，参照图17A至17C来说明对应于各情况的发光元件的叠层结构。
另外，在本实施方式中，使用应用了本发明的沟道保护型薄膜晶体管461、471、以及481。薄膜晶体管481被设置在具有透光性的基板480上，并且由栅电极层493、栅极绝缘膜497、半导体层494、具有n型的半导体层495a、具有n型的半导体层495b、源电极层或漏电极层487a、源电极层或漏电极层487b、沟道保护层496、绝缘层499、配线层498以及绝缘层482形成。栅电极层、半导体层、源电极层、漏电极层等可以如实施方式3所示那样形成，通过在转置基板上形成具有导电性的光吸收膜之后照射激光，选择性地加工成所希望的形状并形成到被转置基板上。因为工序简化且可以防止材料的损失，因此可以实现低成本化。
在本实施方式所示的图17A至17C中，形成具有到达源电极层或漏电极层487b的接触孔(开口)的绝缘层482。
在本实施方式中，如实施方式1及实施方式2所示，形成绝缘层482时，以具有到达源电极层或漏电极层487b的开口的状态形成。在绝缘层482的形成工序中，将掩模设置在开口形成区域，在设置掩模的区域以外的区域形成绝缘膜。在形成绝缘膜之后，以物理方式或化学方式去除掩模，原来设有掩模的区域成为绝缘层中的开口。因此，可以在源电极层或漏电极层487b上形成具有开口的绝缘层482。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于通过本发明可以在不采用光刻工序的情况下选择性地形成具有开口的绝缘层，所以可以缩减工序及材料。
在露出源电极层或漏电极层487b的开口中形成配线层498，可以将源电极层或漏电极层487b和配线层498电连接。由于配线层498与发光元件的第一电极层484接触地形成，所以薄膜晶体管481和发光元件通过配线层498电连接。
在本实施方式中，使用非晶半导体层作为半导体层。然而，不局限于本实施方式，也可以使用晶体半导体层作为半导体层，并且可以使用具有n型的半导体层作为具有一种导电类型的半导体层。也可以通过用PH3气体进行等离子体处理来向半导体层赋予导电性，而不形成具有n型的半导体层。在采用多晶硅之类的晶体半导体层的情况下，可以通过将杂质引入(添加)晶体半导体层中来形成具有一种导电类型的杂质区域，而不形成具有一种导电类型的半导体层。此外，也可以使用并五苯等有机半导体，如果通过液滴喷射法等选择性地形成有机半导体，则可以使加工工序简化。
下面，说明将晶体半导体层用作半导体层的情况。首先，使非晶半导体层结晶化，以形成晶体半导体层。在晶化工序中，向非晶半导体层添加促进晶化的元素(也称为催化元素或金属元素)，通过热处理(在550℃～750℃下进行3分钟～24小时)进行结晶化。作为促进晶化的金属元素，可以使用选自铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)及金(Au)中的一种或多种元素。
为了从晶体半导体层中去除或减少促进晶化的元素，与晶体半导体层接触地形成含杂质元素的半导体层，使其起到吸杂层(gettering sink)的作用。作为杂质元素，可以使用赋予n型的杂质元素、赋予p型的杂质元素或稀有气体元素等，例如可以采用选自磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、氙(Xe)中的一种或多种元素。将具有n型的半导体层形成于含促进晶化的元素的晶体半导体层，并且进行热处理(在550℃～750℃下进行3分钟～24小时)。晶体半导体层中所含的促进晶化的元素移动到具有n型的半导体层中，从而晶体半导体层中的促进晶化的元素被去除或减少。另一方面，具有n型的半导体层变成含作为促进晶化的元素的金属元素的具有n型的半导体层，之后被加工成所希望的形状。像这样，具有n型的半导体层不仅起到半导体层的吸杂层，也直接起到源区或漏区的作用。
半导体层的晶化工序和吸杂工序可以通过多个加热处理来进行，晶化工序和吸杂工序也可以通过一次加热处理来进行。在此情况下，在形成非晶半导体层，添加促进晶化的元素，形成成为吸杂层的半导体层之后，进行加热处理即可。
在本实施方式中，通过层叠多个层来形成栅极绝缘层，作为栅极绝缘膜497，从栅电极层493侧形成氮氧化硅膜和氧氮化硅膜，形成双层的叠层结构。层叠的绝缘层优选在同一个室内保持真空并且在相同的温度下改变反应气体的同时连续形成。如果在保持真空的状态下连续形成，则可以防止层叠的膜之间的界面被污染。
沟道保护层496可以用液滴喷射法滴落聚酰亚胺或聚乙烯醇等形成。因而，可以省略曝光工序。作为沟道保护层，可以使用由无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅等)、感光性或非感光性的有机材料(有机树脂材料)(聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯等)、低介电常数材料等中的一种或多种构成的膜或这些膜的叠层等。另外，也可以采用硅氧烷材料。作为制造方法，可以采用诸如等离子体CVD法或热CVD法等气相生长方法或溅射法。另外，也可以采用液滴喷射法、分配器法或印刷法(诸如丝网印刷或胶版印刷等图形形成方法)。也可以使用通过涂布法得到的SOG膜等。
首先，使用图17A来说明向基板480侧发射光的情况，即进行底部发射的情况。在此情况下，与源电极层或漏电极层487b接触地依次层叠配线层498、第一电极层484、场致发光层485以及第二电极层486，并且使它们与薄膜晶体管481电连接。透过光的基板480必须至少对于可见区域的光具有透光性。
接着，使用图17B说明向基板460的相反侧发射光的情况，即进行顶部发射的情况。薄膜晶体管461可以通过与上述薄膜晶体管481相同的方式形成。与薄膜晶体管461电连接的源电极层或漏电极层462与第一电极层463接触地电连接。第一电极层463、场致发光层464以及第二电极层465依次被层叠。源电极层或漏电极层462是具有反射性的金属层，将从发光元件发射的光发射到箭头的上方。因为源电极层或漏电极层462为与第一电极层463层叠的结构，因此即使第一电极层463使用透光性材料而光透过其中，该光也在源电极层或漏电极层462被反射，从基板460的相反侧射出。当然，也可以用具有反射性的金属膜形成第一电极层463。由于从发光元件射出的光透过第二电极层465来射出，所以通过使用至少在可见区具有透光性的材料形成第二电极层465。
最后，使用图17C说明从基板470侧和其相反侧这二侧者发射光的情况，即双向发射的情况。薄膜晶体管471也是沟道保护型薄膜晶体管。在与薄膜晶体管471的半导体层电连接的源电极层或漏电极层上电连接有配线层475、第一电极层472。第一电极层472、场致发光层473以及第二电极层474依次被层叠。此时，若第一电极层472和第二电极层474都用至少在可见区具有透光性的材料形成或以能够透光的厚度形成，则实现双向发射。在此情况下，光透过的绝缘层和基板470也必须至少对于可见区的光具有透光性。
本实施方式可以分别与实施方式1至5自由地组合来实施。
通过本发明，可以将构成显示装置的配线等构成物形成为所希望的形状。另外，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此材料的损失少且可实现成本的降低。因而，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式7
在本实施方式中，说明以通过高可靠性、更简化的工序且低成本地制造为目的的显示装置的例子。具体来说，说明显示元件使用发光元件的发光显示装置。
在本实施方式中，使用图22A至22D说明可用作本发明的显示装置的显示元件的发光元件的结构。
图22A至22D显示了发光元件的元件结构，是混合有机化合物和无机化合物而形成的场致发光层860夹在第一电极层870和第二电极层850之间的发光元件。如图所示，场致发光层860由第一层804、第二层803以及第三层802构成。
首先，第一层804为负责向第二层803输送空穴的功能的层，具有至少包括第一有机化合物和相对于第一有机化合物呈现出电子接受性的第一无机化合物的构成。重要的是不是第一无机化合物与第一有机化合物的简单混合，而是相第一无机化合物对于第一有机化合物呈现出电子接受性。通过采用这种构成，在本来几乎没有内在的载流子的第一有机化合物中产生大量的空穴载流子，从而呈现出优异的空穴注入性及空穴输送性。
因此，第一层804不仅获得被认为是通过混合无机化合物而获得的效果(耐热性的提高等)，而且可以获得优异的导电性(在第一层804中，尤其是空穴注入性及输送性)。这是通过简单混合互相没有电子相互作用的有机化合物和无机化合物的以往的空穴输送层所无法得到的效果。通过该效果，可以使得驱动电压比以前降低。另外，由于可以使第一层804加厚而不导致驱动电压的上升，所以也可以抑制由灰尘等造成的元件的短路。
另外，为了如上所述在第一有机化合物中产生空穴载流子，优选使用具有空穴输送性的有机化合物作为第一有机化合物。作为具有空穴输送性的有机化合物，例如可以举出酞菁(略作：H2Pc)、酞菁铜(略作：CuPc)、酞菁氧钒(略作：VOPc)、4，4’，4”-三(N，N-二苯基氨基)三苯胺(略作：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺(略作：MTDATA)、1，3，5-三[N，N-二(间甲苯基)氨基]苯(略作：m-MTDAB)、N，N’-二苯基-N，N’-双(3-甲基苯基)-1，1’-联苯-4，4’-二胺(略作：TPD)、4，4’-双[N-(1-萘基)-N-苯基氨基]联苯(略作：NPB)、4，4’-双{N-[4-二(间甲苯基)氨基]苯基-N-苯基氨基}联苯(略作：DNTPD)以及4，4’，4”-三(N-咔唑基)三苯胺(略作：TCTA)等，然而不局限于这些化合物。另外，在上述化合物中，以TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD和TCTA等为代表的芳族胺化合物容易产生空穴载流子，所以是适宜用作第一有机化合物的化合物组。
另一方面，只要容易从第一有机化合物接受电子，则第一无机化合物可以是任意的材料，可以使用各种金属氧化物或金属氮化物，但是周期表中IVB族至IIB族中的过渡金属氧化物都容易呈现出电子接受性，所以是优选的。具体地，可以举出氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌以及氧化锌等。此外，在上述金属氧化物中，周期表中IVB族至IIB族中的过渡金属氧化物大多都具有高电子接受性，它们是优选的一组。氧化钒、氧化钼、氧化钨和氧化铼可以进行真空蒸镀且容易处理，所以是特别优选。
另外，第一层804可以将应用上述的有机化合物和无机化合物的组合的层多层层叠来形成。此外，也可以还含有其他有机化合物或其他无机化合物。
接着，说明第三层802。第三层802是负责向第二层803输送电子的功能的层，具有至少包括第三有机化合物和相对于第三有机化合物呈现出电子给予性的第三无机化合物的构成。重要的是不是第三无机化合物与第三有机化合物的简单混合，而是第三无机化合物相对于第三有机化合物呈现出电子给予性。通过采用这种结构，在本来几乎没有内在的载流子的第三有机化合物中产生大量的电子载流子，从而呈现出优异的电子注入性及电子输送性。
因此，第三层802不仅获得被认为是通过混合无机化合物而获得的效果(耐热性的提高等)，而且可以获得优异的导电性(在第三层802中，尤其是电子注入性和输送性)。这是通过简单混合互相没有电子相互作用的有机化合物和无机化合物的以往的电子输送层所无法得到的效果。通过该效果，可以使得驱动电压比以前降低。另外，由于可以使第三层802加厚而不导致驱动电压的上升，所以也可以抑制由灰尘等造成的元件的短路。
另外，为了如上所述在第三有机化合物中产生电子载流子，优选使用具有电子输送性的有机化合物作为第三有机化合物。作为具有电子输送性的有机化合物，例如可以举出三(8-羟基喹啉)合铝(略作：Alq3)、三(4-甲基-8-羟基喹啉)合铝(略作：Almq3)、双(10-羟基苯并[h]-喹啉)合铍(略作：BeBq2)、双(2-甲基-8-羟基喹啉)(4-苯基苯酚)合铝(略作：BAlq)、双[2-(2’-羟基苯基)苯并噁唑]合锌(略作：Zn(BOX)2)、双[2-(2’-羟基苯基)苯并噻唑]合锌(略作：Zn(BTZ)2)、红菲绕啉(略作：BPhen)、浴铜灵(略作：BCP)、2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-噁二唑(略作：PBD)、1，3-双[5-(4-叔丁基苯基)-1，3，4-噁二唑-2-基]苯(略作：OXD-7)、2，2’，2”-(1，3，5-苯三基)-三(1-苯基-1H-苯并咪唑)(略作：TPBI)、3-(4-联苯基)-4-苯基-5-(4-叔丁基苯基)-1，2，4-三唑(略作：TAZ)、以及3-(4-联苯基)-4-(4-乙基苯基)-5-(4-叔丁基苯基)-1，2，4-三唑(略作：p-EtTAZ)等，然而不局限于这些化合物。另外，在上述化合物中，以Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2和Zn(BTZ)2等为代表的具有包含芳环的螯合配位基的螯合金属络合物，以BPhen和BCP等为代表的具有菲绕啉骨架的有机化合物以及以PBD和OXD-7等为代表的具有噁二唑骨架的有机化合物容易产生电子载流子，是适宜用作第三有机化合物的化合物组。
另一方面，只要容易对第三有机化合物给予电子，则第三无机化合物可以是任意的材料，可以使用各种金属氧化物或金属氮化物，但是碱金属氧化物、碱土金属氧化物、稀土金属氧化物、碱金属氮化物、碱土金属氮化物以及稀土金属氮化物容易呈现出电子给予性，所以是优选的。具体地，可以举出氧化锂、氧化锶、氧化钡、氧化铒、氮化锂、氮化镁、氮化钙、氮化钇和氮化镧等。氧化锂、氧化钡、氮化锂、氮化镁和氮化钙可以进行真空蒸镀且容易处理，所以是特别优选的。
另外，第三层802可以将应用上述的有机化合物和无机化合物的组合的层多层层叠来形成。此外，还可以含有其他有机化合物或其他无机化合物。
接着，说明第二层803。第二层803是负责发光功能的层，含有具有发光性的第二有机化合物。此外，还可以是包括第二无机化合物的构成。第二层803可以使用各种具有发光性的有机化合物和无机化合物来形成。但是，第二层803被认为与第一层804或第三层802相比难以流过电流，因此其厚度优选为10nm～100nm左右。
作为第二有机化合物，只要是具有发光性的有机化合物，没有特别的限定，例如可以举出9，10-二(2-萘基)蒽(略作：DNA)、9，10-二(2-萘基)-2-叔丁基蒽(略作：t-BuDNA)、4，4’-双(2，2-二苯基乙烯基)联苯(略作：DPVBi)、香豆素30、香豆素6、香豆素545、香豆素545T、苝、红荧烯、二茚并[1，2，3-cd-1’，2’，3’-1m]苝(periflanthene；Diindeno[1，2，3-cd-1’，2’，3’-1m]perylene)、2，5，8，11-四(叔丁基)苝(略作：TBP)、9，10-二苯基蒽(略作：DPA)、5，12-二苯基并四苯、4-(二氰基亚甲基)-2-甲基-[对(二甲基氨基)苯乙烯基]-4H-吡喃(略作：DCM1)、4-(二氰基亚甲基)-2-甲基-6-[2-(久洛尼定-9-基)乙烯基]-4H-吡喃(略作：DCM2)以及4-(二氰基亚甲基)-2，6-双[对(二甲基氨基)苯乙烯基]-4H-吡喃(略作：BisDCM)等。另外，也可以使用双[2-(4’，6’-二氟苯基)吡啶-N，C2’]合铱(吡啶甲酸盐)(略作：FIrpic)、双{2-[3’，5’-双(三氟甲基)苯基]吡啶-N，C2’}合铱(吡啶甲酸盐)(略作：Ir(CF3ppy)2(pic))、三(2-苯基吡啶-N，C2’)合铱(略作：Ir(ppy)3)、双(2-苯基吡啶-N，C2’)合铱(乙酰基丙酮盐)(略作：Ir(ppy)2(acac))、双[2-(2’-噻嗯基)吡啶-N，C3’]合铱(乙酰基丙酮盐)(略作：Ir(thp)2(acac))、双(2-苯基喹啉-N，C2’)合铱(乙酰基丙酮盐)(略作：Ir(pq)2(acac))以及双[2-(2’-苯基噻嗯基)吡啶-N，C3’]合铱(乙酰基丙酮盐)(略作：Ir(btp)2(acac))等能发射磷光的化合物。
除了单重态激发发光材料之外，还可以将含有金属络合物等的三重态激发发光材料用于第二层803。例如，在红色发光性、绿色发光性及蓝色发光性的像素中，亮度半衰期比较短的红色发光性的像素由三重态激发发光材料形成，余下的像素由单重态激发发光材料形成。三重态激发发光材料具有良好的发光效率，所以具有当得到相同亮度时耗电量少的特点。换言之，当适用于红色像素时，可以减少流过发光元件的电流量，因而可以提高可靠性。为了低耗电量化，可以将红色发光性的像素和呈现绿色发光性的像素由三重态激发发光材料形成，蓝色发光性的像素由单重态激发发光材料形成。通过使用三重态激发发光材料形成人的视觉灵敏度高的绿色发光元件，可以进一步实现低耗电量化。
此外，第二层803可以不仅含有呈现上述发光的第二有机化合物，还可以添加有其他有机化合物。作为可以添加的有机化合物，例如可以使用上述的TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD、TCTA、Alq3、Almq3、BeBq2、BAlq、Zn(BOX)2、Zn(BTZ)2、BPhen、BCP、PBD、OXD-7、TPBI、TAZ、p-EtTAZ、DNA、t-BuDNA以及DPVBi等以及4，4’-双(N-咔唑基)联苯(略作：CBP)和1，3，5-三[4-(N-咔唑基)苯基]苯(略作：TCPB)等，然而不局限于这些化合物。另外，这样除了第二有机化合物以外还添加的有机化合物优选具有比第二有机化合物的激发能大的激发能，且其添加量比第二有机化合物多，以使第二有机化合物高效地发光(由此，可以防止第二有机化合物的浓度猝灭)。或者，作为其他功能，也可以与第二有机化合物一起呈现发光(由此，还可以实现白色发光等)。
第二层803可以在每个像素中形成发光波长带不同的发光层，从而形成进行彩色显示的结构。典型的是形成与R(红)、G(绿)、B(蓝)各种颜色对应的发光层。在此情况下，也可以通过采用在像素的光发射侧设置透过该发光波长带的光的滤光器的结构，实现提高色纯度和防止像素部的镜面化(映入)。通过设置滤光器，能够省略以往所必需的圆偏振片等，可以消除发光层发出的光的损失。而且，可以降低从倾斜方向看像素部(显示画面)时发生的色调变化。
低分子类有机发光材料或高分子类有机发光材料都可以用作第二层803的材料。与低分子类相比，高分子类有机发光材料的物理强度大，元件的耐久性高。另外，由于能够通过涂布成膜，所以比较容易制作元件。
发光颜色取决于形成发光层的材料，因而可以通过选择发光层的材料来形成呈现所希望的发光的发光元件。作为可用来形成发光层的高分子类场致发光材料，可以举出聚对亚苯基亚乙烯基类、聚对亚苯基类、聚噻吩类、聚芴类。
作为聚对亚苯基亚乙烯基类，可以举出聚(对亚苯基亚乙烯基)[PPV]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基亚乙烯基)[RO-PPV]、聚(2-(2’-乙基-己氧基)-5-甲氧基-1，4-亚苯基亚乙烯基)[MEH-PPV]、聚(2-(二烷氧基苯基)-1，4-亚苯基亚乙烯基)[ROPh-PPV]等。作为聚对亚苯基类，可以举出聚对亚苯基[PPP]的衍生物、聚(2，5-二烷氧基-1，4-亚苯基)[RO-PPP]、聚(2，5-二己氧基-1，4-亚苯基)等。作为聚噻吩类，可以举出聚噻吩[PT]的衍生物、聚(3-烷基噻吩)[PAT]、聚(3-己基噻吩)[PHT]、聚(3-环己基噻吩)[PCHT]、聚(3-环己基-4-甲基噻吩)[PCHMT]、聚(3，4-二环己基噻吩)[PDCHT]、聚[3-(4-辛基苯基)-噻吩][POPT]、聚[3-(4-辛基苯基)-2，2-并噻吩][PTOPT]等。作为聚芴类，可以举出聚芴[PF]的衍生物、聚(9，9-二烷基芴)[PDAF]、聚(9，9-二辛基芴)[PDOF]等。
只要是不容易猝灭第二有机化合物的发光的无机化合物，则所述第二无机化合物可以是任意的材料，可以使用各种金属氧化物或金属氮化物。特别是，周期表IIIA族或IVA族的金属氧化物不容易猝灭第二有机化合物的发光，所以是优选的，具体而言，氧化铝、氧化镓、氧化硅和氧化锗是优选的。但是，不局限于这些化合物。
另外，第二层803可以将应用上述的有机化合物和无机化合物的组合的层多层层叠形成。此外，还可以含有其他有机化合物或其他无机化合物。发光层的层结构可以变化，只要在不脱离本发明的要旨的范围内，可以允许一些变形，例如具有电子注入用电极层或者具备分散的发光性材料，来替代不具有特定的电子注入区或发光区的情况。
由上述材料形成的发光元件，通过正向偏压来发光。使用发光元件形成的显示装置的像素可以通过单纯矩阵方式或有源矩阵方式来驱动。无论是哪一种，都以某个特定的时序施加正向偏压来使每个像素发光，但是在某段一定时间内处于非发光状态。通过在该非发光时间内施加反向的偏压，可以提高发光元件的可靠性。发光元件中，存在在一定驱动条件下发光强度降低的劣化以及像素内非发光区域扩大而表观上亮度降低的劣化方式，但是通过进行在正向及反向上施加偏压的交流驱动，可以延迟劣化的进程，以提高发光显示装置的可靠性。此外，数字驱动、模拟驱动都可以采用。
此外，可以在密封基板上形成彩色滤光片(着色层)。彩色滤光片(着色层)可以通过蒸镀法或液滴喷射法形成，若使用彩色滤光片(着色层)，则和可以进行高清晰度的显示。这是因为通过彩色滤光片(着色层)可以进行修正，使在各RGB的发光光谱上宽峰变成陡峭的峰。
通过形成呈现单色发光的材料，组合彩色滤光片或色彩转换层，可以进行全彩色显示。彩色滤光片(着色层)或色彩转换层，例如形成在密封基板上，贴合到元件基板上即可。
当然，也可以进行单色发光的显示。例如，也可以采用单色发光形成区域彩色型(area-color)显示装置。区域彩色型适宜于无源矩阵型的显示部，并且主要可以显示文字或符号。
选择第一电极层870及第二电极层850的材料时，需要考虑其功函数，并且第一电极层870及第二电极层850根据像素结构都可以形成阳极或阴极。当驱动薄膜晶体管的极性为p沟道型时，如图22A所示，优选将第一电极层870用作阳极，并且将第二电极层850用作阴极。此外，当驱动薄膜晶体管的极性为n沟道型时，如图22B所示，优选将第一电极层870用作阴极，并且将第二电极层850用作阳极。下面，对可以用于第一电极层870及第二电极层850的材料进行说明。当第一电极层870和第二电极层850起到阳极的作用时，优选使用具有较大功函数的材料(具体地，4.5eV以上的材料)，当第一电极层870和第二电极层850起到阴极的作用时，优选使用具有较小功函数的材料(具体地，3.5eV以下的材料)。但是，由于第一层804的空穴注入、空穴输送特性或第三层802的电子注入性、电子输送特性良好，所以对第一电极层870和第二电极层850几乎都没有功函数的限制，可以使用各种各样的材料。
图22A和22B中的发光元件具有从第一电极层870获取光的结构，所以第二电极层850未必需要具有透光性。作为第二电极层850，在总膜厚为100nm～800nm的范围内形成以如下材料为主要成分的膜或其叠层膜即可：选自钛、镍、钨、铬、铂、锌、锡、铟、钽、铝、铜、金、银、镁、钙、锂或钼中的元素或者氮化钛、氮硅化钛、硅化钨、氮化钨、氮硅化钨、氮化铌等以所述元素为主要成分的合金材料或化合物材料。
第二电极层850可以使用蒸镀法、溅射法、CVD法、印刷法、分配器法或液滴喷射法等来形成。
此外，如果第二电极层850使用像用于第一电极层870的材料那样的具有透光性的导电性材料，则形成从第二电极层850也获取光的结构，可以使其形成由发光元件发射的光从第一电极层870和第二电极层850这两者发出的双面发射结构。
另外，通过改变第一电极层870或第二电极层850的种类，本发明的发光元件具有各种变化形式。
图22B为场致发光层860从第一电极层870侧以第三层802、第二层803、第一层804的顺序构成的情况。
如上所述，在本发明的发光元件中，夹在第一电极层870和第二电极层850之间的层由包含复合了有机化合物和无机化合物的层的场致发光层860构成。而且，所述发光元件为有机-无机复合型发光元件，其中设置有通过混合有机化合物和无机化合物而得到它们单独所无法获得的高载流子注入性和载流子输送性等机能的层(即，第一层804及第三层802)。另外，当设置在第一电极层870侧时，上述第一层804和第三层802特别需要是复合有机化合物和无机化合物的层，当设置在第二电极层850侧时，可以仅含有有机化合物或无机化合物。
另外，场致发光层860是混合有有机化合物和无机化合物的层，其形成方法可以使用各种方法。例如，可以举出通过电阻加热使有机化合物和无机化合物这两者蒸发来进行共蒸镀的方法。此外，还可以通过电阻加热使有机化合物蒸发，而通过电子束(EB)使无机化合物蒸发，来进行共同蒸镀。此外，还可以举出在通过电阻加热使有机化合物蒸发的同时溅射无机化合物来同时堆积二者的方法。另外，也可以通过湿法来成膜。
此外，对于第一电极层870及第二电极层850也可以同样使用基于电阻加热的蒸镀法、EB蒸镀法、溅射法、湿法等。另外，第一电极层870及第二电极层850也可以如实施方式3所示那样形成，即通过在转置基板上形成具有导电性的光吸收膜之后照射激光，选择性地加工成所希望的形状并形成到被转置基板上。
图22C示出在图22A中第一电极层870使用具有反射性的电极层，第二电极层850使用具有透光性的电极层，由发光元件发射的光通过第一电极层870被反射，然后透过第二电极层850而发射的情况。同样地，图22D示出在图22B中第一电极层870使用具有反射性的电极层，第二电极层850使用具有透光性的电极层，由发光元件发射的光通过第一电极层870被反射，然后透过第二电极层850而发射的情况。
本实施方式可以与上述的关于发光元件的显示装置的实施方式自由地组合。本实施方式可以分别与上述实施方式1至5适当地自由组合。
通过本发明，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此材料的损失少且可以实现成本的降低。因而，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式8
在本实施方式中，说明以通过高可靠性、更简化的工序且低成本地制造为目的的显示装置的例子。具体来说，说明将发光元件用于显示元件的发光显示装置。在本实施方式中，使用图23A至24C说明可用作本发明的显示装置的显示元件的发光元件的结构。
利用场致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
根据元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件和薄膜型无机EL元件的差异在于，前者具有将发光材料的粒子分散在粘合剂中的场致发光层，而后者具有由发光材料的薄膜构成的场致发光层。它们的共同点在于，两者都需要由高电场加速的电子。作为得到的发光的机理，有两种类型：利用施主能级和受主能级的施主-受主再结合型发光以及利用金属离子的内层电子跃迁的局部型发光。一般，在多数情况下，分散型无机EL元件为施主-受主再结合型发光，而薄膜型无机EL元件为局部型发光。
可以用于本发明的发光材料由母体材料和成为发光中心的杂质元素构成。可以通过改变所包含的杂质元素，获得各种发光颜色的发光。作为发光材料的制造方法，可以使用固相法、液相法(共沉淀法)等各种方法。此外，还可以使用喷雾热分解法、复分解法、利用母体的热分解反应的方法、反胶团法或组合上述方法和高温焙烧的方法，冷冻干燥法等液相法等。
固相法是以下的方法：称取母体材料及杂质元素或含杂质元素的化合物，在研钵中混合，在电炉中进行加热、焙烧而使其进行反应，使母体材料含有杂质元素。焙烧温度优选为700～1500℃。这是因为在温度过低的情况下固相反应不能进行，而在温度过高的情况下母体材料会分解。另外，可以在粉末状态下进行焙烧，然而优选在颗粒状态下进行焙烧。虽然需要在比较高的温度下进行焙烧，但是该方法简单，因此生产率好，适合于大量生产。
液相法(共沉淀法)是以下的方法：在溶液中使母体材料或含母体材料的化合物与杂质元素或含杂质元素的化合物反应，使其干燥后，进行焙烧。发光材料的粒子均匀地分布，粒径小，在焙烧温度低的情况下也可以进行反应。
作为用于发光材料的母体材料，可以使用硫化物、氧化物或氮化物。作为硫化物，例如可以使用硫化锌(ZnS)、硫化镉(CdS)、硫化钙(CaS)、硫化钇(Y2S3)、硫化镓(Ga2S3)、硫化锶(SrS)或硫化钡(BaS)等。此外，作为氧化物，例如可以使用氧化锌(ZnO)或氧化钇(Y2O3)等。此外，作为氮化物，例如可以使用氮化铝(AlN)、氮化镓(GaN)或氮化铟(InN)等。另外，也可以使用硒化锌(ZnSe)或碲化锌(ZnTe)等，可以是硫化钙-镓(CaGa2S4)、硫化锶-镓(SrGa2S4)或硫化钡-镓(BaGa2S4)等三元类混晶。
作为局部型发光的发光中心，可以使用锰(Mn)、铜(Cu)、钐(Sm)、铽(Tb)、铒(Er)、铥(Tm)、铕(Eu)、铈(Ce)或镨(Pr)等。另外，也可以添加氟(F)、氯(Cl)等卤素元素。卤素元素还可以起到电荷补偿的作用。
另一方面，作为施主-受主再结合型发光的发光中心，可以使用包含形成施主能级的第一杂质元素及形成受主能级的第二杂质元素的发光材料。第一杂质元素例如可以使用氟(F)、氯(Cl)或铝(Al)等。作为第二杂质元素，例如可以使用铜(Cu)或银(Ag)等。
在通过固相法合成施主-受主再结合型发光的发光材料的情况下，分别称取母体材料、第一杂质元素或含第一杂质元素的化合物以及第二杂质元素或含第二杂质元素的化合物，在研钵中混合，然后在电炉中进行加热、焙烧。作为母体材料，可以使用上述母体材料。作为第一杂质元素或含第一杂质元素的化合物，例如可以使用氟(F)、氯(Cl)或硫化铝(Al2S3)等。作为第二杂质元素或含第二杂质元素的化合物，例如可以使用铜(Cu)、银(Ag)、硫化铜(Cu2S)或硫化银(Ag2S)等。焙烧温度优选为700～1500℃。这是因为在温度过低的情况下固相反应不能进行，而在温度过高的情况下母体材料会分解。另外，焙烧可以以粉末状态进行，但是优选以颗粒状态进行焙烧。
另外，作为在利用固相反应的情况下的杂质元素，可以使用由第一杂质元素和第二杂质元素构成的化合物。在这种情况下，由于杂质元素容易扩散并且固相反应容易进行，因此可以获得均匀的发光材料。而且，由于不会混入多余的杂质元素，所以可以获得具有高纯度的发光材料。作为由第一杂质元素和第二杂质元素构成的化合物，例如可以使用氯化亚铜(CuCl)或氯化银(AgCl)等。
另外，这些杂质元素的浓度相对于母体材料为0.01～10原子％即可，优选在0.05～5原子％的范围内。
在薄膜型无机EL元件的情况下，场致发光层是含上述发光材料的层，可通过电阻加热蒸镀法、电子束蒸镀(EB蒸镀)法等真空蒸镀，溅射法等物理气相生长法(PVD)，有机金属CVD法或氢化物输送减压CVD法等化学气相生长法(CVD)，或原子层外延法(ALE)等形成。
图23A至23C示出了可用作发光元件的薄膜型无机EL元件的一例。在图23A至23C中，发光元件包括第一电极层50、场致发光层52和第二电极层53。
图23B和23C所示的发光元件具有在图23A的发光元件中于电极层和场致发光层之间设置绝缘层的结构。图23B所示的发光元件在第一电极层50和场致发光层52之间具有绝缘层54。图23C所示的发光元件在第一电极层50和场致发光层52之间具有绝缘层54a，并且在第二电极层53和场致发光层52之间具有绝缘层54b。像这样，绝缘层可以设置在与夹住场致发光层的一对电极层中的一个电极层之间，也可以设置在与两个电极层之间。此外，绝缘层可以是单层或由多层构成的叠层。
另外，尽管在图23B中与第一电极层50接触地设置绝缘层54，但可以颠倒绝缘层和场致发光层的顺序，与第二电极层53接触地设置绝缘层54。
在分散型无机EL元件的情况下，将粒子状态的发光材料分散在粘合剂中来形成膜状态的场致发光层。当通过发光材料的制造方法无法获得所希望的大小的粒子时，通过用研钵等进行粉碎等而加工成粒子状态即可。粘合剂是指用于以分散状态固定粒状的发光材料并且保持作为场致发光层的形状的物质。发光材料通过粘合剂均匀分散并固定在场致发光层中。
在分散型无机EL元件的情况下，形成场致发光层的方法可以使用能够选择性地形成场致发光层的液滴喷出法或印刷法(如丝网印刷或胶版印刷等)、旋涂法等涂布法、浸渍法或分配器法等。对膜厚没有特别限制，但优选在10～1000nm的范围内。另外，在含发光材料及粘合剂的场致发光层中，发光材料的比例优选设为50wt％～80wt％。
图24A至24C示出可用作发光元件的分散型无机EL元件的一例。图24A中的发光元件具有第一电极层60、场致发光层62和第二电极层63的叠层结构，场致发光层62中含有由粘合剂保持的发光材料61。
另外，第一电极层50、60和第二电极层53、63也可以如实施方式3所示那样形成，即通过在转置基板上形成具有导电性的光吸收膜之后照射激光，选择性地加工成所希望的形状并形成到被转置基板上。
作为可用于本实施方式的粘合剂，可以使用绝缘材料，可以使用有机材料或无机材料，也可以使用有机材料和无机材料的混合材料。作为有机绝缘材料，可以使用像氰乙基纤维素类树脂那样具有比较高介电常数的聚合物或聚乙烯、聚丙烯、聚苯乙烯类树脂、有机硅树脂、环氧树脂或偏氟乙烯等树脂。此外，也可以使用芳族聚酰胺、聚苯并咪唑等耐热高分子或硅氧烷树脂。另外，硅氧烷树脂即包括Si-O-Si键的树脂。硅氧烷由硅(Si)和氧(O)的键构成骨架结构。作为取代基，使用至少含有氢的有机基团(如烷基或芳香烃)。取代基也可以使用氟基。此外，作为取代基，也可以使用至少含有氢的有机基和氟基。而且，也可以使用聚乙烯醇或聚乙烯醇缩丁醛等乙烯基树脂、酚醛树酯、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、聚氨酯树脂、噁唑树脂(聚苯并噁唑)等树脂材料。也可以通过适当地在这些树脂中混合钛酸钡(BaTiO3)或钛酸锶(SrTiO3)等具有高介电常数的微粒来调节介电常数。
作为粘合剂中所含的无机绝缘材料，可以使用选自氧化硅(SiOx)、氮化硅、含氧及氮的硅、氮化铝(AlN)、含氧及氮的铝或氧化铝(Al2O3)、氧化钛(TiO2)、BaTiO3、SrTiO3、钛酸铅(PbTiO3)、铌酸钾(KNbO3)、铌酸铅(PbNbO3)、氧化钽(Ta2O5)、钽酸钡(BaTa2O6)、钽酸锂(LiTaO3)、氧化钇(Y2O3)、氧化锆(ZrO2)以及包括其他无机绝缘材料的物质的材料。通过在有机材料中(通过添加等)包含具有高介电常数的无机材料，可以进一步控制由发光材料及粘合剂构成的场致发光层的介电常数，可以进一步提高介电常数。如果通过将无机材料和有机材料的混合层用于粘合剂来提高其介电常数，则可以使发光材料诱导出更大的电荷。
在制造工序中，发光材料被分散在包含粘合剂的溶液中。作为可用于本实施方式的包含粘合剂的溶液的溶剂，适当地选择溶解粘合剂材料并可以制造具有适合于形成场致发光层的方法(各种湿法工艺)和所需膜厚度的粘度的溶液的溶剂即可。可以使用有机溶剂等，例如在使用硅氧烷树脂作为粘合剂的情况下，可以使用丙二醇一甲基醚、丙二醇一甲基醚乙酸酯(也称为PGMEA)或3-甲氧基-3甲基-1-丁醇(也称为MMB)等。
图24B和24C所示的发光元件具有在图24A的发光元件中于电极层和场致发光层之间设置绝缘层的结构。图24B所示的发光元件在第一电极层60和场致发光层62之间具有绝缘层64。图24C所示的发光元件在第一电极层60和场致发光层62之间具有绝缘层64a，并且在第二电极层63和场致发光层62之间具有绝缘层64b。像这样，绝缘层可以设置在与夹住场致发光层的一对电极层中的一个电极层之间，也可以设置在与两个电极层之间。此外，绝缘层可以是单层或由多层构成的叠层。
另外，尽管在图24B中与第一电极层60接触地设置绝缘层64，但也可以颠倒绝缘层和场致发光层的顺序，与第二电极层63接触地设置绝缘层64。
尽管对图23A至23C中的绝缘层54以及图24A至24C中的绝缘层64没有特别限制，但优选具有高绝缘耐压和致密膜质地，而且优选具有高介电常数。例如，可以使用氧化硅(SiO2)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸铅(PbTiO3)、氮化硅(Si3N4)或氧化锆(ZrO2)等或者它们的混合膜或两种以上的叠层膜。这些绝缘层可以通过溅射、蒸镀或CVD等形成。另外，绝缘层可以通过在粘合剂中分散这些绝缘材料的粒子形成。粘合剂材料使用与电致发光层中所含的粘合剂相同的材料、方法形成即可。膜厚没有特别限制，但是优选在10～1000nm的范围内。
本实施方式所示的发光元件可以通过在夹住场致发光层的一对电极层之间施加电压而获得发光，并且发光元件通过直流驱动或交流驱动都可以工作。
通过本发明，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此材料的损失少且可以实现成本的降低。由此，可以高成品率地制造高功能且高可靠性的显示装置。
本实施方式可以分别与上述实施方式1至5适当地自由组合。
实施方式9
在本实施方式中，说明以通过高可靠性、更简化的工序且低成本地制造为目的的显示装置的例子。具体来说，说明显示元件使用液晶显示元件的发光显示装置。
图19A是液晶显示装置的平面图，图19B是沿图19A中的线G-H的截面图。
如图19A所示，像素区域606、作为扫描线驱动电路的驱动电路区域608a、作为扫描线驱动区域的驱动电路区域608b通过密封材料692被密封在基板600和相对基板695之间，并且在基板600上设置有由IC驱动器形成的作为信号线驱动电路的驱动电路区域607。在像素区域606中设置有晶体管622以及电容元件623，并且在驱动电路区域608b中设置有具有晶体管620以及晶体管621的驱动电路。作为基板600，可以适用与上述实施方式相同的绝缘基板。此外，通常由合成树脂形成的基板的耐热温度可能比其他基板低，但是也可以通过在使用耐热性高的基板的制造工序之后进行转置来采用。在附图中，602表示外部端子连接区域，而603表示密封区域。
在像素区域606中，隔着基底膜604a、基底膜604b设置有成为开关元件的晶体管622。在本实施方式中，晶体管622使用多栅型薄膜晶体管(TFT)，该晶体管622包括具有起到源区及漏区的作用的杂质区域的半导体层、栅极绝缘层、具有两层的叠层结构的栅电极层、源电极层及漏电极层，并且源电极层或漏电极层与半导体层的杂质区域和像素电极层630接触而电连接。
源电极层及漏电极层具有叠层结构，源电极层或漏电极层644a、644b在形成于绝缘层615中的开口中与像素电极层630电连接。
在本实施方式中，如实施方式1及实施方式2所示，将栅极绝缘层、绝缘膜611及绝缘膜612以具有暴露半导体层的源区或漏区的开口的状态形成。在栅极绝缘层、绝缘膜611及绝缘膜612的形成工序中，将掩模设置在开口形成区域，在设置掩模的区域以外的区域形成绝缘层。在形成绝缘膜之后，以物理方式或化学方式去除掩模，原来设有掩模的区域成为绝缘层中的开口。因此，在半导体层的源区及漏区上形成具有开口的栅极绝缘层、绝缘膜611及绝缘膜612，栅极绝缘层、绝缘膜611及绝缘膜612下的半导体层的源区及漏区暴露于开口的底面。
在栅极绝缘层、绝缘膜611及绝缘膜612的各形成工序中，可以通过本发明以具有到达半导体层的源区及漏区的开口的状态形成。或者，也可以以在半导体层的源区及漏区上方具有开口的状态形成上层的绝缘膜612，并以具有开口的绝缘膜612为掩模蚀刻绝缘膜611及栅极绝缘层，形成到达半导体层的源区及漏区的开口。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，在形成开口之后，可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
在图19B中，本发明也可以适用于电连接像素电极层630和源电极层或漏电极层644a、644b的开口。可以根据在设置掩模时的力以及设置掩模的导电层(在图19B中为源电极层或漏电极层644a、644b)的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模来以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。图19B所示的显示装置为源电极层或漏电极层644a暴露于开口底面的例子。
绝缘层(栅极绝缘层、绝缘膜611及绝缘膜612等)的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法或等离子体CVD法等化学气相沉积(CVD)法等。在本发明中，通过物理方式以掩模遮蔽导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于通过采用本发明可以在不采用光刻工序的情况下选择性地形成具有开口的绝缘层，所以可以缩减工序及材料。
在露出半导体层的源区或漏区的开口中形成源电极层或漏电极层，从而可以将源电极层或漏电极层与半导体层的源区或漏区电连接。
薄膜晶体管可以通过多种方法来制作。例如，作为激活层适用晶体半导体膜。在晶体半导体膜上隔着栅极绝缘膜设置栅电极。可以将该栅电极用为掩模对该激活层添加杂质元素。通过像这样使用栅电极添加杂质元素，不需要形成用于添加杂质元素的掩模。栅电极可以具有单层结构或叠层结构。杂质区域通过控制其浓度，可以成为高浓度杂质区及低浓度杂质区。将如此具有低浓度杂质区域的薄膜晶体管称为LDD结构。此外，低浓度杂质区域可以与栅电极重叠地形成，将这种薄膜晶体管称为GOLD结构。此外，薄膜晶体管的极性通过将磷(P)等用于杂质区域而成为n型。当使薄膜晶体管的极性成为p型时，添加硼(B)等即可。然后，形成覆盖栅电极等的绝缘膜611以及绝缘膜612。通过混入于绝缘膜611(以及绝缘膜612)中的氢元素，可以使晶体半导体膜的悬空键终结。
为了进一步提高平坦性，可以形成绝缘层615作为层间绝缘层。绝缘层615可以使用有机材料、无机材料或它们的叠层结构。例如，可以由选自氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、氧含量比氮含量高的氧氮化铝、氮含量比氧含量高的氮氧化铝、氧化铝、类金刚石碳、聚硅氮烷、含氮碳、PSG、BPSG、氧化铝以及包括其他无机绝缘材料的物质的材料形成。另外，也可以使用有机绝缘性材料。有机材料可以是感光性或非感光性的，可以使用聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷树脂等。另外，硅氧烷树脂即含有Si-O-Si键的树脂。硅氧烷由硅(Si)和氧(O)的键构成骨架结构。作为取代基，使用至少包含氢的有机基团(例如烷基、芳香烃)。作为取代基，也可以使用氟基。或者，作为取代基，也可以使用至少包含氢的有机基和氟基。
另外，可以通过使用晶体半导体膜，在同一基板上一体形成像素区域和驱动电路区域。在此情况下，同时形成像素部中的晶体管和驱动电路区域608b中的晶体管。用于驱动电路区域608b的晶体管构成CMOS电路。构成CMOS电路的薄膜晶体管为GOLD结构，但也可以使用如晶体管622的LDD结构。
像素区域中的薄膜晶体管可以具有形成有一个沟道形成区域的单栅极结构，也可以具有形成有两个沟道形成区域的双栅极结构或形成有三个沟道形成区域的三栅极结构，而不局限于本实施方式。另外，在外围驱动电路区域中的薄膜晶体管也可以具有单栅极结构、双栅极结构或三栅极结构。
另外，本发明也可以适用于顶栅型(例如正交错型)、底栅型(例如反交错型)、在沟道区的上下具有隔着栅极绝缘膜配置的两个栅电极层的双栅型或者其他结构，而不局限于本实施方式所示的薄膜晶体管的结构。
接着，通过印刷法或液滴喷射法，以覆盖像素电极层630的状态形成被称为取向膜的绝缘层631。另外，如果使用丝网印刷法或胶版印刷法，则可以选择性地形成绝缘层631。然后，进行摩擦处理。在采用液晶的模式、例如VA模式时，有时不进行该摩擦处理。起到取向膜的作用的绝缘层633也是与绝缘层631同样的。接着，通过液滴喷射法，将密封材料692形成在形成有像素的区域的周边区域。
然后，隔着间隔物637将设置有起到取向膜的作用的绝缘层633、起到相对电极的作用的导电层634、起到彩色滤光片的作用的着色层635以及偏振器641(也称为偏振片)的相对基板695和作为TFT基板的基板600贴合，并且在其空隙中设置液晶层632。由于本实施方式的液晶显示装置是透射型，所以在基板600的具有元件的面的相反侧也设置偏振器(偏振片)643。偏振器可以通过粘接层设置在基板上。在密封材料中可以混入填充材料，并且还可以在相对基板695上形成遮蔽膜(黑矩阵)等。另外，在液晶显示装置为全彩色显示的情况下，由呈现红色(R)、绿色(G)、蓝色(B)的材料形成彩色滤光片等即可，而在液晶显示装置为单色显示的情况下，不形成着色层或者由呈现至少一种颜色的材料形成彩色滤光片即可。
另外，当在背光源中配置RGB的发光二极管(LED)等，并且采用通过分时进行彩色显示的继时加法混色法(field sequential method：场序制法)时，有时不设置彩色滤光片。为了减少由晶体管或CMOS电路的配线引起的外光的反射，黑矩阵优选与晶体管或CMOS电路重叠地设置。另外，也可以与电容元件重叠地形成黑矩阵。这是因为可以防止构成电容元件的金属膜引起的反射。
作为形成液晶层的方法，可以采用分配器方式(滴落方式)或者在将具有元件的基板600和相对基板695贴合后利用毛细现象注入液晶的注入法。当处理难以适用注入法的大型基板时，优选适用滴落法。
间隔物可以采用通过散布数μm的粒子来设置的方法，但在本实施方式中采用在基板整面形成树脂膜后对其进行蚀刻加工来形成的方法。在使用旋涂器涂布这种隔离物的材料后，通过曝光和显影处理将此形成为预定的图形。然后，通过用洁净烘箱等于150～200℃加热而使它固化。这样制造的间隔物可以通过曝光和显影处理的条件来改变形状，但是间隔物的形状优选为顶部平坦的柱状，这样当与相对侧的基板贴合时可以确保作为液晶显示装置的机械强度。形状可以使用圆锥状、角锥状等，没有特别的限制。
接着，在与像素区域电连接的端子电极层678a、678b上隔着各向异性导电体层696设置作为连接用配线基板的FPC 694。FPC 694起到传递来自外部的信号或电位的作用。通过上述工序，可以制造具有显示功能的液晶显示装置。
另外，作为晶体管所具有的配线、栅电极层、像素电极层630、作为相对电极层的导电层634，可以选自氧化铟锡物、在氧化铟中混合了氧化锌的IZO、在氧化铟中混合了氧化硅(SiO2)的导电材料、有机铟、有机锡、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属或者它们的合金或金属氮化物。
可以在偏振片和液晶层之间具有相位差板的状态下进行层叠。
另外，本实施方式中虽然示例TN型液晶面板，但是上述工艺也同样可以应用于其他方式的液晶面板。例如，本实施方式可以应用于与玻璃基板平行地施加电场来使液晶取向的横电场方式的液晶面板。另外，本实施方式可以应用于VA(垂直取向)方式的液晶面板。
图5和图6示出VA型液晶面板的像素结构。图5是平面图，图6示出对应于在图5中所示的切断线I-J的截面结构。在以下所示的说明中参照这两个图来说明。
在该像素结构中，在一个像素中具有多个像素电极，并且TFT连接到各个像素电极上。各个TFT以被不同的栅极信号驱动的状态形成。即，在进行了多象限设计的像素中，具有独立控制施加给各个像素电极的信号的结构。
像素电极层1624通过开口(接触孔)1623以配线层1618与TFT 1628连接。另外，像素电极层1626通过开口(接触孔)1627以配线层1619与TFT 1629连接。TFT 1628的栅极配线层1602和TFT 1629的栅电极层1603分离，以便给予它们不同的栅极信号。另一方面，TFT 1628和TFT 1629共同使用起到数据线的作用的配线层1616。
像素电极层1624和像素电极层1626可以如实施方式3所示那样形成，即通过在转置基板上形成具有导电性的光吸收膜之后照射激光，选择性地加工成所希望的形状并形成到被转置基板上。如果这样使用本发明，则工序简化，材料的损失得到防止，所以可以低成本且生产性好地制造显示装置。
像素电极层1624和像素电极层1626的形状不同，被槽缝1625分离。像素电极层1626以包围呈V字形展开的像素电极层1624的外侧的状态形成。通过使施加给像素电极层1624和像素电极层1626的电压的时序根据TFT 1628及TFT 1629而不同，从而控制液晶1650的取向。在相对基板1601上形成有遮光膜1632、着色层1636、相对电极层1640。另外，在着色层1636和相对电极层1640之间形成有平坦化膜1637，从而防止液晶1650的取向无序。
此外，在图6中，1600表示基板，1606表示栅极绝缘层，1610及1611表示具有一种导电类型的半导体层，1620及1622表示绝缘层，1646及1648表示取向膜。
图7表示相对基板侧的结构。相对电极层1640是在不同的像素之间共同使用的电极，形成有槽缝1641。通过将该槽缝1641和像素电极层1624及像素电极层1626侧的槽缝1625交替咬合地配置，从而可以有效地产生斜向电场并控制液晶的取向。据此，可以根据位置改变液晶的取向方向，从而扩大了视角。
像这样，可以使用使有机化合物和无机化合物复合化了的复合材料作为像素电极层来制造液晶面板。通过使用这种像素电极，不需要使用以铟为主要成分的透明导电膜，可以解决在原材料方面的难关。
本实施方式可以与上述实施方式1至3适当地自由组合。
通过本发明，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此材料的损失减少且可以实现成本的降低。因而，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式10
在本实施方式中，说明以通过高可靠性、更简化的工序且低成本地制造为目的的显示装置的例子。具体来说，说明将液晶显示元件用于显示元件的发光显示装置。
在图18所示的显示装置中，在基板250上于像素区域设置有作为反交错型薄膜晶体管的晶体管220、像素电极层251、绝缘层252、绝缘层253、液晶层254、间隔物281、绝缘层235、相对电极层256、彩色滤光片258、黑矩阵257、相对基板210、偏振片(偏振器)231、偏振片(偏振器)233，于密封区域设置有密封材料282、端子电极层287、各向异性导电层288、FPC 286。
在本实施方式中制造的作为反交错型薄膜晶体管的晶体管220的栅电极层、半导体层、源电极层、漏电极层以及像素电极层251可以如实施方式3所示那样形成，即通过在将使用导电性材料或半导体材料的光吸收膜形成于转置基板上之后照射激光，选择性地加工成所希望的形状并形成到被转置基板上。如果这样使用本发明，则工序简化，材料的损失得到防止，所以可以低成本且生产率好地制造显示装置。
在本实施方式中，半导体层使用非晶半导体层，根据需要形成具有一种导电类型的半导体层即可。在本实施方式中，层叠半导体层和作为具有一种导电类型的半导体层的非晶n型半导体层。另外，可以制造形成有n型半导体层的n沟道型薄膜晶体管的NMOS结构、形成有p型半导体层的p沟道型薄膜晶体管的PMOS结构以及n沟道型薄膜晶体管和p沟道型薄膜晶体管的CMOS结构。
另外，为了赋予导电性，通过掺杂来添加赋予导电性的元素，在半导体层中形成杂质区域，从而也可以形成n沟道型薄膜晶体管和p沟道型薄膜晶体管。也可以通过使用PH3气体进行等离子体处理，对半导体层赋予导电性，而不形成n型半导体层。
在本实施方式中，晶体管220是n沟道型反交错型薄膜晶体管。此外，也可以使用在半导体层的沟道区上设置有保护层的沟道保护型的反交错型薄膜晶体管。
接着，说明背光源单元360的结构。背光源单元360的构成包括作为发出荧光的光源361的冷阴极管、热阴极管、发光二极管、无机EL元件或有机EL元件以及用于将荧光高效率地导入到导光板365的灯光反射器362、用于全反射荧光的同时将光导入到整个面上的导光板365、用于减少明度的不均的散射板366、用于再利用泄漏到导光板365下方的光的反射板364。
背光源单元360上连接有用于调整光源361的亮度的控制电路。通过来自控制电路的信号供给，可以控制光源361的亮度。
在本实施方式中，如实施方式1及实施方式2所示，以具有到达源电极层或漏电极层232的开口的状态形成绝缘层252。在绝缘层252的形成工序中，将掩模设置在开口形成区域，在设置掩模的区域以外的区域形成绝缘层。在形成绝缘膜之后，以物理方式或化学方式去除掩模，原来设有掩模的区域成为绝缘层中的开口。因此，可以在源电极层或漏电极层232上形成具有开口的绝缘层252。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等的CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于可以通过本发明选择性地形成具有开口的绝缘层而不采用光刻工序，所以可以缩减工序及材料。
在露出源电极层或漏电极层的开口中形成像素电极层251，可以将源电极层或漏电极层和像素电极层251电连接。
本实施方式可以与实施方式1至3适当地组合。
通过本发明，可以将构成显示装置的配线等构成物形成为所希望的形状。另外，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此材料的损失少且可实现成本的降低。因而，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式11
在本实施方式中，说明以通过高可靠性、更简化的工序且低成本地制造为目的的显示装置的一例。
图21示出了一种应用本发明的有源矩阵型电子纸。尽管图21示例了有源矩阵型，但本发明也可应用于无源矩阵型。
电子纸可以使用扭转球显示方式。扭转球显示方式是指如下进行显示的方法：将分别涂成黑色和白色的球形粒子配置在第一电极层及第二电极层之间，并使第一电极层及第二电极层产生电位差来控制球形粒子的朝向。
晶体管581是反共面型薄膜晶体管，包括栅电极层582、栅极绝缘层584、配线层585a、配线层585b以及半导体层586。另外，在形成于绝缘层583及598的开口中，配线层585b与第一电极层587a、587b接触并电连接。在第一电极层587a和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区域590a及白色区域590b并包括在周围充满了液体的空腔594，球形粒子589的周围被以树脂等填充材料595填充(参照图21)。另外，图中，580及596表示基板。
在本实施方式中，栅电极层、半导体层、源电极层、漏电极层以及电极层等可以如实施方式3所示那样形成，即通过在将具有导电性的光吸收膜形成于转置基板上之后照射激光，选择性地加工成所希望的形状并形成到被转置基板上。如果使用本发明，则工序简化，也可以防止材料的损失，因此可以实现低成本化。
在本实施方式中，如实施方式1及实施方式2所示，以具有到达配线层585b的开口的状态形成绝缘层583。在绝缘层583的形成工序中，将掩模设置在开口形成区域，在设置掩模的区域以外的区域形成绝缘膜。在形成绝缘膜之后，以物理方式或化学方式去除掩模，原来设有掩模的区域成为绝缘层中的开口。因此，可以在配线层585b上形成具有开口的绝缘层583。
开口形状反映掩模形状，因此设定掩模以能够获得所希望的形状即可。掩模可以采用柱状(角柱、圆柱、三角柱等)、针状等。另外，可以根据在设置掩模时的力以及设置掩模的导电层的膜强度来设定开口的深度方向。如果使用前端尖锐的针状掩模，以部分埋入导电层中的状态设置掩模，则可以形成在导电层中具有凹部的开口。在形成开口之后，也可以将具有开口的绝缘层作为掩模对暴露于开口底面的导电层进行蚀刻来去除。
绝缘层的形成可以使用蒸镀法、溅射法等PVD法、减压CVD法、或等离子体CVD法等的CVD法等。在本发明中，通过物理方式以掩模遮蔽在导电层上的开口形成区域，以使绝缘层的形成材料不附着到导电层上。因此，可以以物理方式设定不形成绝缘层的区域，因而可以可靠性高地形成具有开口的绝缘层。因此，通过采用本发明，可以高成品率地制造可靠性高的半导体装置及显示装置。
由于可以通过本发明选择性地形成具有开口的绝缘层而不采用光刻工序，所以可以缩减工序及材料。
在露出配线层585b的开口中形成第一电极层587a，可以将配线层585b和第一电极层587a电连接。
此外，还可以使用电泳元件代替扭转球。使用透明液体和直径为10μm～200μm左右的微胶囊，该微胶囊中密封有带正电的白色微粒和带负电的黑色微粒。设置在第一电极层和第二电极层之间的微胶囊中，当通过第一电极层和第二电极层施加电场时，白色微粒和黑色微粒各自移动到相反方向，从而可以显示白色或黑色。利用这种原理的显示元件就是电泳显示元件，通常被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，从而不需要辅助光源，耗电量低，在昏暗的地方也能辨识显示部。另外，即使在未向显示部供给电源的情况下，也能够保持一度已显示的图像，因此即使带显示功能的显示装置远离电波发射源时，也能够先保存已被显示的图像。
只要能够起到开关元件的作用，晶体管可以具有任意结构。半导体层可以使用非晶半导体、晶体半导体、多晶半导体和微晶半导体等各种半导体，也可以使用有机化合物形成有机晶体管。
在本实施方式中，具体示出了显示装置的结构是有源矩阵型的情况，但是本发明当然也可以应用于无源矩阵型显示装置。在无源矩阵型显示装置中，也如实施方式3所示那样形成配线层和电极层等即可，即通过在将具有导电性的光吸收膜形成于转置基板上之后照射激光，选择性地加工成所希望的形状并形成到被转置基板上。
本实施方式可以与实施方式1至3适当地组合。
通过本发明，可以将构成显示装置的配线等构成物形成为所希望的形状。另外，可以减少复杂的光刻工序，以简化的工序制造显示装置，因此材料的损失少且可实现成本的降低。因而，可以高成品率地制造高功能且高可靠性的显示装置。
实施方式12
接着，说明在根据实施方式4至11制造的显示面板上安装用来驱动的驱动电路的方式。
首先，使用图26A来说明采用COG方式的显示装置。在基板2700上设置有像素2702以矩阵形状排列的像素部2701。将设置有多个驱动电路的基板分割成矩形，且分割后的驱动电路(也称为驱动器IC)2751被安装在基板2700上。图26A示出了安装多个驱动器IC 2751并在驱动器IC 2751端部上安装FPC 2750的形态。此外，也可以设置其长度与像素部的信号线侧的边长大致相同的单个驱动器IC，并将带子安装在该驱动器IC的端部上。
另外，也可以采用TAB方式。在此情况下，如图26B所示那样贴合多条带子，且将驱动器IC安装在该带子上即可。与COG方式的情况同样，也可以将单个驱动器IC安装在单条带子上。在此情况下，从强度上来看，优选与固定驱动器IC的金属片等一起贴附。
从提高生产性的观点来看，优选将这些安装在显示面板上的多个驱动器IC形成在一边长为300mm～1000mm以上的矩形基板上。
换言之，在基板上形成以驱动电路部和输入输出端子为一个单元的多个电路图形，并最终分割使用即可。考虑到像素部一边的长度和像素间距，可以将驱动器IC形成为长边为15～80mm且短边为1～6mm的矩形，或者可以使其长边长度达到像素部的一边或像素部的一边加各驱动电路的一边的长度。
驱动器IC在外部尺寸方面胜于IC芯片的优点是长边的长度。如果采用以15～80mm的长边长度形成的驱动器IC，则对应于像素部的安装所要求的驱动器IC的数目少于采用IC芯片时的数目，可以提高制造上的成品率。另外，如果在玻璃基板上形成驱动器IC，则由于对用作母体的基板的形状没有限制，所以不会降低生产性。与从圆形硅晶片取得IC芯片的情况相比，这是一个很大的优点。
另外，当扫描线驱动电路3702如图25B所示一体形成在基板上时，形成有信号线侧的驱动电路的驱动器IC被安装在像素部3701外侧的区域。为了形成对应于RGB全彩色的像素区域，XGA级要求3072条信号线，UXGA级要求4800条信号线。以这样的条数形成的信号线在像素部3701的端部每几块区域形成一条引出线，并根据驱动器IC的输出端子的间距聚集。
驱动器IC优选由形成在基板上的晶体半导体形成，该晶体半导体优选通过照射连续振荡的激光来形成。因此，产生所述激光的振荡器使用连续振荡的固体激光器或气体激光器作。如果采用连续振荡的激光器，则可以使用晶体缺陷少且粒径大的多晶半导体层来制造晶体管。此外，由于迁移率或响应速度良好，所以能够实现高速驱动，与以前相比可以进一步提高元件工作频率，由于特性差异很小，所以可以获得高可靠性。另外，优选使晶体管的沟道长度方向和激光的扫描方向一致，以便进一步提高工作频率。这是因为在用连续发光激光器进行激光晶化的工序中，当晶体管的沟道长度方向与激光相对于基板的扫描方向大致平行(优选为-30度～30度)时，可以获得到最高的迁移率。另外，沟道长度方向与在沟道形成区中的电流流动方向，即电荷移动的方向一致。这样制造的晶体管具有由晶粒在沟道长度方向上延伸存在的多晶半导体层构成的激活层，这意味着晶粒界面大致沿沟道方向形成。
为了进行激光晶化，优选将激光大幅度地集中，该激光形状(射束点)的宽度优选为与驱动器IC的短边相同的宽度，即1mm～3mm左右。此外，为了对被照射体确保足够且高效的能量密度，激光照射区域优选为线形。其中，这里所说的“线形”不是指严格意义上的线条，而是具有大纵横比的长方形或长椭圆形。例如，是指纵横比为2以上(优选为10～10000)的形状。通过这样使激光形状(射束点)的宽度与驱动器IC的短边长相同，可以提供提高了生产率的显示装置的制造方法。
如图26A和26B所示，可以安装驱动器IC作为扫描线驱动电路及信号线驱动电路这两者。在此情况下，优选在扫描线侧和信号线侧采用具有不同规格的驱动器IC。
在像素区域中，信号线和扫描线交叉而形成矩阵，对应于各个交叉处布置晶体管。本发明的特征在于，使用以非晶半导体或半晶半导体为沟道部的TFT作为配置在像素区域中的晶体管。非晶半导体使用等离子体CVD法或溅射法等方法来形成。半晶半导体的特点是，能够通过等离子体CVD法于300℃以下的温度形成，即使是例如外部尺寸为550×650mm的无碱玻璃基板，也在短时间内形成晶体管的形成所需要的膜厚。这种制造技术的特点在制造大屏幕显示装置时是有效的。此外，半晶TFT通过用SAS构成沟道形成区域，可以获得2～10cm2/V·s的场效应迁移率。如果采用本发明，则由于可以控制性好地形成具有所希望的形状的图形，所以可以稳定地形成微细的配线，而不产生短路等缺陷。像这样，可以制造实现了系统型面板(system-on-panel)的显示面板。
通过使用半导体层由SAS构成的TFT，扫描线侧驱动电路也可以一体形成在基板上。在使用半导体层由AS构成的TFT的情况下，优选将驱动器IC安装在扫描线侧驱动电路及信号线侧驱动电路这两者。
在此情况下，优选在扫描线侧和信号线侧使用具有不同规格的驱动器IC。例如，构成扫描线侧的驱动器IC的晶体管被要求大约30V的耐压，但驱动频率为100kHz以下，不要求较高速的工作。因此，优选将构成扫描线侧的驱动器IC的晶体管的沟道长度(L)设定得足够长。另一方面，信号线侧的驱动器IC的晶体管具有大约12V的耐压即可，但驱动频率在3V下大约为65MHz，被要求高速工作。因此，优选以微米尺度设定构成驱动器IC的晶体管的沟道长度等。
对驱动器IC的安装方法没有特别的限制，可以采用COG法、引线键合法或TAB法。
通过将驱动器IC的厚度设定为与相对基板相同的厚度，从而它们之间的高度大致相同，这有助于整个显示装置的薄型化。另外，通过由相同材质的材料制造各个基板，即使在显示装置中发生温度改变，也不会产生热应力，不会损失由TFT组成的电路的特性。而且，如本实施方式所示，通过以比IC芯片长的驱动器IC安装驱动电路，对于一个像素区域可以减少所安装的驱动器IC的数目。
如上所述，可以将驱动电路组合到显示面板上。
实施方式13
本实施方式示出如下例子：在根据实施方式4至11制造的显示面板(EL显示面板、液晶显示面板)中使用非晶半导体或SAS形成半导体层，并且在基板上形成扫描线侧驱动电路。
图31示出由可以获得1～15cm2/V·s的场效应迁移率的使用SAS的n沟道型TFT构成的扫描线侧驱动电路的框图。
在图31中以8500表示的框相当于输出一级取样脉冲的脉冲输出电路，并且移位寄存器由n个脉冲输出电路构成。8501表示缓冲电路，其后连接有像素8502。
图32示出脉冲输出电路8500的具体结构，其中电路由n沟道型TFT 8601～8613构成。此时，TFT的尺寸根据使用SAS的n沟道型TFT的工作特性来决定即可。例如，当将沟道长度设定为8μm时，沟道宽度可以设定为10～80μm的范围。
另外，图33示出缓冲电路8501的具体结构。缓冲电路也同样地由n沟道型TFT 8620～8635构成。此时，TFT的尺寸根据使用SAS的n沟道型TFT的工作特性来决定即可。例如，当沟道长度设定为10μm时，沟道宽度可以设定为10～1800μm的范围。
为了实现这种电路，需要通过配线连接TFT。
如上所述，可以将驱动电路组合到显示面板上。
实施方式14
使用图16来说明本实施方式。图16示出了使用根据本发明制造的TFT基板2800来构成EL显示模块的一例。在图16中，在TFT基板2800上形成有由像素构成的像素部。
在图16中，在位于像素部的外侧的驱动电路和像素之间具备与形成在像素中的TFT相同的TFT或者通过将该TFT的栅极连接到源极或漏极中的一方并使其以与二极管相同的方式工作的保护电路部2801。驱动电路2809使用由单晶半导体形成的驱动器IC、在玻璃基板上由多晶半导体膜形成的保留驱动器(stick driver)IC或由SAS形成的驱动电路等。
TFT基板2800隔着通过液滴喷射法形成的间隔物2806a和间隔物2806b固定到密封基板2820。间隔物优选预先设置以使即使基板薄或像素部的面积大型化时，也使两个基板之间的间隔保持恒定。在分别连接到TFT 2802、TFT 2803的发光元件2804、发光元件2805上，于TFT基板2800和密封基板2820之间的空隙中可以填充至少对于可见区的光具有透光性的树脂材料进行固定化，也可以填充被无水化了的氮或惰性气体。
图16示出了发光元件2804和发光元件2805具有顶部发射型的结构的情况，是沿图中的箭头所示的方向发射光的结构。通过预先使像素具有红色、绿色、蓝色的不同发光颜色，各像素可以执行多色显示。另外，此时通过预先在密封基板2820侧形成对应于各种颜色的着色层2807a、2807b和2807c，可以提高发射到外部的光的颜色纯度。此外，也可以将像素制成白色发光元件并与着色层2807a、2807b和2807c组合。
作为外部电路的驱动电路2809通过配线基板2810连接到设置在外部电路基板2811的一端的扫描线或信号线连接端子。此外，也可以具有以下结构：与TFT基板2800接触或靠近地设置用来将热量传导到装置外的作为管状高效热传导器件的散热管2813和散热板2812，以提高散热效果。
另外，图16示出了顶部发射的EL显示模块，但可以通过改变发光元件的结构或外部电路基板的配置而采用底部发射结构，当然也可以采用光从顶面和底面双侧发射的双向发射结构。
此外，在EL显示模块中，可以用波片或偏振片来遮挡从外部入射的光的反射光。在顶部发射型显示装置中，可以着色成为隔壁的绝缘层，将它用作黑矩阵。该隔壁也可以通过液滴喷射法等来形成，可以使用颜料类黑色树脂，或将碳黑等混合到聚酰亚胺等树脂材料中，还可以采用它们的叠层。可以通过液滴喷射法将不同的材料多次喷射到同一区域，来形成隔壁。作为波片，使用λ/4片和λ/2片，设计成能够控制光即可。其结构是从TFT基板侧依次为发光元件、密封基板(密封材料)、波片(λ/4片、λ/2片)以及偏振片的结构，从发光元件发射的光通过它们从偏振片侧发射到外部。所述波片或偏振片设置在光发射的一侧即可，在光从两侧发射的双向发射型显示装置中，也可以设置在两侧。此外，可以在偏振片的外侧具有防反射膜。由此，可以显示更清晰更精密的图像。
在TFT基板2800中，可以使用密封材料或粘接性的树脂将树脂薄膜贴合到形成有像素部的一侧来形成密封结构。虽然在本实施方式中示出了使用玻璃基板的玻璃密封，但也可以采用使用树脂的树脂密封、使用塑料的塑料密封、使用薄膜的薄膜密封等各种密封方法。在树脂薄膜的表面上优选设置防止透过水蒸气的气体阻挡膜。通过采用薄膜密封结构，可以进一步实现薄型化及轻量化。
本实施方式可以分别与实施方式1至8、实施方式12或13组合使用。
实施方式15
使用图20A和20B来说明本实施方式。图20A和20B示出了用根据本发明制造的TFT基板2600来构成液晶显示模块的一例。
图20A示出了液晶显示模块的一例，TFT基板2600和相对基板2601被以密封材料2602固定，它们之间设置有像素部2603和液晶层2604，形成显示区域。为了进行彩色显示，需要着色层2605。在RGB方式的情况下，对应于红、绿、蓝各种颜色的着色层对应于各像素设置。TFT基板2600和相对基板2601的外侧设置有偏振片2606和2607以及散射板2613。光源由冷阴极管2610和反射板2611构成。外部电路基板2612通过柔性线路板2609与TFT基板2600连接，并且组合有控制电路和电源电路等外部电路。另外，可以在偏振片和液晶层之间具有波片的状态下进行层叠。作为外部电路的驱动电路2608通过柔性线路板2609连接到设置在外部电路基板2612的一端的扫描线或信号线连接端子。
液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；Patterned Vertical Alignment)模式、ASM(轴对称排列微单元；Axially Symmetric aligned Micro-cell)模式、OCB(光补偿双折射；OpticalCompensated Birefringence)模式、FLC(铁电液晶；Ferroelectric LiquidCrystal)模式、AFLC(反铁电液晶；Antiferroelectric Liquid Crystal)模式等。
图20B示出了将OCB模式适用于图20A的液晶显示模块的一例，成为FS-LCD(Field sequential-LCD；场序液晶显示器)。FS-LCD在一帧的时间间内分别进行红色发光、绿色发光以及蓝色发光，可以通过分时合成图像而进行彩色显示。而且，用发光二极管或冷阴极管等来执行各种发光，因而不需要彩色滤光片。因此，不需要排列三原色的彩色滤光片，限定各种颜色的显示区域，任意区域都可以执行所有三种颜色的显示。另一方面，由于在一帧时间内进行三种颜色的发光，所以要求液晶的高速响应。将用FS方式的FLC模式及OCB模式应用于本发明的显示装置，可以完成高性能且高画质的显示装置或液晶电视装置。
OCB模式的液晶层具有所谓的π单元结构。π单元结构是指液晶分子被以其预倾角相对于有源矩阵基板和相对基板之间的中心面对称的关系的取向的结构。当对基板之间未施加电压时，π单元结构中的取向状态是外张取向，当施加电压时转变成弯曲取向。该弯曲取向形成白色显示。而且，若进一步施加电压，弯曲取向的液晶分子垂直于两个基板地取向，形成不透光的状态。另外，通过使用OCB模式，可以实现比常规的TN模式快大约10倍的高速响应性。
另外，作为一种对应于FS方式的模式，还可以采用HV(Half V；半V型)-FLC和SS(Surface Stabilized；表面稳定)-FLC等，这些模式采用能够高速工作的铁电性液晶(FLC)。OCB模式可以使用粘度较低的向列相液晶，HV-FLC或SS-FLC可以使用具有铁电相的近晶相液晶。
另外，通过使液晶显示模块的单元间隙变窄，从而使液晶显示模块的光学响应速度高速化。或者，通过降低液晶材料的粘度，也可以实现高速化。在TN模式液晶显示模块的像素区域的像素间距在30μm以下的情况下，所述高速化更为有效。另外，通过使用在瞬间提高(或降低)施加电压的过驱动(overdrive)方法，能够进一步实现高速化。
图20B的液晶显示模块是透射型液晶显示模块，设置有红色光源2910a、绿色光源2910b以及蓝色光源2910c作为光源。为了分别控制红色光源2910a、绿色光源2910b以及蓝色光源2910c的开或关，光源设置有控制部2912。各种颜色的发光受到控制部2912的控制，光入射液晶，通过分时合成图像，从而进行彩色显示。
若如上地利用本发明，则可以制造高精细且高可靠性的液晶显示模块。
本实施方式能够分别与实施方式1～3、实施方式9～13组合来采用。
实施方式16
通过根据本发明制造的显示装置，可以制造电视装置(也简称为电视机或电视接收机)。图27为示出了电视装置的主要结构的框图。
图25A是显示了根据本发明的显示面板的结构的平面图，在具有绝缘表面的基板2700上形成有以矩阵状排列像素2702的像素部2701、扫描线侧输入端子2703、信号线侧输入端子2704。像素的数量可以根据各种标准来设定，若是XGA且用RGB的全彩色显示，像素数量是1024×768×3(RGB)，若是UXGA且用RGB的全彩色显示，像素数量是1600×1200×3(RGB)，若对应于全规格高清晰画质且用RGB的全彩色显示，像素数量是1920×1080×3(RGB)即可。
像素2702通过从扫描线侧输入端子2703延伸的扫描线和从信号线侧输入端子2704延伸的信号线交叉而以矩阵状排列。像素部的像素2702中分别具有开关元件和连接于该开关元件的像素电极层。开关元件的典型一例是TFT，通过将TFT的栅电极层侧连接到扫描线并将TFT的源或漏电极层侧连接到信号线，能够利用从外部输入的信号独立地控制每个像素。
图25A示出了通过外加的驱动电路控制输入到扫描线及信号线的信号的显示面板的结构。如图26A所示，可以通过COG(Chip On Glass，玻璃基板上贴装芯片)方式将驱动器IC 2751安装在基板2700上。此外，作为其他安装方式，也可以使用图26B所示的TAB(Tape Automated Bonding，带式自动接合)方式。驱动器IC可以是形成在单晶半导体基板上，也可以在玻璃基板上由TFT形成电路。在图26A和26B中，驱动器IC 2751与FPC(柔性印刷电路)2750连接。
此外，当由具有结晶性的半导体形成设置在像素中的TFT时，如图25B所示，也可以在基板3700上形成扫描线侧驱动电路3702。在图25B中，像素部3701与连接到信号线侧驱动电路2704的图25A同样地使用外加的驱动电路来控制。在设置在像素中的TFT由迁移率高的多晶(微晶)半导体或单晶半导体等形成的情况下，如图25C所示，也可以在基板4700上一体形成像素部4701、扫描线驱动电路4702和信号线驱动电路4704。
作为显示面板，可以举出如下情况：作为如图25A所示的结构，图27中，在基板上只形成像素部901，并且扫描线侧驱动电路903和信号线侧驱动电路902通过如图26B所示的TAB方式或如图26A所示的COG方式安装；如图25B所示，形成TFT，在基板上形成像素部901和扫描线侧驱动电路903，另外安装信号线侧驱动电路902作为驱动器IC；如图25C所示，将像素部901、信号线侧驱动电路902和扫描线侧驱动电路903一体形成在基板上等等。但是，可以采用任意的方式。
在图27中，作为其他外部电路的结构，在图像信号的输入侧包括放大调谐器904所接收的信号中的图像信号的图像信号放大电路905、将从其中输出的信号转换为与分别对应红、绿和蓝的颜色信号的图像信号处理电路906、以及用于将该图像信号转换成驱动器IC的输入规格的控制电路907等。控制电路907将信号分别输出到扫描线侧和信号线侧。在进行数字驱动的情况下，也可以具有如下结构，即在信号线侧设置信号分离电路908，将输入数字信号分成m个来提供给像素部901。
调谐器904所接收的信号中的声音信号被传送到声音信号放大电路909，其输出经过声音信号处理电路910提供到扬声器913。控制电路911从输入部912接收接收站(接收频率)和音量的控制信息，将信号传送到调谐器904或声音信号处理电路910。
如图28A和28B所示，将这种显示模块装入在框体中，从而可以完成电视装置。若使用液晶显示模块作为显示模块，则可以制造液晶电视装置；若使用EL显示模块，则可以制造EL电视装置、等离子体电视装置或电子纸等。在图28A中，由显示模块形成主画面2003，作为其辅助设备，具备扬声器部2009和操作开关等。像这样，根据本发明可以完成电视装置。
也可以在框体2001中安装有显示用面板2002，通过调制解调器2004连接到采用有线或无线方式的通讯网络，从而向接收器2005进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。电视装置的操作可以使用安装在框体中的开关或另外的遥控装置2006进行，也可以在该遥控装置2006中设置用于显示输出信息的显示部2007。
另外，除了主画面2003之外，电视装置也可以由第二显示用面板形成子画面2008，附加显示频道或音量等的结构。在这种结构中，可以使用本发明的液晶显示用面板形成主画面2003及子画面2008，也可以使用视角良好的EL显示用面板形成主画面2003，而使用能够以较低耗电量显示的液晶显示用面板形成子画面2008。另外，为了优先降低耗电量，可以使用液晶显示用面板形成主画面2003，使用EL显示用面板形成子画面2008并使子屏可以闪亮和闪灭。如果使用本发明，则即使使用这种大尺寸基板并且使用许多TFT和电子部件，也可以形成高可靠性的显示装置。
图28B显示了具有例如为20～80英寸的大型显示部的电视装置，其包括框体2010、显示部2011、作为操作部的遥控装置2012、以及扬声器部2013等。本发明被应用于显示部2011的制造中。图28B的电视装置是挂壁式，所以不需要大的设置空间。
当然，本发明不局限于电视装置，可以应用于各种各样的用途，以个人计算机的显示器为代表，尤其是如火车站或机场等中的信息显示板或者街头上的广告显示板等大面积的显示介质。
本实施方式可以分别与上述实施方式1～15适当地自由组合。
实施方式17
作为本发明涉及的电子设备，可以举出电视装置(也简称为电视或者电视接收机)、数码相机、数码摄像机、便携式电话机(也称为移动电话、手机)、PDA等便携式信息终端、便携式游戏机、用于计算机的显示器、计算机、汽车音响等声音再生装置、家用游戏机等具备记录介质的图像再现装置等。对于其具体例子，参照图29A至29E来说明。
图29A所示的便携式信息终端设备包括主体9201、显示部9202等。显示部9202可以应用本发明的显示装置。其结果，可以以简化的工序低成本地制造，所以可以廉价地提供高可靠性的便携式信息终端设备。
图29B所示的数码摄像机包括显示部9701、显示部9702等。显示部9701及显示部9702可以应用本发明的显示装置。其结果，可以以简化的工序低成本地制造，所以可以廉价地提供高可靠性的数码摄像机。
图29C所示的移动电话包括主体9101、显示部9102等。显示部9102可以应用本发明的显示装置。其结果，可以以简化的工序低成本地制造，所以可以廉价地提供高可靠性的移动电话。
图29D所示的便携式电视装置包括主体9301、显示部9302等。显示部9302可以应用本发明的显示装置。其结果，可以以简化的工序低成本地制造，所以可以廉价地提供高可靠性的电视装置。此外，可以将本发明的显示装置广泛地应用于如下电视装置：搭载于移动电话等便携式终端的小型电视装置、能够搬运的中型电视装置、大型电视装置(例如40英寸以上)。
图29E所示的便携式计算机包括主体9401、显示部9402等。显示部9402可以应用本发明的显示装置。其结果，可以以简化的工序低成本地制造，所以可以廉价地提供高可靠性的计算机。
像这样，通过本发明的显示装置，可以廉价地提供高可靠性且高功能的电子设备。
本实施方式可以与上述的实施方式1至16适当地自由组合。
本申请基于2006年8月29日向日本专利局提出申请的日本专利特愿2006-231956，其所有内容作为参考包含于本申请中。

Claims (5)

1.一种显示装置的制造方法，其特征在于，包括如下步骤：
形成包括源区及漏区的半导体层；
在所述源区及所述漏区上设置第一掩模，该掩模具有多个在支承基板上的凸部；
在设置有所述第一掩模的所述源区及所述漏区上形成第一绝缘膜；
去除所述第一掩模，形成具有第一开口的栅极绝缘层；
在所述栅极绝缘层上形成栅电极层；
在所述第一开口中设置第二掩模，该掩模具有多个在支承基板上的凸部；
在包括设置有所述第二掩模的所述源区及所述漏区的所述半导体层以及所述栅电极层上形成第二绝缘膜；
去除所述第二掩模，形成具有第二开口的绝缘层；以及
在所述第一开口及所述第二开口中形成源电极层及漏电极层，使所述源电极层及漏电极层与所述源区及所述漏区接触。
2.如权利要求1所述的显示装置的制造方法，其特征在于，所述第一绝缘膜及所述第二绝缘膜通过使用蒸镀法、溅射法或化学气相沉积法形成。
3.如权利要求1所述的显示装置的制造方法，其特征在于，所述第一掩模及所述第二掩模为针状。
4.如权利要求1所述的显示装置的制造方法，其特征在于，所述第一掩模及所述第二掩模通过蚀刻去除。
5.如权利要求3所述的显示装置的制造方法，其特征在于，所述第一掩模以在所述源区及所述漏区的表面形成凹部的状态设置在所述源区及所述漏区上。
CN2007101482181A 2006-08-29 2007-08-28 显示装置的制造方法 Expired - Fee Related CN101136359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-231956 2006-08-29
JP2006231956 2006-08-29
JP2006231956 2006-08-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210147804.5A Division CN102709242B (zh) 2006-08-29 2007-08-28 显示装置的制造方法

Publications (2)

Publication Number Publication Date
CN101136359A CN101136359A (zh) 2008-03-05
CN101136359B true CN101136359B (zh) 2012-07-04

Family

ID=39152162

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210147804.5A Expired - Fee Related CN102709242B (zh) 2006-08-29 2007-08-28 显示装置的制造方法
CN2007101482181A Expired - Fee Related CN101136359B (zh) 2006-08-29 2007-08-28 显示装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210147804.5A Expired - Fee Related CN102709242B (zh) 2006-08-29 2007-08-28 显示装置的制造方法

Country Status (3)

Country Link
US (3) US7736936B2 (zh)
KR (1) KR101407371B1 (zh)
CN (2) CN102709242B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714340B2 (en) * 2006-09-06 2010-05-11 Palo Alto Research Center Incorporated Nitride light-emitting device
JP5205012B2 (ja) * 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
US8014167B2 (en) * 2007-09-07 2011-09-06 Seagate Technology Llc Liquid crystal material sealed housing
DE102007046851B4 (de) * 2007-09-29 2019-01-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zum Ausbilden einer Halbleiterstruktur
US8102117B2 (en) * 2007-11-30 2012-01-24 World Properties, Inc. Isolation mask for fine line display
JP5184115B2 (ja) * 2008-01-31 2013-04-17 日東電工株式会社 配線回路基板およびその製造方法
KR101266874B1 (ko) * 2008-05-20 2013-05-23 삼성전자주식회사 영상투사장치
US20090311799A1 (en) * 2008-06-13 2009-12-17 Sotzing Gregory A Nucleic Acid Materials for Nonradiative Energy Transfer and Methods of Production and Use
JP5376287B2 (ja) * 2008-08-06 2013-12-25 セイコーエプソン株式会社 回路基板、電気光学装置、電子機器
CN101853808B (zh) * 2008-08-11 2014-01-29 台湾积体电路制造股份有限公司 形成电路结构的方法
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101492071B1 (ko) * 2008-09-19 2015-02-10 삼성전자 주식회사 나노 임프린트를 이용한 패턴 성형방법과 패턴 성형을 위한몰드 제작방법
TW202115917A (zh) 2008-11-07 2021-04-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN101762922B (zh) * 2008-12-24 2012-05-30 京东方科技集团股份有限公司 触摸式电子纸及其制造方法
TWI415283B (zh) * 2009-02-18 2013-11-11 Au Optronics Corp Ｘ射線感測器及其製作方法
WO2010102103A1 (en) * 2009-03-04 2010-09-10 Quantum Confined, Ltd. Production and use of indium/indium oxide nanostructures
US20100288343A1 (en) * 2009-05-18 2010-11-18 University Of Connecticut Nucleic acid-based photovoltaic cell
US8456586B2 (en) 2009-06-11 2013-06-04 Apple Inc. Portable computer display structures
TWI396025B (zh) * 2009-06-30 2013-05-11 Au Optronics Corp 主動元件陣列基板
US8408780B2 (en) * 2009-11-03 2013-04-02 Apple Inc. Portable computer housing with integral display
US8743309B2 (en) 2009-11-10 2014-06-03 Apple Inc. Methods for fabricating display structures
KR101777624B1 (ko) 2009-12-25 2017-09-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW201137964A (en) * 2010-04-30 2011-11-01 Domintech Co Ltd Semiconductor chip sawing method
US9104082B2 (en) 2011-06-29 2015-08-11 Hewlett-Packard Development Company, L.P. Electronic paper with porous standoff layer
US20110298760A1 (en) 2010-06-02 2011-12-08 Omer Gila Systems and methods for writing on and using electronic paper
CN102473737B (zh) * 2010-06-22 2014-07-23 松下电器产业株式会社 发光显示装置及其制造方法
CN102388673B (zh) * 2010-06-30 2015-09-30 株式会社日本有机雷特显示器 有机el显示面板及其制造方法
US9143668B2 (en) 2010-10-29 2015-09-22 Apple Inc. Camera lens structures and display structures for electronic devices
US8467177B2 (en) 2010-10-29 2013-06-18 Apple Inc. Displays with polarizer windows and opaque masking layers for electronic devices
KR20120082542A (ko) * 2011-01-14 2012-07-24 엘지전자 주식회사 박막 태양전지 및 그 제조 방법
US8557643B2 (en) 2011-10-03 2013-10-15 International Business Machines Corporation Transistor device with reduced gate resistance
TW201327897A (zh) * 2011-10-28 2013-07-01 Applied Materials Inc 光伏單元的背點接觸製程
US9063375B2 (en) 2012-02-09 2015-06-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel, LCD device, and method for manufacturing panel
CN102540538A (zh) * 2012-02-09 2012-07-04 深圳市华星光电技术有限公司 一种液晶面板、液晶显示装置和面板制备方法
TWI578842B (zh) 2012-03-19 2017-04-11 群康科技(深圳)有限公司 顯示裝置及其製造方法
JP5709810B2 (ja) * 2012-10-02 2015-04-30 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
CN104062814B (zh) 2013-03-19 2016-08-10 北京京东方光电科技有限公司 一种像素电极层、阵列基板、显示面板和显示装置
CN105934706A (zh) 2014-01-31 2016-09-07 惠普发展公司，有限责任合伙企业 显示设备
US9638950B2 (en) 2014-05-15 2017-05-02 Apple Inc. Display with opaque border resistant to electrostatic discharge
CN106794816B (zh) * 2014-09-23 2020-01-17 庞巴迪动力产品公司 用于车辆的乘客座椅
CN104754263A (zh) * 2014-11-26 2015-07-01 李正浩 新型智能数码屏幕
WO2016093122A1 (ja) * 2014-12-09 2016-06-16 シャープ株式会社 表示パネル用基板の製造方法
CN104658974A (zh) * 2015-03-12 2015-05-27 京东方科技集团股份有限公司 一种薄膜层图案、薄膜晶体管及阵列基板的制备方法
JP6637846B2 (ja) * 2016-06-23 2020-01-29 東京エレクトロン株式会社 フィルタを設計する方法
JP6716384B2 (ja) * 2016-07-29 2020-07-01 株式会社ジャパンディスプレイ 表示装置
CN110071067A (zh) * 2018-01-23 2019-07-30 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113196115A (zh) 2018-12-14 2021-07-30 3M创新有限公司 具有前侧光控膜的液晶显示器
CN110330330A (zh) * 2019-07-12 2019-10-15 无锡工艺职业技术学院 一种具有高磁导率的微波介电陶瓷材料及其制备方法
CN110780962B (zh) * 2019-10-15 2022-02-01 四川长虹电器股份有限公司 X窗口管理器中应用窗口标题栏和窗口控件显示的方法
US11503143B2 (en) 2019-12-03 2022-11-15 Apple Inc. Handheld electronic device
US11637919B2 (en) 2019-12-03 2023-04-25 Apple Inc. Handheld electronic device
CN111117494A (zh) * 2019-12-23 2020-05-08 肇庆乐华陶瓷洁具有限公司 一种仿古砖抛光液及其制备方法、应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536937A (zh) * 2002-12-06 2004-10-13 ������������ʽ���� 电场发光显示装置及其制造方法
CN1649096A (zh) * 2004-01-29 2005-08-03 株式会社半导体能源研究所 接触空穴、半导体器件、液晶显示器及el显示器的制法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
JPH08250743A (ja) 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6396078B1 (en) 1995-06-20 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a tapered hole formed using multiple layers with different etching rates
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
JPH10112499A (ja) 1996-08-12 1998-04-28 Sony Corp 金属プラグおよび／または金属配線の形成方法
US7202497B2 (en) 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3236266B2 (ja) 1998-10-27 2001-12-10 鹿児島日本電気株式会社 パターン形成方法
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
CA2375365A1 (en) 1999-05-27 2001-02-15 Patterning Technologies Limited Method of forming a masking pattern on a surface
EP1243034A1 (en) 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
US6677243B2 (en) 2000-06-02 2004-01-13 Canon Kabushiki Kaisha Method of manufacturing optical element
US6440842B1 (en) * 2001-02-02 2002-08-27 Macronix International Co. Ltd. Method of forming a dual damascene structure by patterning a sacrificial layer to define the plug portions of the structure
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2004304162A (ja) * 2003-03-17 2004-10-28 Seiko Epson Corp コンタクトホール形成方法、薄膜半導体装置の製造方法、電子デバイスの製造方法、電子デバイス
JP2005101557A (ja) * 2003-08-28 2005-04-14 Seiko Epson Corp 半導体装置の製造方法、電子デバイスの製造方法、電子デバイス、及び表示装置
JP4823478B2 (ja) 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US6849549B1 (en) * 2003-12-04 2005-02-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming dummy structures for improved CMP and reduced capacitance
US8053171B2 (en) 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
JP4407311B2 (ja) * 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
TWI366218B (en) 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4258648B2 (ja) * 2004-08-31 2009-04-30 セイコーエプソン株式会社 多層配線基板の製造方法、電気光学装置の製造方法、および電子機器の製造方法
JP4879541B2 (ja) 2004-09-29 2012-02-22 株式会社半導体エネルギー研究所 表示装置の作製方法
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US7160794B1 (en) * 2005-08-26 2007-01-09 Macronix International Co., Ltd. Method of fabricating non-volatile memory
KR20090024244A (ko) 2006-06-09 2009-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작 방법
CN101455121B (zh) 2006-06-14 2012-06-27 株式会社半导体能源研究所 制造半导体器件的方法
TWI427702B (zh) * 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536937A (zh) * 2002-12-06 2004-10-13 ������������ʽ���� 电场发光显示装置及其制造方法
CN1649096A (zh) * 2004-01-29 2005-08-03 株式会社半导体能源研究所 接触空穴、半导体器件、液晶显示器及el显示器的制法

Also Published As

Publication number Publication date
US7736936B2 (en) 2010-06-15
US20080057604A1 (en) 2008-03-06
KR20080020539A (ko) 2008-03-05
CN102709242A (zh) 2012-10-03
CN101136359A (zh) 2008-03-05
CN102709242B (zh) 2014-12-10
US8409905B2 (en) 2013-04-02
US20120028391A1 (en) 2012-02-02
US8053269B2 (en) 2011-11-08
US20100248405A1 (en) 2010-09-30
KR101407371B1 (ko) 2014-06-13

Similar Documents

Publication Publication Date Title
CN101136359B (zh) 显示装置的制造方法
CN101162703B (zh) 显示装置的制造方法以及蚀刻设备
CN101114612B (zh) 显示器件的制造方法
CN101114611B (zh) 显示器件的制造方法
CN102214699B (zh) 显示装置的制造方法
CN101170058B (zh) 半导体器件的制造方法
KR101346246B1 (ko) 표시장치 제작방법
CN101174675B (zh) 半导体装置的制造方法以及半导体装置
KR101411960B1 (ko) 표시장치의 제조방법
JP5227563B2 (ja) 半導体装置の作製方法
KR20080018832A (ko) 반도체 장치의 제작방법
JP2008033284A (ja) 表示装置の作製方法
JP4954836B2 (ja) 半導体装置の作製方法
JP5230145B2 (ja) 表示装置の作製方法
JP5371143B2 (ja) 半導体装置の作製方法
JP5041903B2 (ja) 表示装置の作製方法
JP5127338B2 (ja) 表示装置の作製方法
JP2008034832A (ja) 表示装置の作製方法
JP2008052268A (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20210828