CN101116185A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101116185A
CN101116185A CN200580047720.2A CN200580047720A CN101116185A CN 101116185 A CN101116185 A CN 101116185A CN 200580047720 A CN200580047720 A CN 200580047720A CN 101116185 A CN101116185 A CN 101116185A
Authority
CN
China
Prior art keywords
film
semiconductor device
oxide
manufacture method
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200580047720.2A
Other languages
English (en)
Other versions
CN101116185B (zh
Inventor
菊池秀明
永井孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101116185A publication Critical patent/CN101116185A/zh
Application granted granted Critical
Publication of CN101116185B publication Critical patent/CN101116185B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在半导体基板的上方形成具有铁电膜(10a)的铁电电容器之后，形成直接连接在铁电电容器的电极(9a、11a)上的布线(17)。然后，形成覆盖布线(17)的氧化硅膜(18)。但是，作为氧化硅膜(18)而形成如下膜，该膜在成膜时对铁电电容器的损伤程度低于或等于氧化铝膜在成膜时对铁电电容器的损伤程度，而且该膜的易加工程度高于氧化铝膜的易加工程度。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种适合用于具有铁电电容器的非易失性存储器的半导体装置及其制造方法。
背景技术
近年来，采用铁电膜作为电容器的介质膜倍受关注，这样的电容器被称为铁电电容器，具备铁电电容器的铁电存储器(FeRAM：铁电随机存取存储器)是非易失性存储器。而且，铁电存储器有可以高速动作、耗电少、写入/读出的耐久性优越等优点，预计今后会有更大的发展。
但是，铁电电容器具有来自外部的氢气和水分易使其特性劣化的性质。例如，在使由Pt膜构成的下部电极、由PbZr1-xTixO3膜(PZT膜)构成的铁电膜、由Pt膜构成的上部电极顺次层叠而构成的铁电电容器中，如果在氢分压40Pa(0.3Torr)程度的环境下将基板加热至200℃左右的温度，几乎会丧失掉PZT膜的铁电体特性，这是众所周知的；如果在铁电电容器吸附了水分的状态下或在铁电电容器附近存在水分的状态下，进行热处理，铁电电容器的铁电膜的铁电性质会显著劣化，这也是众所周知的。
为了保持这样的铁电电容器的性质，在铁电存储器的制造工序中，尽可能地选择产生水分产生少且低温的工序，来作为形成铁电膜后的工艺。还有，在形成层间绝缘膜的过程中，例如通过采用氢的产生量较少的原料气体的CVD(化学气相淀积)法等选择成膜工艺。而且，作为防止因氢气和水分造成的铁电膜的劣化的技术，提出了形成氧化铝膜来覆盖铁电电容器的技术以及在铁电电容器上所形成的层间绝缘膜上形成氧化铝膜的技术等。这是因为氧化铝膜具有防止氢和水分扩散的功能。因此，采用这些技术，就能够防止氢气和水分到达铁电膜上，从而能够防止氢气和水分造成的铁电膜的劣化。
这样的技术例如记载在专利文献1～5中。
还有，形成铁电电容器之后，形成Al布线，再用等离子CVD法形成氧化膜，来作为层间绝缘膜。在形成该氧化膜时，有时产生铁电电容器的劣化。因此，形成层间绝缘膜之前，形成覆盖Al布线的氧化铝膜。
但是，氧化铝膜的蚀刻很困难，为了确保上层的布线与Al布线的导通，必须蚀刻氧化铝膜来形成通孔，但是其加工很困难。因此，由于通孔的孔径小于设计值，或者受到蚀刻的淀积物的影响使要形成为支承插件的钨插件的状态异常，所以有时会产生接触品。其结果，设计界限很窄，难以得到稳定的特性，成品率很低。
专利文献1：JP特开2003-197878号公报
专利文献2：JP特开2001-68639号公报
专利文献3：JP特开2003-174145号公报
专利文献4：JP特开2002-176149号公报
专利文献5：JP特开2003-100994号公报
专利文献6：JP特开昭60-262443号公报
专利文献7：JP特开昭63-117429号公报
专利文献8：JP特开平10-256254号公报
发明内容
本发明的目的在于，提供一种能够防止铁电电容器受到损伤，同时能够得到稳定特性的半导体装置及其制造方法。
为了解决上述的问题，本发明的发明人潜心研究的结果发现，与其说覆盖Al布线的氧化铝膜能发挥防止氢和水分侵入的膜的作用，倒不如说能发挥抑制等离子氧化膜形成时对铁电电容器的等离子损伤的膜的作用。因此，覆盖Al布线的膜不必是防止氢和水分侵入的膜，即便是其他绝缘膜，只要能够抑制等离子损伤，至少能够得到与原来同等的特性。并且，如果利用比氧化铝膜易加工的膜，就能够得到稳定的特性。基于这样的见解，本发明的发明人想到了如下所示的发明的各种实施方式。
在本发明的半导体装置中，设置有：半导体基板；铁电电容器，其形成在所述半导体基板的上方，并具有铁电膜；布线，其直接连接在所述铁电电容器的电极上；以及绝缘膜，其覆盖所述布线。但是，所述绝缘膜在成膜时对所述铁电电容器的损伤程度低于或等于氧化铝膜在成膜时对所述铁电电容器的损伤程度，而且所述绝缘膜的易加工程度高于氧化铝膜的易加工程度的膜。
在本发明的半导体装置的制造方法中，在半导体基板的上方形成具有铁电膜的铁电电容器之后，形成直接连接在所述铁电电容器的电极上的布线。然后形成覆盖所述布线的绝缘膜。但是，作为所述绝缘膜而形成如下膜，该膜在成膜时对所述铁电电容器的损伤程度低于或等于氧化铝膜在成膜时对所述铁电电容器的损伤程度，而且该膜的易加工程度高于氧化铝膜的易加工程度。
附图说明
图1是表示用本发明的实施方式的方法制造的铁电存储器(半导体装置)的存储器单元阵列的结构的电路图。
图2A是表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2B是续图2A而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2C是续图2B而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2D是续图2C而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2E是续图2D而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2F是续图2E而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2G是续图2F而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2H是续图2G而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2I是续图2H而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2J是续图2I而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2K是续图2J而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2L是续图2K而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图2M是续图2L而表示本发明的实施方式的铁电存储器的制造方法的剖视图。
图3是铁电存储器的其他实施方式的剖视图。
具体实施方式
以下参照附图具体说明本发明的实施方式。图1是表示用本发明的实施方式的方法制造的铁电存储器(半导体装置)的存储器单元阵列结构的电路图。
在该存储器单元阵列中，设置有多条沿一个方向延伸的位线103、以及沿着与位线103的延伸方向相垂直的方向延伸的多条字线104和板极线(plateline)105。另外，以与这些位线103、字线104和板极线105所构成的网格相匹配的方式，将本实施方式的铁电存储器的多个存储器单元配置成阵列状。在各存储器单元中设置有铁电电容器(存储部)101和MOS晶体管(开关部)102。
MOS晶体管102的栅极连接在字线104上。此外，MOS晶体管102的一个源极及漏极连接在位线103上，另一个源极及漏极连接在铁电电容器101的一个电极上。并且，铁电电容器101另一个电极连接在板极线105上。此外，沿与字线104和板极线105延伸的方向的同方向上排列的多个MOS晶体管102共享各字线104和板极线105，同样，沿与位线103延伸的方向的同方向上排列的多个MOS晶体管102共享各位线103。有时把字线104和板极线105延伸的方向和位线103延伸的方向分别称为行方向和列方向。但是，位线103、字线104和板极线105的配置并不限定于上述的配置。
在这样构成的铁电存储器的存储器单元阵列中，根据设置在铁电电容器101中的铁电膜的极化状态来存储数据。
然后说明本发明的实施方式，但是，为方便起见，这里对铁电存储器的各存储器单元的截面结构与其制造方法一起进行说明。图2A至图2M是按工序顺序表示本发明的实施方式的铁电存储器(半导体装置)的制造方法的剖视图。
在本发明的实施方式中，首先如图2A所示，用例如硅局部氧化(LOCOS：Local Oxidation of Silicon)法在硅基板的半导体基板1的表面上形成划分元件有源区域的元件分离绝缘膜2。然后，在被元件分离绝缘膜2划分开的元件有源区域内形成晶体管(MOSFET)，该晶体管具有栅极绝缘膜3、栅电极4、硅化物层5、侧壁6以及由低浓度扩散层21和高浓度扩散层22构成的源极及漏极扩散层。该晶体管相当于图1中的MOS晶体管。例如用热氧化来形成厚度约为100nm的SiO2膜，并将该SiO2膜作为栅极绝缘膜3。然后，整个以覆盖MOSFET的方式形成氮氧化硅膜7，进而整个形成氧化硅膜8a。形成氮氧化硅膜7是为了防止形成氧化硅膜8a时的栅极绝缘膜3等的氢脆。例如通过CVD法形成厚度约为700nm的TEOS(tetraethyl orthosilicate：原硅酸四乙酯)膜，并将该TEOS膜作为氧化硅膜8a。
此后，在氮气环境中，进行650℃、30分钟的退火处理，由此来进行氧化硅膜8a的脱气。然后，例如通过溅射法在氧化硅膜8a上形成厚度约为20nm的Al2O3膜8b，并将其作为下部电极粘合层。在Al2O3膜8b上形成下部电极膜9。例如通过溅射法形成厚度约为150nm的Pt膜，从而其作为下部电极膜9。
然后，同样如图2A所示，在下部电极膜9上以非晶状态形成铁电膜10。例如用PLZT((Pb，La)(Zr，Ti)O3)靶，通过RF溅射法形成厚度约为100nm至200nm的PLZT膜，并将其作为铁电膜10。然后，在含有Ar和O2的环境中进行650℃以下的热处理(RTA：Rapid Thermal Annealing：快速热退火)，并且在氧气环境中进行750℃的RTA。其结果，铁电膜10完全结晶化，同时，使构成下部电极膜9的Pt膜致密，而抑制了下部电极膜9和铁电膜10的界面附近的Pt和O的相互扩散。
此后，同样如图2A所示，在铁电膜10上形成上部电极膜11。在上部电极膜11形成时，例如通过溅射法形成厚度约为200nm至300nm的氧化铱膜。
接着，如图2B所示，对上部电极膜11进行图案成形，由此形成上部电极11a。然后，在含有用来复原因图案成形而产生的损伤等的氧气的环境下进行热处理。接下来，同样如图2B所示，通过对铁电膜10进行图案成形，由此形成电容绝缘膜10a。然后，进行用来防止而后形成的Al2O3膜剥落的氧退火。
然后，如图2C所示，通过溅射法整个形成Al2O3膜，并将其作为保护膜。接着，为了缓解溅射引起的损伤，进行氧退火，通过保护膜(Al2O3膜12)能够防止来自外部的氢侵入铁电电容器。
此后，如图2D所示，对Al2O3膜12和下部电极膜9进行图案成形，从而形成下部电极9a。接下来，进行用来防止此后形成的Al2O3膜剥落的氧退火。具有下部电极9a、电容绝缘膜10a和上部电极11a的铁电电容器相当于图1中的铁电电容器101。
接着，如图2E所示，通过溅射法整体形成Al2O3膜13，并将其作为保护膜。然后，为了减轻电容器漏电，进行氧退火。
然后，如图2F所示，通过高密度等离子法整个形成层间绝缘膜14。层间绝缘膜14的厚度例如为1.5μm左右。
接着，如图2G所示，通过CMP(化学机械研磨)法进行层间绝缘膜14的平坦化。然后，用N2O气进行等离子处理。其结果，使层间绝缘膜14的表层部稍微氮化，从而水分就难以侵入其内部。此外，只要该等离子处理使用含有N或O的至少一方的气体就是有效的。然后，在层间绝缘膜14、Al2O3膜13、氧化硅膜8b、氧化硅膜8a和氮氧化硅膜7上形成孔，该孔到达晶体管的高浓度扩散层22上的硅化物层5。此后，通过溅射法使Ti膜和TiN膜连续形成在孔内，由此来形成阻挡金属膜(未图示)。接着，再通过CVD(化学气相沉积)法将W膜埋入孔中，通过CMP法进行W膜的平坦化，从而形成W插件15。
然后，如图2H所示，例如通过等离子增速CVD法形成SiON膜16，并将该SiON膜作为W插件15的防氧化膜。
接着，如图2I所示，在SiON膜16、层间绝缘膜14、Al2O3膜13和Al2O3膜12上形成到达上部电极11a的接触孔40t和到达下部电极9a的接触孔40b。此后，为了复原损伤，进行氧退火。
然后，如图2J所示，利用蚀刻将SiON膜16从整个面上除去，从而露出W插件15的表面。接着，如图2K所示，以上部电极11a的部分表面、下部电极9a的部分表面和W插件15的表面露出的状态，形成Al膜，对该Al膜进行图案成形由此形成Al布线17。此时，例如，用Al布线17的一部分将W插件15和上部电极11a相互连接起来。
接着，如图2L所示，利用溅射法形成覆盖Al布线17的氧化硅膜18。作为此时的条件，例如将RF功率设定为2kW、将频率设定为13.56MHz、将氩气和氧气的流量分别设定为18sccm和2sccm、将腔室内压力设定为1Pa。其结果，氧化硅膜18就以约30nm/分的速度生长。氧化硅膜18的厚度例如为20nm至100nm左右。如果在这样的条件下形成氧化硅膜18，则在已经形成的铁电电容器上不会伴随等离子处理产生损伤。此外，若氧化硅膜18的厚度不到20nm，则无法充分抑制之后的等离子处理对铁电电容器的损伤。但是，如果氧化硅膜18的厚度为100nm，这种效果就足够，若超过该值，就接近于饱和状态。
接下来，同样如图2L所示，整个形成高密度等离子氧化膜19，并使其表面平坦。然后，在高密度等离子氧化膜19上形成Al2O3膜20，将其作为防止氢和水分侵入的保护膜。进而，在Al2O3膜20上形成高密度等离子氧化膜23。
本实施方式中，在形成高密度等离子氧化膜19之前，并未形成氧化铝膜，但是，取而代之的是用溅射法形成氧化硅膜18。该氧化硅膜18与以往形成的氧化铝膜一样，也能够抑制高密度等离子氧化膜19形成时可能产生的铁电电容器的等离子损伤。
如图2M所示，在形成高密度等离子氧化膜23之后，在高密度等离子氧化膜23、Al2O3膜20、高密度等离子氧化膜19和氧化硅膜18中形成到达Al布线17的通孔，并在其内部埋入W插件24。
本实施方式中，由于形成氧化硅膜18来作为抑制等离子损伤的膜，而且氧化硅膜18的加工也比氧化铝膜容易，所以能够容易形成所希望的形状的通孔。因此，能够避免现有技术那样的伴随通孔窄小化以及蚀刻淀积物而发生的问题等。
而且，同样如图2M所示，形成W插件24之后，形成布线25、高密度等离子膜26、Al2O3膜27、高密度等离子膜28、W插件29、Al布线30、TEOS氧化膜32、焊盘氧化硅膜33和焊盘开口部34。用从焊盘开口部34露出来的Al布线30的一部分作为焊盘。
这样就完成了具有铁电电容器的铁电存储器。
这样一来，按照本实施方式，由于形成有抑制等离子损伤的氧化硅膜18，所以即使此后形成的高密度等离子氧化膜19在形成时，等离子损伤也不会影响到铁电电容器。还有，因为氧化硅膜18比氧化铝膜易加工，所以能够容易形成符合设计的接触孔。此外，关于抑制来自外部的氢和水分的侵入，用溅射法形成的氧化硅膜18不是比较致密的，其吸湿性高，所以能够抑制水分的透过。还有，在氧化硅膜18的上方和下方形成有多层Al2O3膜。因此，不会出现特别的问题。
此外，只要覆盖Al布线17的绝缘膜在其形成时对铁电电容器的损伤的程度低于或等于氧化铝膜形成时对铁电电容器的损伤程度，就不限定于上述的氧化硅膜18。例如，也可以在减压或常压下形成厚度为20nm以上的CVD氧化膜。与氧化铝膜相比，CVD氧化膜具有生长速度快，能提高产量这样的优点。但是，在利用减压CVD法形成的情况下，最好将环境温度设为600℃。这是因为，如果将环境温度设为高于600℃的温度，则Al布线17可能会熔化，或者铁电电容器的特性可能会劣化。在利用常压CVD法形成的情况下，将环境温度设为300℃至600℃，特别是优选300℃至500℃。这是因为，如果从该温度范围偏离，则铁电电容器的特性会劣化，或者难以得到足够的成膜速度。即，由于铝的熔点是约660℃，因此如果环境温度是300℃～600℃，则就能够形成CVD氧化膜。特别是，环境温度最好是450℃。
也可以使用TEOS作为原料，使用臭氧作为氧化剂，从而形成厚度20nm以上的臭氧TEOS氧化膜。由于臭氧TEOS氧化膜也不是比较致密的，其吸湿性高，所以能够抑制水分的透过。此外，在形成臭氧TEOS氧化膜的情况下，优选将环境温度设为400℃至600℃。如上所述，如果把环境温度设为高于600℃的温度，则Al布线17可能会熔出，或者铁电电容器的特性可能会劣化。也可以用双频无偏压等离子CVD法(dual-frequency unbiased plasma CVDmethod)，在基板上不施加偏压来形成等离子CVD氧化膜。作为这种情况下的条件，例如将源(source)RF功率设定为3kW、将SiH4气体、氧气和氩气的流量分别设定为70sccm、525sccm和420sccm、将温度设定为300℃。其结果，等离子CVD氧化膜以约530nm/分的速度生长。将等离子CVD氧化膜的厚度设为例如20nm以上。用这样的方法形成的氧化膜也可以抑制水分的透过。由于在基板上不施加偏压，所以也能抑制等离子损伤。
也可以形成厚度20nm以上的SOG(Spin On Glass：旋涂玻璃)膜等涂敷型氧化膜。这种情况下，例如用旋涂涂敷SOG的原料后，进行退火处理即可。作为SOG的原料，例如可列举聚硅氮烷、低吸水率SOG用的倍半氧硅氢化物(hydrogen silsesquioxane)、含氟倍半氧硅氢化物和硅类多孔材料等。由于涂敷型氧化膜的吸湿性也高，所以能够抑制水分的透过。
也可以形成聚酰亚胺膜。这种情况下，例如通过旋涂涂敷1200nm厚的聚酰亚胺膜材料之后，热处理使其固化，然后，通过灰化处理进行蚀刻。在进行热处理时，例如将温度设定为310℃、将氮气流量设定为100slm、将处理时间设定为40分钟。还有，在进行回蚀(etch back)时，例如除掉500nm的厚度，而留下700nm左右。聚酰亚胺膜也可以抑制水分的透过。
也可以用氧原子团或氧等离子体等使Al布线17的表面氧化，从而形成氧化膜。这种情况下，例如将源微波频率设定为2.45GHz、将输出功率设定为1400W、将腔室内压力设定为133.3Pa(1Torr)、将氧气和氮气的流量分别设定为1350sccm和150sccm、将温度设定为200℃、将处理时间设定为70秒钟。如果用例如采用下游灰化机(down flow asher)等以氧原子团进行处理，则该处理时也不产生等离子损伤。还有，如果用双频型等离子装置等控制施加在基板上的偏置电压，并利用氧等离子进行处理的话，该处理时也不产生等离子损伤。而且，这些处理的结果，Al布线17的表面的组分接近于氧化铝的组分，从而能够抑制水分的透过。此外，即使利用这这种方法来氧化Al布线17的表面，与堆积氧化铝膜的情况相比较，在后续工序中，也易于形成通孔。
也可以形成含有杂质的氧化膜。作为这样的氧化膜，例如有PSG(Phospho-Silicate Glass：磷硅玻璃)膜、BPSG(Boro-Phospho-SilicateGlass：硼磷硅玻璃)膜和FSG(Fluoro-Silicate Glass：氟硅酸盐玻璃)膜等。这种情况下，只要用含有磷、硼或氟等杂质的溅射靶进行溅射成膜就行。还有，也可以用含有磷、硼或氟等杂质的源(source)气体通过常压CVD法或减压CVD法形成氧化膜。作为源气体，例如列举有PH3、B2H6、PO(OCH3)3、BO(OCH3)3、SiF4和CF4等。膜中的P浓度最好为0～7重量％左右，并且，膜中的B浓度最好为0～7重量％左右。还有，作为形成FSG膜的条件的例子，将源RF功率设定为3.5kW、将频率设定为400kHz、将SiF4气体、SiH4气体、氧气和氩气的流量分别设定为75sccm、8sccm、175sccm和90sccm、将温度设定为420℃。其结果，氧化膜以470nm/分左右的速度生长，膜中的F浓度达到11原子％左右。还有，其折射率约为1.42。此外，在形成FSG膜时，最好使用双频型等离子装置，从而在对基板不施加偏压的情况下进行成膜。
这样的含有杂质的氧化膜的吸湿性比没有含有杂质的氧化膜的吸湿性高。因此，能抑制水分的透过。
此外，在上述的实施方式中，在高密度等离子氧化膜19和高密度等离子氧化膜23之间形成有Al2O3膜20，但是如图3所示，也可以不形成Al2O3膜20和高密度等离子氧化膜23，而形成厚的高密度等离子氧化膜19。
还有，形成氧化硅膜18之后，最好进行氮气退火等，或是在用氮气等产生的等离子环境内进行热处理。这些处理的结果，通过脱水和表面的氮化等使氧化硅膜18掺杂，能进一步提高吸湿性。
而且，作为铁电膜，也可以使用PZT(PbZr1-xTixO3)膜、在PZT膜中添加了微量的La、Ca、Sr、Si等钙钛矿结构的化合物膜、或者(SrBi2TaxNb1-xO9)膜、Bi4Ti2O12膜等Bi层状类结构的化合物膜。另外，没有特别限定铁电膜的形成方法，可以用溶胶-凝胶法、溅射法、MOCVD法等形成铁电膜。
此外，在专利文献6中记载着为了提高层间绝缘膜的覆盖区域，在布线上施加高频偏压，将溅射氧化膜形成在布线上。但是，如果把这种方法应用于铁电存储器，则随着高频偏压的施加，在溅射氧化膜形成时会对铁电电容器产生极大的损伤。
还有，在专利文献7中记载着为了防止布线和钝化膜中产生裂纹，而形成各种各样的钝化膜。但是，由于形成多种膜，工艺就很繁杂。并且也很难充分抑制等离子损伤。
另外，在专利文献8中记载着为了提高层间绝缘膜的覆盖区域，将把Al布线的角削掉后形成溅射氧化膜。但是，如果把这种方法应用于铁电存储器，在溅射氧化膜形成时会对铁电电容器产生损伤。
如上面的详细描述的那样，按照本发明，能够容易形成到达布线的通孔。因此，解决了随通孔的形成引起的问题，能够稳定地得到所希望的特性，从而提高成品率。

Claims (26)

1.一种半导体装置，其特征在于，具有：
半导体基板；
铁电电容器，其形成在所述半导体基板的上方，并具有铁电膜；
布线，其直接连接在所述铁电电容器的电极上；
绝缘膜，其覆盖所述布线，
所述绝缘膜在成膜时对所述铁电电容器的损伤程度低于或等于氧化铝膜在成膜时对所述铁电电容器的损伤程度，而且所述绝缘膜的易加工程度高于氧化铝膜的易加工程度。
2.根据权利要求1所述的半导体装置，其特征在于，具有形成在所述绝缘膜上的层间绝缘膜。
3.根据权利要求2所述的半导体装置，其特征在于，具有形成在所述层间绝缘膜上的氧化铝膜。
4.根据权利要求1所述的半导体装置，其特征在于，所述绝缘膜的厚度在20nm以上。
5.一种半导体装置的制造方法，其特征在于，包括：
在半导体基板的上方形成具有铁电膜的铁电电容器的工序；
形成直接连接在所述铁电电容器的电极上的布线的工序；
形成覆盖所述布线的绝缘膜的工序，
作为所述绝缘膜而形成如下膜，该膜在成膜时对所述铁电电容器的损伤程度低于或等于氧化铝膜在成膜时对所述铁电电容器的损伤程度，而且该膜的易加工程度高于氧化铝膜的易加工程度。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，包括在所述绝缘膜上形成层间绝缘膜的工序。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，利用等离子化学气相淀积法来形成所述层间绝缘膜。
8.根据权利要求5所述的半导体装置的制造方法，其特征在于，包括在所述层间绝缘膜上形成氧化铝膜的工序。
9.根据权利要求5所述的半导体装置的制造方法，其特征在于，形成溅射氧化膜，并将该溅射氧化膜作为所述绝缘膜。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，所述溅射氧化膜的厚度为20nm至100nm。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于，形成包含有从以下组中所选择的至少一种杂质的膜，并将该膜作为所述溅射氧化膜，其中，上述组由磷和硼组成。
12.根据权利要求5所述的半导体装置的制造方法，其特征在于，利用减压化学气相淀积法，在600℃以下形成氧化膜，并将该氧化膜作为所述绝缘膜。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，形成包含有从以下组中所选择的至少一种杂质的膜，并将该膜作为所述氧化膜，其中，上述组由磷和硼组成。
14.根据权利要求5所述的半导体装置的制造方法，其特征在于，利用常压化学气相淀积法，在300℃至500℃形成氧化膜，并将该氧化膜作为所述绝缘膜。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，形成包含有从以下组中所选择的至少一种杂质的膜，并将该膜作为所述氧化膜，其中，上述组由磷和硼组成。
16.根据权利要求5所述的半导体装置的制造方法，其特征在于，作为原料而使用原硅酸四乙酯，作为氧化剂而使用臭氧，从而形成氧化膜，并将该氧化膜作为所述绝缘膜。
17.根据权利要求15所述的半导体装置的制造方法，其特征在于，形成包含有从以下组中所选择的至少一种杂质的膜，并将该膜作为所述氧化膜，其中，上述组由磷和硼组成。
18.根据权利要求5所述的半导体装置的制造方法，其特征在于，利用双频无偏压等离子化学气相淀积法来形成氧化膜，并将该氧化膜作为所述绝缘膜。
19.根据权利要求18所述的半导体装置的制造方法，其特征在于，形成含氟的膜，并将该膜作为所述氧化膜。
20.根据权利要求5所述的半导体装置的制造方法，其特征在于，形成涂敷型氧化膜，并将该涂敷型氧化膜作为所述氧化膜。
21.根据权利要求5所述的半导体装置的制造方法，其特征在于，形成聚酰亚胺膜，并将该聚酰亚胺膜作为所述氧化膜。
22.根据权利要求5所述的半导体装置的制造方法，其特征在于，形成所述氧化膜的工序包括利用氧原子团对所述布线表面进行氧化的工序。
23.根据权利要求5所述的半导体装置的制造方法，其特征在于，形成所述氧化膜的工序包括利用氧等离子对所述布线表面进行氧化的工序。
24.根据权利要求5所述的半导体装置的制造方法，其特征在于，包括对所述绝缘膜实施氮气退火的工序。
25.根据权利要求5所述的半导体装置的制造方法，其特征在于，包括在等离子体环境中对所述绝缘膜实施热处理的工序。
26.根据权利要求5所述的半导体装置的制造方法，其特征在于，形成包含有铝的金属布线，并将该金属布线作为所述布线。
CN200580047720.2A 2005-03-01 2005-03-01 半导体装置的制造方法 Expired - Fee Related CN101116185B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/003382 WO2006092846A1 (ja) 2005-03-01 2005-03-01 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101116185A true CN101116185A (zh) 2008-01-30
CN101116185B CN101116185B (zh) 2010-04-21

Family

ID=36940892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580047720.2A Expired - Fee Related CN101116185B (zh) 2005-03-01 2005-03-01 半导体装置的制造方法

Country Status (4)

Country Link
US (3) US20080006867A1 (zh)
JP (1) JP4968063B2 (zh)
CN (1) CN101116185B (zh)
WO (1) WO2006092846A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120286A1 (ja) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
WO2016151684A1 (ja) * 2015-03-20 2016-09-29 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
JP2019075470A (ja) * 2017-10-17 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置及び電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60262443A (ja) 1984-06-08 1985-12-25 Nec Corp 多層配線の形成方法
JPS63117429A (ja) 1986-11-05 1988-05-21 Nec Corp 半導体装置
ATE135848T1 (de) * 1990-06-29 1996-04-15 Canon Kk Verfahren zum herstellen einer halbleiteranordnung mit einer ausrichtungsmarke
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
JPH08264719A (ja) * 1995-03-24 1996-10-11 Olympus Optical Co Ltd 誘電体素子
JP3431443B2 (ja) 1997-03-14 2003-07-28 株式会社東芝 半導体装置の製造方法
JP2846310B1 (ja) * 1997-06-24 1999-01-13 松下電子工業株式会社 半導体装置及びその製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP2000004001A (ja) * 1998-06-15 2000-01-07 Toshiba Corp 半導体記憶装置及びその製造方法
US6242299B1 (en) * 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
JP4149095B2 (ja) * 1999-04-26 2008-09-10 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
JP2002280528A (ja) * 1999-05-14 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
KR100329781B1 (ko) * 1999-06-28 2002-03-25 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2001250863A (ja) * 1999-12-27 2001-09-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP3644887B2 (ja) * 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
JP3944487B2 (ja) * 2000-04-11 2007-07-11 松下電器産業株式会社 半導体装置の製造装置
JP4006929B2 (ja) * 2000-07-10 2007-11-14 富士通株式会社 半導体装置の製造方法
JP2002176149A (ja) 2000-09-28 2002-06-21 Sharp Corp 半導体記憶素子およびその製造方法
JP3539491B2 (ja) * 2001-02-26 2004-07-07 シャープ株式会社 半導体装置の製造方法
US6717198B2 (en) * 2001-09-27 2004-04-06 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory
JP2003100994A (ja) 2001-09-27 2003-04-04 Oki Electric Ind Co Ltd 強誘電体メモリおよびその製造方法
JP2003197878A (ja) * 2001-10-15 2003-07-11 Hitachi Ltd メモリ半導体装置およびその製造方法
JP2003209223A (ja) * 2002-01-15 2003-07-25 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
JP2003273325A (ja) * 2002-03-15 2003-09-26 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP4659355B2 (ja) * 2003-12-11 2011-03-30 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2005229001A (ja) * 2004-02-16 2005-08-25 Toshiba Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2006092846A1 (ja) 2008-08-07
US20100248395A1 (en) 2010-09-30
US8895322B2 (en) 2014-11-25
WO2006092846A1 (ja) 2006-09-08
US20120028374A1 (en) 2012-02-02
US20080006867A1 (en) 2008-01-10
JP4968063B2 (ja) 2012-07-04
CN101116185B (zh) 2010-04-21

Similar Documents

Publication Publication Date Title
US6538272B2 (en) Semiconductor storage device and method of producing same
JP4884104B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP4690234B2 (ja) 半導体装置及びその製造方法
JP2005183842A (ja) 半導体装置の製造方法
CN100555606C (zh) 半导体器件及其制造方法
CN101116185B (zh) 半导体装置的制造方法
JP2006278942A (ja) 半導体装置及びその製造方法
JP3166746B2 (ja) キャパシタ及びその製造方法
JP4997939B2 (ja) 半導体装置及びその製造方法
CN101641781A (zh) 半导体装置及其制造方法
US20050255663A1 (en) Semiconductor device and method of manufacturing the same
JP5316406B2 (ja) 半導体装置の製造方法
US6908867B2 (en) Method of manufacturing a FeRAM with annealing process
CN1926686B (zh) 半导体装置及其制造方法
US6958501B2 (en) Contact-making structure for a ferroelectric storage capacitor and method for fabricating the structure
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
US20070212796A1 (en) Method for manufacturing ferroelectric memory device and ferroelectric memory device
KR100944193B1 (ko) 반도체 장치의 제조 방법
KR100321699B1 (ko) 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법
JP5998844B2 (ja) 半導体装置およびその製造方法
JP2002299583A (ja) 半導体集積回路装置およびその製造方法
KR100801202B1 (ko) 반도체 장치의 제조 방법
WO2008004297A1 (fr) Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer
JP2011066145A (ja) 半導体装置および半導体装置の製造方法
JP2008010755A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20210301

CF01 Termination of patent right due to non-payment of annual fee