JP2001250863A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001250863A
JP2001250863A JP2000367886A JP2000367886A JP2001250863A JP 2001250863 A JP2001250863 A JP 2001250863A JP 2000367886 A JP2000367886 A JP 2000367886A JP 2000367886 A JP2000367886 A JP 2000367886A JP 2001250863 A JP2001250863 A JP 2001250863A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
semiconductor device
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000367886A
Other languages
English (en)
Inventor
Naoteru Matsubara
直輝 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000367886A priority Critical patent/JP2001250863A/ja
Priority to US09/747,974 priority patent/US6469391B2/en
Publication of JP2001250863A publication Critical patent/JP2001250863A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】層間絶縁膜に埋め込まれる導電部材の酸化およ
び腐食などを防止するとともに、導電部材の電気特性を
良好に保つことが可能な半導体装置を提供する。 【解決手段】有機ＳＯＧ膜４と、有機ＳＯＧ膜４に埋め
込まれたコンタクトプラグ３ｂと、コンタクトプラグ３
ｂの側面に形成されたサイドウォール絶縁膜２ａとを備
えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、より特定的には、層間絶縁膜を
有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路のさらなる高集積
化を実現するために、配線の微細化および多層化を進め
ることが要求されている。配線を多層化するために、各
配線間には、層間絶縁膜が設けられる。この層間絶縁膜
の表面が平坦でない場合には、層間絶縁膜の上部に形成
された配線に段差が生じる。それによって、配線が断線
するなどの不都合が生じる。
【０００３】このため、層間絶縁膜の表面（すなわち、
デバイスの表面）は、可能な限り平坦化される必要があ
る。このように、デバイスの表面を平坦化する技術は、
平坦化技術と呼ばれ、配線の微細化および多層化に伴っ
て、近年、ますます重要になっている。平坦化技術にお
いて、よく用いられる層間絶縁膜として、有機ＳＯＧ
（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜が知られている。最
近では、特に、層間絶縁膜材料のフロー特性（流動性）
を利用した平坦化技術の開発が盛んに行われている。
【０００４】有機ＳＯＧ膜を形成するには、まず、シリ
コン化合物を有機溶剤に溶解した溶液を基板上に滴下し
て基板を回転させる。これにより、その溶液の被膜は、
配線によって形成される基板上の段差に対して、その凹
部には厚く、凸部には薄く、段差を緩和するように形成
される。その結果、その溶液の被膜の表面は平坦化され
る。
【０００５】図２６および図２７は、従来の半導体装置
の多層配線の形成プロセスを説明するための概略断面図
である。次に、図２６および図２７を参照して、層間絶
縁膜として有機ＳＯＧ膜を用いた場合の、従来の多層配
線の形成方法について説明する。まず、図２６に示すよ
うに、下層配線１０１を形成した後、シリコン酸化膜１
０６ａ、有機ＳＯＧ膜１０４およびシリコン酸化膜１０
６ｂを堆積する。そして、そのシリコン酸化膜１０６ｂ
を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ）法を用いて平坦化する。
【０００６】次に、図２７に示すように、通常のフォト
リソグラフィ技術および異方性エッチング技術を用い
て、シリコン酸化膜１０６ａ、有機ＳＯＧ膜１０４およ
びシリコン酸化膜１０６ｂに、下層配線１０１の上面に
達するコンタクトホール１０７を形成する。そして、こ
のコンタクトホール１０７内およびシリコン酸化膜１０
６ｂ上に、タングステン（Ｗ）、銅（Ｃｕ）またはアル
ミニウム（Ａｌ）などの金属材料を形成した後、ＣＭＰ
法またはエッチバック法によりシリコン酸化膜１０６ｂ
上の金属材料を除去することによって、コンタクトプラ
グ１０３ｂを形成する。このように、層間絶縁膜の一部
に有機ＳＯＧ膜１０４を用いることにより、良好な平坦
性を有する多層配線を形成することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜として有機ＳＯＧ膜１０４を用いた場合、有機ＳＯ
Ｇ膜１０４から放出される水分および水酸基に起因し
て、コンタクトプラグ１０３ｂが酸化および腐食するな
どの不都合が発生する。その結果、コンタクトプラグ１
０３ｂの電気特性が劣化するという問題点があった。
【０００８】また、コンタクトプラグ１０３ｂの形成時
に、有機ＳＯＧ膜１０４の水分などがコンタクトホール
１０７内にガス放出されるため、コンタクトホール１０
７内の圧力が増加する。このため、コンタクトプラグ１
０３ｂのフロー特性が悪化するので、コンタクトプラグ
１０３ｂの埋め込み不良が発生するという不都合があっ
た。その結果、コンタクトプラグ１０３ｂの電気特性が
低下するという問題点があった。
【０００９】この発明の一つの目的は、層間絶縁膜に埋
め込まれるコンタクトプラグ（導電部材）の酸化および
腐食などを防止するとともに、導電部材の電気特性を良
好に保つことが可能な半導体装置を提供することであ
る。
【００１０】この発明のもう一つの目的は、層間絶縁膜
に導電部材を埋め込む際に、コンタクトホール（開口
部）内に水分などのガスが放出されることのない半導体
装置の製造方法を提供することである。
【００１１】
【課題を解決するための手段】請求項１における半導体
装置は、層間絶縁膜と、層間絶縁膜に埋め込まれた導電
部材と、導電部材の側面に形成されたサイドウォール絶
縁膜とを備えている。
【００１２】請求項１では、上記のように、導電部材の
側面にサイドウォール絶縁膜を形成することによって、
層間絶縁膜の水分および水酸基が導電部材に到達するの
がサイドウォール絶縁膜により抑制される。これによ
り、層間絶縁膜から放出される水分および水酸基に起因
して発生する導電部材の酸化および腐食などの不都合を
防止することができる。その結果、コンタクト部の電気
特性を良好に保つことができる。
【００１３】請求項２における半導体装置は、請求項１
の構成において、サイドウォール絶縁膜は、水分および
水酸基を遮断する機能を有する材料を含む。請求項２で
は、このように構成することによって、サイドウォール
絶縁膜によって容易に水分および水酸基を遮断すること
ができる。
【００１４】請求項３における半導体装置は、請求項２
の構成において、サイドウォール絶縁膜は、シリコン酸
化膜およびシリコン窒化膜の少なくともいずれかを含
む。請求項３では、水分および水酸基を遮断する機能を
有するシリコン酸化膜およびシリコン窒化膜の少なくと
もいずれかを用いて、サイドウォール絶縁膜を形成する
ことによって、容易に水分および水酸基を遮断すること
ができる。
【００１５】請求項４における半導体装置は、請求項３
の構成において、シリコン酸化膜は、リンとボロンとが
添加されたシリコン酸化膜を含む。請求項４では、この
ように構成することによって、リンとボロンとが添加さ
れたシリコン酸化膜は、エッチング速度が速いので、サ
イドウォール絶縁膜を形成する際のプロセス時間を短縮
することができる。また、このサイドウォール絶縁膜の
形成時のプロセス時間の短縮によって、導電部材の上面
が削られる量を低減することができる。
【００１６】請求項５における半導体装置は、請求項１
〜４のいずれかの構成において、層間絶縁膜は、ＳＯＧ
膜を含む。請求項５では、このように構成することによ
って、平坦性の良好な層間絶縁膜を形成することができ
る。
【００１７】請求項６における半導体装置は、請求項１
〜５のいずれかの構成において、層間絶縁膜は、炭素を
１質量％以上含有する塗布膜を含む。請求項６では、こ
のように層間絶縁膜が炭素を含むように構成することに
よって、層間絶縁膜の機械的強度を向上することができ
る。また、層間絶縁膜の比誘電率を低くすることができ
る。その結果、層間絶縁膜を挟んで配置される多層配線
層間の寄生容量を低減することができる。
【００１８】請求項７における半導体装置は、請求項１
〜６のいずれかの構成において、層間絶縁膜の表面に
は、不純物が導入されている。請求項７では、このよう
に構成することによって、層間絶縁膜の不純物が導入さ
れた部分の機械的強度がさらに向上するので、層間絶縁
膜の研磨工程で発生する層間絶縁膜の割れによるウェハ
割れを防止することができる。また、層間絶縁膜の不純
物が導入された部分のぬれ性が向上されるので、層間絶
縁膜の研磨工程で発生する層間絶縁膜表面のスクラッチ
（引っかき傷）の発生を防止することができる。
【００１９】請求項８における半導体装置の製造方法
は、第１導電層上に、ダミー層間絶縁膜を形成する工程
と、ダミー層間絶縁膜に開口部を形成する工程と、開口
部内に導電部材を形成する工程と、ダミー層間絶縁膜を
エッチバックする工程と、導電部材を覆うように、層間
絶縁膜を形成する工程と、層間絶縁膜上に、導電部材に
接触するように第２導電層を形成する工程とを備えてい
る。
【００２０】請求項８では、上記のように、層間絶縁膜
を形成する前にダミー層間絶縁膜を用いて導電部材を形
成することによって、層間絶縁膜に開口部を形成するた
めのエッチングを行う工程、および、層間絶縁膜の開口
部内に導電部材を充填して埋め込む工程が不要となる。
その結果、層間絶縁膜をエッチングの困難な材料により
形成した場合、および、層間絶縁膜を導電部材の形成時
に水分などのガス放出が多い材料により形成した場合に
も、コンタクト部の電気特性を良好にすることができ
る。
【００２１】請求項９における半導体装置の製造方法
は、第１導電層上に、ダミー層間絶縁膜を形成する工程
と、ダミー層間絶縁膜に開口部を形成する工程と、開口
部内に導電部材を形成する工程と、ダミー層間絶縁膜を
エッチバックする工程と、導電部材を覆うように、層間
絶縁膜を形成する工程と、層間絶縁膜に、導電部材に達
する配線溝を形成する工程と、配線溝に、導電部材に接
触するように第２導電層を埋め込む工程とを備えてい
る。
【００２２】請求項９では、上記のように、層間絶縁膜
を形成する前にダミー層間絶縁膜を用いて導電部材を形
成することによって、層間絶縁膜に開口部を形成するた
めのエッチングを行う工程、および、層間絶縁膜の開口
部内に導電部材を充填して埋め込む工程が不要となる。
その結果、層間絶縁膜をエッチングの困難な材料により
形成した場合、および、層間絶縁膜を導電部材の形成時
に水分などのガス放出が多い材料により形成した場合に
も、コンタクト部の電気特性を良好にすることができ
る。
【００２３】請求項１０における半導体装置の製造方法
では、請求項８または９の構成において、ダミー層間絶
縁膜は、リンとボロンとが添加されたシリコン酸化膜を
含む。請求項１０では、このように構成することによっ
て、リンとボロンとが添加されたシリコン酸化膜は、エ
ッチング速度が速いので、サイドウォール絶縁膜を形成
する際のプロセス時間を短縮することができる。また、
このサイドウォール絶縁膜の形成時のプロセス時間の短
縮によって、導電部材の上面が削られる量を低減するこ
とができる。
【００２４】請求項１１における半導体装置の製造方法
では、請求項８〜１０のいずれかの構成において、ダミ
ー層間絶縁膜は、水分および水酸基を遮断する機能を有
する材料を含む。請求項１１では、このように構成する
ことによって、ダミー層間絶縁膜がエッチバックされる
ことにより形成されるサイドウォール絶縁膜が容易に水
分および水酸基を遮断することができる。
【００２５】請求項１２における半導体装置の製造方法
では、請求項１１の構成において、ダミー層間絶縁膜
は、シリコン酸化膜およびシリコン窒化膜の少なくとも
いずれかを含む。請求項１２では、水分および水酸基を
遮断する機能を有するシリコン酸化膜およびシリコン窒
化膜の少なくともいずれかを用いて、ダミー層間絶縁膜
を形成することによって、ダミー層間絶縁膜がエッチバ
ックされることにより形成されるサイドウォール絶縁膜
に、容易に水分および水酸基を遮断する機能を持たせる
ことができる。
【００２６】請求項１３における半導体装置の製造方法
では、請求項８〜１２のいずれかの構成において、ダミ
ー層間絶縁膜をエッチバックする工程は、ダミー層間絶
縁膜をエッチバックすることによって、導電部材の側面
にサイドウォール絶縁膜を形成する工程を含む。請求項
１３では、このように構成することによって、サイドウ
ォール絶縁膜によって層間絶縁膜の水分および水酸基が
導電部材に到達するのを抑制することができる。これに
より、層間絶縁膜から放出される水分および水酸基に起
因して発生する導電部材の酸化および腐食などの不都合
を防止することができる。その結果、コンタクト部の電
気特性を良好に保つことができる。
【００２７】請求項１４における半導体装置の製造方法
では、請求項８〜１３のいずれかの構成において、層間
絶縁膜を形成する工程は、回転塗布法を用いて層間絶縁
膜を形成する工程を含む。請求項１４では、このように
構成することによって、ボイド（空洞）を発生させるこ
となく、導電部材を完全に埋め込むことができる。
【００２８】請求項１５における半導体装置の製造方法
では、請求項８〜１４のいずれかの構成において、層間
絶縁膜に不純物をイオン注入する工程をさらに備える。
請求項１５では、このように構成することによって、層
間絶縁膜の不純物が導入された部分の機械的強度がさら
に向上するので、層間絶縁膜の研磨工程で発生する層間
絶縁膜の割れによるウェハ割れを防止することができ
る。また、層間絶縁膜の不純物が導入された部分のぬれ
性が向上されるので、層間絶縁膜の研磨工程で発生する
層間絶縁膜表面のスクラッチ（引っかき傷）の発生を防
止することができる。
【００２９】請求項１６における半導体装置の製造方法
では、請求項９の構成において、第２導電層を配線溝に
埋め込む工程は、第２導電層を配線溝に埋め込むように
堆積した後、余分な堆積部分を研磨により除去する工程
を含む。請求項１６では、このように構成することによ
って、第２導電層をエッチングしない製造方法であるの
で、第２導電層としてエッチングの困難な材料を用いる
ことができる。
【００３０】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
【００３１】（第１実施形態）図１は、本発明の第１実
施形態による半導体装置を示した概略断面図である。図
１を参照して、まず、第１実施形態による半導体装置の
構造について説明する。第１実施形態による半導体装置
では、隣接する下層配線１間には、絶縁膜２ｂが形成さ
れている。また、下層配線１上および絶縁膜２ｂ上に
は、有機ＳＯＧ膜４が形成されている。この有機ＳＯＧ
膜４の表面には、イオン注入により改質された改質ＳＯ
Ｇ膜４ａが形成されている。改質ＳＯＧ膜４ａ上には、
上層配線５が形成されている。下層配線１と上層配線５
とは、有機ＳＯＧ膜４および改質ＳＯＧ膜４ａに埋め込
まれたコンタクトプラグ（ビアプラグ）３ｂによって接
続されている。
【００３２】ここで、第１実施形態では、下層配線１と
上層配線５とを接続するコンタクトプラグ３ｂの側面
に、サイドウォール絶縁膜２ａが形成されている。この
サイドウォール絶縁膜２ａは、水分および水酸基を遮断
する機能を有する材料からなる。第１実施形態では、サ
イドウォール絶縁膜２ａは、プラズマＣＶＤ法により形
成されたシリコン酸化膜からなる。
【００３３】なお、下層配線１は、本発明の「第１導電
層」に相当し、上層配線５は、本発明の「第２導電層」
に相当する。また、コンタクトプラグ３ｂは、本発明の
「導電部材」に相当する。また、有機ＳＯＧ膜４および
改質ＳＯＧ膜４ａは、本発明の「層間絶縁膜」に相当す
る。
【００３４】第１実施形態では、上記のように、コンタ
クトプラグ３ｂの側面に、水分および水酸基を遮断する
機能を有するサイドウォール絶縁膜２ａを形成すること
によって、有機ＳＯＧ膜４の水分および水酸基がコンタ
クトプラグ３ｂに侵入するのを防止することができる。
その結果、コンタクトプラグ３ｂの電気特性を良好に保
つことができる。
【００３５】図２〜図１２は、本発明の第１実施形態に
よる半導体装置の多層配線形成プロセスを示した概略断
面図である。次に、図１〜図１２を参照して、第１実施
形態による半導体装置の多層配線形成プロセスについて
説明する。
【００３６】工程１（図２参照）：下層配線１を覆うよ
うに、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ダミー層間絶縁
膜２を形成する。この第１実施形態では、ダミー層間絶
縁膜２として、ノンドープのシリコン酸化膜であるＮＳ
Ｇ（Ｎｏｎ−ｄｏｐｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）膜を用いる。なお、このＮＳＧ膜の成膜条件は、ガ
ス：ＴＥＯＳ（Ｔｅｔｒａ ｅｔｈｏｘｙ ｓｉｌａｎ
ｅ）および酸素（Ｏ2）、ガス流量：ＴＥＯＳ；５００
ｓｃｃｍ，Ｏ2；７００ｓｃｃｍ、温度：３６０℃、圧
力：６７０Ｐａ、および、ＲＦ出力（１３．５６ＭＨ
ｚ）：８０Ｗ，ＲＦ出力（４５０ｋＨｚ）：８５Ｗであ
る。次に、形成したダミー層間絶縁膜２を、ＣＭＰ法を
用いて平坦化する。
【００３７】工程２（図３参照）：通常のフォトリソグ
ラフィ技術および異方性エッチング技術を用いて、ダミ
ー層間絶縁膜２に、コンタクトホール３ａを形成する。
なお、コンタクトホール３ａは、本発明の「開口部」に
相当する。
【００３８】工程３（図４参照）：コンタクトホール３
ａ内およびダミー層間絶縁膜２上に、スパッタ法により
チタン（Ｔｉ）、ＣＶＤ法により窒化チタン（Ｔｉ
Ｎ）、および、ブランケットタングステンＣＶＤ法によ
りタングステン（Ｗ）を順次形成する。そして、ＣＭＰ
法を用いて、ダミー層間絶縁膜２上の余分な堆積部分
を、ダミー層間絶縁膜２が露出するまで研磨する。これ
により、コンタクトホール３ａ内に、コンタクトプラグ
３ｂが形成される。
【００３９】工程４（図５〜図９参照）：ＲＩＥ（Ｒｅ
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法による異方
性エッチング技術を用いて、ダミー層間絶縁膜２をエッ
チング（エッチバック）する。以下、ダミー層間絶縁膜
２のエッチングプロセスを段階的に説明する。
【００４０】ＣＨＦ3、ＣＦ4、Ａｒなどの混合ガスを用
いて、温度：−１０℃、圧力：２６Ｐａ、および、ＲＦ
出力（１３．５６ＭＨｚ）：８００Ｗの条件でエッチン
グを行う。この場合、まず、エッチング開始直後では、
図５に示すように、イオンは、ダミー層間絶縁膜２に対
して垂直に入射するため、エッチングは垂直に進む。
【００４１】また、エッチングを行うと、ダミー層間絶
縁膜２およびコンタクトプラグ３ｂの上面には、図６に
示すように、フロロカーボン（ＣＦ）が堆積する。これ
によって、堆積膜２ｃが形成される。
【００４２】このフロロカーボンの堆積膜２ｃの上から
エッチングが行われると、図７に示すように、コンタク
トプラグ３ｂの上面の堆積膜２ｃは除去される。また、
コンタクトプラグ３ｂの側面に位置する堆積膜２ｃの垂
直方向の膜厚は、コンタクトプラグ３ｂの上面上に位置
する堆積膜２ｃの垂直方向の膜厚よりも大きいので、コ
ンタクトプラグ３ｂの側面に位置する堆積膜２ｃは、イ
オン衝撃によって完全には除去できない。このため、コ
ンタクトプラグ３ｂの側面に位置する堆積膜２ｃおよび
その下のダミー層間絶縁膜２は残留する。図５および図
７に示した異方性エッチングと、図６に示したフロロカ
ーボンの堆積とが同時進行で連続的に繰り返されること
によって、図８に示すように、コンタクトプラグ３ｂの
両側面に、ダミー層間絶縁膜２からなるサイドウォール
絶縁膜２ａと、フロロカーボンの堆積膜２ｃとが形成さ
れる。
【００４３】このフロロカーボンの堆積膜２ｃを、エッ
チングすることにより除去する。それによって、図９に
示すように、コンタクトプラグ３ｂの側面に、サイドウ
ォール絶縁膜２ａのみが残る。
【００４４】エッチングのエンドポイントは、図９に示
すように、下層配線１の上面と同じ高さでストップし、
絶縁膜２ｂを残すようにするのが好ましい。ただし、絶
縁膜２ｂを完全に除去するのを下限とし、下層配線１上
面よりも約０．２μｍ高い位置を上限とした範囲であれ
ば適宜調整可能である。
【００４５】なお、ダミー層間絶縁膜２のエッチングの
際に、コンタクトプラグ３ｂは、ほとんどエッチングさ
れない。
【００４６】工程５（図１０参照）：回転塗布法などを
用いて、炭素を１質量％以上含む低誘電率絶縁膜である
有機ＳＯＧ膜４を、絶縁膜２ｂ、サイドウォール絶縁膜
２ａおよびコンタクトプラグ３ｂを覆うように形成す
る。ここで、低誘電率絶縁膜とは、一般的な熱酸化膜の
比誘電率３．９よりも低い値の比誘電率を示す絶縁膜を
意味する。たとえば、有機ＳＯＧ膜４の比誘電率は２．
８程度である。なお、有機ＳＯＧ膜４は、コンタクトプ
ラグ３ｂを完全に埋め込むとともに、ボイドが発生しな
いように制御する。本実施形態では、回転塗布法を用い
るので、ボイドを発生させることなく、容易に、コンタ
クトプラグ３ｂを完全に埋め込むことができる。
【００４７】工程６（図１１参照）：有機ＳＯＧ膜４に
対して、ボロンイオンを加速エネルギー：４０ｋｅＶ以
上、注入量：１×１０15ａｔｏｍｓ／ｃｍ2以上の条件
で注入する。これにより、有機ＳＯＧ膜４の表面に、有
機成分が含まれず、かつ、水分および水酸基がわずかし
か含まれない改質されたＳＯＧ膜（以下、改質ＳＯＧ膜
という）４ａが形成される。
【００４８】このように、改質ＳＯＧ膜４ａを形成する
ことによって、有機ＳＯＧ膜４の機械的強度を向上させ
ることができる。その結果、次工程において、ＣＭＰ法
を用いて有機ＳＯＧ膜４を研磨する際に、有機ＳＯＧ膜
４の割れによるウエハ割れが発生するのを有効に防止す
ることができる。
【００４９】また、改質ＳＯＧ膜４ａを形成することに
よって、有機成分がなくなるため、有機ＳＯＧ膜４と比
べて、改質ＳＯＧ膜４ａのぬれ性が向上する。その結
果、次工程において、ＣＭＰ法を用いて有機ＳＯＧ膜４
を研磨する際に、有機ＳＯＧ膜４の表面のスクラッチ
（引っかき傷）が発生するのを有効に防止することがで
きる。
【００５０】工程７（図１２参照）：ＣＭＰ法を用い
て、改質ＳＯＧ膜４ａの上面をコンタクトプラグ３ｂが
露出するまで研磨する。
【００５１】工程８（図１参照）：改質ＳＯＧ膜４ａ上
に、金属膜を形成した後、フォトリソグラフィ技術およ
び異方性エッチング技術を用いて、その金属膜を加工す
ることによって、図１に示したような上層配線５を形成
する。このようにして、第１実施形態の半導体装置が形
成される。
【００５２】第１実施形態の製造プロセスでは、上記し
たように、層間絶縁膜としての有機ＳＯＧ膜４を形成す
る前に、ダミー層間絶縁膜２を用いてコンタクトプラグ
３ｂを形成することによって、従来の製造プロセスと異
なり、有機ＳＯＧ膜４にコンタクトホールを形成するた
めのエッチングを行う工程、および、有機ＳＯＧ膜４の
コンタクトホールに導電部材を充填して埋め込む工程が
不要となる。その結果、エッチングが困難な材料、およ
び、コンタクトプラグ３ｂの形成時に水分などのガス放
出が多い材料により、層間絶縁膜を形成した場合にも、
コンタクト部の電気特性を良好にすることができる。
【００５３】また、第１実施形態では、上層配線１と下
層配線５との間には、比誘電率の低い有機ＳＯＧ膜４が
形成されているので、上層配線１と下層配線５との間の
寄生容量を低減することができる。
【００５４】（第２実施形態）図１３は、本発明の第２
実施形態による半導体装置を示した概略断面図である。
図１３を参照して、第２実施形態による半導体装置の構
造について説明する。なお、第１実施形態と同様の構成
部材には同じ符号を用い、その詳細な説明を省略する。
【００５５】この第２実施形態による半導体装置では、
絶縁膜（図示せず）に形成された配線溝に下層溝配線２
１が埋め込まれている。また、下層溝配線２１および絶
縁膜上には、有機ＳＯＧ膜４が形成されている。この有
機ＳＯＧ膜４の表面には、第１実施形態と同様、イオン
注入により改質された改質ＳＯＧ膜４ａが形成されてい
る。有機ＳＯＧ膜４および改質ＳＯＧ膜４ａには、配線
溝２５ａが形成されている。この配線溝２５ａに上層溝
配線２５ｂが埋め込まれている。また、下層溝配線２１
と上層溝配線２５ｂとは、有機ＳＯＧ膜４に埋め込まれ
たコンタクトプラグ３ｂによって接続されている。ま
た、下層溝配線２１と上層溝配線２５ｂとを接続するコ
ンタクトプラグ３ｂの側面には、第１実施形態と同様、
サイドウォール絶縁膜２ａが形成されている。なお、下
層溝配線２１は、本発明の「第１導電層」に相当し、上
層溝配線２５ｂは、本発明の「第２導電層」に相当す
る。
【００５６】第２実施形態においては、第１実施形態に
示した技術を溝配線プロセスに適用した例を示してい
る。溝配線プロセスとは、層間絶縁膜の上に配線を形成
するのではなく、層間絶縁膜に溝を形成し、この溝内に
配線を埋め込む技術である。第２実施形態における溝配
線プロセス以外の部分の工程は、第１実施形態と同様で
ある。
【００５７】図１４〜図２０は、第２実施形態による半
導体装置の多層配線形成プロセスを示した概略断面図で
ある。次に、図１３〜図２０を参照して、第２実施形態
による半導体装置の多層配線形成プロセスについて説明
する。
【００５８】工程９（図１４参照）：絶縁膜（図示せ
ず）に配線溝を形成した後、その配線溝に下層の溝配線
２１を形成する。その後、その絶縁膜および配線溝２１
上に、ダミー層間絶縁膜２を形成する。
【００５９】工程１０（図１５参照）：通常のフォトリ
ソグラフィ技術および異方性エッチング技術を用いて、
ダミー層間絶縁膜２に、コンタクトホール３ａを形成す
る。
【００６０】工程１１（図１６参照）：コンタクトホー
ル３ａ内に、コンタクトプラグ３ｂを形成する。このコ
ンタクトプラグ３ｂの形成方法は、第１実施形態の工程
３と同様である。
【００６１】工程１２（図１７参照）：次に、ＲＩＥ法
による異方性エッチング技術を用いて、ダミー層間絶縁
膜２をエッチングすることによって、コンタクトプラグ
３ｂの側面に、サイドウォール絶縁膜２ａを形成する。
このサイドウォール絶縁膜２ａの形成方法は、第１実施
形態の工程４と同様である。
【００６２】エッチングのエンドポイントは、図１７に
示すように、下層配線２１の上面と同じ高さでストップ
し、絶縁膜２ｂを残すのが好ましい。ただし、絶縁膜２
ｂを完全に除去するのを下限とし、下層配線１の上面よ
りも約０．２μｍ高い位置を上限とした範囲であれば適
宜調整可能である。
【００６３】工程１３（図１８参照）：回転塗布法など
を用いて、低誘電率絶縁膜の有機ＳＯＧ膜４を、絶縁膜
２ｂ、サイドウォール絶縁膜２ａおよびコンタクトプラ
グ３ｂを覆うように形成する。
【００６４】工程１４（図１９参照）：有機ＳＯＧ膜４
に対して、イオン注入することで、表面に改質ＳＯＧ膜
４ａを形成する。イオン注入の条件は、工程６と同様で
ある。これにより、第１実施形態と同様、有機ＳＯＧ膜
４の表面に、有機成分が含まれず、かつ、水分および水
酸基がわずかしか含まれない改質ＳＯＧ膜４ａが形成さ
れる。その結果、第１実施形態と同様、次工程におい
て、ＣＭＰ法を用いて有機ＳＯＧ膜４を研磨する際に、
有機ＳＯＧ膜４の割れによるウエハ割れ、および、有機
ＳＯＧ膜４の表面のスクラッチが発生するのを有効に防
止することができる。この後、ＣＭＰ法を用いて、改質
ＳＯＧ膜４ａの表面を平坦化するとともに、コンタクト
プラグ３ｂ上部から上層溝配線の厚みに相当する膜厚を
残すように研磨する。
【００６５】工程１５（図２０参照）：フォトリソグラ
フィ技術および異方性エッチング技術を用いて、改質Ｓ
ＯＧ膜４ａおよび有機ＳＯＧ膜４に配線溝２５ａを形成
する。
【００６６】工程１６（図１３参照）：配線溝２５ａ内
および改質ＳＯＧ膜４ａ上に、電解めっき法を用いて銅
を形成した後、ＣＭＰ法を用いて改質ＳＯＧ膜４ａが露
出するまで研磨する。これにより、図１３に示したよう
な配線溝２５ａ内に銅からなる上層溝配線２５ｂを形成
する。このように、第２実施形態の半導体装置が形成さ
れる。
【００６７】第２実施形態では、上記のように、下層溝
配線２１および上層溝配線２５ｂをＣＭＰ法を用いて形
成することによって、配線をエッチング加工しない方法
であるので、エッチングの困難な銅などの金属材料を用
いることができる。その結果、低抵抗な銅などの金属材
料を用いることにより、配線抵抗を低減することができ
る。
【００６８】（第３実施形態）図２１は、本発明の第３
実施形態による半導体装置を示した概略断面図である。
次に、図２１を参照して、本発明の第３実施形態による
半導体装置の構造について説明する。この第３実施形態
の構造では、第１実施形態に示した構造において、サイ
ドウォール絶縁膜３２ａをボロンとリンとが添加された
シリコン酸化膜であるＢＰＳＧ膜によって形成した例を
示している。また、第３実施形態のプロセスでは、第１
実施形態のプロセスと異なり、ダミー層間絶縁膜３２と
して、ＢＰＳＧ膜を用いている。上記以外の部分の第３
実施形態の構成は、第１実施形態と同様である。以下、
詳細に説明する。
【００６９】第３実施形態による半導体装置では、隣接
する下層配線１間に、ＢＰＳＧ膜からなる絶縁膜３２ｂ
が形成されている。また、下層配線１および絶縁膜３２
ｂ上には、第１実施形態と同様、有機ＳＯＧ膜４が形成
されている。この有機ＳＯＧ膜４の表面には、イオン注
入により改質された改質ＳＯＧ膜４ａが形成されてい
る。改質ＳＯＧ膜４ａ上には、上層配線５が形成されて
いる。また、下層配線１と上層配線５とを接続するコン
タクトプラグ３ｂの側面には、ＢＰＳＧ膜からなるサイ
ドウォール絶縁膜３２ａが形成されている。このＢＰＳ
Ｇ膜からなるサイドウォール絶縁膜３２ａによっても、
有機ＳＯＧ膜４の水分および水酸基がコンタクトプラグ
３ｂに侵入するのを防止することができる。その結果、
コンタクト部の電気特性を良好に保つことができる。
【００７０】図２２〜図２５は、本発明の第３実施形態
による半導体装置の多層配線形成プロセスを示した概略
断面図である。次に、図２２〜図２５を参照して、第３
実施形態による半導体装置の多層配線形成プロセスにつ
いて説明する。
【００７１】工程１７（図２２参照）：下層配線１を覆
うように、プラズマＣＶＤ法を用いて、ＢＰＳＧ（Ｂｏ
ｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜
からなるダミー層間絶縁膜３２を形成する。ＢＰＳＧ膜
とは、ボロン（Ｂ）とリン（Ｐ）の酸化物を添加したシ
リコン酸化膜のことである。なお、このＢＰＳＧ膜の成
膜条件は、ガス：ＴＥＯＳ、酸素、ＴＭＰ（トリメチル
フォスファイト：Ｐ（ＯＣＨ3）3）およびＴＭＢ（ホウ
酸トリメチル：Ｂ（ＯＣＨ3）3）、ガス流量：ＴＥＯ
Ｓ；５００ｓｃｃｍ，Ｏ2；７００ｓｃｃｍ，ＴＭＰ；
３５ｓｃｃｍ，ＴＭＢ；１００ｓｃｃｍ、温度：４３０
℃、圧力：８００Ｐａ、および、ＲＦ出力（１３．５６
ＭＨｚ）：１５５Ｗである。次に、形成したダミー層間
絶縁膜３２を、ＣＭＰ法を用いて平坦化する。
【００７２】工程１８（図２３参照）：通常のフォトリ
ソグラフィ技術および異方性エッチング技術を用いて、
ダミー層間絶縁膜３２に、コンタクトホール３ａを形成
する。
【００７３】工程１９（図２４参照）：コンタクトホー
ル３ａ内およびダミー層間絶縁膜３２上に、スパッタ法
によりチタン（Ｔｉ）、ＣＶＤ法により窒化チタン（Ｔ
ｉＮ）、および、ブランケットタングステンＣＶＤ法に
よりタングステン（Ｗ）を順次形成する。そして、ＣＭ
Ｐ法を用いて、ダミー層間絶縁膜３２上の余分な堆積部
分をダミー層間絶縁膜３２が露出するまで研磨する。こ
れにより、コンタクトホール３ａ内にコンタクトプラグ
３ｂが形成される。
【００７４】工程２０（図２５参照）：ＲＩＥ法による
異方性エッチング技術を用いて、第１実施形態の工程４
と同様、ダミー層間絶縁膜３２をエッチングすることに
よって、コンタクトプラグ３ｂの側面に、ＢＰＳＧ膜か
らなるサイドウォール絶縁膜３２ａが形成されるととも
に、ＢＰＳＧ膜からなる絶縁膜３２ｂが形成される。
【００７５】工程２０以降の工程は、第１実施形態の工
程５〜工程８と同様であるので、その説明を省略する。
【００７６】第３実施形態では、上記のように、ダミー
層間絶縁膜３２以外の部分を第１実施形態と同様の構成
にすることによって、第１実施形態と同様の作用効果を
得ることができる。
【００７７】また、第３実施形態では、第１実施形態と
異なり、ダミー層間絶縁膜３２としてＢＰＳＧ膜を用い
ることによって、サイドウォール絶縁膜３２ａを形成す
る際のダミー層間絶縁膜３２のエッチング速度を、第１
実施形態のＮＳＧ膜を用いた場合のエッチング速度と比
べて、大幅に向上させることができる。このため、サイ
ドウォール絶縁膜３２ａを形成する際のエッチング時間
を短縮することができる。また、このようにエッチング
時間を短縮することができるので、コンタクトプラグ３
ｂの上面のエッチング量を低減することができる。その
結果、コンタクトプラグ３ｂの電気特性を良好に保つこ
とができる。
【００７８】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【００７９】（１）上記実施形態では、ダミー層間絶縁
膜として、プラズマＣＶＤ法によるシリコン酸化膜また
はＢＰＳＧ膜を用いたが、本発明はこれに限らず、高密
度プラズマＣＶＤ法によるシリコン酸化膜、シリコン窒
化膜、または、それらを組み合わせた膜を用いてもよ
い。
【００８０】高密度プラズマＣＶＤ法によるシリコン酸
化膜の成膜条件は、ガス：モノシラン（ＳｉＨ4），酸
素およびアルゴン、ガス流量：モノシラン；８０ｓｃｃ
ｍ，Ｏ2；１２０ｓｃｃｍ，Ａｒ；５０ｓｃｃｍ、温
度：３５０℃、圧力：０．３Ｐａ、および、ＲＦ出力
（１３．５６ＭＨｚ）：１８００Ｗ、ＲＦ出力（４５０
ｋＨｚ）：２８００Ｗである。また、シリコン窒化膜の
成膜条件は、ガス：モノシラン，窒素（Ｎ2），アンモ
ニア（ＮＨ3）、ガス流量：モノシラン；１５０ｓｃｃ
ｍ，窒素；１５００ｓｃｃｍ，アンモニア；５０ｓｃｃ
ｍ、温度：３６０℃、圧力：で６７０Ｐａ、および、Ｒ
Ｆ出力（１３．５６ＭＨｚ）：４２０Ｗである。
【００８１】（２）また、コンタクトプラグ３ｂの構成
材料として、タングステンの代わりに、銅またはアルミ
ニウムを用い、窒化チタン（ＴｉＮ）の代わりに、窒化
タンタル（ＴａＮ）または窒化タングステン（ＷＮ）を
用い、チタンを省略してもよい。
【００８２】（３）また、低誘電率絶縁膜として、有機
ＳＯＧ膜４だけでなく、有機ポリマー系膜（たとえば、
ＰＡＥ（Ｐｏｌｙ Ａｒｙｌｅｎｅ Ｅｔｈｅｒ））、
無機ＳＯＧ膜（例えば、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓ
ｉｌｓｅｓｑｕｉｘａｎｅｓ））またはそれらの多孔質
膜（例えば、シリカゲル）を用いてもよい。
【００８３】（４）また、有機ＳＯＧ膜４のイオン注入
改質工程を省略してもよい。
【００８４】（５）また、第２実施形態の溝配線５ｂの
材料として、銅の代わりに、銀またはアルミニウムを用
いてもよい。
【００８５】（６）また、第３実施形態では、ＢＰＳＧ
膜をプラズマＣＶＤ法を用いて成膜したが、本発明はこ
れに限らず、常圧オゾンＣＶＤ法を用いた場合にも、同
様にＢＰＳＧ膜を成膜することができる。また、プラズ
マＣＶＤ法において用いるＴＥＯＳガスの代わりに、モ
ノシランガスを用いてもよい。
【００８６】
【発明の効果】以上のように、本発明によれば、層間絶
縁膜に埋め込まれる導電部材の酸化および腐食などを防
止することができるとともに、導電部材の電気特性を良
好に保つことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による半導体装置を示し
た概略断面図である。
【図２】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図３】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図４】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図５】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図６】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図７】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図８】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図９】本発明の第１実施形態による半導体装置の多層
配線形成プロセスを示した概略断面図である。
【図１０】本発明の第１実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１１】本発明の第１実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１２】本発明の第１実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１３】本発明の第２実施形態による半導体装置を示
した概略断面図である。
【図１４】本発明の第２実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１５】本発明の第２実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１６】本発明の第２実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１７】本発明の第２実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１８】本発明の第２実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図１９】本発明の第２実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図２０】本発明の第２実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図２１】本発明の第３実施形態による半導体装置を示
した概略断面図である。
【図２２】本発明の第３実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図２３】本発明の第３実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図２４】本発明の第３実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図２５】本発明の第３実施形態による半導体装置の多
層配線形成プロセスを示した概略断面図である。
【図２６】従来の半導体装置の多層配線形成プロセスを
示した概略断面図である。
【図２７】従来の半導体装置の多層配線形成プロセスを
示した概略断面図である。
【符号の説明】
１ 下層配線（第１導電層） ２ ダミー層間絶縁膜 ２ａ サイドウォール絶縁膜 ３ａ コンタクトホール（開口部） ３ｂ コンタクトプラグ（導電部材） ４ 有機ＳＯＧ膜（層間絶縁膜） ４ａ 改質ＳＯＧ膜（層間絶縁膜） ５ 上層配線（第２導電層） ２１ 下層溝配線（第１導電層） ２５ａ 配線溝 ２５ｂ 上層溝配線（第２導電層） ３２ ダミー層間絶縁膜 ３２ａ サイドウォール絶縁膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F004 AA05 BB25 DA01 DA16 DA23 DB00 DB03 DB07 EA13 EA14 EB02 EB03 5F033 HH07 JJ18 JJ19 JJ33 KK07 MM01 NN03 NN07 PP06 PP15 QQ13 QQ31 QQ37 QQ48 QQ60 QQ65 RR04 RR06 RR09 RR15 RR25 RR26 SS04 SS15 SS21 TT08 XX18 5F058 BA09 BD04 BF07 BF25 BF29 BF46 BH15 BH20

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 層間絶縁膜と、 前記層間絶縁膜に埋め込まれた導電部材と、 前記導電部材の側面に形成されたサイドウォール絶縁膜
    とを備えた、半導体装置。
  2. 【請求項２】 前記サイドウォール絶縁膜は、水分およ
    び水酸基を遮断する機能を有する材料を含む、請求項１
    に記載の半導体装置。
  3. 【請求項３】 前記サイドウォール絶縁膜は、シリコン
    酸化膜およびシリコン窒化膜の少なくともいずれかを含
    む、請求項２に記載の半導体装置。
  4. 【請求項４】 前記シリコン酸化膜は、リンとボロンと
    が添加されたシリコン酸化膜を含む、請求項３に記載の
    半導体装置。
  5. 【請求項５】 前記層間絶縁膜は、ＳＯＧ膜を含む、請
    求項１〜４のいずれか１項に記載の半導体装置。
  6. 【請求項６】 前記層間絶縁膜は、炭素を１質量％以上
    含有する塗布膜を含む、請求項１〜５のいずれか１項に
    記載の半導体装置。
  7. 【請求項７】 前記層間絶縁膜の表面には、不純物が導
    入されている、請求項１〜６のいずれか１項に記載の半
    導体装置。
  8. 【請求項８】 第１導電層上に、ダミー層間絶縁膜を形
    成する工程と、 前記ダミー層間絶縁膜に開口部を形成する工程と、 前記開口部内に導電部材を形成する工程と、 前記ダミー層間絶縁膜をエッチバックする工程と、 前記導電部材を覆うように、層間絶縁膜を形成する工程
    と、 前記層間絶縁膜上に、前記導電部材に接触するように第
    ２導電層を形成する工程とを備えた、半導体装置の製造
    方法。
  9. 【請求項９】 第１導電層上に、ダミー層間絶縁膜を形
    成する工程と、 前記ダミー層間絶縁膜に開口部を形成する工程と、 前記開口部内に導電部材を形成する工程と、 前記ダミー層間絶縁膜をエッチバックする工程と、 前記導電部材を覆うように、層間絶縁膜を形成する工程
    と、 前記層間絶縁膜に、前記導電部材に達する配線溝を形成
    する工程と、 前記配線溝に、前記導電部材に接触するように第２導電
    層を埋め込む工程とを備えた、半導体装置の製造方法。
  10. 【請求項１０】 前記ダミー層間絶縁膜は、リンとボロ
    ンとが添加されたシリコン酸化膜を含む、請求項８また
    は９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記ダミー層間絶縁膜は、水分および
    水酸基を遮断する機能を有する材料を含む、請求項８〜
    １０のいずれか１項に記載の半導体装置の製造方法。
  12. 【請求項１２】 前記ダミー層間絶縁膜は、シリコン酸
    化膜およびシリコン窒化膜の少なくともいずれかを含
    む、請求項１１に記載の半導体装置の製造方法。
  13. 【請求項１３】 前記ダミー層間絶縁膜をエッチバック
    する工程は、 前記ダミー層間絶縁膜をエッチバックすることによっ
    て、前記導電部材の側面にサイドウォール絶縁膜を形成
    する工程を含む、請求項８〜１２のいずれか１項に記載
    の半導体装置の製造方法。
  14. 【請求項１４】 前記層間絶縁膜を形成する工程は、回
    転塗布法を用いて前記層間絶縁膜を形成する工程を含
    む、請求項８〜１３のいずれか１項に記載の半導体装置
    の製造方法。
  15. 【請求項１５】 前記層間絶縁膜に不純物をイオン注入
    する工程をさらに備える、請求項８〜１４のいずれか１
    項に記載の半導体装置の製造方法。
  16. 【請求項１６】 前記第２導電層を前記配線溝に埋め込
    む工程は、前記第２導電層を前記配線溝に埋め込むよう
    に堆積した後、余分な堆積部分を研磨により除去する工
    程を含む、請求項９に記載の半導体装置の製造方法。
JP2000367886A 1999-12-27 2000-12-04 半導体装置およびその製造方法 Pending JP2001250863A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000367886A JP2001250863A (ja) 1999-12-27 2000-12-04 半導体装置およびその製造方法
US09/747,974 US6469391B2 (en) 1999-12-27 2000-12-27 Semiconductor device having silicon oxide sidewalls

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-371636 1999-12-27
JP37163699 1999-12-27
JP2000367886A JP2001250863A (ja) 1999-12-27 2000-12-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001250863A true JP2001250863A (ja) 2001-09-14

Family

ID=26582342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000367886A Pending JP2001250863A (ja) 1999-12-27 2000-12-04 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6469391B2 (ja)
JP (1) JP2001250863A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004074B2 (en) 2007-04-13 2011-08-23 Nec Corporation Semiconductor device and fabrication method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355563B1 (en) * 2001-03-05 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Versatile copper-wiring layout design with low-k dielectric integration
US6699799B2 (en) * 2001-05-09 2004-03-02 Samsung Electronics Co., Ltd. Method of forming a semiconductor device
JP4968063B2 (ja) * 2005-03-01 2012-07-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE102005042072A1 (de) * 2005-06-01 2006-12-14 Forschungsverbund Berlin E.V. Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern
US9147423B2 (en) * 2012-04-17 2015-09-29 HGST Netherlands B.V. Method for improving a patterned perpendicular magnetic recording disk with annealing
JP6107430B2 (ja) * 2012-06-08 2017-04-05 豊田合成株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2663900B2 (ja) * 1995-02-28 1997-10-15 日本電気株式会社 半導体装置の製造方法
US6033919A (en) * 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
SG70654A1 (en) * 1997-09-30 2000-02-22 Ibm Copper stud structure with refractory metal liner
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6365453B1 (en) * 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004074B2 (en) 2007-04-13 2011-08-23 Nec Corporation Semiconductor device and fabrication method

Also Published As

Publication number Publication date
US6469391B2 (en) 2002-10-22
US20010005627A1 (en) 2001-06-28

Similar Documents

Publication Publication Date Title
JP3660799B2 (ja) 半導体集積回路装置の製造方法
JP5220398B2 (ja) 電子構造の製造方法
US6136680A (en) Methods to improve copper-fluorinated silica glass interconnects
US6908847B2 (en) Method of manufacturing a semiconductor device having an interconnect embedded in an insulating film
US7799693B2 (en) Method for manufacturing a semiconductor device
US6074942A (en) Method for forming a dual damascene contact and interconnect
US6794694B2 (en) Inter-wiring-layer capacitors
US20040232557A1 (en) Semiconductor device having a metal insulator metal capacitor
US20010004550A1 (en) Damascene-type interconnection structure and its production process
US6358849B1 (en) Integrated circuit interconnect and method
US9330964B2 (en) Semiconductor structures and fabrication methods for improving undercut between porous film and hardmask film
US6350688B1 (en) Via RC improvement for copper damascene and beyond technology
US20210098292A1 (en) Metallic interconnect structure
JP2000091422A (ja) 多層配線構造の製造方法
JP2003163266A (ja) 半導体装置の製造方法および半導体装置
US20030001265A1 (en) Thin titanium nitride layers used in conjunction with tungsten
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
JP2001250863A (ja) 半導体装置およびその製造方法
US20030209805A1 (en) Flourine doped SiO2 film and method of fabrication
KR100387265B1 (ko) 반도체 소자의 금속 배선 및 커패시터 제조 방법
JP2004006708A (ja) 半導体装置の製造方法
KR20040101008A (ko) 반도체 장치의 제조 방법
JP2005005697A (ja) 半導体装置の製造方法
US20070037378A1 (en) Method for forming metal pad in semiconductor device
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법