JP3431443B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3431443B2 JP3431443B2 JP06103697A JP6103697A JP3431443B2 JP 3431443 B2 JP3431443 B2 JP 3431443B2 JP 06103697 A JP06103697 A JP 06103697A JP 6103697 A JP6103697 A JP 6103697A JP 3431443 B2 JP3431443 B2 JP 3431443B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal wiring
- upper corner
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関するもので、特に、高速デバイスに
用いられるものである。
びその製造方法に関するもので、特に、高速デバイスに
用いられるものである。
【０００２】
【従来の技術】周知のように、高速デバイスでは、メタ
ル配線間の容量の増大にともなうＲＣ遅延が、デバイス
の応答性に大きく影響することが知られている。そのた
めに、配線間の容量を小さくする方法の一つとして、低
誘電率の絶縁膜、たとえば、フッ素が添加されたＳｉＯ
2 膜で配線間を埋め込むことが検討されている（たとえ
ば、Ｎ．ＨＡＹＡＳＡＫＡ ｅｔ ａｌ、 Ｊ．Ｊ．
Ａ．Ｐ． ＳＳｄｍ´９５、ｐ１５７、Ａｕｇｕｓｔ２
１−２４（１９９５））。
ル配線間の容量の増大にともなうＲＣ遅延が、デバイス
の応答性に大きく影響することが知られている。そのた
めに、配線間の容量を小さくする方法の一つとして、低
誘電率の絶縁膜、たとえば、フッ素が添加されたＳｉＯ
2 膜で配線間を埋め込むことが検討されている（たとえ
ば、Ｎ．ＨＡＹＡＳＡＫＡ ｅｔ ａｌ、 Ｊ．Ｊ．
Ａ．Ｐ． ＳＳｄｍ´９５、ｐ１５７、Ａｕｇｕｓｔ２
１−２４（１９９５））。
【０００３】しかしながら、フッ素が添加されたＳｉＯ
2 膜の埋め込みによる低誘電率化には、膜の安定性（吸
湿性）の点からおのずと限界があるため、メタル配線の
高さを低くするなど、容量を低下させるための他の工夫
（要素）が必須となる。
2 膜の埋め込みによる低誘電率化には、膜の安定性（吸
湿性）の点からおのずと限界があるため、メタル配線の
高さを低くするなど、容量を低下させるための他の工夫
（要素）が必須となる。
【０００４】また、金属配線間の電気力線は、一般に、
配線の各面に対してほぼ直角に放出／進入するため、配
線間のみでなく、配線の上部からも弧を描いて進むこと
がわかっている。
配線の各面に対してほぼ直角に放出／進入するため、配
線間のみでなく、配線の上部からも弧を描いて進むこと
がわかっている。
【０００５】このため、たとえば図７に示すように、Ｓ
ｉ基板１０１上に設けられたメタル配線１０２の周囲を
絶縁膜１０３で埋め込んだ後、その上部に上層配線のた
めのキャップ層１０４を形成するようになっている現状
の積層構造型のデバイスにおいては、誘電率の低くない
キャップ層１０４内を電気力線が通ることにより、配線
間容量が増大するという不具合があった。
ｉ基板１０１上に設けられたメタル配線１０２の周囲を
絶縁膜１０３で埋め込んだ後、その上部に上層配線のた
めのキャップ層１０４を形成するようになっている現状
の積層構造型のデバイスにおいては、誘電率の低くない
キャップ層１０４内を電気力線が通ることにより、配線
間容量が増大するという不具合があった。
【０００６】一方、デバイスの世代とともに狭くなる配
線間を絶縁膜で埋め込む方法として、バイアス印加プラ
ズマＣＶＤ（Chemical Vapor Deposition ）法、たとえ
ば、バイアスＥＣＲ（Electron Cyclotron Resonance）
ＣＶＤ法が用いられている（Ｋ．ＭＡＣＨＩＤＡ ｅｔ
ａｌ、 Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ
４、８１８（１９８６））。
線間を絶縁膜で埋め込む方法として、バイアス印加プラ
ズマＣＶＤ（Chemical Vapor Deposition ）法、たとえ
ば、バイアスＥＣＲ（Electron Cyclotron Resonance）
ＣＶＤ法が用いられている（Ｋ．ＭＡＣＨＩＤＡ ｅｔ
ａｌ、 Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ
４、８１８（１９８６））。
【０００７】しかしながら、このようなバイアス印加プ
ラズマＣＶＤ法を用いたとしても、たとえば図８に示す
ように、メタル配線１０２の間隔ａが極端に狭く、メタ
ル配線１０２の間隔ａに対する配線１０２の高さｂの比
であるアスペクト比（ｂ／ａ）が高くなると、成膜イオ
ンが配線１０２間のＳｉ基板１０１上に到達しずらくな
るために、す（隙間）１０５ができやすく、メタル配線
１０２間における絶縁膜１０３の埋め込み特性が著しく
低下する。
ラズマＣＶＤ法を用いたとしても、たとえば図８に示す
ように、メタル配線１０２の間隔ａが極端に狭く、メタ
ル配線１０２の間隔ａに対する配線１０２の高さｂの比
であるアスペクト比（ｂ／ａ）が高くなると、成膜イオ
ンが配線１０２間のＳｉ基板１０１上に到達しずらくな
るために、す（隙間）１０５ができやすく、メタル配線
１０２間における絶縁膜１０３の埋め込み特性が著しく
低下する。
【０００８】特に、メタル配線１０２上に反射防止膜１
０６を設けるようにしてなるデバイスの場合、たとえば
図９に示すように、反射防止膜１０６がひさしのように
横方向に広がりやすいため、これが成膜イオンの進路を
妨げる結果、す１０５ができないように配線１０２間を
絶縁膜１０３により充分に埋め込むのが困難になるとい
う問題があった。
０６を設けるようにしてなるデバイスの場合、たとえば
図９に示すように、反射防止膜１０６がひさしのように
横方向に広がりやすいため、これが成膜イオンの進路を
妨げる結果、す１０５ができないように配線１０２間を
絶縁膜１０３により充分に埋め込むのが困難になるとい
う問題があった。
【０００９】
【発明が解決しようとする課題】上記したように、従来
においては、メタル配線間の容量を小さく抑え、しか
も、狭いメタル配線間を絶縁膜により隙間なく埋め込む
のが難しいという問題があった。
においては、メタル配線間の容量を小さく抑え、しか
も、狭いメタル配線間を絶縁膜により隙間なく埋め込む
のが難しいという問題があった。
【００１０】そこで、この発明は、金属配線間の容量を
小さく抑えることができるとともに、絶縁膜の埋め込み
特性にも優れた半導体装置およびその製造方法を提供す
ることを目的としている。
小さく抑えることができるとともに、絶縁膜の埋め込み
特性にも優れた半導体装置およびその製造方法を提供す
ることを目的としている。
【００１１】
【課題を解決するための手段】本願発明の一態様によれ
ば、プラズマＣＶＤ装置を用いて、半導体基板上に設け
られた複数の金属配線の、それぞれの上部角部を除去す
る工程と、前記プラズマＣＶＤ装置を用いて、少なくと
も、前記上部角部の除去された前記金属配線間に絶縁膜
を埋め込む工程とからなることを特徴とする半導体装置
の製造方法が提供される。
ば、プラズマＣＶＤ装置を用いて、半導体基板上に設け
られた複数の金属配線の、それぞれの上部角部を除去す
る工程と、前記プラズマＣＶＤ装置を用いて、少なくと
も、前記上部角部の除去された前記金属配線間に絶縁膜
を埋め込む工程とからなることを特徴とする半導体装置
の製造方法が提供される。
【００１２】
【００１３】この発明の半導体装置およびその製造方法
によれば、絶縁膜を埋め込むための金属配線間の溝口部
を広く開口できるようになる。これにより、狭い配線間
も隙間なく充分に埋め込むことが可能となるものであ
る。
によれば、絶縁膜を埋め込むための金属配線間の溝口部
を広く開口できるようになる。これにより、狭い配線間
も隙間なく充分に埋め込むことが可能となるものであ
る。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
第一の形態にかかる、高速デバイスに用いて好適な半導
体装置の製造プロセスを概略的に示すものである。
いて図面を参照して説明する。図１は、本発明の実施の
第一の形態にかかる、高速デバイスに用いて好適な半導
体装置の製造プロセスを概略的に示すものである。
【００１５】ここでは、高密度バイアス印加プラズマＣ
ＶＤ装置（電子数が１０11〜１０12個／ｃｍ3 ）を用い
て、たとえば、６インチのＳｉウェーハ（半導体基板）
１１上に形成されたアルミ配線（金属配線）１２，１２
間に、低誘電率のＳｉＯ2 膜（絶縁膜）１３を埋め込み
形成する場合について説明する。
ＶＤ装置（電子数が１０11〜１０12個／ｃｍ3 ）を用い
て、たとえば、６インチのＳｉウェーハ（半導体基板）
１１上に形成されたアルミ配線（金属配線）１２，１２
間に、低誘電率のＳｉＯ2 膜（絶縁膜）１３を埋め込み
形成する場合について説明する。
【００１６】高密度バイアス印加プラズマＣＶＤ装置
は、その電子数が、通常のバイアス印加プラズマＣＶＤ
装置（電子数が１０9 〜１０10個／ｃｍ3 ）よりも高
く、たとえば、ＳｉＨ4 ガス（反応ガス）を５０ｃｃ
ｍ、Ｏ2 ガスを１００ｃｃｍ、Ａｒガス（スパッタガ
ス）を５０ｃｃｍとし、２０００〜３０００オングスト
ローム／ｍｉｎ程度の成膜速度でＳｉＯ2 膜１３を成膜
できるようになっている。
は、その電子数が、通常のバイアス印加プラズマＣＶＤ
装置（電子数が１０9 〜１０10個／ｃｍ3 ）よりも高
く、たとえば、ＳｉＨ4 ガス（反応ガス）を５０ｃｃ
ｍ、Ｏ2 ガスを１００ｃｃｍ、Ａｒガス（スパッタガ
ス）を５０ｃｃｍとし、２０００〜３０００オングスト
ローム／ｍｉｎ程度の成膜速度でＳｉＯ2 膜１３を成膜
できるようになっている。
【００１７】このような高密度バイアス印加プラズマＣ
ＶＤ装置を用い、まず、ＳｉＯ2 膜１３の成膜に先立っ
て、ＳｉＨ4 ガスを除いたガスでプラスマを発生させる
と同時に、上記Ｓｉウェーハ１１にバイアスを印加する
（同図（ａ）参照）。
ＶＤ装置を用い、まず、ＳｉＯ2 膜１３の成膜に先立っ
て、ＳｉＨ4 ガスを除いたガスでプラスマを発生させる
と同時に、上記Ｓｉウェーハ１１にバイアスを印加する
（同図（ａ）参照）。
【００１８】その際、Ｓｉウェーハ１１に印加するソー
スプラズマパワーを３０００Ｗ程度（２０００〜４００
０Ｗの範囲）とし、バイアスパワーを１５００Ｗ程度
（８００〜１６００Ｗの範囲）とする。
スプラズマパワーを３０００Ｗ程度（２０００〜４００
０Ｗの範囲）とし、バイアスパワーを１５００Ｗ程度
（８００〜１６００Ｗの範囲）とする。
【００１９】すると、Ａｒ+ イオンあるいはＯ2 + イオ
ンによるスパッタリングが起こり、アルミ配線１２，１
２における、最も弱くて、多量のイオンにさらされる、
上部角部がいち早くスパッタされる。そして、数秒〜３
０秒程度のスパッタにより、アルミ配線１２，１２の上
部角部は、その上面に対して、それぞれ略６５度の角度
で斜めに除去される（同図（ｂ）参照）。
ンによるスパッタリングが起こり、アルミ配線１２，１
２における、最も弱くて、多量のイオンにさらされる、
上部角部がいち早くスパッタされる。そして、数秒〜３
０秒程度のスパッタにより、アルミ配線１２，１２の上
部角部は、その上面に対して、それぞれ略６５度の角度
で斜めに除去される（同図（ｂ）参照）。
【００２０】スパッタの後、連続してチャンバ内にＳｉ
Ｈ4 ガスを導入する。これにより、ＳｉＯ2 膜１３の成
膜が開始されて、狭いアルミ配線１２，１２間も、低誘
電率のＳｉＯ2 膜１３によって充分に埋め込むことがで
きる（同図（ｃ）参照）。
Ｈ4 ガスを導入する。これにより、ＳｉＯ2 膜１３の成
膜が開始されて、狭いアルミ配線１２，１２間も、低誘
電率のＳｉＯ2 膜１３によって充分に埋め込むことがで
きる（同図（ｃ）参照）。
【００２１】このように、あらかじめアルミ配線１２，
１２の上部角部を除去し、アルミ配線１２，１２間の溝
口部を広く開口させておくことで、アルミ配線１２，１
２間により確実に成膜イオンが供給されるようになる。
この結果、狭いアルミ配線１２，１２間に隙間（す）が
形成されることがなく、しかも、平坦性の高いＳｉＯ2
膜１３を充分に埋め込み形成することが可能となる。
１２の上部角部を除去し、アルミ配線１２，１２間の溝
口部を広く開口させておくことで、アルミ配線１２，１
２間により確実に成膜イオンが供給されるようになる。
この結果、狭いアルミ配線１２，１２間に隙間（す）が
形成されることがなく、しかも、平坦性の高いＳｉＯ2
膜１３を充分に埋め込み形成することが可能となる。
【００２２】特に、たとえば、アルミ配線１２，１２の
間隔ａが０．２μｍで、アルミ配線１２の高さｂが０．
４μｍと、アスペクト比が高い場合にも完全にＳｉＯ2
膜１３を埋め込むことができた。
間隔ａが０．２μｍで、アルミ配線１２の高さｂが０．
４μｍと、アスペクト比が高い場合にも完全にＳｉＯ2
膜１３を埋め込むことができた。
【００２３】図２は、上記した構成の半導体装置を、積
層構造型のデバイスに適用する場合の例を示すものであ
る。すなわち、この構成の半導体装置によれば、たと
え、ＳｉＯ2 膜１３の上部に上層配線のためのキャップ
層（たとえば、誘電率が３．８以上）１４を形成するよ
うにした場合においても、電気力線のキャップ層１４へ
の逃げ（キャップ層１４を通る電気力線）を減らすこと
が可能となるため、全体としての配線間容量を小さくで
きる。
層構造型のデバイスに適用する場合の例を示すものであ
る。すなわち、この構成の半導体装置によれば、たと
え、ＳｉＯ2 膜１３の上部に上層配線のためのキャップ
層（たとえば、誘電率が３．８以上）１４を形成するよ
うにした場合においても、電気力線のキャップ層１４へ
の逃げ（キャップ層１４を通る電気力線）を減らすこと
が可能となるため、全体としての配線間容量を小さくで
きる。
【００２４】たとえば、ＳｉＯ2 膜中にＦを添加するこ
とによって誘電率が３．０〜３．６程度とされた従来の
絶縁膜を用いるようにした場合に比べ、アルミ配線１
２，１２の上部角部を除去することにより、アルミ配線
１２，１２の上部を出入りする電気力線を少なくできる
結果、全体で２％程度の容量の減少が図れる。
とによって誘電率が３．０〜３．６程度とされた従来の
絶縁膜を用いるようにした場合に比べ、アルミ配線１
２，１２の上部角部を除去することにより、アルミ配線
１２，１２の上部を出入りする電気力線を少なくできる
結果、全体で２％程度の容量の減少が図れる。
【００２５】上記したように、ＳｉＯ2 膜を埋め込むた
めのアルミ配線間の溝口部を広く開口できるようにして
いる。すなわち、高密度バイアス印加プラズマＣＶＤ装
置において、ＳｉＯ2 膜の成膜を行う前に、スパッタに
よりアルミ配線の上部角部を除去するようにしている。
これにより、アルミ配線間の溝口部が広くなるため、狭
い配線間も隙間なく充分に埋め込むことが可能となる。
めのアルミ配線間の溝口部を広く開口できるようにして
いる。すなわち、高密度バイアス印加プラズマＣＶＤ装
置において、ＳｉＯ2 膜の成膜を行う前に、スパッタに
よりアルミ配線の上部角部を除去するようにしている。
これにより、アルミ配線間の溝口部が広くなるため、狭
い配線間も隙間なく充分に埋め込むことが可能となる。
【００２６】しかも、アルミ配線の上部角部を斜めに除
去することにより、キャップ層に達する電気力線を減ら
すことが可能となる。したがって、アルミ配線間の容量
を小さく抑えることができる、埋め込み特性に優れたＳ
ｉＯ2 膜の成膜が可能となるものである。
去することにより、キャップ層に達する電気力線を減ら
すことが可能となる。したがって、アルミ配線間の容量
を小さく抑えることができる、埋め込み特性に優れたＳ
ｉＯ2 膜の成膜が可能となるものである。
【００２７】なお、上記した本発明の実施の第一の形態
においては、ＳｉＯ2 膜を成膜する前に、あらかじめア
ルミ配線の上部角部をスパッタにより除去するようにし
た場合について説明したが、これに限らず、たとえばア
ルミ配線の上部角部の除去をＳｉＯ2 膜の成膜の初期時
に行うようにすることも可能である。
においては、ＳｉＯ2 膜を成膜する前に、あらかじめア
ルミ配線の上部角部をスパッタにより除去するようにし
た場合について説明したが、これに限らず、たとえばア
ルミ配線の上部角部の除去をＳｉＯ2 膜の成膜の初期時
に行うようにすることも可能である。
【００２８】すなわち、成膜の初期時（スパッタ時）に
おいて、たとえば、Ｓｉウェーハ１１に印加するバイア
スパワーを２５００Ｗ程度（２０００〜３０００Ｗの範
囲）とする（この場合、ソースプラズマパワーは３００
０Ｗ程度）。すると、スパッタの速度が成膜の速度を上
回る結果、上記とほぼ同様に、メタル配線１２，１２の
上部角部を斜めに除去できる。
おいて、たとえば、Ｓｉウェーハ１１に印加するバイア
スパワーを２５００Ｗ程度（２０００〜３０００Ｗの範
囲）とする（この場合、ソースプラズマパワーは３００
０Ｗ程度）。すると、スパッタの速度が成膜の速度を上
回る結果、上記とほぼ同様に、メタル配線１２，１２の
上部角部を斜めに除去できる。
【００２９】そして、上記スパッタの後、バイアスパワ
ーを通常の成膜時の１０００〜１５００Ｗ程度に落とす
ことにより、ＳｉＯ2 膜１３の成膜が開始されて、狭い
アルミ配線１２，１２間も充分に埋め込まれる。
ーを通常の成膜時の１０００〜１５００Ｗ程度に落とす
ことにより、ＳｉＯ2 膜１３の成膜が開始されて、狭い
アルミ配線１２，１２間も充分に埋め込まれる。
【００３０】同様に、ＳｉＯ2 膜１３の成膜の初期時
（スパッタ時）において、メタル配線１２，１２の上部
角部を斜めに除去する方法としては、Ａｒガスの流量を
変えることによっても達成できる。
（スパッタ時）において、メタル配線１２，１２の上部
角部を斜めに除去する方法としては、Ａｒガスの流量を
変えることによっても達成できる。
【００３１】すなわち、成膜の初期時にチャンバ内に導
入するＡｒガスを、たとえば、５０ｃｃｍ以上（ただ
し、２００ｃｃｍ以下）に増加させる（この場合、ソー
スプラズマパワーは３０００Ｗ程度、バイアスパワーは
１５００Ｗ程度）。Ａｒガスはスパッタガスのため、ス
パッタの速度が上る結果、メタル配線１２，１２の上部
角部を斜めに除去できる。
入するＡｒガスを、たとえば、５０ｃｃｍ以上（ただ
し、２００ｃｃｍ以下）に増加させる（この場合、ソー
スプラズマパワーは３０００Ｗ程度、バイアスパワーは
１５００Ｗ程度）。Ａｒガスはスパッタガスのため、ス
パッタの速度が上る結果、メタル配線１２，１２の上部
角部を斜めに除去できる。
【００３２】そして、上記スパッタの後、Ａｒガスを通
常の成膜時の５０ｃｃｍ程度に減らすことにより、Ｓｉ
Ｏ2 膜１３の成膜が開始されて、狭いアルミ配線１２，
１２間も充分に埋め込まれる。
常の成膜時の５０ｃｃｍ程度に減らすことにより、Ｓｉ
Ｏ2 膜１３の成膜が開始されて、狭いアルミ配線１２，
１２間も充分に埋め込まれる。
【００３３】また、アルミ配線１２，１２の場合、スパ
ッタ時にＳｉウェーハに印加するバイアスパワーを変え
ることにより、アルミ配線１２，１２の上部に対する、
上部角部の除去の角度（スパッタ角）θを変化させるこ
とが可能である。
ッタ時にＳｉウェーハに印加するバイアスパワーを変え
ることにより、アルミ配線１２，１２の上部に対する、
上部角部の除去の角度（スパッタ角）θを変化させるこ
とが可能である。
【００３４】図３は、バイアスパワーとアルミニウム
（Ａｌ）のスパッタ角との関係を示すものである。たと
えば、Ａｌのスパッタ角は、印加するバイアスパワーに
応じて略４５度から略７０度まで変化する（同図
（ｂ））。
（Ａｌ）のスパッタ角との関係を示すものである。たと
えば、Ａｌのスパッタ角は、印加するバイアスパワーに
応じて略４５度から略７０度まで変化する（同図
（ｂ））。
【００３５】したがって、スパッタ時にＳｉウェーハ１
１に印加するバイアスパワーを変えることにより、アル
ミ配線１２，１２の上部角部を、略４５〜７０度の任意
の角度θで除去できる（同図（ａ））。
１に印加するバイアスパワーを変えることにより、アル
ミ配線１２，１２の上部角部を、略４５〜７０度の任意
の角度θで除去できる（同図（ａ））。
【００３６】図４は、本発明の実施の第二の形態かかる
半導体装置の、積層構造型のデバイスへの適用例を示す
ものである。同図（ａ）は、アルミ配線１２，１２の上
部角部を略４５度の角度で除去するようにした場合の例
であり、たとえば、ＳｉＯ2 膜１３の成膜に先立って、
ＳｉＨ4 ガスを除いたガスでプラスマを発生させると同
時に、上記Ｓｉウェーハ１１に３０００Ｗ程度のバイア
スパワーを印加するようにしたものである。
半導体装置の、積層構造型のデバイスへの適用例を示す
ものである。同図（ａ）は、アルミ配線１２，１２の上
部角部を略４５度の角度で除去するようにした場合の例
であり、たとえば、ＳｉＯ2 膜１３の成膜に先立って、
ＳｉＨ4 ガスを除いたガスでプラスマを発生させると同
時に、上記Ｓｉウェーハ１１に３０００Ｗ程度のバイア
スパワーを印加するようにしたものである。
【００３７】この場合も、アルミ配線１２，１２の上部
角部を斜めに除去できる結果、ＳｉＯ2 膜１３上に形成
されるキャップ層１４中への、アルミ配線１２，１２か
らの電気力線の逃げを減少させることができる。
角部を斜めに除去できる結果、ＳｉＯ2 膜１３上に形成
されるキャップ層１４中への、アルミ配線１２，１２か
らの電気力線の逃げを減少させることができる。
【００３８】また、同図（ｂ）は、アルミ配線１２，１
２の上部角部を略７０度の角度で除去するようにした場
合の例であり、たとえば、ＳｉＯ2 膜１３の成膜に先立
って、ＳｉＨ4 ガスを除いたガスでプラスマを発生させ
ると同時に、上記Ｓｉウェーハ１１に１０００Ｗ程度の
バイアスパワーを印加するようにしたものである。
２の上部角部を略７０度の角度で除去するようにした場
合の例であり、たとえば、ＳｉＯ2 膜１３の成膜に先立
って、ＳｉＨ4 ガスを除いたガスでプラスマを発生させ
ると同時に、上記Ｓｉウェーハ１１に１０００Ｗ程度の
バイアスパワーを印加するようにしたものである。
【００３９】この場合も、アルミ配線１２，１２の上部
角部を斜めに除去できる結果、ＳｉＯ2 膜１３上に形成
されるキャップ層１４中への、アルミ配線１２，１２か
らの電気力線の逃げを減少させることができる。
角部を斜めに除去できる結果、ＳｉＯ2 膜１３上に形成
されるキャップ層１４中への、アルミ配線１２，１２か
らの電気力線の逃げを減少させることができる。
【００４０】また、スパッタ時にＳｉウェーハ１１に印
加するバイアスパワーを連続的に変化させることで、た
とえば図５に示すように、アルミ配線１２，１２の上部
角部を丸く除去することも可能である。
加するバイアスパワーを連続的に変化させることで、た
とえば図５に示すように、アルミ配線１２，１２の上部
角部を丸く除去することも可能である。
【００４１】この場合、アルミ配線１２，１２間の容量
を小さく抑えることができる、埋め込み特性に優れたＳ
ｉＯ2 膜１３の成膜が可能となるのみでなく、アルミ配
線１２，１２のプラズマによるダメージをも軽減できる
ため、デバイスとしての信頼性が大幅に向上する。
を小さく抑えることができる、埋め込み特性に優れたＳ
ｉＯ2 膜１３の成膜が可能となるのみでなく、アルミ配
線１２，１２のプラズマによるダメージをも軽減できる
ため、デバイスとしての信頼性が大幅に向上する。
【００４２】図６は、本発明の実施の第三の形態かか
る、半導体装置の例を概略的に示すものである。すなわ
ち、アルミ配線１２，１２上に反射防止膜２１を有する
構造のデバイスにおいては、反射防止膜２１を含んで、
アルミ配線１２，１２の上部角部を除去してなる構成と
なっている。
る、半導体装置の例を概略的に示すものである。すなわ
ち、アルミ配線１２，１２上に反射防止膜２１を有する
構造のデバイスにおいては、反射防止膜２１を含んで、
アルミ配線１２，１２の上部角部を除去してなる構成と
なっている。
【００４３】この場合、たとえば、ＳｉＯ2 膜１３の成
膜前あるいは成膜の初期時に、アルミ配線１２，１２の
上部角部を除去すると同時に、反射防止膜２１の端部を
除去するようにする。
膜前あるいは成膜の初期時に、アルミ配線１２，１２の
上部角部を除去すると同時に、反射防止膜２１の端部を
除去するようにする。
【００４４】これにより、横方向に広がりやすい反射防
止膜２１の、アルミ配線１２，１２間に延在するひさし
部分２１ａを除去できるようになるため、そのひさし部
分２１ａによって成膜イオンの進路が妨げられるのを防
ぐことが可能となる結果、アルミ配線１２，１２間をＳ
ｉＯ2 膜１３により充分に埋め込めるようになる。
止膜２１の、アルミ配線１２，１２間に延在するひさし
部分２１ａを除去できるようになるため、そのひさし部
分２１ａによって成膜イオンの進路が妨げられるのを防
ぐことが可能となる結果、アルミ配線１２，１２間をＳ
ｉＯ2 膜１３により充分に埋め込めるようになる。
【００４５】さらに、いずれの形態においても、スパッ
タと成膜とを同一の装置内で行う必要はなく、スパッタ
と成膜とをそれぞれ別の装置で行うようにすることも可
能である。その他、この発明の要旨を変えない範囲にお
いて、種々変形実施可能なことは勿論である。
タと成膜とを同一の装置内で行う必要はなく、スパッタ
と成膜とをそれぞれ別の装置で行うようにすることも可
能である。その他、この発明の要旨を変えない範囲にお
いて、種々変形実施可能なことは勿論である。
【００４６】
【発明の効果】以上、詳述したようにこの発明によれ
ば、金属配線間の容量を小さく抑えることができるとと
もに、絶縁膜の埋め込み特性にも優れた半導体装置およ
びその製造方法を提供できる。
ば、金属配線間の容量を小さく抑えることができるとと
もに、絶縁膜の埋め込み特性にも優れた半導体装置およ
びその製造方法を提供できる。
【図１】この発明の実施の第一の形態にかかる、半導体
装置の製造プロセスを説明するために示す概略断面図。
装置の製造プロセスを説明するために示す概略断面図。
【図２】同じく、半導体装置を積層構造型のデバイスに
適用した場合を例に示す概略断面図。
適用した場合を例に示す概略断面図。
【図３】スパッタ時のバイアスパワーとＡｌのスパッタ
角との関係を説明するために示す概略図。
角との関係を説明するために示す概略図。
【図４】本発明の実施の第二の形態かかる半導体装置
の、積層構造型デバイスへの適用例を示す概略断面図。
の、積層構造型デバイスへの適用例を示す概略断面図。
【図５】同じく、半導体装置の他の構成を示す概略断面
図。
図。
【図６】本発明の実施の第三の形態かかる、反射防止膜
が設けられてなる構造のデバイスに適用した場合を例に
示す半導体装置の概略断面図。
が設けられてなる構造のデバイスに適用した場合を例に
示す半導体装置の概略断面図。
【図７】従来技術とその問題点を説明するために示す、
積層構造型デバイスの概略断面図。
積層構造型デバイスの概略断面図。
【図８】同じく、従来の半導体装置の概略断面図。
【図９】同じく、従来の反射防止膜が設けられてなる構
造のデバイスの概略断面図。
造のデバイスの概略断面図。
１１…Ｓｉウェーハ
１２…アルミ配線
１３…ＳｉＯ2 膜
１４…キャップ層
２１…反射防止膜
２１ａ…ひさし部分
フロントページの続き
(72)発明者 宮島 秀史
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(72)発明者 柴田 英毅
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 昭64−35931（ＪＰ，Ａ)
特開 平９−8138（ＪＰ，Ａ)
特開 平５−347302（ＪＰ，Ａ)
特開 平５−13601（ＪＰ，Ａ)
特開 平３−204935（ＪＰ，Ａ)
特開 平２−166739（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3205
H01L 21/321
H01L 21/768
H01L 21/3213
Claims (11)
- 【請求項１】 プラズマＣＶＤ装置を用いて、半導体基
板上に設けられた複数の金属配線の、それぞれの上部角
部を除去する工程と、前記プラズマＣＶＤ装置を用いて、 少なくとも、前記上
部角部の除去された前記金属配線間に絶縁膜を埋め込む
工程とからなることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記金属配線の上部角部の除去は、前記
金属配線間に埋め込まれる前記絶縁膜の成膜前に行われ
ることを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 前記金属配線の上部角部の除去は、前記
絶縁膜の成膜のための反応ガスの導入を停止することで
行われることを特徴とする請求項２に記載の半導体装置
の製造方法。 - 【請求項４】 前記金属配線の上部角部の除去は、前記
金属配線間に埋め込まれる前記絶縁膜の成膜の初期に行
われることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項５】 前記金属配線の上部角部の除去は、前記
絶縁膜の成膜の初期時に、前記半導体基板に印加される
バイアスパワーを通常の成膜時よりも強くすることで行
われることを特徴とする請求項４に記載の半導体装置の
製造方法。 - 【請求項６】 前記金属配線の上部角部の除去は、前記
絶縁膜の成膜の初期時におけるスパッタガスの流量を通
常の成膜時よりも多くすることで行われることを特徴と
する請求項４に記載の半導体装置の製造方法。 - 【請求項７】 前記金属配線の上部角部を、その上面に
対する角度が略４５〜７０度となるように斜めに除去す
ることを特徴とする請求項１に記載の半導体装置の製造
方法。 - 【請求項８】 前記金属配線の上部角部を、丸みを設け
て除去することを特徴とする請求項５に記載の半導体装
置の製造方法。 - 【請求項９】 前記金属配線の上部角部を、前記金属配
線の上面に形成された反射防止膜を含んで除去すること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項１０】 前記絶縁膜の上部にキャップ層を形成
する工程をさらに含むことを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項１１】 前記絶縁膜は、前記キャップ層よりも
誘電率が低いことを特徴とする請求項１０に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06103697A JP3431443B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06103697A JP3431443B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256254A JPH10256254A (ja) | 1998-09-25 |
| JP3431443B2 true JP3431443B2 (ja) | 2003-07-28 |
Family
ID=13159661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06103697A Expired - Lifetime JP3431443B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3431443B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4968063B2 (ja) | 2005-03-01 | 2012-07-04 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-03-14 JP JP06103697A patent/JP3431443B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10256254A (ja) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872058A (en) | High aspect ratio gapfill process by using HDP | |
| US5968610A (en) | Multi-step high density plasma chemical vapor deposition process | |
| US6953608B2 (en) | Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up | |
| US5641712A (en) | Method and structure for reducing capacitance between interconnect lines | |
| JP4302231B2 (ja) | 銅相互接続構造の形成方法 | |
| US5081064A (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
| US20120187546A1 (en) | Bilayer trench first hardmask structure and process for reduced defectivity | |
| US5892269A (en) | Semiconductor device including an intrusion film layer | |
| JPH07161813A (ja) | 半導体装置の製造方法 | |
| US5344797A (en) | Method of forming interlevel dielectric for integrated circuits | |
| US20050009291A1 (en) | Methods for filling high aspect ratio trenches in semiconductor layers | |
| JP3348553B2 (ja) | 接続孔の形成方法 | |
| JP2000106397A (ja) | 半導体装置における配線構造及びその形成方法 | |
| JP3431443B2 (ja) | 半導体装置の製造方法 | |
| JPH01130529A (ja) | チタン／窒化チタン層上のタングステンのもどしエツチング方法 | |
| US6037251A (en) | Process for intermetal SOG/SOP dielectric planarization | |
| JP3238363B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| JPH0750688B2 (ja) | 薄膜形成法 | |
| US6825132B1 (en) | Manufacturing method of semiconductor device including an insulation film on a conductive layer | |
| JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3252014B2 (ja) | 半導体集積回路の製造方法 | |
| JPH1140545A (ja) | 半導体装置の製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| US6559062B1 (en) | Method for avoiding notching in a semiconductor interconnect during a metal etching step |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |