CN101097960A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101097960A
CN101097960A CNA2007101263485A CN200710126348A CN101097960A CN 101097960 A CN101097960 A CN 101097960A CN A2007101263485 A CNA2007101263485 A CN A2007101263485A CN 200710126348 A CN200710126348 A CN 200710126348A CN 101097960 A CN101097960 A CN 101097960A
Authority
CN
China
Prior art keywords
diffusion layer
type
layer
impurity concentration
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101263485A
Other languages
English (en)
Inventor
神田良
高桥严
佐藤喜规
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101097960A publication Critical patent/CN101097960A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

本发明提供一种半导体装置及其制造方法。在以往的半导体装置中，具有由于漏极-源极间的耐击穿电压的降低而难以得到所希望的耐压特性的问题。本发明的半导体装置中，在N型外延层(3)上形成有P型扩散层(5)。在P型扩散层(5)上形成有作为反向栅区域的N型扩散层(8)。N型扩散层(8)通过使用了漏极电极(12、13)的自调整技术形成。通过该构成，能够使作为源极区域的P型扩散层(10、11)附近的N型扩散层(8)的杂质浓度成为高浓度。并且，可提高漏极-源极间的耐击穿电压，实现MOS晶体管(1)的希望耐压特性。

Description

半导体装置及其制造方法
技术领域
本发明涉及使漏极-源极区域间的耐击穿电压提高的半导体装置及其制造方法。
背景技术
作为现有的半导体装置及其制造方法的一实施例，公知有下述的P沟道型MOS晶体管。准备含有P型杂质的半导体衬底，在半导体衬底的P沟道型MOS晶体管的形成区域离子注入磷(P)并进行热扩散，由此，形成N型阱区域。然后，在N型阱区域以80～200(keV)的能量离子注入磷(P)，形成N型扩散区域。并且，通过作为退火的热处理，N型扩散区域在深度为0.4～0.7(μm)的区域以1.0×1017～4.0×1017(/cm3)的杂质浓度形成。然后，在N型阱区域上形成作为源极区域以及漏极区域的P型扩散层，在半导体衬底上形成栅极氧化膜及栅极电极。在P沟道型MOS晶体管中，通过形成上述N型扩散区域，防止源极-漏极区域间的耐击穿电压的降低(例如，参照专利文献1)。
专利文献1：(日本)特开2001-291781号公报(第9～11页、图1)
在现有的半导体装置中，如上所述，为了防止源极-漏极区域间的耐击穿电压降低，在N型阱区域的深部形成有N型扩散区域。通过该结构，在形成于N型阱区域的沟道区域，具有受到形成N型扩散区域时的影响，杂质浓度容易产生波动，MOS晶体管的阈值(Vth)的适当值变动的问题。另外，由于MOS晶体管的沟道区域的杂质浓度波动，在沟道区域的杂质浓度为高浓度时，具有MOS晶体管的阈值或导通电阻值难以降低的问题。
另外，在现有的半导体装置的制造方法中，在半导体衬底的P沟道型MOS晶体管的形成区域形成N型阱区域，然后形成N型扩散区域。并且，由于形成N型扩散区域时的掩模偏移，或者由于形成源极区域及漏极区域时的掩模偏移，具有N型扩散区域相对源极区域及漏极区域从所希望的区域偏移而形成的情况。由于该制造方法，具有漏极-源极区域间的耐击穿电压降低、MOS晶体管的耐压特性变差的问题。
另外，在现有的半导体装置的制造方法中，在半导体衬底的P沟道型MOS晶体管的形成区域形成N型阱区域之后，形成N型扩散区域。由于该制造方法，需要考虑形成N型扩散层、源极区域以及漏极区域时的掩模偏移量，具有MOS晶体管的器件尺寸难以缩小的问题。
另外，在现有的半导体装置的制造方法中，在半导体衬底的P沟道型MOS晶体管的形成区域形成有N型阱区域之后，形成N型扩散区域。由于该制造方法，具有制造工序或掩模数量也增大、制造成本难以降低的问题。
发明内容
本发明是鉴于上述各问题而提出的，本发明的半导体装置，具有半导体层、形成于所述半导体层上的漏极区域、源极区域及反向栅区域、形成于所述半导体层上面的栅极氧化膜、形成于所述栅极氧化膜上的栅极电极，其特征在于，在所述半导体层，遍及所述漏极区域以及所述反向栅区域的形成区域形成一导电型第一扩散层，在所述一导电型第一扩散层上形成构成所述反向栅区域的逆导电型扩散层，在所述逆导电型扩散层上形成构成所述源极区域的一导电型第二扩散层，所述逆导电型扩散层的杂质浓度峰值形成比所述逆导电型扩散层与所述一导电型第二扩散层的结区域更深的所述一导电型第一扩散层的深部。因此，在本发明中，通过将反向栅区域的杂质浓度峰值形成在半导体层深部，能够使位于源极区域的深部附近的反向栅区域的杂质浓度为高浓度。通过该结构，能够提高MOS晶体管的漏极-源极区域间的耐击穿电压。
另外，在本发明的半导体装置中，所述逆导电型扩散层在所述结区域附近的杂质浓度为：在所述一导电型第二扩散层底面附近的杂质浓度是所述一导电型第二扩散层的表面附近杂质浓度的0.8倍以上。因此，在本发明中，可实现MOS晶体管阈值的适当值，并且将反向栅区域的杂质浓度峰值形成在半导体层深部。通过该结构，能够提高MOS晶体管的漏极-源极区域间的耐击穿电压，降低阈值。
另外，在本发明的半导体装置中，所述栅极电极由多晶硅膜和钨硅膜形成，所述钨硅膜的膜厚比所述多晶硅膜的膜厚厚。因此，在本发明中，通过在栅极电极使用钨硅膜，将反向栅区域的扩散层形成在所希望的区域。通过该结构，能够缩小器件尺寸，降低MOS晶体管的导通电阻值。
另外，本发明的半导体装置的制造方法，包括如下的工序：在半导体层上形成一导电型第一扩散层，在所述半导体层上形成有栅极氧化膜以及栅极电极，然后，通过使用所述栅极电极的自调整技术，在所述一导电型第一扩散层上形成构成反向栅区域的逆导电型扩散层；以重叠在所述逆导电型扩散层上的方式形成构成源极区域的一导电型第二扩散层，在所述一导电型第一扩散层上形成构成漏极区域的一导电型第三扩散层，在形成所述逆导电型扩散层的工序中，将所述逆导电型扩散层的杂质浓度的峰值形成在比所述逆导电型扩散层与所述一导电型第二扩散层的结区域更深的所述一导电型第一扩散层的深部。因此，在本发明中，通过使用栅极电极的自调整技术而将反向栅区域形成到半导体层深部。通过该制造方法，能够使源极区域深部附近的反向栅区域的杂质浓度成为高浓度。通过该制造方法，能够提高MOS晶体管的漏极-源极区域间的耐击穿电压。
另外，本发明的半导体装置的制造方法，在形成所述逆导电型扩散层的工序中，具有加速电压为80～160(keV)的离子注入工序。因此，在本发明中，将栅极电极用作自调整技术，将反向栅区域形成到半导体层深部。通过该制造方法，能够使源极区域的深部附近的反向栅区域的杂质浓度成为高浓度。
另外，本发明的半导体装置的制造方法，其特征在于，在形成所述栅极电极的工序中，在多晶硅膜上沉积钨硅膜，使所述钨硅膜的膜厚比所述多晶硅膜的膜厚厚。因此，在本发明中，使用钨硅膜形成栅极电极。通过该制造方法，利用使用栅极电极的自调整技术，能够将反向栅区域形成到半导体层深部。
在本发明中，MOS晶体管的反向栅区域的杂质浓度的峰值形成在半导体层深部。并且，位于源极区域深部附近的反向栅区域的杂质浓度为高浓度。通过该结构，提高MOS晶体管的漏极-源极区域间的耐击穿电压，实现MOS晶体管的所希望的耐压特性。
另外，在本发明中，MOS晶体管的栅极电极由多晶硅膜和钨硅膜的层积结构形成。通过该结构，能够将反向栅区域的扩散层形成在所希望的区域，可缩小器件尺寸。并且，能够降低MOS晶体管单位面积的导通电阻。
另外，在本发明中，在形成反向栅区域时，通过使用栅极电极的自调整技术，将反向栅区域形成到半导体层深部。通过该制造方法可将反向栅区域的杂质浓度的峰值形成到半导体层深部，可通过反向栅区域使MOS晶体管的漏极-源极区域间的耐击穿电压提高。
另外，在本发明中，在形成反向栅区域时，通过使用栅极电极的自调整技术将反向栅区域形成到半导体层深部。通过该制造方法，能够将反向栅区域形成在所希望的区域，可缩小器件尺寸。并且，能够降低MOS晶体管单位面积的导通电阻。
另外，在本发明中，通过使用栅极电极的自调整技术，能够将反向栅区域的杂质浓度的峰值形成到半导体层深部。通过该制造方法，能够利用反向栅区域提高MOS晶体管的漏极-源极区域间的耐击穿电压。并且，可降低制造工序或掩模数量，降低制造成本。
附图说明
图1是说明本发明实施方式的半导体装置的剖面图。
图2是说明本发明实施方式的半导体装置的剖面图。
图3是说明本发明实施方式的半导体装置的图，(A)是杂质浓度曲线图，(B)是杂质浓度曲线图。
图4是说明本发明实施方式的半导体装置的图，(A)是杂质浓度斜度图，(B)是杂质浓度斜度图。
图5是说明本发明实施方式的半导体装置的制造方法的剖面图。
图6是说明本发明实施方式的半导体装置的制造方法的剖面图。
图7是说明本发明实施方式的半导体装置的制造方法的剖面图。
图8是说明本发明实施方式的半导体装置的制造方法的剖面图。
图9是说明本发明实施方式的半导体装置的制造方法的剖面图。
图10是说明本发明实施方式的半导体装置的制造方法的剖面图。
图11是说明本发明实施方式的半导体装置的制造方法的剖面图。
附图标记说明
1：P沟道型MOS晶体管；2：P型单晶硅衬底；3：N型外延层；5：P型扩散层；8：N型扩散层；10：P型扩散层；11：P型扩散层；12：栅极电极；13：栅极电极；15：多晶硅膜；16：钨硅膜
具体实施方式
以下，参照图1～图4详细说明本发明一实施方式的半导体装置。图1是用于说明本发明实施方式的半导体装置的剖面图。图2是用于说明本实施方式的半导体装置的剖面图。图3(A)及(B)是用于说明本实施方式的半导体装置的浓度曲线图。图4(A)及(B)是说明本实施方式的半导体装置用的杂质浓度斜度的图。
如图1所示，P沟道型MOS晶体管1主要由P型单晶硅衬底2、N型外延层3、N型埋入扩散层4、P型扩散层5、被用作漏极区域的P型扩散层6、7、被用作反向栅区域的N型扩散层8、9、被用作源极区域的P型扩散层10、11、以及栅极电极12、13构成。
N型外延层3在P型单晶硅衬底2上形成。另外，在本实施方式中，表示在衬底2上形成有一层外延层3的情况，但不限于该情况。例如，也可以在衬底上面层积有多层外延层。
N型埋入扩散层4遍及衬底2及外延层3两区域形成。如图所示，N型埋入扩散层4遍及P沟道型MOS晶体管1的形成区域形成。
P型扩散层5在外延层3上形成。如图所示，P型扩散层5遍及P沟道型MOS晶体管1的形成区域形成。
P型扩散层6、7重叠在P型扩散层5上形成。通过该结构，P型扩散层6、7被用作为漏极区域。另外，P型扩散层6、7可以在N型扩散层8的周围形成一环状。
N型扩散层8重叠在P型扩散层5上形成。在N型扩散层8上重叠形成有N型扩散层9。N型扩散层8被用作为反向栅区域，N型扩散层9被用作为反向栅引出区域。并且，位于栅极电极12、13下方的N型扩散层8被用作为沟道区域。
P型扩散层10、11重叠在N型扩散层8上形成。P型扩散层10、11被用作为源极区域。N型扩散层9和P型扩散层10、11与源极电极26连接并成为同电位。另外，P型扩散层10、11也可以在N型扩散层9的周围一环状地形成。
栅极电极12、13在栅极氧化膜14上面形成。栅极电极12、13例如通过多晶硅膜15和钨硅膜16形成为所希望的膜厚。另外，栅极电极12、13也可以形成为一环状。
LOCOS(Local Oxidation of Silicon：硅的局部氧化)氧化膜17、18、19、20通过LOCOS法形成在外延层3上。LOCOS氧化膜17、18、19、20的平坦部的膜厚例如为3000～4000左右。
绝缘层21形成在外延层3上面。绝缘层21通过BPSG(Boron PhosphoSilicate Glass)膜、SOG(Spin On Glass)膜等形成。并且，使用公知的光刻技术例如通过使用了CHF3或CF4类的气体的干式蚀刻，在绝缘层21上形成有接触孔22、23、24。
在接触孔22、23、24上有选择地形成由例如Al-Si膜、Al-Si-Cu膜、Al-Cu膜等构成的铝合金膜，形成漏极电极25、27及源极电极26。另外，漏极电极25、27也可以在源极电极26的周围一环状地形成。另外，在图1所示的剖面中，向栅极电极12、13配线的配线层未作图示，在其他区域与配线层连接。
接着，使用图2～图4对MOS晶体管1的反向栅区域的结构及MOS晶体管的特性进行说明。另外，图2所示的X轴表示从N型扩散层9向LOCOS氧化膜19侧离开的距离(μm)。另一方面，Y轴表示从外延层3的表面向深部离开的距离(μm)。另外，图3(A)表示图2所示的剖面图的A-A线方向的杂质浓度曲线。图3(B)表示图2所示的剖面图的B-B线方向的杂质浓度曲线。并且，B-B线方向的杂质浓度曲线在外延层3表面附近。另外，图4(A)表示形成N型扩散层8时的加速电压为160(keV)时的N型扩散层8的杂质浓度斜度。图4(B)表示形成N型扩散层8时的加速电压为80(keV)时的N型扩散层8的杂质浓度斜度。
如图2所示，MOS晶体管1在N型外延层3上形成有P型扩散层5，在P型扩散层5上形成有用作反向栅区域的N型扩散层8。在N型扩散层8上形成有用作源极区域的P型扩散层11。如粗线所示，N型扩散层8和P型扩散层11形成PN结区域28。并且，P型扩散层11从N型外延层3表面扩散到0.3～0.4(μm)左右。N型扩散层8从N型外延层3表面扩散到1.2～1.4(μm)左右。
在图3(A)中，实线表示形成N型扩散层8时的加速电压为160(keV)时的杂质浓度曲线。虚线表示形成N型扩散层8时的加速电压为80(keV)时的杂质浓度曲线。
在实线所示的结构中，在自外延层3(参照图2)表面离开0.2～0.3(μm)左右的区域(实线和点划线交叉的区域)形成有PN结区域28(参照图2)。
具体地，在实线所示的结构中，与点划线交叉的杂质浓度曲线的谷间的区域为PN结区域28。这是由于，在PN结区域28，P型杂质浓度和N型杂质浓度被校正并且形成杂质浓度的低浓度区域。PN结区域28的上方为N型扩散层8(参照图2)与P型扩散层11(参照图2)重叠形成并且作为P型扩散层11起作用的区域。而PN结区域28的下方为作为N型扩散层8起作用的区域。即，PN结区域28的下方表示N型扩散层8的杂质浓度曲线。如双点划线所示，N型扩散层8在PN结区域28的深部形成有杂质浓度的峰值。并且，PN结区域28附近的N型扩散层8侧的杂质浓度为9.69×1017(1cm2)左右。
另一方面，在虚线所示的结构中，与实线所示的结构相同，杂质浓度曲线的谷间区域(自点划线稍稍靠双点划线侧的区域)为PN结区域28。PN结区域28的下方是作为N型扩散层8起作用的区域。并且，在与双点划线交叉的区域形成N型扩散层8的杂质浓度的峰值区域，杂质浓度为4.44×1017(1cm2)左右。
另外，后文中对半导体装置的制造方进行详细说明，该杂质浓度的不同是由于：在实线的结构中，通过在栅极电极13上使用钨硅膜16，能够进行基于高加速电压的离子注入，能够在外延层3深部形成杂质浓度的峰值。
在图3(B)中，实线表示形成N型扩散层8时的加速电压为160(keV)时的杂质浓度曲线。虚线表示形成N型扩散层8时的加速电压为80(keV)时的杂质浓度曲线。
在实线的情况下，在自N型扩散层9(参照图2)的基准点离开1.6(μm)左右的区域(与点划线交叉的区域)形成有PN结区域28(参照图2)。
具体地，在实线所示的结构中，与点划线交叉的杂质浓度区域的谷间区域为PN结区域28。这是由于，在PN结区域28中，P型杂质浓度和N型杂质浓度被校正并形成杂质浓度的低浓度区域。并且，在比PN结区域28靠N型扩散层9侧，N型扩散层8(参照图2)和P型扩散层11(参照图2)重叠形成，作为P型扩散层11起作用。另一方面，在比PN结区域28靠LOCOS氧化膜19侧是作为N型扩散层8起作用的区域。即，比PN结区域28靠LOCOS氧化膜19侧，表示N型扩散层8的杂质浓度曲线。如图所示，为了实现MOS晶体管1的阈值(Vth)的适当值，沟道区域的N型扩散层8的杂质浓度为1.00×1018(1cm2)左右。
另一方面，在虚线所示的结构中，与实线所示的结构同样，与点划线交叉的杂质浓度曲线的谷间区域为PN结区域28。比PN结区域28靠LOCOS氧化膜19侧为起N型扩散层8作用的区域。如图所示，为了实现MOS晶体管1的阈值(Vth)的适当值，沟道区域的N型扩散层8的杂质浓度为1.00×1018(1cm2)左右。
在图4(A)及(B)中，使用实线、虚线、点划线、双点划线、三点划线、四点划线表示杂质浓度的线。并且，通过使实线表示最高的杂质浓度、四点划线表示最低的杂质浓度，图示N型扩散层9的浓度斜度。另外，在图4(A)及(B)中，点划线表示杂质浓度为1.0×1018(1cm2)的线。另外，圆标记所示的区域表示在MOS晶体管1中容易引起漏极-源极区域间的击穿的区域。
如图4(A)所示，在形成N型扩散层8时的加速电压为160(keV)的情况下，在圆标记所示的区域，如点划线所示，杂质浓度为1.0×1018(1cm2)的区域从PN接区域28配置到N型扩散层9侧。另一方面，如图4(B)所示，在形成N型扩散层8时的加速电压为80(keV)的情况下，在圆标记所示的区域，如点划线所示，1.0×1018(1cm2)的杂质浓度区域配置在P型扩散层11侧即PN结区域28的内侧。即，通过利用高加速电压形成N型扩散层，能够使容易引起击穿的区域中的杂质浓度为高浓度。
如上所述，在形成N型扩散层8时，在N型外延层3深部具有杂质浓度峰值地进行离子注入并热扩散。具体地，在图4(A)中，点划线所示的1.0×1018(1cm2)的杂质浓度的线从PN结区域28形成到深部。由此，N型扩散层8能够提高N型外延层3深部的杂质浓度，并且可使沟道区域的杂质浓度为所希望的值。即，如图4(A)及(B)所示，通过利用高加速电压形成N型扩散层8，MOS晶体管1成为不易引起漏极-源极间的击穿的结构。结果，能够提高MOS晶体管1的耐击穿电压，并且可降低MOS晶体管1的阈值或导通电阻值。例如，形成N型扩散层8时的加速电压为160(keV)的情况，与加速电压为80(keV)的情况相比，能够将阈值降低约0.3(V)左右，可将导通电阻值降低约1.7(％)左右。
另外，如图所示，为了实现MOS晶体管1的阈值(Vth)的适当值，设计N型扩散层8的形成条件、例如杂质浓度曲线、扩散深度等。结果，如图4(A)及(B)所示，在形成N型扩散层8时的加速电压改变时，沟道区域的N型扩散层8的杂质浓度曲线也大致相等。
即，为了提高MOS晶体管1的漏极-源极间的耐击穿电压，通过设计N型扩散层8的杂质浓度曲线，N型扩散层8侧的PN结区域28附近的杂质浓度比(A-A线方向/B-B线方向)在实线情况下为0.96倍左右，在虚线的情况下为0.44倍左右。在本实施方式中，使上述杂质浓度比为0.8倍以上而形成N型扩散层8，由此可使MOS晶体管1的漏极-源极间的耐击穿电压提高，能够提高MOS晶体管的耐破坏能力。
另外，在本实施方式中，对栅极电极12、13为多晶硅膜15和钨硅膜16的层积结构的情况进行了说明，但不限于该情况。例如，在形成P型扩散层5的离子注入工序时，只要具有杂质不穿通栅极电极12、13的厚度即可，也可以为多晶硅膜或钨硅膜的单层结构。除此之外，在不脱离本发明主旨的范围中，可以进行各种变更。
接着，参照图5～图11对本发明一实施方式的半导体装置的制造方法进行详细地说明。图5～图11是用于说明本实施方式的半导体装置的制造方法的剖面图。另外，图5～图11对图1所示的半导体装置的制造方法进行说明。
首先，如图5所示，准备P型单晶硅衬底2。在衬底2上形成氧化硅膜30，在N型埋入扩散层4的形成区域上形成开口部而有选择地去除氧化硅膜30。并且，使用氧化硅膜30作为掩模，在衬底2的表面通过旋转涂敷法涂敷含N型杂质、例如锑(Sb)的液浆31。之后，在将锑(Sb)热扩散并且形成N型埋入扩散层4之后，去除氧化硅膜30及液浆31。
接着，如图6所示，在衬底2上形成氧化硅膜32，在氧化硅膜32上形成光致抗蚀剂33。并且，使用公知的光刻技术，在形成P型埋入扩散层34、35的区域上的光致抗蚀剂33上形成开口部。然后，从衬底2的表面以40～180(keV)的加速电压、1.0×1013～1.0×1016(/cm2)的导入量离子注入P型杂质、例如硼(B)。并且，在将光致抗蚀剂33去除并且热扩散、形成P型埋入扩散层34、35之后，将氧化硅膜32去除。
接着，如图7所示，在气相外延生长装置的基座上配置衬底2，在衬底2上形成N型外延层3。气相外延生长装置主要由气体供给系统、反应炉、排气系统、控制系统构成。在本实施方式中，通过使用纵型的反应炉能够使外延层的膜厚均匀性提高。通过该外延层3的形成工序中的热处理，N型埋入扩散层4以及P型埋入扩散层34、35被热扩散。
接着，使用公知的光刻技术，在外延层3上形成P型扩散层36、37。并且，在外延层3上形成氧化硅膜38，在氧化硅膜38上形成光致抗蚀剂39。使用公知的光刻技术，在形成P型扩散层5的区域上的光致抗蚀剂39上形成开口部。然后，从外延层3的表面以40～180(keV)的加速电压、1.0×1013～1.0×1016(/cm2)的导入量离子注入P型杂质、例如硼(B)。并且，将光致抗蚀剂39去除并热扩散，形成P型扩散层5，然后将氧化硅膜38去除。
接着，如图8所示，在外延层3所希望的区域形成LOCOS氧化膜17、18、19、20。在外延层3上将用作栅极氧化膜14的氧化硅膜形成例如100～200()左右。并且，在氧化硅膜上将多晶硅膜15形成例如1000～2000()左右之后，在多晶硅膜15上将钨硅膜16形成例如2000～3000()左右。然后，使用公知的光刻技术，将多晶硅膜15及钨硅膜16有选择地去除，形成栅极电极12、13。
接着，在被用作为栅极氧化膜14的氧化硅膜上形成光致抗蚀剂40。使用公知的光刻技术，在形成N型扩散层8的区域上的光致抗蚀剂40上形成开口部。并且，从外延层3的表面以90～160(keV)的加速电压、1.0×1014～1.0×1016(/cm2)的导入量离子注入N型杂质、例如磷(P)。然后，将光致抗蚀剂40去除并热扩散，形成N型扩散层8。
此时，N型扩散层8将栅极电极12、13用作掩模并通过自调整技术形成。如上所述，通过使钨硅膜16的膜厚为2000～3000()左右，能够防止在自光致抗蚀剂40的开口部露出的栅极电极12、13的下方注入磷(P)。并且，N型扩散层8相对于栅极电极12、13位置精度良好地形成。
接着，如图9所示，在用作栅极氧化膜14的氧化硅膜上形成光致抗蚀剂41。使用公知的光刻技术，在形成N型扩散层9的区域上的光致抗蚀剂41上形成开口部。并且，从外延层3的表面以90～110(keV)的加速电压、1.0×1014～1.0×1016(/cm2)的导入量离子注入N型杂质、例如磷(P)。然后，将光致抗蚀剂41去除并热扩散，形成N型扩散层9。
接着，如图10所示，在用作栅极氧化膜14的氧化硅膜上形成光致抗蚀剂42。使用公知的光刻技术，在形成P型扩散层6、7、10、11的区域上的光致抗蚀剂42上形成开口部。并且，从外延层3的表面以50～70(keV)的加速电压、1.0×1014～1.0×1016(/cm2)的导入量离子注入P型杂质、例如硼(B)。然后，将光致抗蚀剂42去除并热扩散，形成P型扩散层6、7、10、11。
此时，位于P型扩散层6、7相对侧的P型扩散层10、11将栅极电极12、13利用作掩模，并通过自调整技术形成。如上所述，通过将钨硅膜16的膜厚形成为2000～3000()左右，可防止在自光致抗蚀剂42的开口部露出的栅极电极12、13的下方离子注入硼(B)。并且，能够使P型扩散层10、11相对于栅极电极12、13的位置精度良好。
通过该制造方法，作为反向栅区域的N型扩散层8及作为源极区域的P型扩散10、11相对栅极电极12、13位置精度良好地形成。通过该制造方法，利用作为反向栅区域的N型扩散层8能够使MOS晶体管1的漏极-源极间的耐击穿电压提高。另外，在形成N型扩散层8及P型扩散层10、11时，也不考虑掩模偏移，并位置精度良好地形成各自的扩散层。其结果，能够缩小MOS晶体管1的器件尺寸，可降低MOS晶体管1单位面积的导通电阻值。
接着，如图11所示，在外延层3上，作为绝缘层21例如沉积BPSG(Boron Phospho Silicate Glass)膜、SOG(Spin On Glass)膜等。并且，使用公知的光刻技术，例如通过使用有CHF3或CF4类的气体的干式蚀刻，在绝缘层21上形成接触孔22、23、24。在接触孔22、23、24中有选择地形成例如由Al-Si膜、Al-Si-Cu膜、Al-Cu膜等构成的铝合金膜，形成漏极电极25、26及源极电极26。
另外，在本实施方式中，对栅极电极12、13由多晶硅膜和钨硅膜双层结构形成的情况进行了说明，但不限于该情况。栅极电极例如也可以由多晶硅膜或钨硅膜单层结构形成。此时，多晶硅膜或钨硅膜也只要具有离子注入的磷(P)及硼(B)不穿透的膜厚即可。除此之外，在不脱离本发明主旨的范围中可进行各种变更。

Claims (6)

1.一种半导体装置，具有半导体层、形成于所述半导体层上的漏极区域、源极区域及反向栅区域、形成于所述半导体层上面的栅极氧化膜、形成于所述栅极氧化膜上的栅极电极，其特征在于，
在所述半导体层，遍及所述漏极区域以及所述反向栅区域的形成区域形成一导电型第一扩散层，
在所述一导电型第一扩散层上形成构成所述反向栅区域的逆导电型扩散层，
在所述逆导电型扩散层上形成构成所述源极区域的一导电型第二扩散层，
所述逆导电型扩散层的杂质浓度峰值形成在比所述逆导电型扩散层与所述一导电型第二扩散层的结区域更深的所述一导电型第一扩散层的深部。
2.如权利要求1所述的半导体装置，其特征在于，所述逆导电型扩散层在所述结区域附近的杂质浓度为：在所述一导电型第二扩散层底面附近的杂质浓度为在所述一导电型第二扩散层的表面附近杂质浓度的0.8倍以上。
3.如权利要求1所述的半导体装置，其特征在于，所述栅极电极由多晶膜和钨硅膜形成，所述钨硅膜的膜厚比所述多晶硅膜的膜厚厚。
4.一种半导体装置的制造方法，其特征在于，包括如下的工序：
在半导体层上形成一导电型第一扩散层，在所述半导体层上形成有栅极氧化膜以及栅极电极，然后，通过使用所述栅极电极的自调整技术，在所述一导电型第一扩散层上形成构成反向栅区域的逆导电型扩散层；
以重叠在所述逆导电型扩散层上的方式形成构成源极区域的一导电型第二扩散层，在所述一导电型第一扩散层上形成构成漏极区域的一导电型第三扩散层，
在形成所述逆导电型扩散层的工序中，将所述逆导电型扩散层的杂质浓度的峰值形成在比所述逆导电型扩散层与所述一导电型第二扩散层的结区域更深的所述一导电型第一扩散层的深部。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，在形成所述逆导电型扩散层的工序中，具有加速电压为80～160(keV)的离子注入工序。
6.如权利要求4所述的半导体装置的制造方法，其特征在于，在形成所述栅极电极的工序中，在多晶硅膜上沉积钨硅膜，使所述钨硅膜的膜厚比所述多晶硅膜的膜厚厚。
CNA2007101263485A 2006-06-29 2007-06-29 半导体装置及其制造方法 Pending CN101097960A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006179389A JP2008010627A (ja) 2006-06-29 2006-06-29 半導体装置及びその製造方法
JP179389/06 2006-06-29

Publications (1)

Publication Number Publication Date
CN101097960A true CN101097960A (zh) 2008-01-02

Family

ID=38875719

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101263485A Pending CN101097960A (zh) 2006-06-29 2007-06-29 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US7547950B2 (zh)
JP (1) JP2008010627A (zh)
CN (1) CN101097960A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482003A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造(上海)有限公司 晶体管的版图结构、晶体管及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831305B1 (en) * 2016-05-06 2017-11-28 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719421A (en) 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
JPH09232563A (ja) * 1996-02-21 1997-09-05 Nec Kansai Ltd 電界効果トランジスタ
WO1997033315A1 (en) * 1996-03-06 1997-09-12 Philips Electronics N.V. Method of manufacturing a pic (power integrated circuit) device, and a pic device manufactured by such a method
JP3686163B2 (ja) * 1996-05-30 2005-08-24 株式会社日立製作所 半導体集積回路装置の製造方法およびその製造装置
JPH11145457A (ja) * 1997-11-07 1999-05-28 Nec Corp 縦型電界効果トランジスタ
JP3429654B2 (ja) * 1997-12-24 2003-07-22 セイコーインスツルメンツ株式会社 半導体集積回路装置の製造方法
JP2000077532A (ja) * 1998-09-03 2000-03-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3443069B2 (ja) 2000-04-07 2003-09-02 松下電器産業株式会社 半導体装置の製造方法
JP5183835B2 (ja) * 2000-11-02 2013-04-17 ローム株式会社 半導体装置およびその製造方法
JP2006032493A (ja) * 2004-07-13 2006-02-02 Sharp Corp 半導体装置及びその製造方法
JP2006128640A (ja) 2004-09-30 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4413742B2 (ja) * 2004-10-14 2010-02-10 パナソニック株式会社 Ｍｏｓ容量型半導体装置およびこれを用いた水晶発振器
JP5063865B2 (ja) * 2005-03-30 2012-10-31 オンセミコンダクター・トレーディング・リミテッド 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482003A (zh) * 2016-06-08 2017-12-15 中芯国际集成电路制造(上海)有限公司 晶体管的版图结构、晶体管及其制造方法
CN107482003B (zh) * 2016-06-08 2020-03-13 中芯国际集成电路制造(上海)有限公司 晶体管的版图结构、晶体管及其制造方法

Also Published As

Publication number Publication date
JP2008010627A (ja) 2008-01-17
US20080001231A1 (en) 2008-01-03
US7547950B2 (en) 2009-06-16

Similar Documents

Publication Publication Date Title
CN100454545C (zh) 半导体装置及其制造方法
CN100490096C (zh) 半导体装置及其制造方法
EP1994566B1 (en) Insulated gate-type semiconductor device and manufacturing method thereof
JPH1187710A (ja) トレンチ接触法
JP4836427B2 (ja) 半導体装置及びその製造方法
US6404009B1 (en) Semiconductor device and method of producing the same
CN100573872C (zh) 半导体装置及其制造方法
CN100517750C (zh) 半导体装置
US7649222B2 (en) Semiconductor device
CN100463122C (zh) 具有低导通电阻的高电压功率mosfet
US7705399B2 (en) Semiconductor device with field insulation film formed therein
CN1996615A (zh) 半导体装置及其制造方法
CN100505320C (zh) 半导体装置及其制造方法
CN1841684A (zh) 半导体装置的制造方法
CN1925168A (zh) 半导体装置及其制造方法
US7307310B2 (en) Semiconductor device and method for manufacturing same
CN101097961B (zh) 半导体装置及其制造方法
CN101097959A (zh) 半导体装置及其制造方法
CN101097960A (zh) 半导体装置及其制造方法
KR100374280B1 (ko) 반도체 장치 및 그 제조 방법
KR100910815B1 (ko) 반도체 소자 및 그 제조 방법
US20090065858A1 (en) Dmos transistor and fabrication method thereof
CN107658335B (zh) 半导体装置及其制造方法
CN115566038A (zh) 超结器件及其制造方法
CN101026189A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080102