JP4413742B2 - Mos容量型半導体装置およびこれを用いた水晶発振器 - Google Patents
Mos容量型半導体装置およびこれを用いた水晶発振器 Download PDFInfo
- Publication number
- JP4413742B2 JP4413742B2 JP2004300166A JP2004300166A JP4413742B2 JP 4413742 B2 JP4413742 B2 JP 4413742B2 JP 2004300166 A JP2004300166 A JP 2004300166A JP 2004300166 A JP2004300166 A JP 2004300166A JP 4413742 B2 JP4413742 B2 JP 4413742B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- gate
- mos capacitive
- capacitive semiconductor
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 102
- 239000013078 crystal Substances 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000014509 gene expression Effects 0.000 claims description 6
- 230000005484 gravity Effects 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000035945 sensitivity Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
- H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/0002—Types of oscillators
- H03B2200/0012—Pierce oscillator
Description
しかしながら、このようなP型とN型半導体との接合において、容量変化幅を拡大するには、P型とN型のキャリア濃度を変化させ接合容量を変化させる必要があるが、濃度差が大きくなる為に絶対容量値バラツキが増大する。
また、MOS容量を使用する場合には、使用する電極間容量の変化幅を増大しなくてはならない為、スイッチング容量と同様に過大な面積が必要となるが、スイッチング素子に比べて素子面積の縮小化を図ることが可能となるが、高周波特性に劣化が生じる。
小型化、高周波化等で適するMOS容量型半導体装置としての周波数特性は、使用する周波数と使用する電極構造によって以下の特徴がある。
キャリアとなる電子の移動速度によってきまる周期内での電子の移動距離(拡散長)は以下の式で表される。
電子の移動距離:Ln=sqrt(Dn×τn)
Dn:正孔の拡散係数。 τn:使用周波数の周期[s]
ゲートが正バイアスとなるように電圧を印加する場合、ドレインとソースから電子が供給されて、ゲート酸化膜SiO2と基板Siとの間のSiO2/Si界面には、電子が蓄積される。このときソース・ドレイン間距離Lが長い場合には、拡散で移動する少数キャリアの電子が中央部に到達できず、容量値が小さくなる。すなわち、ゲート電圧を変化させたときの容量変化を測定した結果を図5に示すように、L=100umでは、周波数100kHz程度では十分な感度特性を示すものの、周波数20MHzの高周波になると感度特性が大幅に低下していることがわかる。
ゲートが負バイアスに印加される場合、バックゲートの電極から正孔が供給されて、SiO2/Si界面には、正孔が蓄積される。
キャリアとなる正孔の移動速度によってきまる周期内での正孔の移動距離(拡散長)は以下の式で表される。
1周期内での正孔の移動距離:Wp=sqrt(Dp×τp)
Dp:電子の拡散係数 τp:使用周波数の周期[s]
ゲートとバックゲート間距離すなわち、ゲート端とバックゲートとのコンタクトのためのコンタクト拡散領域40との距離LBGが長い場合には、バックゲート中を拡散で移動する正孔が、端までに達せず、容量値が小さくなる。すなわち、ゲート電圧を変化させたときのバックゲートとの電圧変化に対する容量変化を測定した結果を図6に示すように、L=100umでは、周波数100kHz程度では十分な感度特性を示すものの、周波数20MHzの高周波になると感度特性が大幅に低下していることがわかる。
つまり使用周波数が高くなると、移動距離が短くなり、正孔がゲート端まで達しない。L=10umでは、周波数20MHzの高周波においても周波数100kHzと同様の感度特性を示している。従ってここでも高周波にて使用する場合には実際のゲートとバックゲート間距離LBGを正孔の移動距離Wp以下に設定を行う必要がある(Wp依存性)。
れたゲート電極と、前記ゲート電極をはさむように配されるソース・ドレイン領域と、前
記基板にコンタクトするためのコンタクト拡散領域を備えたバックゲートとを具備し、ソ
ース・ドレイン領域とゲート電極との間、またはゲート電極とバックゲートとの間に印加
される電圧を調整することにより、ゲート絶縁膜に蓄積される電荷を調整可能にしたMO
S容量型半導体装置において、前記ソース・ドレイン間隔または、前記バックゲートと前
記ゲート電極との間隔が、前記印加される電圧に重畳される周波数の周期内に、電子また
は正孔が前記ゲート絶縁膜と前記基板との界面に蓄積されうるように決定されることを特
徴とする。
LSD<Ln
1周期内での電子の移動距離:Ln=sqrt(Dn×τn) (1)
Dn:電子の拡散係数。 τn:使用周波数の周期[s]
この構成により、ソース・ドレイン間隔LSDが、1周期内にソース・ドレインとゲートとの電位差により電子が移動する距離Lnよりも小さいとき、電子がゲート端まで達しない状況で、電位が反転されるのを防ぎ、高周波での使用が可能となる。
LBG<Wp
1周期内での正孔の移動距離:Wp=sqrt(Dn×τn) (2)
Dp:正孔の拡散係数 τp:使用周波数の周期[s]
この構成により、ソース・ドレイン間隔LSDが、1周期内にソース・ドレインとゲートとの電位差により電子が移動する距離Lnよりも小さいとき、正孔がゲート端まで達しない状況で、電位が反転されるのを防ぎ、高周波での使用が可能となる。
LSD<Ln
1周期内での電子の移動距離:Ln=sqrt(Dn×τn) (1)
Dn:電子の拡散係数。 τn:使用周波数の周期[s]
LBG<Wp
1周期内での正孔の移動距離:Wp=sqrt(Dn×τn) (2)
Dp:正孔の拡散係数 τp:使用周波数の周期[s]
この構成により、バックゲートの配置に自由度が増大するため設計が容易となる。
この構成により、ソース・ドレインの面積の縮小化が増大するため発振器としての周波数可変幅の増大が可能となる。
この構成により、マスクずれに強いデバイスの形成が可能となる。
この構成により、前記バックゲート電位を基板電位と別の電位に固定することが可能となり、前記バックゲート電位を前記ソースまたは前記ドレインと接続することで変化量の増大が可能となる。
この構成により、MOS容量型半導体装置の容量可変幅を大きくとることができることから、周波数の可変幅を増大することができる。
この構成により、複数の素子を独立して制御することにより、容量制御幅を増大することができる。
この構成により、寸法誤差が生じても吸収が容易であることから、誤動作を低減することができる。
(実施の形態1)
図1は、本発明の実施の形態1のMOS容量型半導体装置を使用した水晶発振回路の構成を示す図であり、この水晶発振回路は、発振回路部44と、水晶発振子60と、負荷容量部50とで構成されている。本実施の形態1では負荷容量部50を構成するMOS容量型半導体装置56,57を、ゲート電極の中心より、使用周波数の周期によって決まる一定距離内にソース、ドレイン、バックゲートを配置し、各電極端子から注入される電子または正孔の移動距離が不足し、キャリアが界面までに到達しなくなるのを防止するようにしたことを特徴とする。なお、前記負荷容量部50は、MOS容量型半導体装置56,57と、抵抗51,52,53と、容量54,55とで構成され、発振回路部44は、インバータトランジスタ43と、帰還抵抗41と、制限抵抗42とで構成される。
1周期内での電子の移動距離:Ln=sqrt(Dn×τn) (1)
Dn:電子の拡散係数。 τn:使用周波数の周期[s]
1周期内での正孔の移動距離:Wp =sqrt(Dp×τp) (2)
Dn:正孔の拡散係数。 τp:使用周波数の周期[s]
本実施の形態では、ゲート電極がH構造をなしている。
ここでこれらソース・ドレイン領域およびバックゲートを構成するN型拡散層17,18,19およびP型拡散層14,15,16のすべてが、上記(1)(2)で決定される距離Ln、Wpを半径とした円内に配されるようにする。
また、本発明はNMOSだけでなくPMOSにも利用可能である。PMOSの場合、導電型が逆になるため、上記1周期内での電子または正孔の移動距離を示す式(1)(2)が逆になる。
前記実施の形態ではゲート電極がH構造をなすようにし、ソース・ドレイン間隔LSDと、バックゲートとゲートとの間隔LBGとが、前記移動距離の範囲にあるようにしたが、本実施の形態では、ゲート電極を十字状に形成することにより、ソース・ドレイン間隔LSDと、バックゲートとゲートとの間隔LBGとが、前記移動距離の範囲にあるように構成したことを特徴とする。
本発明の実施の形態2によると、使用する電極間の容量を確保する為、ソース・ドレイン間隔LSDと、バックゲートとゲートとの間隔LBGとが、使用周波数により定まる前記式(1)(2)を満たすように形成される。実際には、ゲート電極11の中心から、使用周波数より定まる前記式(1)で決定される距離Wpを半径とした円内にソース・ドレイン領域18,19、使用周波数より定まる前記式(2)で決定される距離Lnを半径とした円内にバックゲートを構成するP型拡散層14が配されるようにする。
前記実施の形態ではゲート電極が十字またはH構造をなすようにし、ソース・ドレイン間隔LSDと、バックゲートとゲートとの間隔LBGとが、前記移動距離の範囲にあるようにしたが、本実施の形態では、ゲートとソース・ドレインとの間での容量変化のみを用いるもので、ソース・ドレイン間隔LSDが、前記移動距離の範囲にあるように構成したことを特徴とする。
本発明の実施の形態3によると、使用する電極間の容量を確保する為、ソース・ドレイン間隔LSDが、使用周波数により定まる前記式(1)を満たすように形成される。実際には、ゲート電極11の中心から、使用周波数より定まる前記式(1)で決定される距離wpを半径とした円内にソース・ドレイン領域18,19が配されるようにする。
前記実施の形態3では、ソース・ドレイン間隔LSDが前記移動距離の範囲にあるようにしたが、本実施の形態では、バックゲートとゲートとのとの間での電圧を制御することによる容量変化のみを用いるもので、バックゲートとゲートとの間隔LBGとが、前記移動距離の範囲にあるように構成したことを特徴とする。
本発明の実施の形態4によると、使用する電極間の容量を確保する為、バックゲートとゲートとの間隔LBGが、使用周波数により定まる前記式(2)を満たすように形成される。実際には、ゲート電極11の中心から、使用周波数より定まる前記式(2)で決定される距離Lnを半径とした円内にバックゲートのP型拡散層領域14が配されるようにする。
本実施の形態では、ゲート電極がH構造をなしている。
前記実施の形態4では、バックゲートとゲートとの間隔LBGとが、前記移動距離の範囲にあるように構成したが、本実施の形態でも同様であり、ゲート電極の形状をH型から外方に突起を有する形状に構成し、バックゲートとゲートとの間隔LBGとが、前記移動距離の範囲にあるように構成したことを特徴とする。
本発明の実施の形態5によっても、使用する電極間の容量を確保する為、バックゲートとゲートとの間隔LBGが、使用周波数により定まる前記式(2)を満たすように形成される。実際には、ゲート電極11の中心から、使用周波数より定まる前記式(2)で決定される距離Lnを半径とした円内にバックゲートのP型拡散層領域14が配されるようにする。
図7は、本発明の実施の形態としてMOS容量型半導体装置を使用する際のレイアウト構成を示す図である。
この例では前記実施の形態1乃至5に示した本発明のMOS容量型半導体装置を1素子とし、負荷容量を4素子で構成するものである。
この構成により、より高い周波数に対応可能とする。
図8は、本発明の実施の形態として、上記実施の形態1乃至5によるMOS容量型半導体装置を2素子以上で構成する際に2素子間に重心をおき対角に配置させ、上下、斜めにて相対的に配置するものである。
この構成により、プロセス上の誤差を吸収しうるようにしたもので、各半導体装置の容量値の偏差が小さくなりより精度が高い容量値が実現できる。
図9は、本発明の実施の形態として、上記実施の形態1乃至5によるMOS構造を2ブロック以上で構成する際に2ブロック間に重心をおき、対角に配置し、上下、斜めにて相対的に配置するものである。
この構成により各半導体装置の容量値の偏差が小さくなりより高精度の容量値が実現できる。
12 ゲート絶縁膜
13 P型半導体層
14,15,16 バックゲート(P型)
17,18,19 ソースまたはドレイン(N型)
20 ゲート電極からの拡散長を半径とした円
31 ソース電極
32 ゲート電極
33 ドレイン電極
34 バックゲート電極
35 ゲート電極(ポリシリコン)
36 ゲート絶縁膜
37 P型半導体層
38 ソース(N型)
39 ドレイン(N型)
40 バックゲート(P型)
44 発振回路部
41,42 抵抗
43 インバータ回路
50 負荷容量部
51,52,53 抵抗
54,55 コンデンサ
56,57 MOS容量型半導体装置
Claims (13)
- 基板表面にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極をはさむように配されるソース・ドレイン領域と、前記基板にコンタクトするためのコンタクト拡散領域を備えたバックゲートとを具備し、ソース・ドレイン領域とゲート電極との間、またはゲート電極とバックゲートとの間に印加される電圧を調整することにより、ゲート絶縁膜に蓄積される電荷を調整可能にしたMOS容量型半導体装置において、
前記ソース・ドレイン間隔または、前記バックゲートと前記ゲート電極との間隔が、
前記印加される電圧に重畳される周波数の周期内に、電子または正孔が前記ゲート絶縁膜と前記基板との界面に蓄積されうるように決定されることを特徴とするMOS容量型半導体装置。 - 請求項1に記載のMOS容量型半導体装置であって、
前記ソース・ドレイン間隔と、前記バックゲートと前記ゲート電極との間隔とが、
前記印加される電圧に重畳される周波数の周期内に、電子または正孔が前記ゲート絶縁膜と基板界面に蓄積されうるように決定されることを特徴とするMOS容量型半導体装置。 - 請求項1に記載のMOS容量型半導体装置であって、
前記ソース・ドレイン間隔LSDが、使用周波数により定まる次式(1)を満たすように形成されたことを特徴とするMOS容量型半導体装置。
LSD<Ln
電子の移動距離:Ln=sqrt(Dn×τn) (1)
Dn:電子の拡散係数。 τn:使用周波数の周期[s] - 請求項1に記載のMOS容量型半導体装置であって、
前記バックゲートと前記ゲートとの間隔LBGとが、使用周波数により定まる次式(2)を満たすように形成されたことを特徴とするMOS容量型半導体装置。
LBG<Wp
正孔の移動距離:Wp=sqrt(Dn×τn) (2)
Dp:正孔の拡散係数 τp:使用周波数の周期[s] - 請求項2に記載のMOS容量型半導体装置であって、
前記ソース・ドレイン間隔LSDと、前記バックゲートと前記ゲートとの間隔LBGとが、使用周波数により定まる次式(1)(2)を満たすように形成されたことを特徴とするMOS容量型半導体装置。
LSD<Ln
電子の移動距離:Ln=sqrt(Dn×τn) (1)
Dn:電子の拡散係数。 τn:使用周波数の周期[s]
LBG<Wp
正孔の移動距離:Wp=sqrt(Dn×τn) (2)
Dp:正孔の拡散係数 τp:使用周波数の周期[s] - 請求項1乃至5に記載のMOS容量型半導体装置であって、
前記ソース・ドレイン間隔LSDと、前記バックゲートと前記ゲートとの間隔LBGとがゲート電極の中心から、使用周波数より定まる前記式(1)で決定される距離Lnを半径とした円内にソース・ドレイン領域、使用周波数より定まる前記式(2)で決定される距離Wpを半径とした円内にバックゲートを構成する基板コンタクトが配されるように形成されたことを特徴とするMOS容量型半導体装置。 - 請求項1乃至6のいずれかに記載のMOS容量型半導体装置であって、
前記ゲート電極はH型に配置されていることを特徴とするMOS容量型半導体装置。 - 請求項1乃至6のいずれかに記載のMOS容量型半導体装置であって、
前記ゲート電極は十字型に配置されていることを特徴とするMOS容量型半導体装置。 - 請求項1乃至8のいずれかに記載のMOS容量型半導体装置であって、
前記MOS容量型半導体装置は、前記基板表面に形成されたウェル内に形成され、前記基板から分離されていることを特徴とするMOS容量型半導体装置。 - 請求項6に記載のMOS容量型半導体装置であって、
前記ソース、前記ドレイン、前記ゲート、前記バックゲートのいずれかを含む素子の中心は、前記ゲート電極の重心位置とすることを特徴とするMOS容量型半導体装置。 - 請求項1乃至10のいずれかに記載のMOS容量型半導体装置を負荷容量として用い、水晶振動子からみた負荷容量を可変にして周波数を可変とする水晶発振器であって、
負荷容量としてMOS容量型半導体装置のゲート電極またはドレインまたはバックゲート、ソースに制御電位を与え電位差を制御することにより容量を可変にしたことを特徴とする水晶発振器。 - 請求項11に記載の水晶発振器であって、
前記負荷容量が、2素子以上の前記MOS容量型半導体装置で構成されたこと特徴とする水晶発振器。 - 請求項12に記載の水晶発振器であって、
前記MOS容量型半導体装置は、前記2素子間に重心が位置するように対角または平行に配置されたことを特徴とする水晶発振器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300166A JP4413742B2 (ja) | 2004-10-14 | 2004-10-14 | Mos容量型半導体装置およびこれを用いた水晶発振器 |
US11/242,000 US7247918B2 (en) | 2004-10-14 | 2005-10-04 | MOS capacitor type semiconductor device and crystal oscillation device using the same |
CNB200510113713XA CN100533735C (zh) | 2004-10-14 | 2005-10-14 | 半导体器件以及使用该器件的晶体振荡器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004300166A JP4413742B2 (ja) | 2004-10-14 | 2004-10-14 | Mos容量型半導体装置およびこれを用いた水晶発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006115185A JP2006115185A (ja) | 2006-04-27 |
JP4413742B2 true JP4413742B2 (ja) | 2010-02-10 |
Family
ID=36179825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004300166A Active JP4413742B2 (ja) | 2004-10-14 | 2004-10-14 | Mos容量型半導体装置およびこれを用いた水晶発振器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7247918B2 (ja) |
JP (1) | JP4413742B2 (ja) |
CN (1) | CN100533735C (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008010627A (ja) * | 2006-06-29 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
CN101523721B (zh) * | 2006-08-02 | 2012-07-04 | Eta瑞士钟表制造股份有限公司 | 具有短路防止工具的压电谐振器 |
KR101635828B1 (ko) | 2010-08-19 | 2016-07-04 | 삼성전자주식회사 | 커패시터 장치 및 그 제조 방법 |
US9401436B2 (en) * | 2011-05-05 | 2016-07-26 | Qualcomm Incorporated | Multiple control transcap variable capacitor |
US8498094B2 (en) * | 2011-05-05 | 2013-07-30 | Eta Semiconductor Inc. | Semiconductor variable capacitor |
WO2013051175A1 (ja) * | 2011-10-06 | 2013-04-11 | パナソニック株式会社 | 半導体集積回路装置 |
US8963289B2 (en) * | 2012-05-08 | 2015-02-24 | Eta Semiconductor Inc. | Digital semiconductor variable capacitor |
CN108269861B (zh) * | 2016-12-30 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | Mos电容及其形成方法 |
US10386406B1 (en) * | 2018-02-02 | 2019-08-20 | Globalfoundries Inc. | Back gate tuning circuits |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3276325B2 (ja) | 1996-11-28 | 2002-04-22 | 松下電器産業株式会社 | 半導体装置 |
US6140687A (en) * | 1996-11-28 | 2000-10-31 | Matsushita Electric Industrial Co., Ltd. | High frequency ring gate MOSFET |
-
2004
- 2004-10-14 JP JP2004300166A patent/JP4413742B2/ja active Active
-
2005
- 2005-10-04 US US11/242,000 patent/US7247918B2/en active Active
- 2005-10-14 CN CNB200510113713XA patent/CN100533735C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20060081892A1 (en) | 2006-04-20 |
JP2006115185A (ja) | 2006-04-27 |
US7247918B2 (en) | 2007-07-24 |
CN1761061A (zh) | 2006-04-19 |
CN100533735C (zh) | 2009-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7906802B2 (en) | Semiconductor element and a method for producing the same | |
US20090057746A1 (en) | Semiconductor device | |
US7247918B2 (en) | MOS capacitor type semiconductor device and crystal oscillation device using the same | |
US7622760B2 (en) | MOS type variable capacitance device | |
US9761585B2 (en) | Macro transistor devices | |
US20080185679A1 (en) | Inductor layout and manufacturing method thereof | |
US20100213520A1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
US10991653B2 (en) | Semiconductor device and method of manufacturing the same | |
US20090057742A1 (en) | Cmos varactor | |
JP2004235577A (ja) | 電圧制御可変容量素子 | |
US7915655B2 (en) | Semiconductor device | |
US10181533B2 (en) | Transcap manufacturing techniques without a silicide-blocking mask | |
JP2005019487A (ja) | Mos型可変容量素子及び電圧制御発振回路 | |
WO2018003001A1 (ja) | 半導体装置及び半導体集積回路 | |
JP3940063B2 (ja) | 可変容量素子および可変容量素子内蔵集積回路 | |
JP4603248B2 (ja) | 半導体素子およびそれを備えた論理回路 | |
JP2003243521A (ja) | 容量素子及び容量素子を用いた半導体集積回路 | |
JP4777618B2 (ja) | 半導体装置の製造方法 | |
US8981529B2 (en) | Variable capacitance device | |
JP2007074126A (ja) | 可変容量素子および電圧制御発振器 | |
JP2003297940A6 (ja) | Mos型可変容量素子および集積回路 | |
JP2005019704A (ja) | Mos型可変容量素子及び電圧制御発振器 | |
JP2008104058A (ja) | 発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4413742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |