JP2005019704A - Ｍｏｓ型可変容量素子及び電圧制御発振器 - Google Patents
Ｍｏｓ型可変容量素子及び電圧制御発振器 Download PDFInfo
- Publication number
- JP2005019704A JP2005019704A JP2003182830A JP2003182830A JP2005019704A JP 2005019704 A JP2005019704 A JP 2005019704A JP 2003182830 A JP2003182830 A JP 2003182830A JP 2003182830 A JP2003182830 A JP 2003182830A JP 2005019704 A JP2005019704 A JP 2005019704A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- well
- mos
- region
- variable capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ゲート電極下から制御電圧端子までの抵抗成分を小さくすることができるＭＯＳ型可変容量素子を提供する。
【解決手段】Ｐ型Ｓｉ基板１０上層に、Ｎウエル１１が形成され、Ｎウエル１１内に一対のソース、ドレイン領域となるＰ＋拡散領域１３、１４が形成され、Ｎウェル層１１の上層にゲート酸化膜が形成され、ゲート酸化膜の上層にゲート電極１５が形成されたＭＯＳ型可変容量素子において、Ｎウェル１１の底部に、Ｎウェル１１よりも不純物濃度が高いＮ＋拡散領域２１を形成した。
【選択図】 図１
【解決手段】Ｐ型Ｓｉ基板１０上層に、Ｎウエル１１が形成され、Ｎウエル１１内に一対のソース、ドレイン領域となるＰ＋拡散領域１３、１４が形成され、Ｎウェル層１１の上層にゲート酸化膜が形成され、ゲート酸化膜の上層にゲート電極１５が形成されたＭＯＳ型可変容量素子において、Ｎウェル１１の底部に、Ｎウェル１１よりも不純物濃度が高いＮ＋拡散領域２１を形成した。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ型可変容量素子及び電圧制御発振器に関する。
【０００２】
【従来の技術】
従来、通信等のＲＦ分野に利用する電圧制御発振器において、ＭＯＳ型可変容量素子を用いることが提案されている。図７は従来のＭＯＳ型可変容量素子の断面図である。図７に示すように、従来のＭＯＳ型可変容量素子１は、Ｐ型Ｓｉ基板１０上にＮウエル１１を形成し、このＮウエル１１の表面に、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４を形成し、さらに、Ｐ＋拡散領域１３、１４の上部にゲート酸化膜を介して、ゲート電極１５を形成している。
【０００３】
Ｎ＋拡散領域１２は、Ｎウェル電極を形成し、Ｐ＋拡散領域１３、１４は、ソース領域、ドレイン領域を形成する。制御電圧端子１６は、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４に接続されている。端子１７は、発振回路およびゲート電極１５に接続されている。この従来のＭＯＳ型可変容量素子１は、制御電圧端子１６に印加する直流電圧を変化させることにより、ゲート電極１５とＮウエル１１間の容量Ｃを変化させるというものである。
【０００４】
また、図８は、その他の従来のＭＯＳ型可変容量素子の断面図である。図８に示すように、従来のＭＯＳ型可変容量素子２は、Ｐ型Ｓｉ基板４０上にＮウエル４１を形成し、このＮウエル４１の表面に、Ｎ＋拡散領域４２、Ｎ＋拡散領域４３、４４を形成し、さらに、Ｎ＋拡散領域４３、４４の上部にゲート酸化膜を介して、ゲート電極４５を形成している。
【０００５】
Ｎ＋拡散領域４２は、Ｎウェル電極を形成し、Ｎ＋拡散領域４３、４４は、ソース領域、ドレイン領域を形成する。制御電圧端子４６は、Ｎ＋拡散領域４２、Ｎ＋拡散領域４３、４４に接続されている。端子４７は、発振回路およびゲート電極４５に接続されている。この従来のＭＯＳ型可変容量素子４は、制御電圧端子４６に印加する直流電圧を変化させることにより、ゲート電極１５とＮウエル４１間の容量Ｃ２１を変化させるというものである。これは、次の非特許文献１に開示されたＡ−ＭＯＳと称されるものである。
【０００６】
また、特許文献１は、上述した従来のＭＯＳ型可変容量素子について提案している。
【０００７】
【特許文献１】
特表平２００１−５１６９５５号公報
【非特許文献１】
Ｐ．Ａｎｄｒｅａｎｉ ａｎｄ Ｓ．Ｍａｔｔｉｓｏｎ，‘‘Ｏｎ ｔｈｅ Ｕｓｅ ｏｆ ＭＯＳ Ｖａｒａｃｔｏｒｓ ｉｎ ＲＦ ＶＣＯ’ｓ，’’ＩＥＥＥ，ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−ｓｔａｔｅ ＣｉｒｃｕｉｔＶｏｌ．３５ Ｊｕｎｅ ２０００，ｐｐ．９０５−９１０．
【発明が解決しようとする課題】
しかしながら、図７及び図８に示す従来のＭＯＳ型可変容量素子１及び２では、ウェル領域内の抵抗成分が大きいため、特にゲート電極下から制御電圧端子までの抵抗成分が大きいため、より広い容量可変幅を電圧制御発振器の発振回路に与えることができないという問題があった。
【０００８】
そこで、本発明は、これらの問題を解決するためになされたもので、ゲート電極下から制御電圧端子までの抵抗成分を小さくすることができるＭＯＳ型可変容量素子及びこれを用いた電圧制御発振器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載のＭＯＳ型可変容量素子は、第１導電型の半導体基板の上層に、前記第１導電型とは逆の極性を持つ第２導電型の低濃度の第１拡散領域が形成され、前記第１拡散領域内に一対のソース、ドレイン領域が形成され、前記第１拡散領域の上層にゲート酸化膜が形成され、前記ゲート酸化膜の上層にゲート電極が形成されたＭＯＳ型可変容量素子において、前記第１拡散領域の底部に、前記第１拡散領域よりも不純物濃度が高い第２導電型の拡散領域を形成したことを特徴とする。
【００１０】
請求項１記載の発明によれば、第１拡散領域の底部に、前記第１拡散領域よりも不純物濃度が高い、すなわち抵抗成分が小さい第２導電型の拡散領域を形成するようにしたので、ゲート電極下の第１拡散領域から制御電圧端子までの抵抗成分を小さくすることができる。これにより、より広い容量可変幅を発振回路に与える事が出来る。
【００１１】
また、請求項２記載のＭＯＳ型可変容量素子は、第１導電型の半導体基板の上層に、前記第１導電型とは逆の極性を持つ第２導電型の低濃度の第１拡散領域が形成され、前記第１拡散領域内に一対のソース、ドレイン領域及び第２拡散領域が形成され、前記第１拡散領域の上層にゲート酸化膜が形成され、前記ゲート酸化膜の上層にゲート電極が形成されたＭＯＳ型可変容量素子において、前記第１拡散領域内の前記ソース、ドレイン領域から前記第２拡散領域にわたって、前記第１拡散領域よりも不純物濃度が高い第２導電型の拡散領域を形成したことを特徴とする。
【００１２】
請求項２記載の発明によれば、第１拡散領域内の前記ソース、ドレイン領域から第２拡散領域までの間に、前記第１拡散領域よりも不純物濃度が高い、すなわち、抵抗成分が小さい第２導電型の拡散領域を形成するようにしたので、ゲート電極の下の第１拡散領域から制御電圧端子が接続される第２拡散領域までの抵抗成分を小さくすることができる。これにより、より広い容量可変幅を発振回路に与える事が出来る。
【００１３】
また、請求項３記載の電圧制御発振器は、発振回路と、ＭＯＳ型可変容量素子とを備えた電圧制御発振器において、前記ＭＯＳ型可変容量素子は、請求項１又は請求項２記載のＭＯＳ型可変容量素子であることを特徴とする。請求項３記載の発明によれば、発振周波数の可変幅の広い電圧制御発振器を提供できる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
第１実施形態に係るＭＯＳ型可変容量素子について説明する。図１は、第１実施形態に係るＭＯＳ型可変容量素子２０の断面図である。図１に示すように、ＰＭＯＳエンハンスメントトランジスタを含むＭＯＳ型可変容量素子２０は、Ｐ型Ｓｉ基板１０上にＮウエル１１を形成し、このＮウエル１１の表面に、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４を形成し、さらに、Ｐ＋拡散領域１３、１４の上部にゲート酸化膜を介して、ゲート電極１５を形成している。
【００１５】
Ｎ＋拡散領域１２は、Ｎウェル電極を形成し、Ｐ＋拡散領域１３、１４は、ソース、ドレイン領域を形成する。制御電圧端子１６は、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４に接続されている。端子１７は、発振回路およびゲート電極１５に接続されている。
【００１６】
ＭＯＳ型可変容量素子２０は、制御電圧端子１６に印加する直流電圧を変化させることにより、ゲート電極１５とＮウエル１１間の容量Ｃ１１を変化させる。これにより、電圧制御発振器の発振周波数を変化させることができる。ここまでの構成は図７を参照しながら述べた従来のＭＯＳ型可変容量素子１と同様のものである。
【００１７】
上述したように、従来のＭＯＳ型可変容量素子１では、ゲート電極１５からＮウェル電極となるＮ＋拡散領域１２間に抵抗成分Ｒ１が存在し、この抵抗成分Ｒ１の値が大きいと、広い容量可変幅を発振回路に与えることができないという問題がある。
【００１８】
そこで、第１実施形態に係るＭＯＳ型可変容量素子２０では、Ｎウエル１１の底面部に、Ｎウエル１１のＮ−領域よりも、不純物濃度が高い、すなわち抵抗成分の小さいＮ＋拡散領域２１を埋め込むようにしている。図１において、抵抗成分Ｒ２は、Ｒ１より小さいため、図７に示したＭＯＳ型可変容量素子１よりもゲート電極１５の下のＮウエル１１からＮ＋拡散領域１２までの抵抗成分を小さくすることができる。
【００１９】
Ｎウエル１１内のＮ＋拡散領域２１は、例えば埋め込みインプラ、またはＮ＋領域を形成後にエピ層を堆積させる事により実現できる。また、制御電圧端子１６は、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４に接続されている。
【００２０】
次に、第１実施形態に係るＭＯＳ型可変容量素子２０の各領域での不純物濃度について説明する。図２は、第１実施形態に係るＭＯＳ型可変容量素子２０の各領域での不純物濃度を示す図である。図２において、横軸は深さ、縦軸は濃度をそれぞれ示している。
【００２１】
図２に示すように、ドレイン、ソース領域となるＰ＋拡散領域１３、１４は０．３［μｍ］の深さに形成され、不純物濃度は、１０１９〜１０２０［個／ｃｍ３］である。Ｎウエル１１は、０．３〜１．０［μｍ］の深さに形成され、不純物濃度は、１０１６［個／ｃｍ３］である。Ｎウエル１１の底部に埋め込んだＮ＋拡散領域２１は、１．０〜４．５［μｍ］の深さに形成され、不純物濃度は、１０１７〜１０１９［個／ｃｍ３］である。Ｐ型ｓｉ基板１０の不純物濃度は、１０１５〜１０１６［個／ｃｍ３］である。
【００２２】
第１実施形態に係るＭＯＳ型可変容量素子２０によれば、Ｎウエル１１の底面部に、Ｎウエル１１のＮ−領域よりも抵抗成分の小さいＮ＋拡散領域２１を埋め込むことにより、ゲート電極１５下からウエル電極となるＮ＋拡散領域１２までの間に、Ｎウエル１１のＮ−領域よりも抵抗成分の小さいＮ＋領域が存在するため、ゲート電極１５の下のＮウエル１１からＮ＋拡散領域１２までの抵抗成分Ｒを小さくすることができる。
【００２３】
従って、より広い容量可変幅で発振回路に容量を与えることができる。また、抵抗成分が減るため、ある程度ゲート長を長くしても十分に可変容量幅が得られるので、ゲート幅狭くすることができる。このため、レイアウト設計上の面積的を小さくできる。
【００２４】
次に、第１実施形態に係る電圧制御発振器について説明する。図３は、第１実施形態に係る電圧制御発振器の回路図である。図３において、３０は電圧制御発振器、３１はインバータ増幅器、３２は出力端子、Ｌ１はインダクタンス、Ｃ１〜Ｃ３はコンデンサ、２０Ａはインバータ増幅器３１の入力端子に接続されたＭＯＳ型可変容量素子、２０Ｂはインバータ増幅器３１の出力端子に接続されたＭＯＳ型可変容量素子、１６は制御電圧端子である。図示は省略するが、入力端子、出力端子３２の間には帰還抵抗が接続される。
【００２５】
図３で点線に囲まれた部分は、ＭＯＳ型可変容量素子２０Ａ、２０Ｂの等価回路を示している。図３のＲ１１は上述のＮウエル１１の寄生抵抗である。ＭＯＳ型可変容量素子２０Ａ、２０Ｂは、制御電圧端子１６に印加する直流電圧を変化させることにより、上述したゲート電極１５とＮウエル１１間の容量Ｃ１１を変化させることができる。これにより、電圧制御発振器３０の発振周波数を変化させることができる。
【００２６】
このＭＯＳ型可変容量素子２０Ａ、２０Ｂによれば、図３に示した矢印の部分の抵抗成分Ｒ１１の値を減らすことができるので、より広い容量可変幅で発振回路に容量を伝える事が出来る。
【００２７】
次に、電圧制御発振器の発振周波数の変化について説明する。制御電圧端子１６に０〜２［Ｖ］変化させたときの電圧制御発振器３０の発振周波数の変化は、Ｎウエル１１内にＮ＋拡散領域２１を埋め込んだときには、埋め込まないときに比べて１０分の１程度の抵抗成分となる。このため、電圧制御発振器３０の発振周波数は、例えば４２６〜４６６ＭＨｚとなり、変化幅は４０ＭＨｚ、変化率は９％となる。
【００２８】
これに対して、Ｎ＋拡散領域２１を埋め込まない従来のＭＯＳ型可変容量素子を用いた電圧制御発振器では、Ｎウエル１１の抵抗値は１０倍程度となるため、電圧制御発振器の発振周波数は、例えば４４７〜４８０ＭＨｚとなり、変化幅は３８ＭＨｚ、変化率は７％となる。
【００２９】
以上の結果より、Ｎ＋拡散領域２１の埋め込みの有無によって、発振周波数の変化幅７ＭＨｚ、変化率２％程度の特性の違いがある。
【００３０】
本実施形態によれば、Ｎウエル１１の底部に、Ｎウエル１１よりも不純物濃度が高い、Ｎ＋拡散領域２１を形成したＭＯＳ型可変容量素子を用いるようにしたので、Ｎウエル１１の抵抗成分を小さくすることができる。よって、より広い容量可変幅で発振回路に容量を伝える事が出来る。よって、発振周波数の可変幅の広い電圧制御発振器を提供することができる。
（第２の実施の形態）
以下、第２実施形態に係るＭＯＳ型可変容量素子について説明する。上述の第１実施形態では、ＰＭＯＳエンハンスメントトランジスタを含むＭＯＳ型可変容量素子に本発明を適用した例を述べたが、本例ではＡ−ＭＯＳと称されるＭＯＳ型可変容量素子に適用した例について述べる。
【００３１】
図４は、第２の実施の形態に係るＭＯＳ型可変容量素子の断面図である。図４に示すように、ＭＯＳ型可変容量素子６０は、第１導電型の半導体基板であるＰ型Ｓｉ基板４０上に、第１導電型とは逆の極性を持つ第２導電型の低濃度の拡散領域であるＮウエル４１を形成し、このＮウエル４１の表面に、Ｎ＋拡散領域４２、一対のソース、ドレイン領域となるＮ＋拡散領域４３、４４を形成し、さらに、Ｎウエル４１の上層にゲート酸化膜を介して、ゲート電極４５を形成している。
【００３２】
また、ＭＯＳ型可変容量素子６０では、Ｎウエル４１の底面部に、Ｎウエル４１のＮ−領域よりも抵抗成分の低いＮ＋拡散領域６１を埋め込んでいる。このＮ＋拡散領域６１は、例えば埋め込みインプラ、またはＮ＋領域を形成後にエピ層を堆積させる事により実現できる。
【００３３】
また、制御電圧端子４６は、Ｎ＋拡散領域４２、４３、４４に接続されている。端子４７は、発振回路およびゲート電極４５に接続されている。Ｎ＋拡散領域４３、４４は、ソース領域、ドレイン領域を形成する。Ｎ＋拡散領域４２は、Ｎウエル電極を形成する。ＭＯＳ型可変容量素子６０は、制御電圧端子４６に印加する直流電圧を変化させることにより、ゲート電極４５とＮウエル４１間の容量Ｃ２１を変化させることができる。
【００３４】
第２実施形態に係るＭＯＳ型可変容量素子６０では、Ｎウエル４１の底面部に、Ｎウエル４１のＮ−領域よりも不純物濃度が高い、すなわち抵抗成分の低いＮ＋拡散領域６１を埋め込むことにより、ドレイン領域からソース領域にわたる経路に、Ｎウエル４１のＮ−領域よりも抵抗成分の低いＮ＋領域が存在するため、ドレイン、ソース領域までの抵抗成分Ｒ４１を小さくすることができる。
【００３５】
従って、より広い容量可変幅で発振回路に容量を与えることができる。また、抵抗成分が減るため、ある程度ゲート長を長くしても十分に可変容量幅が得られるので、ゲート幅狭くすることができる。このため、レイアウト設計上の面積的を小さくすることもできる。
【００３６】
図４では、ソース、ドレイン領域にわたる経路における抵抗成分だけを示しているが、図４に示すように、Ｎ＋拡散領域６１は、Ｎウエル４１内のドレイン、ソース領域となるＮ＋拡散領域４３、４４からウエル電極となるＮ＋拡散領域４２の間に形成すると良い。
【００３７】
次に、第２実施形態に係る電圧制御発振器について説明する。図５は第２実施形態に係る電圧制御発振器の回路図である。図５において、７０は電圧制御発振器、７１はインバータ増幅器、７２は出力端子、Ｌ１１はインダクタンス、Ｃ２、Ｃ３、Ｃ１２及びＣ２１はコンデンサ、６０Ａはインバータ増幅器７１の入力端子に接続されたＭＯＳ型可変容量素子、６０Ｂはインバータ増幅器７１の出力端子に接続されたＭＯＳ型可変容量素子、４６は制御電圧端子である。なお、図示は省略するが、入力端子、出力端子７２間には帰還抵抗が接続される。
【００３８】
図４の点線に囲まれた部分は、ＭＯＳ型可変容量素子６０Ａ、６０Ｂの等価回路を示している。ＭＯＳ型可変容量素子６０Ａ、６０Ｂは、制御電圧端子４６に印加する直流電圧を変化させることにより、上述したゲート電極４５とＮウエル４１間の容量Ｃ２１を変化させることができる。これにより、電圧制御発振器３０の発振周波数を変化させることができる。
【００３９】
第２実施の形態によれば、Ｎウエル４１の底部に、Ｎウエル４１よりも不純物濃度が高い、Ｎ＋拡散領域６１を形成したＭＯＳ型可変容量素子を用いるようにしたので、Ｎウエル４１の抵抗成分Ｒ４１を小さくすることができる。よって、より広い容量可変幅で発振回路に容量を伝える事が出来る。よって、発振周波数の可変幅の広い電圧制御発振器を提供することできる。
【００４０】
（第３の実施の形態）
次に、第３実施形態に係るＭＯＳ型可変容量素子について説明する。上述の各実施形態では、制御電極４６をウエル電極と、ソース、ドレイン領域とに接続するようにしたが、本発明はこれに限るものではない。
【００４１】
本例のものでは、図６に示すように、第１実施形態のＰＭＯＳエンハンスメントトランジスタを含むＭＯＳ型可変容量素子において、ソース、ドレイン領域を端子１９を介して接地して、ウエル電極１２から正の制御電圧を印加するように構成している。このように制御電圧を印加するものでは、制御電圧を上昇させていっても、ＰＭＯＳエンハンスメントトランジスタがオンとならず、当該オン動作によるキャリアの流入によるゲート電極下の空乏層の減少が少ない。
【００４２】
このため、制御電圧の上昇とともにゲート電極下の空乏層が広がり続けて容量を減少させ続けることができ、さらに大きな容量の可変幅が実現できる。また、制御電圧を上げていっても一端増加した空乏層が減少することによって周波数が戻ることがないので、制御電圧の制約をなくすこともできる。
【００４３】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば図１で示したように、第１実施形態では、Ｎウエルよりも抵抗成分が小さいＮ＋拡散領域２１をＮウエル１１の底部全体に形成するようにしているが、本発明はこれに限定されることなく、例えばドレイン、ソース領域となるＮ＋拡散領域１３、１４の下部の領域だけに形成するようにしてもよい。
【００４４】
また、図４に示したように、第２実施形態では、Ｎウエルよりも抵抗成分が小さいＮ＋拡散領域６１をＮウエル４１の底部全体に形成するようにしているが、本発明はこれに限定されることなく、例えば、ゲート電極４５の下部からＮウェル電極の下部の領域にだけ形成するようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ゲート電極下から制御電圧端子までの抵抗成分を小さくすることができるＭＯＳ型可変容量素子及びこれを用いた電圧制御発振器を提供することができる。
【００４６】
【図面の簡単な説明】
【図１】第１の実施の形態に係るＭＯＳ型可変容量素子の断面図である。
【図２】第１実施形態に係るＭＯＳ型可変容量素子の各領域での不純物濃度を示す図である。
【図３】第１実施形態に係る電圧制御発振器の回路図である。
【図４】第２実施形態に係るＭＯＳ型可変容量素子の断面図である。
【図５】第２実施形態に係る電圧制御発振器の回路図である。
【図６】第３実施形態に係るＭＯＳ型可変容量素子の断面図である。
【図７】従来のＭＯＳ型可変容量素子の断面図である。
【図８】従来のＭＯＳ型可変容量素子の断面図である。
【符号の説明】
２０、６０ ＭＯＳ型可変容量素子
１０、４０ Ｐ型Ｓｉ基板
１１、４１ Ｎウエル
１３、１４ Ｐ＋拡散領域
１５、４５ ゲート電極
１６、４６ 制御電圧端子
１７、４７ 端子
２１、６１ Ｎ＋拡散領域
３０、７０ 電圧制御発振器
１２、４２、４３、４４ Ｎ＋拡散領域
【発明の属する技術分野】
本発明は、ＭＯＳ型可変容量素子及び電圧制御発振器に関する。
【０００２】
【従来の技術】
従来、通信等のＲＦ分野に利用する電圧制御発振器において、ＭＯＳ型可変容量素子を用いることが提案されている。図７は従来のＭＯＳ型可変容量素子の断面図である。図７に示すように、従来のＭＯＳ型可変容量素子１は、Ｐ型Ｓｉ基板１０上にＮウエル１１を形成し、このＮウエル１１の表面に、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４を形成し、さらに、Ｐ＋拡散領域１３、１４の上部にゲート酸化膜を介して、ゲート電極１５を形成している。
【０００３】
Ｎ＋拡散領域１２は、Ｎウェル電極を形成し、Ｐ＋拡散領域１３、１４は、ソース領域、ドレイン領域を形成する。制御電圧端子１６は、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４に接続されている。端子１７は、発振回路およびゲート電極１５に接続されている。この従来のＭＯＳ型可変容量素子１は、制御電圧端子１６に印加する直流電圧を変化させることにより、ゲート電極１５とＮウエル１１間の容量Ｃを変化させるというものである。
【０００４】
また、図８は、その他の従来のＭＯＳ型可変容量素子の断面図である。図８に示すように、従来のＭＯＳ型可変容量素子２は、Ｐ型Ｓｉ基板４０上にＮウエル４１を形成し、このＮウエル４１の表面に、Ｎ＋拡散領域４２、Ｎ＋拡散領域４３、４４を形成し、さらに、Ｎ＋拡散領域４３、４４の上部にゲート酸化膜を介して、ゲート電極４５を形成している。
【０００５】
Ｎ＋拡散領域４２は、Ｎウェル電極を形成し、Ｎ＋拡散領域４３、４４は、ソース領域、ドレイン領域を形成する。制御電圧端子４６は、Ｎ＋拡散領域４２、Ｎ＋拡散領域４３、４４に接続されている。端子４７は、発振回路およびゲート電極４５に接続されている。この従来のＭＯＳ型可変容量素子４は、制御電圧端子４６に印加する直流電圧を変化させることにより、ゲート電極１５とＮウエル４１間の容量Ｃ２１を変化させるというものである。これは、次の非特許文献１に開示されたＡ−ＭＯＳと称されるものである。
【０００６】
また、特許文献１は、上述した従来のＭＯＳ型可変容量素子について提案している。
【０００７】
【特許文献１】
特表平２００１−５１６９５５号公報
【非特許文献１】
Ｐ．Ａｎｄｒｅａｎｉ ａｎｄ Ｓ．Ｍａｔｔｉｓｏｎ，‘‘Ｏｎ ｔｈｅ Ｕｓｅ ｏｆ ＭＯＳ Ｖａｒａｃｔｏｒｓ ｉｎ ＲＦ ＶＣＯ’ｓ，’’ＩＥＥＥ，ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−ｓｔａｔｅ ＣｉｒｃｕｉｔＶｏｌ．３５ Ｊｕｎｅ ２０００，ｐｐ．９０５−９１０．
【発明が解決しようとする課題】
しかしながら、図７及び図８に示す従来のＭＯＳ型可変容量素子１及び２では、ウェル領域内の抵抗成分が大きいため、特にゲート電極下から制御電圧端子までの抵抗成分が大きいため、より広い容量可変幅を電圧制御発振器の発振回路に与えることができないという問題があった。
【０００８】
そこで、本発明は、これらの問題を解決するためになされたもので、ゲート電極下から制御電圧端子までの抵抗成分を小さくすることができるＭＯＳ型可変容量素子及びこれを用いた電圧制御発振器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載のＭＯＳ型可変容量素子は、第１導電型の半導体基板の上層に、前記第１導電型とは逆の極性を持つ第２導電型の低濃度の第１拡散領域が形成され、前記第１拡散領域内に一対のソース、ドレイン領域が形成され、前記第１拡散領域の上層にゲート酸化膜が形成され、前記ゲート酸化膜の上層にゲート電極が形成されたＭＯＳ型可変容量素子において、前記第１拡散領域の底部に、前記第１拡散領域よりも不純物濃度が高い第２導電型の拡散領域を形成したことを特徴とする。
【００１０】
請求項１記載の発明によれば、第１拡散領域の底部に、前記第１拡散領域よりも不純物濃度が高い、すなわち抵抗成分が小さい第２導電型の拡散領域を形成するようにしたので、ゲート電極下の第１拡散領域から制御電圧端子までの抵抗成分を小さくすることができる。これにより、より広い容量可変幅を発振回路に与える事が出来る。
【００１１】
また、請求項２記載のＭＯＳ型可変容量素子は、第１導電型の半導体基板の上層に、前記第１導電型とは逆の極性を持つ第２導電型の低濃度の第１拡散領域が形成され、前記第１拡散領域内に一対のソース、ドレイン領域及び第２拡散領域が形成され、前記第１拡散領域の上層にゲート酸化膜が形成され、前記ゲート酸化膜の上層にゲート電極が形成されたＭＯＳ型可変容量素子において、前記第１拡散領域内の前記ソース、ドレイン領域から前記第２拡散領域にわたって、前記第１拡散領域よりも不純物濃度が高い第２導電型の拡散領域を形成したことを特徴とする。
【００１２】
請求項２記載の発明によれば、第１拡散領域内の前記ソース、ドレイン領域から第２拡散領域までの間に、前記第１拡散領域よりも不純物濃度が高い、すなわち、抵抗成分が小さい第２導電型の拡散領域を形成するようにしたので、ゲート電極の下の第１拡散領域から制御電圧端子が接続される第２拡散領域までの抵抗成分を小さくすることができる。これにより、より広い容量可変幅を発振回路に与える事が出来る。
【００１３】
また、請求項３記載の電圧制御発振器は、発振回路と、ＭＯＳ型可変容量素子とを備えた電圧制御発振器において、前記ＭＯＳ型可変容量素子は、請求項１又は請求項２記載のＭＯＳ型可変容量素子であることを特徴とする。請求項３記載の発明によれば、発振周波数の可変幅の広い電圧制御発振器を提供できる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
第１実施形態に係るＭＯＳ型可変容量素子について説明する。図１は、第１実施形態に係るＭＯＳ型可変容量素子２０の断面図である。図１に示すように、ＰＭＯＳエンハンスメントトランジスタを含むＭＯＳ型可変容量素子２０は、Ｐ型Ｓｉ基板１０上にＮウエル１１を形成し、このＮウエル１１の表面に、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４を形成し、さらに、Ｐ＋拡散領域１３、１４の上部にゲート酸化膜を介して、ゲート電極１５を形成している。
【００１５】
Ｎ＋拡散領域１２は、Ｎウェル電極を形成し、Ｐ＋拡散領域１３、１４は、ソース、ドレイン領域を形成する。制御電圧端子１６は、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４に接続されている。端子１７は、発振回路およびゲート電極１５に接続されている。
【００１６】
ＭＯＳ型可変容量素子２０は、制御電圧端子１６に印加する直流電圧を変化させることにより、ゲート電極１５とＮウエル１１間の容量Ｃ１１を変化させる。これにより、電圧制御発振器の発振周波数を変化させることができる。ここまでの構成は図７を参照しながら述べた従来のＭＯＳ型可変容量素子１と同様のものである。
【００１７】
上述したように、従来のＭＯＳ型可変容量素子１では、ゲート電極１５からＮウェル電極となるＮ＋拡散領域１２間に抵抗成分Ｒ１が存在し、この抵抗成分Ｒ１の値が大きいと、広い容量可変幅を発振回路に与えることができないという問題がある。
【００１８】
そこで、第１実施形態に係るＭＯＳ型可変容量素子２０では、Ｎウエル１１の底面部に、Ｎウエル１１のＮ−領域よりも、不純物濃度が高い、すなわち抵抗成分の小さいＮ＋拡散領域２１を埋め込むようにしている。図１において、抵抗成分Ｒ２は、Ｒ１より小さいため、図７に示したＭＯＳ型可変容量素子１よりもゲート電極１５の下のＮウエル１１からＮ＋拡散領域１２までの抵抗成分を小さくすることができる。
【００１９】
Ｎウエル１１内のＮ＋拡散領域２１は、例えば埋め込みインプラ、またはＮ＋領域を形成後にエピ層を堆積させる事により実現できる。また、制御電圧端子１６は、Ｎ＋拡散領域１２、Ｐ＋拡散領域１３、１４に接続されている。
【００２０】
次に、第１実施形態に係るＭＯＳ型可変容量素子２０の各領域での不純物濃度について説明する。図２は、第１実施形態に係るＭＯＳ型可変容量素子２０の各領域での不純物濃度を示す図である。図２において、横軸は深さ、縦軸は濃度をそれぞれ示している。
【００２１】
図２に示すように、ドレイン、ソース領域となるＰ＋拡散領域１３、１４は０．３［μｍ］の深さに形成され、不純物濃度は、１０１９〜１０２０［個／ｃｍ３］である。Ｎウエル１１は、０．３〜１．０［μｍ］の深さに形成され、不純物濃度は、１０１６［個／ｃｍ３］である。Ｎウエル１１の底部に埋め込んだＮ＋拡散領域２１は、１．０〜４．５［μｍ］の深さに形成され、不純物濃度は、１０１７〜１０１９［個／ｃｍ３］である。Ｐ型ｓｉ基板１０の不純物濃度は、１０１５〜１０１６［個／ｃｍ３］である。
【００２２】
第１実施形態に係るＭＯＳ型可変容量素子２０によれば、Ｎウエル１１の底面部に、Ｎウエル１１のＮ−領域よりも抵抗成分の小さいＮ＋拡散領域２１を埋め込むことにより、ゲート電極１５下からウエル電極となるＮ＋拡散領域１２までの間に、Ｎウエル１１のＮ−領域よりも抵抗成分の小さいＮ＋領域が存在するため、ゲート電極１５の下のＮウエル１１からＮ＋拡散領域１２までの抵抗成分Ｒを小さくすることができる。
【００２３】
従って、より広い容量可変幅で発振回路に容量を与えることができる。また、抵抗成分が減るため、ある程度ゲート長を長くしても十分に可変容量幅が得られるので、ゲート幅狭くすることができる。このため、レイアウト設計上の面積的を小さくできる。
【００２４】
次に、第１実施形態に係る電圧制御発振器について説明する。図３は、第１実施形態に係る電圧制御発振器の回路図である。図３において、３０は電圧制御発振器、３１はインバータ増幅器、３２は出力端子、Ｌ１はインダクタンス、Ｃ１〜Ｃ３はコンデンサ、２０Ａはインバータ増幅器３１の入力端子に接続されたＭＯＳ型可変容量素子、２０Ｂはインバータ増幅器３１の出力端子に接続されたＭＯＳ型可変容量素子、１６は制御電圧端子である。図示は省略するが、入力端子、出力端子３２の間には帰還抵抗が接続される。
【００２５】
図３で点線に囲まれた部分は、ＭＯＳ型可変容量素子２０Ａ、２０Ｂの等価回路を示している。図３のＲ１１は上述のＮウエル１１の寄生抵抗である。ＭＯＳ型可変容量素子２０Ａ、２０Ｂは、制御電圧端子１６に印加する直流電圧を変化させることにより、上述したゲート電極１５とＮウエル１１間の容量Ｃ１１を変化させることができる。これにより、電圧制御発振器３０の発振周波数を変化させることができる。
【００２６】
このＭＯＳ型可変容量素子２０Ａ、２０Ｂによれば、図３に示した矢印の部分の抵抗成分Ｒ１１の値を減らすことができるので、より広い容量可変幅で発振回路に容量を伝える事が出来る。
【００２７】
次に、電圧制御発振器の発振周波数の変化について説明する。制御電圧端子１６に０〜２［Ｖ］変化させたときの電圧制御発振器３０の発振周波数の変化は、Ｎウエル１１内にＮ＋拡散領域２１を埋め込んだときには、埋め込まないときに比べて１０分の１程度の抵抗成分となる。このため、電圧制御発振器３０の発振周波数は、例えば４２６〜４６６ＭＨｚとなり、変化幅は４０ＭＨｚ、変化率は９％となる。
【００２８】
これに対して、Ｎ＋拡散領域２１を埋め込まない従来のＭＯＳ型可変容量素子を用いた電圧制御発振器では、Ｎウエル１１の抵抗値は１０倍程度となるため、電圧制御発振器の発振周波数は、例えば４４７〜４８０ＭＨｚとなり、変化幅は３８ＭＨｚ、変化率は７％となる。
【００２９】
以上の結果より、Ｎ＋拡散領域２１の埋め込みの有無によって、発振周波数の変化幅７ＭＨｚ、変化率２％程度の特性の違いがある。
【００３０】
本実施形態によれば、Ｎウエル１１の底部に、Ｎウエル１１よりも不純物濃度が高い、Ｎ＋拡散領域２１を形成したＭＯＳ型可変容量素子を用いるようにしたので、Ｎウエル１１の抵抗成分を小さくすることができる。よって、より広い容量可変幅で発振回路に容量を伝える事が出来る。よって、発振周波数の可変幅の広い電圧制御発振器を提供することができる。
（第２の実施の形態）
以下、第２実施形態に係るＭＯＳ型可変容量素子について説明する。上述の第１実施形態では、ＰＭＯＳエンハンスメントトランジスタを含むＭＯＳ型可変容量素子に本発明を適用した例を述べたが、本例ではＡ−ＭＯＳと称されるＭＯＳ型可変容量素子に適用した例について述べる。
【００３１】
図４は、第２の実施の形態に係るＭＯＳ型可変容量素子の断面図である。図４に示すように、ＭＯＳ型可変容量素子６０は、第１導電型の半導体基板であるＰ型Ｓｉ基板４０上に、第１導電型とは逆の極性を持つ第２導電型の低濃度の拡散領域であるＮウエル４１を形成し、このＮウエル４１の表面に、Ｎ＋拡散領域４２、一対のソース、ドレイン領域となるＮ＋拡散領域４３、４４を形成し、さらに、Ｎウエル４１の上層にゲート酸化膜を介して、ゲート電極４５を形成している。
【００３２】
また、ＭＯＳ型可変容量素子６０では、Ｎウエル４１の底面部に、Ｎウエル４１のＮ−領域よりも抵抗成分の低いＮ＋拡散領域６１を埋め込んでいる。このＮ＋拡散領域６１は、例えば埋め込みインプラ、またはＮ＋領域を形成後にエピ層を堆積させる事により実現できる。
【００３３】
また、制御電圧端子４６は、Ｎ＋拡散領域４２、４３、４４に接続されている。端子４７は、発振回路およびゲート電極４５に接続されている。Ｎ＋拡散領域４３、４４は、ソース領域、ドレイン領域を形成する。Ｎ＋拡散領域４２は、Ｎウエル電極を形成する。ＭＯＳ型可変容量素子６０は、制御電圧端子４６に印加する直流電圧を変化させることにより、ゲート電極４５とＮウエル４１間の容量Ｃ２１を変化させることができる。
【００３４】
第２実施形態に係るＭＯＳ型可変容量素子６０では、Ｎウエル４１の底面部に、Ｎウエル４１のＮ−領域よりも不純物濃度が高い、すなわち抵抗成分の低いＮ＋拡散領域６１を埋め込むことにより、ドレイン領域からソース領域にわたる経路に、Ｎウエル４１のＮ−領域よりも抵抗成分の低いＮ＋領域が存在するため、ドレイン、ソース領域までの抵抗成分Ｒ４１を小さくすることができる。
【００３５】
従って、より広い容量可変幅で発振回路に容量を与えることができる。また、抵抗成分が減るため、ある程度ゲート長を長くしても十分に可変容量幅が得られるので、ゲート幅狭くすることができる。このため、レイアウト設計上の面積的を小さくすることもできる。
【００３６】
図４では、ソース、ドレイン領域にわたる経路における抵抗成分だけを示しているが、図４に示すように、Ｎ＋拡散領域６１は、Ｎウエル４１内のドレイン、ソース領域となるＮ＋拡散領域４３、４４からウエル電極となるＮ＋拡散領域４２の間に形成すると良い。
【００３７】
次に、第２実施形態に係る電圧制御発振器について説明する。図５は第２実施形態に係る電圧制御発振器の回路図である。図５において、７０は電圧制御発振器、７１はインバータ増幅器、７２は出力端子、Ｌ１１はインダクタンス、Ｃ２、Ｃ３、Ｃ１２及びＣ２１はコンデンサ、６０Ａはインバータ増幅器７１の入力端子に接続されたＭＯＳ型可変容量素子、６０Ｂはインバータ増幅器７１の出力端子に接続されたＭＯＳ型可変容量素子、４６は制御電圧端子である。なお、図示は省略するが、入力端子、出力端子７２間には帰還抵抗が接続される。
【００３８】
図４の点線に囲まれた部分は、ＭＯＳ型可変容量素子６０Ａ、６０Ｂの等価回路を示している。ＭＯＳ型可変容量素子６０Ａ、６０Ｂは、制御電圧端子４６に印加する直流電圧を変化させることにより、上述したゲート電極４５とＮウエル４１間の容量Ｃ２１を変化させることができる。これにより、電圧制御発振器３０の発振周波数を変化させることができる。
【００３９】
第２実施の形態によれば、Ｎウエル４１の底部に、Ｎウエル４１よりも不純物濃度が高い、Ｎ＋拡散領域６１を形成したＭＯＳ型可変容量素子を用いるようにしたので、Ｎウエル４１の抵抗成分Ｒ４１を小さくすることができる。よって、より広い容量可変幅で発振回路に容量を伝える事が出来る。よって、発振周波数の可変幅の広い電圧制御発振器を提供することできる。
【００４０】
（第３の実施の形態）
次に、第３実施形態に係るＭＯＳ型可変容量素子について説明する。上述の各実施形態では、制御電極４６をウエル電極と、ソース、ドレイン領域とに接続するようにしたが、本発明はこれに限るものではない。
【００４１】
本例のものでは、図６に示すように、第１実施形態のＰＭＯＳエンハンスメントトランジスタを含むＭＯＳ型可変容量素子において、ソース、ドレイン領域を端子１９を介して接地して、ウエル電極１２から正の制御電圧を印加するように構成している。このように制御電圧を印加するものでは、制御電圧を上昇させていっても、ＰＭＯＳエンハンスメントトランジスタがオンとならず、当該オン動作によるキャリアの流入によるゲート電極下の空乏層の減少が少ない。
【００４２】
このため、制御電圧の上昇とともにゲート電極下の空乏層が広がり続けて容量を減少させ続けることができ、さらに大きな容量の可変幅が実現できる。また、制御電圧を上げていっても一端増加した空乏層が減少することによって周波数が戻ることがないので、制御電圧の制約をなくすこともできる。
【００４３】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。例えば図１で示したように、第１実施形態では、Ｎウエルよりも抵抗成分が小さいＮ＋拡散領域２１をＮウエル１１の底部全体に形成するようにしているが、本発明はこれに限定されることなく、例えばドレイン、ソース領域となるＮ＋拡散領域１３、１４の下部の領域だけに形成するようにしてもよい。
【００４４】
また、図４に示したように、第２実施形態では、Ｎウエルよりも抵抗成分が小さいＮ＋拡散領域６１をＮウエル４１の底部全体に形成するようにしているが、本発明はこれに限定されることなく、例えば、ゲート電極４５の下部からＮウェル電極の下部の領域にだけ形成するようにしてもよい。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、ゲート電極下から制御電圧端子までの抵抗成分を小さくすることができるＭＯＳ型可変容量素子及びこれを用いた電圧制御発振器を提供することができる。
【００４６】
【図面の簡単な説明】
【図１】第１の実施の形態に係るＭＯＳ型可変容量素子の断面図である。
【図２】第１実施形態に係るＭＯＳ型可変容量素子の各領域での不純物濃度を示す図である。
【図３】第１実施形態に係る電圧制御発振器の回路図である。
【図４】第２実施形態に係るＭＯＳ型可変容量素子の断面図である。
【図５】第２実施形態に係る電圧制御発振器の回路図である。
【図６】第３実施形態に係るＭＯＳ型可変容量素子の断面図である。
【図７】従来のＭＯＳ型可変容量素子の断面図である。
【図８】従来のＭＯＳ型可変容量素子の断面図である。
【符号の説明】
２０、６０ ＭＯＳ型可変容量素子
１０、４０ Ｐ型Ｓｉ基板
１１、４１ Ｎウエル
１３、１４ Ｐ＋拡散領域
１５、４５ ゲート電極
１６、４６ 制御電圧端子
１７、４７ 端子
２１、６１ Ｎ＋拡散領域
３０、７０ 電圧制御発振器
１２、４２、４３、４４ Ｎ＋拡散領域
Claims (3)
- 第１導電型の半導体基板の上層に、前記第１導電型とは逆の極性を持つ第２導電型の低濃度の第１拡散領域が形成され、前記第１拡散領域内に一対のソース、ドレイン領域が形成され、前記第１拡散領域の上層にゲート酸化膜が形成され、前記ゲート酸化膜の上層にゲート電極が形成されたＭＯＳ型可変容量素子において、
前記第１拡散領域の底部に、前記第１拡散領域よりも不純物濃度が高い第２導電型の拡散領域を形成したことを特徴とするＭＯＳ型可変容量素子。 - 第１導電型の半導体基板の上層に、前記第１導電型とは逆の極性を持つ第２導電型の低濃度の第１拡散領域が形成され、前記第１拡散領域内に一対のソース、ドレイン領域及び第２拡散領域が形成され、前記第１拡散領域の上層にゲート酸化膜が形成され、前記ゲート酸化膜の上層にゲート電極が形成されたＭＯＳ型可変容量素子において、
前記第１拡散領域の底部に、前記ソース、ドレイン領域から前記第２拡散領域にわたって、前記第１拡散領域よりも不純物濃度が高い第２導電型の拡散領域を形成したことを特徴とするＭＯＳ型可変容量素子。 - 発振回路と、ＭＯＳ型可変容量素子とを備えた電圧制御発振器において、
前記ＭＯＳ型可変容量素子は、請求項１又は請求項２記載のＭＯＳ型可変容量素子であることを特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182830A JP2005019704A (ja) | 2003-06-26 | 2003-06-26 | Ｍｏｓ型可変容量素子及び電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003182830A JP2005019704A (ja) | 2003-06-26 | 2003-06-26 | Ｍｏｓ型可変容量素子及び電圧制御発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005019704A true JP2005019704A (ja) | 2005-01-20 |
Family
ID=34183111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003182830A Withdrawn JP2005019704A (ja) | 2003-06-26 | 2003-06-26 | Ｍｏｓ型可変容量素子及び電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005019704A (ja) |
-
2003
- 2003-06-26 JP JP2003182830A patent/JP2005019704A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8013379B2 (en) | Semiconductor variable capacitor and method of manufacturing the same | |
| US20110149464A1 (en) | Voltage controlled variable capacitor and voltage controlled oscillator | |
| US20090091380A1 (en) | Differential varactor using gated varactor | |
| US7247918B2 (en) | MOS capacitor type semiconductor device and crystal oscillation device using the same | |
| US20050206465A1 (en) | Voltage control oscillator | |
| JP2004235577A (ja) | 電圧制御可変容量素子 | |
| US7091797B2 (en) | MOS-type variable capacitance element and voltage control oscillation circuit | |
| US6320474B1 (en) | MOS-type capacitor and integrated circuit VCO using same | |
| JP4046634B2 (ja) | 電圧制御型容量素子及び半導体集積回路 | |
| JP2008288576A (ja) | 半導体装置 | |
| JP2003318417A (ja) | Ｍｏｓ型可変容量および半導体集積回路 | |
| US9236466B1 (en) | Analog circuits having improved insulated gate transistors, and methods therefor | |
| JP2004214408A (ja) | 電圧制御可変容量素子 | |
| US20050067674A1 (en) | Integrated tuneable capacitance | |
| US6864528B2 (en) | Integrated, tunable capacitor | |
| US7019384B2 (en) | Integrated, tunable capacitance device | |
| JP4110792B2 (ja) | 容量素子及び容量素子を用いた半導体集積回路 | |
| JP3940063B2 (ja) | 可変容量素子および可変容量素子内蔵集積回路 | |
| JP4107362B2 (ja) | Ｍｏｓ型キャパシタ及び半導体集積回路装置 | |
| JP2004311858A (ja) | 半導体集積回路装置 | |
| JP2951128B2 (ja) | 電圧制御型発振回路 | |
| JP5179848B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP2005019704A (ja) | Ｍｏｓ型可変容量素子及び電圧制御発振器 | |
| US6906904B2 (en) | Integrated, tunable capacitance | |
| JP2004260301A (ja) | 差動周波数制御端子を有する電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |