CN101095379A - 光刻胶和刻蚀残留物的低压去除 - Google Patents

光刻胶和刻蚀残留物的低压去除 Download PDF

Info

Publication number
CN101095379A
CN101095379A CNA2005800456920A CN200580045692A CN101095379A CN 101095379 A CN101095379 A CN 101095379A CN A2005800456920 A CNA2005800456920 A CN A2005800456920A CN 200580045692 A CN200580045692 A CN 200580045692A CN 101095379 A CN101095379 A CN 101095379A
Authority
CN
China
Prior art keywords
cineration
plasma
gas
substrate
biasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800456920A
Other languages
English (en)
Other versions
CN101095379B (zh
Inventor
稻泽刚一郎
瓦迪亚纳森·巴拉苏布拉马尼恩
萩原正明
西村荣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101095379A publication Critical patent/CN101095379A/zh
Application granted granted Critical
Publication of CN101095379B publication Critical patent/CN101095379B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了一种用于低压等离子体灰化以去除在先前的介电层的等离子体刻蚀期间形成的光刻胶残余和刻蚀残留物的方法。该灰化方法使用涉及含氧气体的两步等离子体工艺，其中在第一清洁步骤中向衬底施加低偏置或零偏置以从衬底上去除显著量的光刻胶残余和刻蚀残留物，并且从室表面上刻蚀并去除有害的氟碳残留物。在第二清洁步骤中向衬底施加增大的偏置以从衬底上去除剩余的光刻胶和刻蚀残留物。在第二清洁步骤中采用了小于20mTorr的室压强。两步工艺减少了常在传统的一步灰化工艺中观察到的记忆效应。一种结束点检测方法可以用于监视灰化工艺。

Description

光刻胶和刻蚀残留物的低压去除
相关申请的交叉引用
本申请与2002年9月30日提交的未决美国专利申请no.10/259,768有关，该申请的全部内容通过引用结合于此。本申请与2002年9月30日提交的题为“LOW-PRES SURE REMOVAL OF PHOTORES IST AND ETCHRESIDUE”的未决美国专利申请(律师案卷号no.227618US-6YA)有关，该申请的全部内容通过引用结合于此。
技术领域
本发明涉及等离子体处理，具体而言涉及在半导体微制作中的刻蚀工艺之后的光刻胶和刻蚀残留物(etch residue)的清洁和去除。
背景技术
等离子体处理系统被用在半导体、集成电路、显示器和其他器件或材料的制造和处理中，以从诸如半导体衬底之类的衬底上去除材料或在其上沉积材料。半导体衬底的等离子体处理(用于将集成电路的图案从光刻掩模转移到衬底上，或在衬底上沉积介电或导电膜)已变为工业中的标准方法。
在半导体处理中，在刻蚀各种类型的膜时，集成挑战和折衷仍然存在。传统上，介电层图案化有用于沉积导电材料以形成垂直接触的开口。在图案化工艺期间，抗蚀光刻胶层和/或硬掩模层被沉积在介电层上，暴露于选定图案并被显影。然后在等离子体环境中刻蚀分层结构，其中图案化的光刻胶层限定了介电层中的开口。
在刻蚀步骤之后，在经刻蚀的特征和室壁上常常观察到光刻胶残余和刻蚀残留物(例如，聚合物碎片)。等离子体清洁(也称为现场灰化)中的一个集成挑战是成功地去除光刻胶残余和刻蚀残留物，同时避免侵蚀周围的层。已知系统已经使用一步灰化工艺，其中施加的衬底的偏置在整个灰化工艺期间维持恒定。
卤代烃气体常用在介电层的刻蚀中，介电层例如是氧化物和较新的含SiOC的低k介电材料。这些气体已知生成氟碳聚合物刻蚀产物，其可以在介电刻蚀工艺期间沉积在处理室的内表面以及衬底表面上。
图1示出了一步灰化工艺的示例性剖视图。在用于从结构100去除光刻胶106的传统一步灰化工艺期间，氟碳聚合物被从室壁释放/刻蚀(常常称为记忆效应，memory effect)，并且可能攻击下层的介电层104和覆盖层102(例如SiN、SiC)，导致介电层的磨损108和覆盖层损耗110，有时甚至穿过覆盖层102并攻击下层的导电层(例如铜)。该效应在晶片边缘处由于接近室壁的高氟碳聚合物浓度而可能非常明显。或者，结构100还可以包含氟碳聚合物沉积。
在传统的一步灰化工艺期间，可用含氧等离子体去除光刻胶。为了避免灰化后残留物的形成，某一偏置功率被施加到衬底夹持器。在该工艺期间，来自于先前的电介质刻蚀的室壁上的氟碳沉积也被刻蚀，从而在等离子体中释放氟游离基。随着偏置被施加到衬底夹持器，这些氟游离基可能侵蚀下层的介电膜并消耗覆盖层。通过减小偏置或施加零偏置，可以减少介电膜侵蚀和覆盖层消耗，但是仍然可以观察到灰化后残留物。
可能导致以上的室问题的传统一步灰化工艺可以包括下面的等离子体工艺条件：室压强＝500mTorr，RF偏置＝150W，O2流率＝200sccm。
在半导体制造中，传统一步灰化工艺常常在处理室中执行，其中内部室表面(和要灰化的衬底)可能包含来自于先前的电介质刻蚀工艺的基于氟碳聚合物的沉积。或者，一步灰化工艺可以在已经清洁掉来自在先刻蚀工艺的聚合物沉积的处理室中执行。
发明内容
本发明的目的是提供一种等离子体处理方法，该方法用于从衬底上去除光刻胶残余和刻蚀残留物，同时相比于一步灰化减少对周围的衬底层的侵蚀。
以上和其他的目的是利用两步现场等离子体灰化工艺实现的，该工艺采用了包括含氧气体的处理气体。在第一灰化步骤期间，向衬底位于其上的衬底夹持器施加第一低偏置水平或零偏置水平，而在第二灰化步骤期间施加第二偏置水平。在第二灰化步骤中等离子体处理室中的压强小于20mTorr。
在第一灰化步骤期间，在向衬底施加低或零偏置时，衬底和处理室的内表面/壁上的显著量的光刻胶残余和刻蚀残留物被刻蚀并从室中去除，同时对剩余衬底层的侵蚀得以最小化。在第二灰化步骤期间，施加增大的偏置，并继续灰化工艺，直到光刻胶残余和刻蚀残留物被去除为止。
附图说明
对本发明和其许多附带优点的更完全理解将从下面的具体实施方式中变清楚，尤其当结合附图考虑时，在附图中：
图1示出了一步灰化工艺的示例性剖视图；
图2示出了两步灰化工艺的示例性剖视图；
图3示意性地示出了灰化工艺期间覆盖层的损耗；
图4A-4C示出了灰化工艺的光学发射谱(OES)图；
图5示意性地示出了电介质侧壁损耗；
图6A示出了在衬底上测得的作为室压强函数的离子通量；
图6B示出了作为室压强函数的等离子体中的O游离基密度；
图7示出了根据本发明实施例的等离子体处理系统；
图8示出了根据本发明另一个实施例的等离子体处理系统；以及
图9示出了根据本发明又一个实施例的等离子体处理系统。
具体实施方式
题为“LOW-PRESSURE METHOD FOR REMOVING PHOTORESISTAND ETCH RESIDUE”的相关美国专利申请no.10/259,768的发明人(也是本申请的发明人)认识到，两步等离子体灰化工艺可以用于从衬底上去除光刻胶残余和刻蚀残留物。在第一灰化步骤期间，在向衬底位于其上的衬底夹持器施加零偏置或低偏置时，来自于先前的刻蚀工艺(该工艺例如可以采用CxFy刻蚀气体)的显著量的光刻胶残余和刻蚀残留物被刻蚀并从处理室中去除，同时对剩余的衬底层的侵蚀最小。在第二灰化步骤期间，向衬底夹持器施加增大的偏置，并继续灰化工艺，直到光刻胶和/或硬掩模残余以及灰化后残留物被去除为止。
本发明人已经认识到，如果上述第二灰化步骤在非常低的压强下(小于20mTorr)在等离子体处理室中执行，则该工艺可以减少或消除对下层的介电衬底层，例如诸如SiOC材料(k～2.7)之类的低介电常数(低k)材料的有害氧化。氧化减少归因于在低处理室压强下等离子体环境中的含氧游离基的浓度较低。
图6A示出了在衬底上测得的作为室压强函数的离子通量。使用了包含电容耦合等离子体源和包含O2和Ar的处理气体的等离子体处理系统。图7示出了包含电容耦合等离子体源的示例性等离子体处理系统。图6A表明离子通量在示出的整个压强范围内是相对恒定的。高离子通量能够导致高灰化速率和短灰化时间。另外，降低室压强导致对衬底层的更具方向性(各向异性)的离子轰击，从而减少了灰化工艺期间对图案化的介电层侧壁的损伤。
图6B示出了作为室压强函数的等离子体中的O游离基浓度。图6B表明等离子体中的O游离基浓度随着室压强的减小而减小。已经观察到低k材料的氧化增大了低k材料的介电常数，从而削弱了使用这些材料相比于传统的较高介电常数材料(例如SiO2，k～3.9)的优点。
从而，根据本发明的实施例，在两步灰化工艺的第二灰化步骤期间在处理室中采用小于20mTorr的处理压强。根据本发明的另一个实施例，在第二灰化步骤期间在处理室中可以采用小于约10mTorr的处理压强。
根据本发明的两步现场灰化工艺可以减轻许多的上述缺点，这是通过满足以下各项中的至少一个来实现的：1)最小化覆盖层消耗；2)最小化特征顶部的电介质磨损/侵蚀，并减小刻蚀后/临界尺寸(CD)偏置；3)最小化灰化后残留物；4)最小化现场灰化期间对低k介电膜的损伤(增大“k”值)；以及5)提供自动室干法清洁，从而增大室清洁之间的平均时间。
图2示出了两步灰化工艺的示例性剖视图。在两步氧气灰化工艺的第一灰化步骤120期间，刻蚀晶片上的光刻胶106和沉积在室壁(未示出)和晶片上的氟碳聚合物112。由于施加了零或低偏置，因此介电层104的侵蚀和覆盖层102的消耗得以最小化。在第一灰化步骤120期间，室被干法清洁，清洁掉任何的聚合物残留物。第一灰化步骤120的长度可以是基于时间的，并且可以在衬底上留下很小量的灰化后残留物110和(可能)很小量的光刻胶106。
在第二灰化步骤130期间，施加偏置，并且执行灰化一段时间，该段时间足以去除掉任何灰化后残留物110和任何剩余的光刻胶106。
本发明可以例如利用包含具有上电极和下电极的电容耦合等离子体源的等离子体处理系统来执行。上电极例如还可以充当用于将处理气体引入处理室中的喷淋头，下电极可以是被配置用于支撑要处理的衬底并向衬底施加偏置的衬底夹持器。电容耦合等离子体源是本领域技术人员公知的。本发明还可以利用其他类型的等离子体源执行，包括例如电感耦合等离子体源(ICP)。
现在将描述根据本发明实施例的两步灰化工艺的第一灰化步骤的示例性工艺参数。在本发明的一个实施例中，室压强可以在约1mTorr和约1000mTorr之间。根据本发明的另一个实施例，室压强可以在约5mTorr和约50mTorr之间。在处理室中可以使用约5sccm到约1500sccm的处理气体流率。包含含氧气体(例如O2)的处理气体可以被单独使用，但是也可以与惰性气体(例如，稀有气体(He、Ar等)或N2)结合使用。含氧气体的流率可以例如在约5sccm和约500sccm之间，并且惰性气体的流率可以例如在约0sccm和约1000sccm之间。偏置功率(下电极功率)可以例如在约0W和约100W之间，上电极功率可以例如在约500W和约2200W之间，并且衬底温度可以在约-10℃和约250℃之间。
在一个示例中，第一灰化步骤的工艺参数包括20mTorr的室压强、550sccm的Ar流率、200sccm的O2流率、300W的上电极功率和0W的下电极功率。第一灰化步骤的持续时间可以例如约为35秒。
在两步灰化工艺的第二灰化步骤中，工艺参数空间可以包括与以上针对第一灰化步骤所述相同的条件，不同之处在于第二灰化步骤中的室压强小于20mTorr。在本发明的实施例中，第二灰化步骤中的室压强可以小于约10mTorr。在本发明的另一个实施例中，第二灰化步骤中的室压强可以小于约5mTorr。可以使用约50W和约1000W之间的偏置，此时第二灰化步骤中施加到衬底夹持器的偏置(第二偏置)大于第一灰化步骤中施加到衬底夹持器的偏置(第一偏置)。
尽管公开了使用RF偏置，但是还可以使用DC偏置或使用DC偏置来替代RF偏置。另外，室压强可以在灰化工艺期间变化。例如，室压强可以在第一步骤和第二步骤之间不同。此外，处理气体的组分可以在灰化工艺期间变化。例如，处理气体(以及处理气体中不同气体的流率)可以在第一步骤和第二步骤之间不同。
在一个示例中，处理的是200mm硅晶片。第二灰化步骤期间的工艺参数包括10mTorr的室压强、300W的上电极功率、300W的下电极功率、300sccm的O2气体流率(没有使用惰性气体)和50℃的衬底温度。衬底在第二灰化步骤中被暴露于等离子体环境35秒。
在另一个示例中，处理的是300mm硅晶片。第二灰化步骤期间的工艺参数包括15mTorr的室压强、300W的上电极功率、400W的下电极功率、400sccm的O2气体流率(没有使用惰性气体)和50℃的衬底温度。衬底在第二灰化步骤中被暴露于等离子体环境35秒。
或者，在两步工艺期间，偏置可以在基本上所有(但不是所有)的聚合物都已从室中去除时施加，以增大产量，但是其代价是重新引入了传统的一步工艺的某些效应。
此外，尽管上述只使用了单一偏置，但是相反地可以使用变化的偏置。例如，偏置可以在第二步骤之前、期间或之后增大(或者连续增大，或者逐布增大)。
如上所述，第一步骤的持续时间应当足够长以完成从室壁和晶片表面去除氟碳材料的操作。例如，第一步骤的持续时间可以从10秒到100秒。在另一个示例中，第一步骤的持续时间从20秒到50秒。类似地，第二步骤的持续时间应当足够长以去除任何灰化后残留物和任何剩余的光刻胶。例如，第二步骤的持续时间可以从10秒到100秒。在另一个示例中，第二步骤的持续时间从20秒到50秒。
或者，在图2的两步灰化工艺中，第一步骤120和第二步骤130的结束可以利用结束点检测确定。结束点检测的一种可能方法是监视从等离子体区域发射的光谱的一部分，这种光谱指示何时所有(或基本所有)的聚合物(可能还有光刻胶)都已被从室中去除。例如，指示这种去除的光谱的部分具有482.5nm(CO)、775.5nm(F)和440nm(SiF4)的波长，并且可以利用光学发射谱(OES)测量。在与这些频率相对应的发射水平跨过了指定阈值(例如，降低到基本为零或增大到超过某一具体水平)后，第一步骤被认为已完成。也可以使用提供结束点信息的其他波长。
在第一步骤结束后，第二步骤优选地采用50-200％过灰化来去除任何剩余的灰化后残留物(PAR)。即，如果第一步骤在50秒内完成，则第二步骤用25秒进行50％过灰化，用50秒进行100％过灰化。过灰化的实际量可以通过检查被过灰化到不同程度的一系列衬底来经验地确定。
图3示意性地示出了灰化工艺期间覆盖层102的损耗。覆盖层损耗140是作为在灰化工艺后的覆盖层的减薄在扫描电子显微镜(SEM)图像中测量的。三种灰化工艺的覆盖层损耗140在2002年9月30日提交的未决美国专利申请no.10/259,768中有所描述。这三种灰化工艺是：a)在具有聚合物沉积的室中的两步灰化(在第一步骤中是零偏置，在第二步骤中是增加的偏置)；b)在清洁室中的传统一步灰化；以及c)在具有聚合物沉积的室中的传统一步灰化。这些灰化工艺的工艺条件如下：a)第一灰化步骤：室压强＝50mTorr，RF偏置＝0W，O2流200sccm，第二灰化步骤：室压强＝20mTorr，RF偏置＝150W，O2流＝20sccm，Ar/O2流＝200/20sccm；b)室压强＝50mTorr，RF偏置＝150W，O2流200sccm；以及c)室压强＝50mTorr，RF偏置＝1 50W，O2流200sccm。
与一步灰化工艺(b)和c))相比，在以上的两步灰化工艺a)中观察到覆盖层损耗140减小。例如，覆盖层损耗按c)＞b)＞a)的顺序减小，如表1所示。因此，两步工艺提供了一种使得覆盖层损耗最小化的灰化方法。两步工艺a)采用了20mTorr的室压强。然而，我们确信，在本发明中，小于20mTorr的室压强进一步减小覆盖层损耗。
表1
    灰化工艺     覆盖层损耗(nm)
    晶片中心     晶片边缘
    a     18     18
    b     24     24
    c     36     36
图4A-4C示出了灰化工艺的OES图。在以上工艺期间氟碳聚合物从室表面(包括衬底表面)的释放可以利用OES监视。图4A-4C中的OES图分别对应于上述的a)-c)灰化工艺。在图4A中，执行两步灰化工艺，同时监视与CO(482.5nm)和F(775.5nm)物质相对应的发射光信号。在第一灰化步骤期间(施加了零偏置)CO和F信号中的初始最大强度之后，这两个信号单调减小，并且在第一灰化步骤结束时表现出相对较低的CO和F物质的水平。在第二灰化步骤期间(施加了偏置)，维持低F信号水平，但是CO信号在到达新的低水平之前表现出最大强度，而灰化工艺的剩余部分维持该新的低水平。重要的是，图4A中的OES图表明在第一灰化步骤的结束前达到相对较低的CO和F物质的水平。因此，F和CO信号(和/或其他OES信号)可以用于确定第一灰化步骤的结束。图4A中第二灰化步骤的结束也可以根据CO信号(和/或其他OES信号)确定。
图4B示出了在清洁室中传统一步灰化工艺期间的OES图。图4C示出了在具有聚合物沉积的室中传统一步灰化工艺期间的OES图。大的CO和F信号示出了在存在偏置的情况下灰化工艺期间这些物质的高水平。相比于图4C在图4B中观察到CO和F的水平的明显减小，但是相比于图4A的第一步骤(此时偏置关闭)在图4C中(偏置开启)观察到较高的CO和F的水平。
重要的是，图4A-4C表明OES可以用于监视等离子体物质(例如F)的存在，这种等离子体物质对于灰化工艺来说是有害的并且可能导致介电层的磨损和覆盖层损耗。此外，OES可以用于确定在等离子体环境中存在显著量的有害物质的等离子体时间段的结束。
在灰化工艺期间发生的对介电层侧壁的损伤在半导体制造中是很严重的。在等离子体灰化后，该损伤可以通过测量由于暴露于HF刻蚀溶液而引起的电介质侧壁损耗来加以评估。
图5示意性地示出了电介质侧壁损耗。图5中的电介质侧壁损耗是作为在暴露于HF溶液之后介电层104的顶部132和中部150的去除量测量的。图5中的测试结构还包含SiN层112和SiC层102。电介质侧壁损耗是利用上述三种灰化工艺a)-c)中的每一种测量的，另外，还利用d)两步灰化工艺进行测量，工艺d)是在比工艺a)中的第一灰化步骤低的总室压强和高的O2流下进行的。
灰化工艺d)中的工艺条件如下：第一灰化步骤：室压强＝20mTorr，RF偏置＝0W，O2流500sccm，第二灰化步骤：室压强＝20mTorr，RF偏置＝150W，O2流＝20sccm，Ar/O2流＝200/20sccm。
经等离子体灰化的衬底被暴露于0.5％的HF溶液5秒到30秒。对于30秒HF暴露的侧壁损耗的SEM分析在表2中针对灰化工艺a)-d)示出。总的来说，电介质侧壁损耗(以及因此灰化工艺期间的侧壁损伤)对于两步灰化工艺d)(其中采用了较低的室压强和较高的O2流)而言要比两步灰化工艺a)小。另外，在清洁室中执行的一步工艺b)表现出比一步工艺c)和两步工艺a)小的电介质侧壁损耗，工艺c)和工艺a)都是在具有聚合物沉积的室中执行的。
表2
    灰化工艺   侧壁损耗32(nm)     侧壁损耗50(nm)
  中心     边缘     中心     边缘
    a   22.5     23.5     20.0     30.0
    b   16.5     20.5     15.5     22.0
    c   28.5     31.5     28.0     30.0
    d   12.0     18.0     10.0     9.0
图7示出了根据本发明实施例的等离子体处理系统。等离子体处理系统1被配置为适用于在处理室10的处理区域45中生成等离子体。等离子体处理系统1还包括衬底夹持器20、气体注入系统40和真空泵系统50，其中要处理的衬底25附着到衬底夹持器20上并与衬底夹持器20形成电接触，气体注入系统40用于将处理气体42引入到等离子体处理室10。气体注入系统40允许独立控制从场外气体源到处理室10的处理气体42的传输。
经由气体注入系统40引入可离子化处理气体42，并调节处理压强。处理气体的流率可以在约10sccm和约5000sccm之间，或者在约20sccm和约1000sccm之间，又或者在约50sccm和约500sccm之间。室压强可以例如在约1mTorr和约200mTorr之间，或者在约5mTorr和约100mTorr之间，又或者在约10mTorr和约50mTorr之间。控制器55可以用于控制真空泵系统50和气体注入系统40。衬底25经由(机械)衬底转移系统经过缝隙阀(未示出)和室馈通通道(未示出)被移入处理室10中，在此衬底被位于衬底夹持器20内的衬底抬升钉(未示出)接收并被位于其中的设备机械平移。一旦从衬底转移系统接收到衬底25，就将其降低到衬底夹持器20的上表面。
在替换实施例中，衬底25经由静电夹紧装置(未示出)附着到衬底夹持器20。此外，衬底夹持器20还包括包含再循环冷却剂流的冷却系统，再循环冷却剂流接收来自衬底夹持器20的热量并将热量传递到热交换器系统(未示出)，或者在加热时传递来自热交换器系统的热量。而且，气体可以被传输到衬底背面以提高衬底25和衬底夹持器20之间的气体间隙热导率。该系统被用在当需要对衬底进行温度控制以升高或降低温度时。例如，衬底的温度控制可以用在温度超过稳定状态温度时，其中稳定状态温度是由于从等离子体传输到衬底25的热通量和通过传导到衬底夹持器20而从衬底25去除的热通量之间的平衡而实现的。在其他实施例中，诸如电阻性加热元件或热电加热器/冷却器之类的加热元件可以被包括在衬底夹持器20中。
图7的等离子体处理系统1包括包含上板电极70的RF等离子体源，RF功率从RF发生器72经过阻抗匹配网络74耦合到上板电极70。用于向上板电极70施加RF功率的典型频率可以从10MHz到200MHz，并且可以是60MHz。施加到上板电极70的RF功率可以在约500瓦(W)和约2200W之间。如上所述，图7的等离子体处理系统1还包括用于向衬底夹持器20施加RF功率以偏置衬底25的RF源。RF源包含RF发生器30和阻抗匹配网络32，阻抗匹配网络32通过最小化反射功率来使到处理区域45中的等离子体的RF功率的传送最大化。匹配网络拓扑(例如，L型、π型、T型)和自动控制方法是本领域中已知的。用于向衬底夹持器20施加功率的典型频率从0.1MHz到30MHz，并且可以是2MHz。施加到衬底夹持器20的RF功率可以在约0W和约1000W之间。而且，控制器55耦合到RF发生器72和阻抗匹配网络74以控制向上板电极70施加RF功率的操作。在替换实施例中，RF功率可以以多个频率被施加到衬底夹持器20。
继续参考图7，处理气体42通过气体注入系统40被引入到处理区域45。气体注入系统40可以包括喷淋头，其中处理气体42通过气体注入空间(未示出)、一系列隔板(未示出)和多孔喷淋头气体注入板被从气体传输系统(未示出)提供到处理区域45。在一个实施例中，多孔喷淋头气体注入板可以是上板电极70。
真空泵系统50可以包括泵速能高达5000公升每秒(以及更大)的涡轮分子真空泵(TMP)和用于节流室压强的门阀。在用于干法等离子体刻蚀的传统等离子体处理设备中，采用1000到3000公升每秒的TMP。TMP可用于低压处理，一般小于50mTorr。对于高压处理(即，大于100mTorr)，使用机械增压泵和干法粗抽泵。
控制器55包括微处理器、存储器和能够生成控制电压的数字I/O端口，该控制电压足以传输并激活到等离子体处理系统1的输入以及监视来自等离子体处理系统1的输出。而且，控制器55耦合到RF发生器30、阻抗匹配网络32、RF发生器72、阻抗匹配网络74、气体注入系统40、等离子体监视系统57和真空泵系统50，并与之交换信息。例如，存储在存储器中的程序可用于根据存储的工艺流程控制等离子体处理系统1的前述部件。控制器55的一个示例是可以从Texas，Dallas的Texas Instruments得到的TMS320型数字信号处理器(DSP)。
等离子体监视系统57可以包括例如光学发射谱(OES)系统以测量等离子体环境中的激发粒子，和/或包括等离子体诊断系统，例如用于测量等离子体密度的Langmuir探针。等离子体监视系统57可以与控制器55一起使用以确定刻蚀工艺的状态并提供反馈以确保工艺的一致性。或者，等离子体监视系统57可以包括微波和/或RF诊断系统。
图8示出了根据本发明另一个实施例的等离子体处理系统。等离子体处理系统2包括包含机械或电旋转DC磁场系统60的RF等离子体源，以潜在地增大等离子体密度和/或提高等离子体处理均匀性。而且，控制器55耦合到旋转磁场系统60以规范旋转速度和场强。
图9示出了根据本发明又一个实施例的等离子体处理系统。等离子体处理系统3包括包含电感线圈80的RF等离子体源，RF功率经由RF发生器82通过阻抗匹配网络84耦合到电感线圈80。RF功率电感性地从电感线圈80通过电介质窗口(未示出)耦合到等离子体处理区域45。用于向电感线圈80施加RF功率的典型频率从0.1MHz到100MHz，并且可以是13.56MHz。施加到电感线圈的RF功率可以在约50W和约10000W之间。类似地，用于向卡盘电极施加RF功率的典型频率从0.1MHz到30MHz，并且可以是13.56MHz。施加到衬底夹持器的RF功率可以为约0W到约1000W。另外，缝隙Faraday屏蔽罩(未示出)可以用于减少电感线圈80和等离子体之间的电容性耦合。而且，控制器55耦合到RF发生器82和阻抗匹配网络84以控制向电感线圈80施加功率的操作。
另外，应当理解，图7-9中所示的等离子体处理系统只是用于示例性目的，因为特定硬件的许多变体可以用于实现其中可以实施本发明的处理系统，并且这些变体对于本领域技术人员来说是很清楚的。
考虑到以上教导可以对本发明进行大量修改和变化。因此，应当理解，在所附权利要求的范围内，可以按与这里具体描述的不同的方式来实施本发明。

Claims (43)

1.一种现场灰化方法，包括：
引入包含含氧气体的处理气体；
在等离子体处理室中生成等离子体；
将衬底暴露于所述等离子体，所述衬底位于衬底夹持器的顶部；
通过向所述衬底夹持器施加第一偏置来执行第一灰化步骤；以及
通过向所述衬底夹持器施加第二偏置来执行第二灰化步骤，其中所述第二偏置大于所述第一偏置，并且所述第二灰化步骤中的室压强小于20mTorr。
2.如权利要求1所述的方法，其中所述含氧气体包括O2。
3.如权利要求1所述的方法，其中所述处理气体还包括惰性气体。
4.如权利要求3所述的方法，其中所述惰性气体包括稀有气体、N2或其组合。
5.如权利要求1所述的方法，其中所述第一偏置在约0W和约100W之间。
6.如权利要求1所述的方法，其中所述第一偏置基本等于零。
7.如权利要求1所述的方法，其中所述第二偏置在约50W和约1000W之间。
8.如权利要求1所述的方法，其中所述第二灰化步骤还包括在所述第二灰化步骤中采用与所述第一灰化步骤不同的室压强和处理气体流率中的至少一个。
9.如权利要求1所述的方法，其中所述第一灰化步骤还包括：
检测从所述等离子体发射的光；以及
根据所述发射的光确定所述第一灰化步骤的状态。
10.如权利要求9所述的方法，其中所述发射的光的检测提供了用于建立结束点的手段。
11.如权利要求9所述的方法，其中所述发射的光来源于激发物质，并且代表关于所述第一灰化步骤的状态的信息。
12.如权利要求9所述的方法，其中所述发射的光来源于CO和含氟物质中的至少一种。
13.如权利要求12所述的方法，其中所述含氟物质是氟。
14.如权利要求1所述的方法，其中所述第二灰化步骤还包括：
检测从所述等离子体发射的光；以及
根据所述发射的光确定所述第二灰化步骤的状态。
15.如权利要求14所述的方法，其中所述发射的光来源于激发物质，并且代表关于所述第二灰化步骤的状态的信息。
16.如权利要求15所述的方法，其中所述发射的光来源于CO和含氟物质中的至少一种。
17.如权利要求16所述的方法，其中所述含氟物质是氟。
18.如权利要求1所述的方法，还包括：
检测从所述等离子体发射的光；以及
根据所述发射的光确定所述第一和第二灰化步骤的状态。
19.如权利要求18所述的方法，其中所述发射的光来源于激发物质，并且代表关于所述第一和第二灰化步骤的状态的信息。
20.如权利要求18所述的方法，其中所述发射的光来源于CO和含氟物质中的至少一种。
21.如权利要求20所述的方法，其中所述含氟物质是氟。
22.如权利要求1所述的方法，其中所述第二灰化步骤的长度在所述第一灰化步骤长度的50％和200％之间。
23.如权利要求1所述的方法，其中所述处理气体的流率在约5sccm和1500sccm之间。
24.如权利要求1所述的方法，其中所述含氧气体的流率在约5sccm和500sccm之间。
25.如权利要求2所述的方法，其中O2的流率在5sccm和500sccm之间。
26.如权利要求1所述的方法，其中所述第一灰化步骤中处理气体的流率在5sccm和1500sccm之间。
27.如权利要求1所述的方法，其中所述第二灰化步骤中处理气体的流率在5sccm和1500sccm之间。
28.如权利要求1所述的方法，其中所述处理气体的流率在所述第一和第二灰化步骤之间是不同的。
29.如权利要求1所述的方法，其中所述第一灰化步骤中所述处理室中的压强在约1mTorr和约1000mTorr之间。
30.如权利要求1所述的方法，其中所述第一灰化步骤中所述处理室中的压强在约5mTorr和约50mTorr之间。
31.如权利要求1所述的方法，其中所述第二灰化步骤中所述处理室中的压强小于约10mTorr。
32.如权利要求1所述的方法，其中所述第二灰化步骤中所述处理室中的压强小于约5mTorr。
33.如权利要求1所述的方法，其中所述处理室中的压强在所述第一和第二灰化步骤之间是不同的。
34.如权利要求1所述的方法，其中所述衬底包括低k材料、光刻胶、或刻蚀残留物或其组合。
35.如权利要求1所述的方法，其中所述低k材料包括SiOC材料。
36.如权利要求1所述的方法，其中所述生成步骤包括通过阻抗匹配网络向等离子体源的上板电极施加RF功率。
37.如权利要求36所述的方法，其中施加到所述上板电极的RF功率在约500W和约2200W之间。
38.如权利要求1所述的方法，其中所述生成步骤包括通过阻抗匹配网络向等离子体源的电感线圈施加RF功率。
39.如权利要求38所述的方法，其中施加到所述电感线圈的RF功率在约50W和约10000W之间。
40.如权利要求1所述的方法，其中所述生成步骤包括向旋转DC磁场功率源施加RF功率。
41.一种现场灰化方法，包括：
引入包含O2气体的处理气体；
通过经过阻抗匹配网络向等离子体源的上板施加RF功率在等离子体处理室中生成等离子体；
将衬底暴露于所述等离子体，所述衬底包含低k材料、光刻胶、或刻蚀残留物或其组合，并位于衬底夹持器的顶部；
通过向所述衬底夹持器施加在约0W和约100W之间的第一偏置来执行第一灰化步骤；以及
通过向所述衬底夹持器施加在约50W和约1000W之间的第二偏置来执行第二灰化步骤，其中所述第二偏置大于所述第一偏置，并且所述第二灰化步骤中的室压强小于20mTorr。
42.如权利要求41所述的方法，其中所述处理气体还包括稀有气体。
43.如权利要求41所述的方法，其中施加到所述上板电极的RF功率在约500W和约2200W之间。
CN2005800456920A 2004-12-30 2005-12-01 光刻胶和刻蚀残留物的低压去除 Expired - Fee Related CN101095379B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/024,747 2004-12-30
US11/024,747 US7700494B2 (en) 2004-12-30 2004-12-30 Low-pressure removal of photoresist and etch residue
PCT/US2005/043088 WO2006073622A2 (en) 2004-12-30 2005-12-01 Low-pressure removal of photoresist and etch residue

Publications (2)

Publication Number Publication Date
CN101095379A true CN101095379A (zh) 2007-12-26
CN101095379B CN101095379B (zh) 2011-11-16

Family

ID=36639171

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800456920A Expired - Fee Related CN101095379B (zh) 2004-12-30 2005-12-01 光刻胶和刻蚀残留物的低压去除

Country Status (7)

Country Link
US (1) US7700494B2 (zh)
JP (1) JP5414179B2 (zh)
KR (1) KR101226297B1 (zh)
CN (1) CN101095379B (zh)
DE (1) DE112005003338B8 (zh)
TW (1) TWI285403B (zh)
WO (1) WO2006073622A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651099B (zh) * 2008-08-14 2011-10-05 中芯国际集成电路制造(北京)有限公司 去除光刻胶层的方法
CN102610511A (zh) * 2012-03-21 2012-07-25 中微半导体设备(上海)有限公司 光刻胶的去除方法
CN101770975B (zh) * 2008-12-31 2012-08-22 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN104617056A (zh) * 2010-06-18 2015-05-13 台湾积体电路制造股份有限公司 半导体结构
CN107464750A (zh) * 2017-08-23 2017-12-12 成都海威华芯科技有限公司 一种去除光刻胶底膜的工艺方法
CN110970288A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN115657183A (zh) * 2022-11-21 2023-01-31 苏州大学 一种全息曝光-湿法刻蚀中阶梯光栅的制备方法
CN116130354A (zh) * 2023-01-31 2023-05-16 粤芯半导体技术股份有限公司 一种去除光刻胶残留物的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
TWI319898B (en) * 2006-12-28 2010-01-21 Method of manufacturing gate dielectric layer
US8093157B2 (en) * 2007-07-03 2012-01-10 Mattson Technology, Inc. Advanced processing technique and system for preserving tungsten in a device structure
JP2009054818A (ja) * 2007-08-28 2009-03-12 Tokyo Electron Ltd プラズマ処理装置、プラズマ処理方法および終点検出方法
KR20090047211A (ko) * 2007-11-07 2009-05-12 삼성전자주식회사 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법
KR100939139B1 (ko) * 2007-12-10 2010-01-28 주식회사 동부하이텍 이온주입된 포토레지스트막의 애싱방법
US8003522B2 (en) * 2007-12-19 2011-08-23 Fairchild Semiconductor Corporation Method for forming trenches with wide upper portion and narrow lower portion
US20120024314A1 (en) * 2010-07-27 2012-02-02 Axcelis Technologies, Inc. Plasma mediated ashing processes
JP2011023509A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置の製造方法、および、これに用いる半導体製造装置
TWI462164B (zh) * 2009-11-13 2014-11-21 Inotera Memories Inc 清潔晶圓載盤的方法
JP5476161B2 (ja) * 2010-03-02 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101794069B1 (ko) * 2010-05-26 2017-12-04 삼성전자주식회사 반도체 제조설비 및 그의 시즈닝 공정 최적화 방법
KR20130083469A (ko) * 2010-12-20 2013-07-22 가부시키가이샤 아루박 유전체 디바이스의 제조 방법 및 애싱 방법
JP5622675B2 (ja) 2011-07-05 2014-11-12 株式会社東芝 基板処理方法及び基板処理装置
US9455135B2 (en) 2014-12-07 2016-09-27 United Microelectronics Corp. Method for fabricating semiconductor device
US10535566B2 (en) 2016-04-28 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10361122B1 (en) * 2018-04-20 2019-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Processes for reducing leakage and improving adhesion
US11699596B2 (en) * 2018-11-30 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Metal etching with in situ plasma ashing
US11114350B2 (en) * 2019-04-12 2021-09-07 Applied Materials, Inc. Method for removing photoresist from photomask substrate
WO2023043043A1 (ko) 2021-09-17 2023-03-23 주식회사 플라즈맵 플라즈마 처리 장치
KR102611478B1 (ko) 2021-09-17 2023-12-08 주식회사 플라즈맵 플라즈마 처리 장치

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8629634D0 (en) * 1986-12-11 1987-01-21 Dobson C D Reactive ion & sputter etching
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US5811022A (en) 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
US6962883B2 (en) * 1996-08-01 2005-11-08 Texas Instruments Incorporated Integrated circuit insulator and method
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
US6536449B1 (en) * 1997-11-17 2003-03-25 Mattson Technology Inc. Downstream surface cleaning process
US6103074A (en) * 1998-02-14 2000-08-15 Phygen, Inc. Cathode arc vapor deposition method and apparatus
ATE345577T1 (de) 1998-03-31 2006-12-15 Lam Res Corp Plasma-bearbeitungs-kammer und verfahren zur kontrolle von verunreinigungen
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
WO2000026954A1 (en) 1998-10-30 2000-05-11 Applied Materials, Inc. Method of reducing stop layer loss in a photoresist stripping process using hydrogen as a fluorine scavenger
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6491042B1 (en) * 1998-12-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Post etching treatment process for high density oxide etcher
US6406836B1 (en) * 1999-03-22 2002-06-18 Axcelis Technologies, Inc. Method of stripping photoresist using re-coating material
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
JP4382926B2 (ja) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 プラズマ処理方法
US6492222B1 (en) * 1999-12-22 2002-12-10 Texas Instruments Incorporated Method of dry etching PZT capacitor stack to form high-density ferroelectric memory devices
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method
US6489030B1 (en) * 2000-04-14 2002-12-03 Honeywell International, Inc. Low dielectric constant films used as copper diffusion barrier
US6440864B1 (en) * 2000-06-30 2002-08-27 Applied Materials Inc. Substrate cleaning process
US6426304B1 (en) * 2000-06-30 2002-07-30 Lam Research Corporation Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US6815362B1 (en) * 2001-05-04 2004-11-09 Lam Research Corporation End point determination of process residues in wafer-less auto clean process using optical emission spectroscopy
US6562700B1 (en) * 2001-05-31 2003-05-13 Lsi Logic Corporation Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal
JP3921364B2 (ja) * 2001-08-21 2007-05-30 松下電器産業株式会社 半導体装置の製造方法
US6831018B2 (en) * 2001-08-21 2004-12-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US6573175B1 (en) * 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
US6849559B2 (en) * 2002-04-16 2005-02-01 Tokyo Electron Limited Method for removing photoresist and etch residues
WO2004003969A2 (en) * 2002-06-28 2004-01-08 Tokyo Electron Limited Method and system for predicting process performance using material processing tool and sensor data
JP2004119539A (ja) * 2002-09-25 2004-04-15 Sony Corp レジストパターンの除去方法
US7109122B2 (en) 2002-11-29 2006-09-19 Tokyo Electron Limited Method and apparatus for reducing substrate charging damage
US6680516B1 (en) * 2002-12-06 2004-01-20 Cypress Semiconductor Corp. Controlled thickness gate stack
JP4381694B2 (ja) * 2003-02-25 2009-12-09 株式会社日立ハイテクノロジーズ 試料の表面処理方法
US20040171273A1 (en) 2003-02-28 2004-09-02 Masatoshi Oyama Specimen surface processing apparatus and surface processing method
EP1609175A1 (en) 2003-03-31 2005-12-28 Tokyo Electron Limited Method and apparatus for multilayer photoresist dry development

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651099B (zh) * 2008-08-14 2011-10-05 中芯国际集成电路制造(北京)有限公司 去除光刻胶层的方法
CN101770975B (zh) * 2008-12-31 2012-08-22 中芯国际集成电路制造(上海)有限公司 接触孔形成方法
CN104617056A (zh) * 2010-06-18 2015-05-13 台湾积体电路制造股份有限公司 半导体结构
CN104617056B (zh) * 2010-06-18 2019-06-11 台湾积体电路制造股份有限公司 半导体结构
CN102610511A (zh) * 2012-03-21 2012-07-25 中微半导体设备(上海)有限公司 光刻胶的去除方法
CN107464750A (zh) * 2017-08-23 2017-12-12 成都海威华芯科技有限公司 一种去除光刻胶底膜的工艺方法
CN107464750B (zh) * 2017-08-23 2019-12-13 成都海威华芯科技有限公司 一种去除光刻胶底膜的工艺方法
CN110970288A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN110970288B (zh) * 2018-09-28 2022-06-28 台湾积体电路制造股份有限公司 用于接触件的预清洁
CN115657183A (zh) * 2022-11-21 2023-01-31 苏州大学 一种全息曝光-湿法刻蚀中阶梯光栅的制备方法
CN116130354A (zh) * 2023-01-31 2023-05-16 粤芯半导体技术股份有限公司 一种去除光刻胶残留物的方法

Also Published As

Publication number Publication date
TWI285403B (en) 2007-08-11
US20060144817A1 (en) 2006-07-06
DE112005003338B8 (de) 2011-12-15
DE112005003338T5 (de) 2008-04-10
DE112005003338B4 (de) 2011-11-03
CN101095379B (zh) 2011-11-16
WO2006073622A3 (en) 2006-11-09
US7700494B2 (en) 2010-04-20
JP2008527691A (ja) 2008-07-24
WO2006073622A2 (en) 2006-07-13
JP5414179B2 (ja) 2014-02-12
KR101226297B1 (ko) 2013-01-24
KR20070094015A (ko) 2007-09-19
TW200631091A (en) 2006-09-01

Similar Documents

Publication Publication Date Title
CN101095379B (zh) 光刻胶和刻蚀残留物的低压去除
CN100576475C (zh) 光刻胶和刻蚀残留物的低压去除
US6527968B1 (en) Two-stage self-cleaning silicon etch process
US6872322B1 (en) Multiple stage process for cleaning process chambers
US6379574B1 (en) Integrated post-etch treatment for a dielectric etch process
US6380096B2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
TWI386995B (zh) 自矽表面移除不可見矽及不可見碳化矽之方法及用於電漿處理裝置之碳化矽電極
US6849559B2 (en) Method for removing photoresist and etch residues
US20080050922A1 (en) Chamber recovery after opening barrier over copper
KR101032831B1 (ko) 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스
JP2001527288A (ja) 改良式の酸化層エッチング方法
JP2014528642A (ja) エッチング処理条件を回復させる乾式クリーニング方法
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
TWI684201B (zh) 被處理體之處理方法
TWI420588B (zh) Plasma etching method
JP2004111779A (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
US6787475B2 (en) Flash step preparatory to dielectric etch
JP2007142099A (ja) プラズマエッチング方法
JP2002299316A (ja) プラズマ処理方法
CN115244663A (zh) 高深宽比3d nand蚀刻的侧壁凹陷的减少
US6403489B1 (en) Method for removing polymer stacked on a lower electrode within an etching reaction chamber
Jeon et al. Cleaning of wafer edge, bevel and back-side with a torus-shaped capacitively coupled plasma
Ohiwa et al. Organic film reactive ion etching using 100 MHz rf capacitive coupled plasma
JP2001035836A (ja) ドライエッチング方法および装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

CF01 Termination of patent right due to non-payment of annual fee