CN101080815A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101080815A
CN101080815A CNA2005800429016A CN200580042901A CN101080815A CN 101080815 A CN101080815 A CN 101080815A CN A2005800429016 A CNA2005800429016 A CN A2005800429016A CN 200580042901 A CN200580042901 A CN 200580042901A CN 101080815 A CN101080815 A CN 101080815A
Authority
CN
China
Prior art keywords
oxide
semiconductor device
phenyl
layer
organic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800429016A
Other languages
English (en)
Other versions
CN101080815B (zh
Inventor
古川忍
今林良太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101080815A publication Critical patent/CN101080815A/zh
Application granted granted Critical
Publication of CN101080815B publication Critical patent/CN101080815B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/321—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3]
    • H10K85/324—Metal complexes comprising a group IIIA element, e.g. Tris (8-hydroxyquinoline) gallium [Gaq3] comprising aluminium, e.g. Alq3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/631—Amine compounds having at least two aryl rest on at least one amine-nitrogen atom, e.g. triphenylamine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

非挥发性存储器元件的问题在于外加电压高。这是因为载流子需要通过绝缘膜借助隧道效应注入到浮动栅内。另外，存在因进行这种载流子注入劣化绝缘膜的担心。本发明的目的是提供其中外加电压降低并防止绝缘膜劣化的存储器。一个特征是使用其中混合具有电荷传输复合体的无机化合物与有机化合物的层作为充当存储器的浮动栅的材料。具体实例是具有晶体管结构的元件，在所述晶体管结构内，混合具有电荷传输复合体的无机化合物与有机化合物且夹在绝缘层之间的层用作浮动栅。

Description

半导体器件及其制造方法
技术领域
[0001]本发明涉及具有记忆功能的半导体器件及其制造方法。
背景技术
[0002]具有浮动栅(floating gate)的非挥发性半导体存储器甚至当关闭电源时可保留一些信息。在这种非挥发性半导体存储器中，重要的是控制覆盖浮动栅的绝缘膜的厚度。例如，具有通过形成电容器绝缘膜和按序形成传导膜，从而形成非挥发性半导体存储器的方法(参考文献1：日本专利特开No.2004-140413)。
[0003]作为存储器元件，开发了具有有机半导体的元件(参考文献2：日本专利特开No.2004-47791)。参考文献2公开了一种开关存储器元件，它包括显示出磁滞特性的有机半导体存储器层和半导体二极管层。
发明内容
[0004]然而，在参考文献1中，操作存储器的外加电压高。这是因为待储存的电荷(载流子)需要通过绝缘膜借助隧道效应注入到浮动栅内。另外，存在因进行这种载流子注入劣化绝缘膜的担心。
[0005]在参考文献2中，没有考虑外加电压的高度。
[0006]本发明的目的是提供一种半导体器件，其中通过与参考文献1和2中的那些不同的结构来降低外加电压，一种具有该半导体器件的存储器或类似物，及其制造方法。
[0007]鉴于上述目的，本发明的一个特征是使用其中混合具有电荷传输复合体(complex)的无机化合物和有机化合物的层(也称为混合层)作为充当存储器的浮动栅的层。具体实例是使用其中混合具有电荷传输复合体的无机化合物和有机化合物且夹在绝缘层之间的层作为浮动栅的半导体器件。
[0008]下文说明本发明更具体的结构。尽管在本发明中，金属氧化物、金属氮化物或金属氮氧化物可用于具有电荷传输复合体的无机化合物上，但将描述使用金属氧化物的发明。
[0009]本发明的半导体器件的一个特征是包括栅电极，在栅电极上形成的栅绝缘膜，在栅绝缘膜上形成的半导体膜，和在栅电极和半导体层之间的、当施加电压到栅电极上时发生电荷分离的层。
[0010]本发明的半导体器件的另一特征是包括栅电极，在栅电极上以栅绝缘膜形式形成的第一绝缘层，在第一绝缘层上形成的半导体膜，和其中金属氧化物与有机化合物混合的层，和其中在第一绝缘层上按序形成的第二绝缘层，其中金属氧化物是氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽中的任何一种。
[0011]本发明的半导体器件的另一特征是包括栅电极，在栅电极上以栅绝缘膜形式形成的第一绝缘层，在第一绝缘层上形成的半导体膜，和第一有机化合物层，其中金属氧化物与第二有机化合物混合层，和在第一绝缘层上按序层压的第二绝缘层，其中金属氧化物是氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽中的任何一种。
[0012]在本发明中，半导体膜可以是有机半导体膜或者无机半导体膜。
[0013]本发明提供制造半导体器件的方法，它的一个特征是包括下述步骤：形成栅电极，形成在栅电极上形成的栅绝缘膜，在栅绝缘膜上形成的半导体膜，和在栅电极和半导体层之间形成的、当施加电压到栅电极上时发生电荷分离的层。
[0014]其中发生电荷分离的层是具有电荷-传输复合体的层，和电荷-传输复合体是指充当电子接收材料的电荷-传输复合体。作为其具体实例，可使用属于周期表第4-12族的任何一种过渡金属的氧化物。在它们当中，属于周期表第4-8族的过渡金属的许多氧化物具有较高的电子接收性能。特别优选氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪或氧化钽。
[0015]注意优选通过共蒸发方法形成其中电荷-传输复合体与有机化合物混合的层。因此，其中具有电荷-传输复合体的无机化合物与有机化合物混合的层可以是它们的混合层或其层压体。
[0016]注意半导体器件包括薄膜晶体管或者使用该薄膜晶体管的电子器件。另外，使用有机半导体的半导体器件被称为有机半导体器件，且有机半导体器件包括有机薄膜晶体管或使用该有机薄膜晶体管的电子器件。
[0017]根据本发明，在其中具有电荷-传输复合体的无机化合物与有机化合物混合的层内容易发生电荷分离。因此，混合层、绝缘体和导体可构成电容器，且因电荷将储存在电容器内导致出现磁滞现象。可形成这一特征应用到其上的新的存储器元件。
[0018]另外，可通过使用其中容易发生电荷分离的这种层作为浮动栅来降低外加电压。因此，当本发明的有机半导体器件用作存储器或者类似物时，可降低用该存储器安装的电子器件的功耗。
[0019]此外，由于载流子没有注入到本发明的绝缘膜内，因此可防止绝缘膜的劣化。
附图简述
图1A-1D是显示本发明的有机半导体器件的制造工艺的截面视图。
图2A-2C是显示本发明的有机半导体器件的制造工艺的截面视图。
图3A和3B是本发明绝缘膜的截面视图。
图4是本发明的半导体器件的截面视图。
图5示出了使用本发明的有机薄膜半导体器件的存储器。
图6A-6D示出了使用本发明的有机半导体器件的电子器件。
图7A-7D是显示在本发明的绝缘膜内电荷分离的示意图。
图8A和8B是本发明的绝缘膜的截面视图。
图9是具有本发明的绝缘膜的半导体器件的V-I预测图表。
实施本发明的最佳模式
[0020]下文将参考附图说明本发明的实施方案模式。然而，本发明可按照许多不同模式来进行。本领域的普通技术人员容易了解在没有脱离本发明的精神和范围的情况下，可各种各样地变化本发明的模式和细节。因此，本发明不应当被解释为限制到下述实施方案模式的细节上。注意在附图当中，为了说明实施方案的模式，使用相同的参考数字表示相同的部分或者具有类似功能的部分，并省去反复的说明。
(实施方案模式1)
[0021]在这一实施方案模式中，说明了制造有机半导体器件，具体地有机薄膜晶体管的方法，其中所述有机薄膜晶体管具有其中具有电荷传输复合体的无机化合物与有机化合物混合的层。
[0022]正如图1A所示，制备具有绝缘表面的基底100。例如，硼硅酸钡玻璃、硼硅酸铝玻璃或类似物的玻璃基底，石英基底、不锈钢(SUS)基底或类似物可用作基底100。另外，可使用由柔性合成树脂形成的基底，例如以PET(聚对苯二甲酸乙二酯)、PEN(聚萘二甲酸乙二酯)或PES(聚醚砜)或丙烯酸为典型代表的塑料，这是因为在制造本发明的有机半导体器件的方法中不要求高温处理。
[0023]可在基底100上形成基础膜。形成基础膜，以防止夹带在基底100内的碱金属或碱土金属，例如Na扩散并负面影响半导体元件的性能。例如，氧化硅、氮化硅、氮氧化硅或类似物的绝缘膜可用作基础膜。
[0024]以下说明在基底100上形成栅电极101的步骤。首先，形成充当栅电极101的传导膜。该传导膜可具有单层结构或层压结构。在层压结构的情况下，例如，第一传导膜和第二传导膜各自可由Ta、W、Ti、Mo、Al、Cu、Cr、Mo、Ni、Au、Pd、Pt、Ag或Si元素，含有该元素作为其主要组分的合金或化合物材料，诸如氧化铟、氧化锡、ITO(氧化铟锡)之类的化合物，或类似物形成。可通过溅射方法、CVD方法、液滴排放方法(典型地，喷墨方法)或类似方法，形成传导膜。
[0025]随后，通过旋涂方法或类似方法，用光致抗蚀剂(下文称为抗蚀剂掩膜)涂覆传导膜。抗蚀剂掩膜可为正性或者为负性。此刻，可使用加入了吸光剂的抗蚀剂掩膜。可使用比由有机材料形成的抗蚀剂掩膜硬度高的掩膜，例如由无机化合物形成的掩膜。
[0026]然后，使用抗蚀剂掩膜蚀刻传导膜，形成栅电极101。关于蚀刻，可使用利用CF4、Cl、O2或类似气体的干法蚀刻，或者利用HF或类似液体的湿法蚀刻。此刻，可测定蚀刻条件，以便栅电极101的边缘部分具有锥形。当栅电极101具有锥形时，可改进随后形成的膜的分级覆盖。注意可同时形成输入信号到栅电极101用的扫描线。
[0027]注意本发明不限于以上所述的制造栅电极的方法。例如，可通过不要求蚀刻步骤的液滴排放方法(典型地，喷墨方法)来形成栅电极。当使用液滴排放方法来栅电极101时，可省去使用抗蚀剂掩膜。
[0028]之后，形成第一绝缘层102a，以覆盖栅电极101，正如在图1B中所示的。第一绝缘层102a具有充当栅绝缘膜的功能。
[0029]作为第一绝缘层102a，可使用无机化合物，例如氧化硅、氮化硅或氮氧化硅的层。或者，有机化合物层，例如聚酰亚胺、聚对二甲苯、聚丙烯腈、聚二甲苯、聚苯乙烯、聚乙烯基苯酚或聚乙烯醇可用作第一绝缘层102a。注意为了降低外加电压，高介电常数材料，例如HfSiOx可用于第一绝缘层102a。可通过等离子CVD方法、LPCVD方法、热CVD方法、真空沉积方法、溅射方法、旋涂方法、液滴排放方法(典型地，喷墨方法)或热氧化方法来形成第一绝缘层。
[0030]随后形成其中混合具有电荷传输复合体的无机化合物与有机化合物的层103。在这一实施方案模式中，其中混合具有电荷传输复合体的无机化合物与有机化合物的层103用作浮动栅。因此，加工(下文称为构图)其中混合具有电荷传输复合体的无机化合物与有机化合物的层103，以便其中的一部分与栅电极101交叠。
[0031]作为具有电荷传输复合体的无机化合物，使用充当电子接受材料的材料。作为其具体实例，可使用属于周期表第4-12族的任何一种过渡金属的氧化物。在它们当中，属于周期表第4-8族的过渡金属的许多氧化物具有较好的电子接受性能。特别地，优选氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪或氧化钽。
[0032]作为无机化合物，可使用空穴传输材料。空穴传输材料是具有较高的空穴而不是电子传输力的材料。可使用有机化合物，例如芳族胺化合物，例如4，4′-双[N-(1-萘基)-N-苯基氨基]联苯(缩写α-NPD)、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯(缩写TPD)、4，4′，4″-三(N，N-二苯基氨基)三苯胺(缩写TDATA)、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺(缩写MTDATA)或4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯(缩写DNTPD)，酞菁化合物，例如酞菁(缩写H2Pc)、酞菁铜(缩写CuPc)或酞菁氧钒(缩写VOPc)或类似物。在这一实施方案模式中，优选以上所述的三苯胺化合物，例如可使用酞菁化合物。
[0033]这一层可以是任何层，只要当施加电压时容易发生电荷分离即可。因此，对上述材料的结合没有特别限制，只要它具有类似的功能即可。例如，它可以是有机化合物和四氟四氰基喹啉基二甲烷(缩写F4-TCNQ)的结合物或类似物。
[0034]通过使用其中具有电荷传输复合体的无机化合物与有机化合物混合层，可抑制有机化合物的结晶，且可在没有增加电阻的情况下较厚地形成层。另外，增加其中混合无机化合物与有机化合物的层的传导率。因此，甚至当层增厚(这是优选的)时，外加电压也没有变高。
[0035]可通过蒸发方法，优选通过使用该材料的共蒸发方法，形成其中混合具有电荷传输复合体的无机化合物与有机化合物的层103。共蒸发方法包括使用电阻加热蒸发的共蒸发方法，使用电子束蒸发的共蒸发方法，以及使用电阻加热蒸发和电子束蒸发的共蒸发方法。此外，可通过结合相同种类的方法或者不同种类的方法，例如使用电阻加热蒸发和溅射的形成方法，使用电子束蒸发和溅射的形成方法，和类似方法来形成层103。另外，在考虑形成含有两种材料的层中给出以上所述的实例；然而，也可通过结合相同种类的方法或者不同种类的方法来形成含有三种或者更多种材料的层。
[0036]然后形成第二绝缘层102b。由于在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103上形成第二绝缘层102b，因此形成第二绝缘层102b，以便不损坏层103。例如，可足够厚地形成其中混合具有电荷传输复合体的无机化合物与有机化合物的层103。在本发明中，通过使用其中混合具有电荷传输复合体的无机化合物与有机化合物的层，可抑制有机化合物的结晶，和可在没有增加电阻的情况下较厚地形成该层。此外，甚至当层增厚(这是优选的)时，外加电压也没有变高。
[0037]若控制层103的损坏在可允许的范围内，则可由与第一绝缘层102a的那些相类似的材料或者通过相类似的方法来形成第二绝缘层102b。当使用热CVD方法形成第二绝缘层102b时，可降低对其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的损坏，这是优选的。此刻可使用二甲苯二聚体或其衍生物来形成第二绝缘层102b。
[0038]若其中混合具有电荷传输复合体的无机化合物与有机化合物的层103夹在第一绝缘层102a和第二绝缘层102b之间，则当施加栅压时，在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103内容易发生电荷分离。然后，混合层103、第一绝缘层102a、第二绝缘层102b、栅电极101和随后形成的半导体膜105可构成电容器，和发生在电容器内储存的电荷导致的磁滞现象。可利用这一特征提供新的存储器元件。
[0039]另外，可通过使用其中容易发生电荷分离的层，具体地其中混合具有电荷传输复合体的无机化合物与有机化合物的层103作为浮动栅，来降低外加电压。因此，当本发明的有机半导体器件用作存储器或者类似物时，可降低安装有该存储器的电子器件的功耗。
[0040]此外，由于在这一实施方案模式的有机半导体器件内，载流子没有注入到第一绝缘层102a和第二绝缘层102b内，因此可防止这些绝缘层劣化。
[0041]如上所述，本发明的一个特征是在第一绝缘层102a和第二绝缘层102b之间提供其中混合具有电荷传输复合体的无机化合物与有机化合物的层，因此，可在第一绝缘层102a和第二绝缘层102b之间进一步形成额外的有机化合物或类似物。
[0042]例如，在提供p型有机半导体层的情况下，可在第一绝缘层102a和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间形成有机化合物103a，正如在图3A中所示。在形成这一层压结构的情况下，可同时构图其中混合具有电荷传输复合体的无机化合物与有机化合物103a的层103。
[0043]作为有机化合物103a，可使用空穴传输材料。空穴传输材料是具有较高的空穴而不是电子传输力的材料。它可选自芳族胺化合物，例如4，4′-双[N-(1-萘基)-N-苯基氨基]联苯(缩写α-NPD)、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯(缩写TPD)、4，4′，4″-三(N，N-二苯基氨基)三苯胺(缩写TDATA)、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺(缩写MTDATA)或4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯(缩写DNTPD)，酞菁化合物，例如酞菁(缩写H2Pc)、酞菁铜(缩写CuPc)或酞菁氧钒(缩写VOPc)或类似物。例如，可使用TPD。
[0044]通过在第一绝缘层102a和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间提供具有空穴传输材料的有机化合物103a，可在发生电荷分离之后立即分开并分离电子与空穴。因此，可防止电子与空穴彼此键合在一起。
[0045]此外，可形成具有空穴传输材料的有机化合物103a具有上述材料的层压结构。此刻通过按序层压当离其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的距离增加时具有越来越低电势的有机化合物，即使终止外加电压，也可保持空穴。结果当终止外加电压时，可在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103内防止电子与空穴彼此键合在一起并保持信息。
[0046]在提供p型有机半导体膜的情况下，可在其中混合无机化合物与有机化合物的层103和第二绝缘层102b之间进一步形成有机化合物103b，正如图3B所示。在形成这种层压结构的情况下，可同时构图其中混合具有电荷传输复合体的无机化合物与有机化合物的层103、有机化合物103a和有机化合物103b。
[0047]作为有机化合物103b，可使用电子传输材料。电子传输材料是具有较高的电子而不是空穴传输力的材料。例如，可使用金属复合体，例如三(8-喹啉基)铝(缩写Alq3)、三(4-甲基-8喹啉基)铝(缩写Almq3)、双(10-羟基苯并[h]-喹啉基)铍(缩写BeBq2)、双(2-甲基-8-喹啉基)-4-苯基苯酚根合铝(缩写BAlq)、双[2-(2-羟基苯基)苯并唑根合]锌(缩写Zn(BOX)2)或双[2-(2-羟基苯基)苯并噻唑根合]锌(缩写Zn(BTZ)2)。另外，下述材料也可用作电子传输材料：2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-二唑(缩写PBD)、1，3-双[5-(对叔丁基苯基)-1，3，4-二唑-2-基]苯(缩写OXD-7)、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写TAZ)、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写p-EtTAZ)、红菲绕啉(缩写BPhen)、深亚铜试剂(缩写BCP)、4，4′-双(5-甲基苯并唑-2-基)芪(缩写BzOS)或类似物。或者，碱金属加入其中的n型半导体或层可用作有机化合物103b。
[0048]通过在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103和第二绝缘层102b之间提供具有电子传输材料的有机化合物，可在发生电荷分离之后立即分开并分离电子与空穴。因此，可防止电子与空穴彼此键合在一起。
[0049]此外，可形成具有电子传输材料的有机化合物103b具有上述材料的层压结构。此刻通过按序层压当离其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的距离增加时具有越来越高的电荷亲合力的有机化合物，即使终止外加电压，也可维持电子的分离状态。结果当终止外加电压时，可在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103内防止电子与空穴彼此键合在一起并保持信息。这可用于存储器。
[0050]注意参考图3A和3B来说明提供p型有机半导体膜的情况。在提供n型有机半导体膜的情况下，在其中混合无机化合物与有机化合物的层103和第二绝缘层102b之间形成具有空穴传输材料的有机化合物103a。另外，在进一步提供具有电子传输材料的有机化合物103b的情况下，在第一绝缘层102a和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间形成有机化合物103b。这是由于用于驱动的外加电压的极性差导致的。
[0051]随后，如图1C所示形成半导体膜105。该半导体膜是使用有机分子晶体或有机高分子量化合物的有机半导体膜。作为有机分子晶体的具体实例，可给出多环芳族化合物，共轭双键化合物，酞菁，电荷传输复合体或类似物。例如，可使用蒽、并四苯、并五苯、六噻吩(6T)、四氰基喹啉基二甲烷(TCNQ)、苝四酸酸二酐(PTCDA)、萘四羧酸二酐(NTCDA)或类似物。作为有机高分子量化合物的具体实例，可给出π-共轭的高分子量材料、碳纳米管、聚乙烯基吡啶、酞菁金属复合体或类似物。特别地，可使用聚乙炔、聚苯胺、聚吡咯、聚乙烯、聚噻吩、聚(3-烷基噻吩)、聚对亚苯基衍生物或聚对亚苯基亚乙烯基衍生物(它是其骨架用π-共轭双键形成的π-共轭的高分子量材料)。这些有机半导体材料包括显示出n型或p型极性的有机半导体材料。
[0052]可通过真空蒸发方法、旋涂方法、喷涂方法、液滴排放方法(典型地，喷墨方法)、筛网方法、流延方法或牵拉方法形成这种有机半导体膜。
[0053]由于这种有机半导体膜不要求高温处理，例如结晶，因此它可在塑料基底上形成。于是可尝试降低有机半导体器件的成本。另外，可在柔性基底上形成有机半导体膜，因此可提供柔性有机半导体器件。
[0054]之后，如图1D所示，形成源电极106a和漏电极106b。可使用与栅电极101相同的材料或者制造方法来形成这些电极。
[0055]如上所述，可完成其中作为上层形成源电极和漏电极的所谓的顶部接触类型的有机半导体器件。
(实施方案模式2)
[0056]在这一实施方案模式中，将说明不同于上述实施方案模式的所谓底部接触类型的有机半导体器件的结构。
[0057]如图2A所示，与图1A和1B类似地在基底100上形成栅电极101和充当栅绝缘膜的第一绝缘层102a。可与上述实施方案模式类似地选择基底、栅电极或第一绝缘层的材料、制造方法或类似物。
[0058]随后，形成其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间形成有机化合物。在这一实施方案模式中，作为浮动栅形成其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间形成有机化合物。因此，构图其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间形成有机化合物，以便其中的一部分与栅电极101交叠。可与上述实施方案模式类似地选择其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的材料、制造方法或类似物。
[0059]然后，形成第二绝缘层102b。可与上述实施方案模式类似地选择第二绝缘层102b的材料、制造方法或类似物。
[0060]关于含第一绝缘层102a、第二绝缘层102b和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的这种层压体，当在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103内施加栅压时，发生电荷分离。然后，混合层103、第一绝缘层102a、第二绝缘层102b、栅电极101和随后形成的半导体膜105可构成电容器，和发生在电容器内储存的电荷导致的磁滞现象。可利用这一特征提供新的存储器元件。
[0061]另外，可通过使用其中容易发生电荷分离的层，具体地其中混合具有电荷传输复合体的无机化合物与有机化合物的层103作为浮动栅，来降低外加电压。因此，当本发明的有机半导体器件用作存储器或者类似物时，可降低用该存储器安装的电子器件的功耗。
[0062]此外，由于在这一实施方案模式的有机半导体器件内，载流子没有注入到第一绝缘层102a和第二绝缘层102b内，因此可防止这些绝缘层劣化。
[0063]另外，在其内作为源电极和漏电极的上层形成的半导体层的所谓底部接触类型的有机半导体器件也可使用下述层压结构并可产生其效果，所述层压结构提供如图3A和3B所示的具有空穴传输材料和电子传输材料的有机化合物103a和103b。
[0064]注意参考图3A和3B来说明提供p型有机半导体膜的情况。在提供n型有机半导体膜的情况下，与在上述实施方案模式中所述的一样，在其中混合具有电荷传输复合体的无机化合物与有机化合物103a的层103和第二绝缘层102b之间形成具有空穴传输复合体的无机化合物。另外，在第一绝缘层102a和其中混合具有电荷传输复合体的无机化合物与有机化合物103b的层103之间进一步提供具有电子传输材料的有机化合物103b。这是由于用于驱动的外加电压的极性差导致的。
[0065]随后，如图1D所示，与图2B类似地形成源电极106a和漏电极106b。之后，类似于图1C，与图2C类似地形成半导体膜105。可类似于上述实施方案模式选择源电极106a、漏电极106b或半导体膜105的材料、制造方法或类似物。
[0066]如上所述，可完成底部接触类型的有机半导体器件。本发明的底部接触类型的有机半导体器件也可使用本发明的层压体结构并可产生其效果。
(实施方案模式3)
[0067]可在包括含硅(它是一种无机材料)的膜作为半导体膜的半导体器件内使用本发明的结构，其中在本发明的结构内，在绝缘膜之间形成其中发生电荷分离的层并用作浮动栅。因此，在这一实施方案模式中，将说明半导体器件，具体地其中半导体膜含有硅且不同于上述实施方案模式的薄膜晶体管。
[0068]如图4所示，在其间具有基础膜141的基底100上形成含硅半导体膜145。关于基础膜141，可使用上述实施方案模式中所述的氧化硅、氮化硅、氮氧化硅或类似物的绝缘膜。在这一实施方案模式中所述的半导体器件内，在基底100附近形成半导体膜145。因此优选积极地(actively)提供基础膜141。
[0069]随后，形成充当栅绝缘膜的第一绝缘层102a，其中混合具有电荷传输复合体的无机化合物与有机化合物的层103，和第二绝缘层102b，以便覆盖半导体膜145。可类似于上述实施方案模式选择第一绝缘层102a，其中混合具有电荷传输复合体的无机化合物与有机化合物的层103或第二绝缘层102b的材料或制造方法。然后，形成其中按序层压第一绝缘层102a，其中混合具有电荷传输复合体的无机化合物与有机化合物的层103和第二绝缘层102b的结构。其中混合具有电荷传输复合体的无机化合物与有机化合物的层103可充当浮动栅。
[0070]关于含第一绝缘层102a、第二绝缘层102b和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的这一层压体，当在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103内施加栅压时，发生电荷分离。然后，混合层103、第一绝缘层102a、第二绝缘层102b、栅电极101和半导体膜145可构成电容器，且由于在电容器内储存的电荷导致发生磁滞现象。可提供利用这一特征的新的存储器元件。
[0071]另外，可通过使用其中混合具有电荷传输复合体的无机化合物与有机化合物和其中容易发生电荷分离的层103作为浮动栅来降低外加电压。因此，当本发明的有机半导体器件用作存储器或者类似物时，可降低安装有该存储器的电子器件的功耗。
[0072]此外，由于在这一实施方案模式的有机半导体器件内，载流子没有注入到第一绝缘层102a和第二绝缘层102b内，因此可防止这些绝缘层劣化。
[0073]另外，使用含硅半导体膜的半导体器件也可使用下述层压结构并可产生其效果，所述层压结构提供具有空穴传输材料和电子传输材料的有机化合物103a和103b。
[0074]注意参考图3A和3B说明提供p型有机半导体膜的情况。在这一实施方案模式中，其中用磷或类似物掺杂杂质区域的p型薄膜晶体管可使用下述结构，所述结构如图3A所示在第一绝缘层102a和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间提供具有空穴传输材料的层。此外，如图3B所示，p型薄膜晶体管可使用下述结构：在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103和第二绝缘层102b之间提供具有电子传输材料的层。
[0075]另一方面，在其中用硼或类似物掺杂杂质区域的n型薄膜晶体管中，层压的顺序与图3A和3B所示的那些不同。在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103和第二绝缘层102b之间提供具有空穴传输材料的有机化合物103a。在进一步提供具有电子传输材料的有机化合物103b的情况下，在第一绝缘层102a和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间提供有机化合物103b。这是由于用于驱动的外加电压的极性差导致的。
[0076]作为其实例，在提供具有空穴传输材料的有机化合物103a的情况下，如图8A所述，在其中混合具有电荷传输复合体的无机化合物与有机化合物103a的层103和第二绝缘层102b之间提供具有电子传输材料的层。
[0077]此外，在提供具有电子传输材料的有机化合物103b的情况下，如图8B所示，在第一绝缘层102a和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103之间提供具有电子传输材料的有机化合物103b。
[0078]之后，如图4所示形成栅电极101。栅电极的材料或制造方法可类似于上述实施方案模式。可使用栅电极101，用杂质元素掺杂半导体膜145，形成杂质区域。作为杂质区域，可通过控制添加量来独立地形成高浓度杂质区域和低浓度杂质区域。具有低浓度杂质区域的结构是所谓的LDD(Lightly Doped Drain)结构。此外，可通过提供与栅电极101交叠的杂质区域来形成所谓的GOLD(Gate OverlappedLDD)结构。
[0079]随后，形成绝缘膜146，以覆盖栅电极101。可使用氧化硅、氮化硅或类似物的含硅绝缘膜，通过例如CVD方法来形成绝缘膜146。若在这一状态下进行热处理，则由于通过CVD方法形成的绝缘膜146含有大量的氢(这是优选的)，因此可使封端半导体膜145内的摇摆化学键封端。
[0080]随后，形成绝缘膜147以改进平面性。可通过SOG方法/液滴排放方法、溅射方法或等离子CVD方法形成绝缘膜147。绝缘膜147可具有或者单层结构或者层压结构。作为绝缘膜147的材料，可使用无机材料或者有机材料。当绝缘膜147具有层压结构时，可从底部按序层压无机材料和有机材料。当使用有机材料时，可改进平面性。作为这种有机材料，可使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、苯并环丁烯、硅氧烷或聚硅氮烷。硅氧烷具有通过硅(Si)和氧(O)的化学键形成的骨架。含有至少一个氢的有机基团(例如，烷基或芳烃基)用作取代基。此外，氟基可用作取代基。另外，含有至少一个氢和氟基的有机基团可用作取代基。使用含具有硅(Si)和氮(N)的化学键的聚合物材料的液体材料作为起始材料形成聚硅氮烷。当使用无机材料时，可防止杂质进入半导体膜内。作为这种无机材料，可使用氧化硅、氮化硅或氮氧化硅。
[0081]然后，在第一绝缘层102a、第二绝缘层102b和绝缘膜146和147内形成开口，并形成源电极106a和漏电极106b，以连接杂质区域。可类似于上述实施方案模式选择源电极106a或漏电极106b的材料或制造方法。
[0082]如上所述，可完成使用含硅半导体膜的半导体器件。使用含硅半导体膜的半导体器件也可利用本发明的绝缘膜结构并产生其效果。
(实施方案模式4)
[0083]本发明的有机半导体器件具有含第一绝缘层102a、第二绝缘层102b和其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的层压体。因此，如上述实施方案模式中所述，当施加栅压时，在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103内发生电荷分离。然后，混合层103、第一绝缘层102a、第二绝缘层102b、栅电极101和随后形成的半导体膜105可构成电容器，且由于在电容器内储存电荷导致发生磁滞现象，可提供利用这一特征的新的有机存储器元件。因此，在这一实施方案模式中将说明有机半导体器件施加到其上的有机存储器元件。
[0084]如图5所示，有机存储器201包括存储器单元阵列(cellarray)202、解码器203、选择器204和读写电路205。
[0085]有机存储器201值得存储器单元206具有有机半导体器件，也就是说，有机薄膜晶体管207。在有机薄膜晶体管207中，将或者源电极或者漏电极连接到位线Bm(1≤m≤x)上，并将栅电极连接到字线Wn(1≤n≤y)上。与有机薄膜晶体管207的位线没有相连的源电极或漏电极将相连，具有共同的电势。然后，在操作(读或写)有机存储器的时刻，施加该共同的电势到所有有机薄膜晶体管的一端上。在基体内排列存储器单元206形成存储器单元阵列202。
[0086]另外，可通过使用其中混合具有电荷传输复合体的无机化合物与有机化合物且容易发生电荷分离的层103作为浮动栅，来降低外加电压。因此，可降低使用本发明的有机半导体器件的有机存储器的功耗。
[0087]可在用小的芯片安装的器件(小的集成电路)，例如IC卡内使用有机存储器201。由于该有机存储器导致可书写信息且该器件可具有较高的附加值。
[0088]尽管在这一实施方案模式中说明了使用有机半导体器件的有机存储器，但本发明可类似地应用到使用在上述实施方案模式中所述的具有无机材料的半导体器件的存储器上。换句话说，这一实施方案模式可自由地结合上述实施方案模式。
(实施方案模式5)
[0089]可在电视器件(也称为电视或电视接收器)、数码照相机、数字录像机、移动电话器件(也称为移动电话或蜂窝式便携无线电话)、便携式信息终端，例如PDA、便携式游戏机、计算机监控器、计算机、声音重现器件，例如汽车的视听器材、图像重现器件，其中包括记录介质，例如家用游戏机，或类似物上安装本发明的半导体器件，换句话说，含薄膜晶体管的存储器。参考图6A-6D说明了这种电子器件的实践实施例。
[0090]图6A所示的移动电话包括主体9101、显示部分9102等等。主体9101或显示部分9102安装有含本发明的薄膜晶体管的存储器。因此，可提供其中功耗下降的安装有存储器的移动电话。本发明的存储器可与在显示部分内包括的面板一体化。因此，该移动电话可在低的成本下具有较高的附加值。
[0091]图6B所示的便携式计算机包括主体9401、显示部分9402等等。主体9401或显示部分9402可安装有含本发明的薄膜晶体管的存储器。因此，可提供其中功耗下降的安装有存储器的便携式计算机。本发明的存储器可与在显示部分内包括的面板一体化。因此，该便携式计算机可在低的成本下具有较高的附加值。
[0092]图6C所示的电视器件包括主体9501、显示部分9502等等。主体9501或显示部分9502可安装有含本发明的薄膜晶体管的存储器。因此，可提供其中功耗下降的安装有存储器的电视器件。本发明的存储器可与在显示部分内包括的面板一体化。因此，该电视器件可在低的成本下具有较高的附加值。
[0093]图6D所示的卡片包括支持件9541、显示部分9542、集成电路芯片9543，例如掺入到支持件9541内的存储器等等。作为在支持件9541内的存储器，可使用含本发明的薄膜晶体管的存储器。因此，可提供其中功耗下降的安装有存储器的卡片。另外，该卡片可在低的成本下具有较高的附加值。注意液晶显示面板可用于显示部分9542且卡片可具有甚至更高的附加值。
[0094]因此，通过将含本发明的薄膜晶体管的存储器应用到电子器件上，可降低该电子器件的功耗，且该电子器件具有较高的附加值。另外，通过安装含本发明的有机薄膜晶体管的有机存储器，可实现成本的下降。
[实施方案1]
[0095]这一实施方案说明了当在下述结构内施加电压时如何发生电荷分离变化，所述结构是本发明的层压体且提供具有空穴传输材料的有机化合物103a的层。
[0096]在使用用于半导体膜105的p型有机材料的情况下，如图7A所示，首先施加负电压到栅电极101上。然后，施加电压到其中混合无机化合物与有机化合物的层103上。如箭头所示分离电子和空穴，并发生电荷分离。此刻由于具有空穴传输材料的层103a可传输空穴，因此空穴可移动到具有空穴传输材料的层103a上，正如实心箭头所示。
[0097]在这一状态下，可认为栅电极101、第一绝缘层102a和具有空穴传输材料的层103a形成图7B所示的第一电容器元件130a。另外，可认为半导体膜105、第二绝缘层102b、和其中混合无机化合物与有机化合物的层103形成第二电容器元件130b。第一电容器元件130a与第二电容器元件130b串联连接，且与不具有其中混合无机化合物与有机化合物的层和具有空穴传输材料的层103a的情况相比，可总体上增加电容。
[0098]随后，如图7C所示，施加正电压到栅电极101上。然后，在其中混合无机化合物与有机化合物的层103内发生电荷分离，但空穴不会进入具有空穴传输材料的层103a内。
[0099]在这一状态下，可认为第一绝缘层102a、其中混合无机化合物与有机化合物的层103，和具有空穴传输材料的层103a形成如图7D所示的第三电容器元件130c。第三电容器元件130c在电容器元件的导体之间具有比第一电容器元件130长的距离；因此电容下降。另外，可认为半导体膜105、第二绝缘层102b和其中混合无机化合物与有机化合物的层103形成第二电容器元件130b。第二电容器元件130b与第三电容器元件130c串联相连。
[0100]当关闭外加电压和存在在其中混合无机化合物与有机化合物的层103内电子与空穴键合在一起的担心时，即使关闭外加电压，通过当离其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的距离增加时按序层压具有越来越低电势的有机化合物，可保持空穴。按照相同的方式，即使当关闭电压时，通过当离其中混合具有电荷传输复合体的无机化合物与有机化合物的层103的距离增加时按序层压具有越来越高电子亲合力的有机化合物，可保持电子。结果当关闭外加电压时，可防止在其中混合具有电荷传输复合体的无机化合物与有机化合物的层103内空穴与电子彼此键合并可保持信息。
[0101]图9示出了I-V在这一状态下的I-V特征。当如图7A所示，施加负电压到栅电极101上时，可显示出通过箭头1所示的I-V特征，当如图7B所示，施加正电压到栅电极101上时，可显示出通过箭头2所示的I-V特征。因此，当提供本发明的层压绝缘膜时，发生磁滞现象。这一磁滞现象可用于存储器上。
[0102]提供层压结构，以便获得预定的电流值，换句话说，甚至当施加的电压(Vg)为0时，亦即当它关闭时，可保持预定量的电荷。
[0103]注意在这一实施方案中说明了使用有机半导体膜的情况。甚至在使用实施方案模式3中所述的含硅的半导体膜的情况下，类似地出现磁滞现象。

Claims (49)

1.一种半导体器件，它包括：
栅电极；
在栅电极上形成的第一绝缘层；
在第一绝缘层上形成的层；
在该层上形成的第二绝缘层；和
在第二绝缘层上形成的半导体层；
其中当施加电压到栅电极上时，在该层内出现电荷分离。
2.权利要求1的半导体器件，其中该半导体器件进一步包括在半导体层上形成的源电极和漏电极。
3.权利要求1的半导体器件，其中该半导体器件进一步包括在半导体层下方形成的源电极和漏电极。
4.权利要求1的半导体器件，其中半导体层是有机半导体层。
5.权利要求1的半导体器件，其中在该层内金属氧化物与有机化合物混合。
6.权利要求5的半导体器件，其中有机化合物选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
7.权利要求5的半导体器件，其中金属氧化物选自氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽。
8.一种半导体器件，它包括：
栅电极；
在栅电极上形成的第一绝缘层；
在第一绝缘层上形成的其中金属氧化物与有机化合物混合的层；
在该层上形成的第二绝缘层；和
在第二绝缘层上形成的半导体层。
9.权利要求8的半导体器件，其中有机化合物选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
10.权利要求8的半导体器件，其中金属氧化物选自氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽。
11.权利要求8的半导体器件，其中半导体器件进一步包括在半导体层上形成的源电极和漏电极。
12.权利要求8的半导体器件，其中半导体器件进一步包括在半导体层下方形成的源电极和漏电极。
13.权利要求8的半导体器件，其中半导体层是有机半导体层。
14.一种半导体器件，它包括：
栅电极；
在栅电极上形成的第一绝缘层；
在第一绝缘层上形成的第一有机化合物层；
在第一有机化合物层上形成的其中金属氧化物与第二有机化合物混合的层；和
在该层上形成的其中金属氧化物与第二有机化合物混合的半导体层。
15.权利要求14的半导体器件，其中第一有机化合物层选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
16.权利要求14的半导体器件，其中第二有机化合物选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
17.权利要求14的半导体器件，其中金属氧化物选自氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽。
18.权利要求14的半导体器件，其中半导体器件进一步包括在半导体层上形成的源电极和漏电极。
19.权利要求14的半导体器件，其中半导体器件进一步包括在半导体层下方形成的源电极和漏电极。
20.权利要求14的半导体器件，其中半导体层是有机半导体层。
21.一种半导体器件，它包括：
栅电极；
在栅电极上形成的第一绝缘层；
在第一绝缘层上形成的第一有机化合物层；
在第一有机化合物层上形成的其中金属氧化物与第二有机化合物混合的层；
在该层上形成的其中金属氧化物与第二有机化合物混合的第三有机化合物层；和
在第三绝缘层上形成的半导体层。
22.权利要求21的半导体器件，其中第一有机化合物层选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
23.权利要求21的半导体器件，其中第二有机化合物选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
24.权利要求21的半导体器件，其中金属氧化物选自氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽。
25.权利要求21的半导体器件，其中第三有机化合物层选自三(8-喹啉基)铝、三(4-甲基-8-喹啉基)铝、双(10-羟基苯并[h]-喹啉基)铍、双(2-甲基-8-喹啉基)-4-苯基苯酚根合铝、双[2-(2-羟基苯基)苯并唑根合]锌、双[2-(2-羟基苯基)苯并噻唑根合]锌、2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-二唑、1，3-双[5-(对叔丁基苯基)-1，3，4-二唑-2-基]苯、3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑、3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑、红菲绕啉、深亚铜试剂和4，4′-双(5-甲基苯并唑-2-基)芪。
26.权利要求21的半导体器件，其中半导体器件进一步包括在半导体层上形成的源电极和漏电极。
27.权利要求21的半导体器件，其中半导体器件进一步包括在半导体层下方形成的源电极和漏电极。
28.权利要求21的半导体器件，其中半导体层是有机半导体层。
29.一种电子器件，它包括含权利要求1、8、14和21任一项的半导体器件的存储器，其中该电子器件选自电视器件、数码照相机、数字录像机、移动电话器件、便携式信息终端、便携式游戏机、计算机监控器、计算机、声音重现器件、图像重现器件，其中包括记录介质。
30.制造半导体器件的方法，该方法包括下述步骤：
形成栅电极；
在栅电极上形成第一绝缘层；
在第一绝缘层上形成一层；
在该层上形成第二绝缘层；和
在第二绝缘层上形成半导体层，
其中当施加电压到栅电极上时，在该层内出现电荷分离。
31.权利要求30的制造半导体器件的方法，其中该方法进一步包括在半导体层上形成源电极和漏电极的步骤。
32.权利要求30的制造半导体器件的方法，其中该方法进一步包括在半导体层下方形成源电极和漏电极的步骤。
33.权利要求30的制造半导体器件的方法，其中半导体层是有机半导体层。
34.权利要求30的制造半导体器件的方法，其中在该层内金属氧化物与有机化合物混合。
35.权利要求34的制造半导体器件的方法，其中有机化合物选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
36.权利要求34的制造半导体器件的方法，其中金属氧化物选自氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽。
37.制造半导体器件的方法，该方法包括下述步骤：
形成栅电极；
在栅电极上形成第一绝缘层；
在第一绝缘层上形成其中金属氧化物与有机化合物混合的层；
在其中金属氧化物与有机化合物混合的层上形成第二绝缘层；和
在第二绝缘层上形成半导体层，
其中通过共沉积方法形成其中金属氧化物与有机化合物混合的层。
38.权利要求37的制造半导体器件的方法，其中有机化合物选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
39.权利要求37的制造半导体器件的方法，其中金属氧化物选自氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽。
40.权利要求37的制造半导体器件的方法，其中该方法进一步包括在半导体层上形成源电极和漏电极的步骤。
41.权利要求37的制造半导体器件的方法，其中该方法进一步包括在半导体层下方形成源电极和漏电极的步骤。
42.权利要求37的制造半导体器件的方法，其中半导体层是有机半导体层。
43.制造半导体器件的方法，该方法包括下述步骤：
形成栅电极；
在栅电极上形成第一绝缘层；
在第一绝缘层上形成第一有机化合物层；
在第一有机化合物层上形成其中金属氧化物与有机化合物混合的层；
在该层上形成其中金属氧化物与有机化合物混合的第二绝缘层；和
在第二绝缘层上形成半导体层；
其中通过共沉积方法形成其中金属氧化物与有机化合物混合的层。
44.权利要求43的制造半导体器件的方法，其中第一有机化合物层选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
45.权利要求43的制造半导体器件的方法，其中第二有机化合物选自4，4′-双[N-(1-萘基)-N-苯基氨基]联苯、4，4′-双[N-(3-甲基苯基)-N-苯基氨基]联苯、4，4′，4″-三(N，N-二苯基氨基)三苯胺、4，4′，4″-三[N-(3-甲基苯基)-N-苯基氨基]三苯胺、4，4′-双{N-[4-(N，N-二间甲苯基氨基)苯基]-N-苯基氨基}联苯、酞菁、酞菁铜和酞菁氧钒。
46.权利要求43的制造半导体器件的方法，其中金属氧化物选自氧化钒、氧化钼、氧化铌、氧化铼、氧化钨、氧化钌、氧化钛、氧化铬、氧化锆、氧化铪和氧化钽。
47.权利要求43的制造半导体器件的方法，其中该方法进一步包括在半导体层上形成源电极和漏电极的步骤。
48.权利要求43的制造半导体器件的方法，其中该方法进一步包括在半导体层下方形成源电极和漏电极的步骤。
49.权利要求43的制造半导体器件的方法，其中半导体层是有机半导体层。
CN2005800429016A 2004-12-14 2005-12-08 半导体器件及其制造方法 Expired - Fee Related CN101080815B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004361999 2004-12-14
JP361999/2004 2004-12-14
PCT/JP2005/022989 WO2006064859A1 (en) 2004-12-14 2005-12-08 Semiconductor device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102008137A Division CN101901870B (zh) 2004-12-14 2005-12-08 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101080815A true CN101080815A (zh) 2007-11-28
CN101080815B CN101080815B (zh) 2010-08-04

Family

ID=36587914

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102008137A Expired - Fee Related CN101901870B (zh) 2004-12-14 2005-12-08 半导体器件及其制造方法
CN2005800429016A Expired - Fee Related CN101080815B (zh) 2004-12-14 2005-12-08 半导体器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010102008137A Expired - Fee Related CN101901870B (zh) 2004-12-14 2005-12-08 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US7919772B2 (zh)
KR (1) KR101169407B1 (zh)
CN (2) CN101901870B (zh)
WO (1) WO2006064859A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311443A (zh) * 2012-03-06 2013-09-18 海洋王照明科技股份有限公司 电致发光器件及其制备方法
WO2014153810A1 (zh) * 2013-03-29 2014-10-02 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
CN107845728A (zh) * 2017-11-20 2018-03-27 重庆大学 一种具有输出大电流的ofet管及其制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169407B1 (ko) * 2004-12-14 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7956352B2 (en) * 2005-03-25 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Memory element comprising an organic compound and an insulator
US8288197B2 (en) 2005-04-27 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device including a memory device comprising an insulator mixture region in a conductive layer
KR101369864B1 (ko) 2005-08-12 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
KR101316558B1 (ko) 2006-03-10 2013-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 소자 및 반도체 장치
US8283724B2 (en) * 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
GB2448730A (en) * 2007-04-25 2008-10-29 Innos Ltd Fabrication of Planar Electronic Circuit Devices
GB2452732A (en) * 2007-09-12 2009-03-18 Seiko Epson Corp Smart-card chip with organic conductive surface layer for detecting invasive attack
CN101881745A (zh) * 2010-07-12 2010-11-10 黑龙江大学 室温氧化物-酞菁铜杂化薄膜醇类气敏元件及其制备方法
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012163464A1 (en) * 2011-06-01 2012-12-06 Merck Patent Gmbh Hybrid ambipolar tfts
KR101903747B1 (ko) * 2011-11-16 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
JP2016018879A (ja) * 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
TWI686929B (zh) 2016-05-20 2020-03-01 聯華電子股份有限公司 半導體元件
KR102041048B1 (ko) * 2018-05-16 2019-11-06 한국과학기술원 유기 절연체 3중층으로 이루어진 전하 트랩 구조와 이를 이용한 비휘발성 메모리

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555596A (ja) * 1991-08-22 1993-03-05 Rohm Co Ltd 半導体不揮発性記憶装置
JPH05198809A (ja) 1992-10-26 1993-08-06 Casio Comput Co Ltd 薄膜トランジスタ
JP3392540B2 (ja) 1993-10-01 2003-03-31 松下電器産業株式会社 半導体メモリ装置及びその製造方法
US5640345A (en) * 1993-10-01 1997-06-17 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and fabrication process
JP2824411B2 (ja) 1995-08-25 1998-11-11 株式会社豊田中央研究所 有機薄膜発光素子
TW326553B (en) 1996-01-22 1998-02-11 Handotai Energy Kenkyusho Kk Semiconductor device and method of fabricating same
JPH11307259A (ja) 1998-04-23 1999-11-05 Tdk Corp 有機ｅｌ素子
JP5358050B2 (ja) 1998-06-26 2013-12-04 出光興産株式会社 発光装置
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
KR20010050711A (ko) 1999-09-29 2001-06-15 준지 키도 유기전계발광소자, 유기전계발광소자그룹 및 이런소자들의 발광스펙트럼의 제어방법
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
KR100387267B1 (ko) * 1999-12-22 2003-06-11 주식회사 하이닉스반도체 멀티 레벨 플래쉬 이이피롬 셀 및 그 제조 방법
JP4663094B2 (ja) 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
TW559814B (en) 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
DE10153656A1 (de) * 2001-10-31 2003-05-22 Infineon Technologies Ag Verfahren zur Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Aufbringen einer reaktiven, die organische Halbleiterschicht im Kontaktbereich regio-selektiv dotierenden Zwischenschicht
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
US6812509B2 (en) 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US7158161B2 (en) 2002-09-20 2007-01-02 Matsushita Electric Industrial Co., Ltd. Organic electroluminescence element and an exposure unit and image-forming apparatus both using the element
GB0307975D0 (en) * 2003-04-05 2003-05-14 Univ Cambridge Tech Composite structure
JP2005026121A (ja) 2003-07-03 2005-01-27 Fujitsu Ltd 有機ｅｌ素子及びその製造方法並びに有機ｅｌディスプレイ
JP4997688B2 (ja) * 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JP5419326B2 (ja) * 2003-10-06 2014-02-19 マサチューセッツ インスティテュート オブ テクノロジー 不揮発性メモリデバイス
JP4476594B2 (ja) * 2003-10-17 2010-06-09 淳二 城戸 有機エレクトロルミネッセント素子
JP4243237B2 (ja) 2003-11-10 2009-03-25 淳二 城戸 有機素子、有機ｅｌ素子、有機太陽電池、及び、有機ｆｅｔ構造、並びに、有機素子の製造方法
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
WO2005086627A2 (en) * 2003-12-03 2005-09-22 The Regents Of The University Of California Three-terminal electrical bistable devices
EP1695396B1 (en) 2003-12-16 2009-06-03 Panasonic Corporation Organic electroluminescent device and method for manufacturing the same
US8194067B2 (en) * 2004-02-04 2012-06-05 3M Innovative Properties Company Planar guides to visually aid orthodontic appliance placement within a three-dimensional (3D) environment
JP3730649B2 (ja) 2004-02-09 2006-01-05 富士通株式会社 半導体装置の製造方法
CN101116187B (zh) * 2004-12-06 2010-05-26 株式会社半导体能源研究所 有机场效应晶体管及包含其的半导体装置
KR101169407B1 (ko) * 2004-12-14 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7560735B2 (en) * 2005-04-22 2009-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, organic transistor, light-emitting device, and electronic device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311443A (zh) * 2012-03-06 2013-09-18 海洋王照明科技股份有限公司 电致发光器件及其制备方法
WO2014153810A1 (zh) * 2013-03-29 2014-10-02 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
US9620532B2 (en) 2013-03-29 2017-04-11 Boe Technology Group Co., Ltd. Manufacturing method of transistor with floating gate and application method of transistor with floating gate electrode
CN107845728A (zh) * 2017-11-20 2018-03-27 重庆大学 一种具有输出大电流的ofet管及其制备方法
CN107845728B (zh) * 2017-11-20 2019-08-20 重庆大学 一种具有输出大电流的ofet管及其制备方法

Also Published As

Publication number Publication date
WO2006064859A1 (en) 2006-06-22
KR20070087024A (ko) 2007-08-27
CN101080815B (zh) 2010-08-04
KR101169407B1 (ko) 2012-07-30
CN101901870A (zh) 2010-12-01
US20080042128A1 (en) 2008-02-21
US7919772B2 (en) 2011-04-05
CN101901870B (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
CN101080815A (zh) 半导体器件及其制造方法
US7220988B2 (en) Luminescent device and process of manufacturing the same
TWI427602B (zh) 脈衝輸出電路、移位暫存器及顯示裝置
JP5271993B2 (ja) 表示装置の製造方法
KR101227021B1 (ko) 유기 전계효과 트랜지스터 및 반도체장치
CN1797807A (zh) 有机半导体器件和其制造方法
CN1832220B (zh) 制造薄膜晶体管的方法、薄膜晶体管和显示装置
CN1841808A (zh) 有机薄膜晶体管和包括有机薄膜晶体管的平板显示装置
JP4455517B2 (ja) 薄膜トランジスタの製造方法
CN1828963A (zh) 薄膜晶体管、其制备方法以及使用该晶体管的平板显示器
KR20050098265A (ko) 발광장치
CN1843062A (zh) 有机器件用电极以及具有该有机器件用电极的电子装置
CN1459877A (zh) 有机场效应晶体管
CN1741697A (zh) 发光元件以及利用此的发光器件
JP2007251093A (ja) ゲート絶縁膜、有機薄膜トランジスタ、該トランジスタの製造方法及び表示装置
CN1773717A (zh) 有机场致发光显示装置及构造该装置的方法
KR20110109622A (ko) 유기 발광 표시 장치
CN1825650A (zh) 有机薄膜晶体管及其制造方法和平板显示器件
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
JP2004145244A (ja) 表示装置
WO2007088768A1 (ja) 有機薄膜トランジスタ、有機半導体材料、有機半導体膜、及び有機半導体デバイス
JP2012519369A (ja) 電流増幅型トランジスタ素子及び電流増幅型発光トランジスタ素子
WO2008065927A1 (fr) Transistor à film fin organique, élément électronique composite organique, procédé de fabrication d'un tel transistor et d'un tel élément, écran d'affichage et mémoire
US7474061B2 (en) Organic electroluminescent display
JPWO2006129718A1 (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100804

Termination date: 20171208