CN101080813A - 多层配线结构及其形成方法 - Google Patents

多层配线结构及其形成方法 Download PDF

Info

Publication number
CN101080813A
CN101080813A CNA2006800013787A CN200680001378A CN101080813A CN 101080813 A CN101080813 A CN 101080813A CN A2006800013787 A CNA2006800013787 A CN A2006800013787A CN 200680001378 A CN200680001378 A CN 200680001378A CN 101080813 A CN101080813 A CN 101080813A
Authority
CN
China
Prior art keywords
interlayer dielectric
distribution
wiring structure
layer wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800013787A
Other languages
English (en)
Inventor
青井信雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101080813A publication Critical patent/CN101080813A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Abstract

一种多层配线结构，其在由铜构成的下层配线上的层间绝缘膜中形成有上层配线，并且由铜构成的下层配线和上层配线经由在层间绝缘膜中形成的连通路连接。并且，层间绝缘膜的与下层配线相接的层由以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层形成。

Description

多层配线结构及其形成方法
技术领域
本发明涉及多层配线结构及其形成方法，尤其涉及使用了低介电常数且具有防止铜离子扩散的功能的有机层间绝缘膜的多层配线结构及其形成方法。
背景技术
以往，在具有铜配线的超LSI(Large Scale Integration)中，作为铜扩散防止膜使用的绝缘膜为人所知的为SiN膜、SiON膜、SiC膜、或者SiCO膜等，但是任一绝缘膜都具有4以上的高比介电常数。因此，在多层配线结构中，层间绝缘膜即使使用了低介电常数膜，作为所述的铜扩散防止膜的绝缘膜的比介电常数的影响也处于支配地位。因而现状是，构成多层配线结构的由低介电常数膜形成的层间绝缘膜降低比介电常数的效果被作为所述的铜扩散防止膜的绝缘膜的比介电常数抵消，从而多层配线整体的有效比介电常数不能实现足够低的值。
为了应对此种问题，需要降低作为铜扩散防止膜使用的绝缘膜的比介电常数或者使由低介电常数膜形成的层间绝缘膜具有作为铜扩散防止膜的功能。
作为用来降低铜扩散防止膜的比介电常数的以往的技术，公开有通过使用了三甲基乙烯基硅烷的等离子体CVD法来形成SiCN膜的方法，但是该SiCN膜的比介电常数为4。此外，公开有通过使用了二乙烯基硅氧烷·双·苯并环丁烯的等离子体CVD法来形成具有铜扩散防止膜的功能的低介电常数的层间绝缘膜的方法，该层间绝缘膜的比介电常数为2.7左右(例如，参照专利文献1)。
专利文献1：专利第3190886号
然而，首先，使用了三甲基乙烯基硅氧烷形成的作为铜扩散防止膜的SiCN膜的情况，存在其比介电场数为4，比介电常数的值高的问题。
另一方面，使用了二乙烯基硅氧烷·双·苯并环丁烯形成的具有作为铜扩散防止膜的功能的低介电常数的层间绝缘膜的情况，比介电常数低至2.7左右，但是使用二乙烯基硅氧烷·双·苯并环丁烯形成的层间绝缘膜如果使用涂敷法形成，则因为形成的层间绝缘膜的铜离子的扩散防止效果劣化，所以使用等离子体CVD法形成。但是，通过使用了二乙烯基硅氧烷·双·苯并环丁烯的等离子体CVD法在铜表面上形成层间绝缘膜的情况下，在其成膜初期过程中，铜离子向膜中扩散。如此的铜离子的扩散被认为是在成膜初期过程中还未形成捕获铜离子的膜结构，所以在成膜处理中施加的热的作用下，铜离子向膜中扩散。此外，通过使用了二乙烯基硅氧烷·双·苯并环丁烯的等离子体CVD法来形成层间绝缘膜的情况，因为在基板温度300℃以上的高温下进行，所以铜离子的扩散更加显著。如此，如果通过使用了二乙烯基硅氧烷·双·苯并环丁烯的等离子体CVD法，在与铜直接接触的部位形成层间绝缘膜，则在成膜初期过程中铜离子向膜中扩散，同时进行膜生长，因此产生所扩散的铜离子导致的漏电流及产生耐压的降低等膜质的劣化，从而存在配线的寿命显著降低的问题。
发明内容
鉴于所述问题，本发明的目的在于防止在具有铜离子的扩散防止功能的低介电常数的层间绝缘膜的成膜初期时来自铜配线的铜离子的扩散。
为了达到所述目的，本发明的第一方面提供一种多层配线结构，其在由铜构成的下层配线上的层间绝缘膜中形成有由铜构成的上层配线，并且下层配线和上层配线经由在层间绝缘膜中形成的连通路(ビア)连接，所述多层配线结构的特征在于，层间绝缘膜的与下层配线相接的层由以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层形成。
此外，本发明的第一方面提供一种多层配线结构的形成方法，其具备：在下层配线上形成层间绝缘膜的工序；在层间绝缘膜中形成连通路和经由该连通路与下层配线连接的上层配线的工序，所述多层配线结构的形成方法的特征在于，形成层间绝缘膜的工序包括形成以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层来作为层间绝缘膜的与下层配线相接的层的工序。
根据本发明的第一方面所述的多层配线结构及其形成方法，由于具有孤立电子对的氮原子与铜离子形成配位键，从而铜离子被捕获，所以能够防止在层间绝缘膜的成膜初期过程中来自下层配线的铜离子的扩散。因而，能够防止通过下层配线和层间绝缘膜的界面，在相邻的铜配线间铜离子扩散所产生的绝缘不良。
本发明的第二方面提供一种多层配线结构，其在由铜构成的下层配线上的层间绝缘膜中形成有由铜构成的上层配线，并且下层配线和上层配线经由在层间绝缘膜中形成的连通路连接，所述多层配线结构的特征在于，层间绝缘膜的最上层及最下层由以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层形成。
此外，本发明的第二方面提供一种多层配线结构的形成方法，其具备：在由铜构成的下层配线上形成层间绝缘膜的工序；在层间绝缘膜中形成连通路和经由该连通路与下层配线连接的由铜构成的上层配线的工序，所述多层配线结构的形成方法的特征在于，形成层间绝缘膜的工序包括形成以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层来作为层间绝缘膜的最上层和最下层的工序。
根据本发明的第二方面所述的多层配线结构及其形成方法，由于具有孤立电子对的氮原子与铜离子形成配位键，从而铜离子被捕获，所以能够防止在层间绝缘膜的成膜初期过程中来自下层配线的铜离子的扩散。因而，能够防止通过下层配线和层间绝缘膜的界面，在相邻的铜配线间铜离子扩散所产生的绝缘不良。特别地，能形成为如下的结构，即，作为来自铜配线的铜的扩散路径的、与铜配线的最表面同一的面可从其上下被以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层间绝缘膜夹持，从而能够更有效地防止在相邻的铜配线间铜离子扩散。
在本发明的第一或第二方面所述的多层配线结构及其形成方法中，若芳香族化合物具有金刚烷骨架，则能够得到耐热性及强度优越的层间绝缘膜。此外，若是咪唑衍生物或唑衍生物，则在芳香环内含有具有孤立电子对的氮原子。
如果本发明的第一或第二方面所述的多层配线结构的形成方法使用涂敷法，则在溶液中或基板上以低温形成可防止铜离子扩散的分子结构，所以能够更有效地防止在成膜过程中的铜离子的扩散。
根据本发明所述的多层配线结构及其形成方法，能够防止在具有铜离子的扩散防止功能的低介电常数的层间绝缘膜的成膜初期时来自铜配线的铜离子的扩散。因此，能够实现有效比介电常数低即延迟时间短且高速的多层配线。其结果是，能够实现可靠性高的多层配线结构。
附图说明
图1是表示以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的绝缘膜的结构的一例的化学结构图。
图2是表示利用具有孤立电子对的氮原子防止铜离子的扩散的机理的示意图。
图3是表示以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的绝缘膜的结构的一例的化学结构图。
图4是表示以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的绝缘膜的结构的一例的化学结构图。
图5是用于说明本发明的第一实施方式所述的多层配线结构及其形成方法的要部剖面图。
图6是用于说明本发明的第二实施方式所述的多层配线结构及其形成方法的要部剖面图。
图中：1-层间绝缘膜；2-第一绝缘膜；3-隔层金属(バリアメタル)膜；4-下层配线；5-第一有机层间绝缘膜；6-第二绝缘膜；7a-连接孔；7b-配线槽；8-隔层金属膜；9a-连通路；9b-上层配线；10-第二有机层间绝缘膜；11-隔层金属膜；12-连通路；21-第一绝缘膜；22-第一有机层间绝缘膜；23-隔层金属膜；24-下层配线；25-第二有机层间绝缘膜；26-第二绝缘膜；27-第三有机层间绝缘膜；28a-连接孔；28b-配线槽；29-隔层金属膜；30a-连通路；30b-上层配线；31-第三有机层间绝缘膜；32-第三绝缘膜；33-隔层金属膜；34-连通路；2a-孤立电子对。
具体实施方式
首先，对本发明的第一及第二实施方式中共同的特征，参照图1～4进行说明。
在本发明的第一及第二实施方式所述的多层配线结构及其形成方法中，其特征为，为了防止所述的问题即在具有铜离子的扩散防止功能的低介电常数的层间绝缘膜的成膜初期时来自铜配线的铜离子的扩散，使用以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层间绝缘膜。
如此，由于具有孤立电子对的氮原子的存在，从铜配线中扩散的铜离子与氮原子形成配位键，从而铜离子被捕获，所以可防止在层间绝缘膜的成膜初期过程中来自铜配线的铜离子的扩散。
此处，作为成为层间绝缘膜的主成分的在芳香环内含有具有孤立电子对的氮原子的芳香族化合物的一例，例如可列举如图1所示的物质。如图1所示，在图1的芳香族化合物中，构成成分包括咪唑衍生物及金刚烷衍生物。此情况如图2所示，通过在咪唑衍生物中包含的具有孤立电子对2a的氮原子(N)与铜离子(Cu2+)形成配位键，能够防止来自铜配线的铜离子的扩散。此外，在芳香族化合物中含有金刚烷骨架，所以能够实现耐热性及强度优越的层间绝缘膜。
此外，作为在芳香环内含有具有孤立电子对的氮原子的芳香族化合物的一例，代替图1所示的咪唑衍生物，如图3或图4所示，即使是使用了在芳香环内含有孤立电子对的唑衍生物或吡啶衍生物的芳香族化合物也能获得与所述同样的效果。而且，在含有唑衍生物的情况下，能够实现更低介电常数且吸水性低的层间绝缘膜。
此外，作为所述第一及第二实施方式所述的多层配线结构的形成方法，可使用涂敷法。如此，在溶液中或基板上以低温形成可防止铜离子扩散的分子结构，所以能够更有效地防止成膜处理中的铜离子的扩散。
而且，以上以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为例进行了说明，但有时也可代替具有孤立电子对的氮原子，使用硫(S)或磷(P)。
以下，对本发明的第一及第二实施方式所述的多层配线结构及其形成方法参照图5及图6进行说明。
(第一实施方式)
本发明的第一实施方式所述的多层配线结构为，在由铜构成的下层配线上的层间绝缘膜中形成由铜构成的上层配线，且，下层配线和上层配线经由在层间绝缘膜中形成的连通路连接，所述多层配线结构的特征为，层间绝缘膜的与下层配线相接的层由以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层形成。
此外，本发明的第一实施方式所述的多层配线结构的形成方法为多层配线结构的制造方法，其具备：在由铜构成的下层配线上形成层间绝缘膜的工序；在层间绝缘膜中形成连通路和经由该连通路与下层配线连接的由铜构成的上层配线的工序，所述多层配线结构的形成方法的特征为，形成层间绝缘膜的工序包括形成以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层来作为层间绝缘膜的与下层配线相接的层的工序。
以下，具体地说明。
图5表示用于说明本发明的第一实施方式所述的多层配线结构及其形成方法的要部剖面图。
如图5所示，在基板(未图示)上的层间绝缘膜1的上面形成有例如由SiOC膜构成的第一绝缘膜2，在第一绝缘膜2及层间绝缘膜1中，形成底面及侧面被隔层金属膜3覆盖，并且上面从第一绝缘膜2露出的由铜构成的下层配线4。第一绝缘膜2及下层配线4上形成有500nm的第一有机层间绝缘膜5，在该第一有机层间绝缘膜5上形成有50nm的例如由SiOC膜构成的第二绝缘膜6。此处，第一有机层间绝缘膜5由所述的以在芳香环内含有具有孤立电子对的氮原子的例如图1所示的芳香族化合物为主成分的层间绝缘膜构成。而且，作为层间绝缘膜1，例如，可以是由与第一绝缘膜2或第二绝缘膜6相同组成的层间绝缘膜构成的情况，也可以是由不同组成的层间绝缘膜构成的情况，还可以是由与第一有机层间绝缘膜5相同组成的材料构成的情况。
此外，在第二绝缘膜6及第一有机层间绝缘层5中，形成有侧面及底面被隔层金属膜8覆盖的由铜构成的上层配线9b，在第二绝缘膜6及第一有机层间绝缘膜5中的上层配线9b的下部，形成有侧面及底面被隔层金属膜8覆盖，且将下层配线4和上层配线9连接的连通路9a。此外，在第二绝缘膜6及上层配线9b上形成有与由所述的第一有机层间绝缘膜5构成的层同样构成的第二有机层间绝缘膜(例如，由以图1所示的芳香族化合物为主成分的层间绝缘膜构成)10、及未图示第三绝缘膜。也就是说，在第二有机层间绝缘膜10及第三绝缘膜中，上层配线9b与再上层形成的配线(未图示)经由隔层金属膜11由连通路12连接。如此，重复与由第一有机层间绝缘膜5及第二绝缘膜6构成的层的结构同样的结构，从而形成多层配线结构。
此处，由隔层金属膜8覆盖的连通路9a及上层配线9b通过以下的工序形成。即，首先，使用光刻技术及干蚀刻技术，在第一有机层间绝缘膜5中形成到达下层配线4的连接孔7a后，在第二绝缘膜6及第一有机层间绝缘膜5中，形成与连接孔7a连通的配线槽7b。然后，由隔层金属膜8覆盖第二绝缘膜6上、连接孔7a及配线槽7b的壁部及底部，并在该隔层金属膜8上形成铜种层(銅シ一ド
Figure A20068000137800101
)后，通过镀敷法形成铜膜直至连接孔7a及配线槽7b内被完全填埋。然后，通过CMP法，研磨去除隔层金属膜8及铜膜露出配线槽7b的部分，从而形成由隔层金属膜8覆盖的连通路9a及上层配线9b。而且，如果相对于第二有机层间绝缘膜10及第三绝缘膜(未图示)重复进行所述工序，则在第二有机层间绝缘膜10及第三绝缘膜中，形成由隔层金属膜11覆盖的连通路12及更上层的配线。如此，通过重复进行所述工序，形成所述的多层配线结构。
如此，根据本发明的第一实施方式所述的多层配线结构及其形成方法，第一有机层间绝缘膜5由以例如图1所示的芳香族化合物为主成分的层间绝缘膜构成，所以如上所述，由于具有孤立电子对的氮原子的存在，能够防止第一有机层间绝缘膜5的成膜初期过程中来自下层配线4的铜离子的扩散。因而，能够防止通过下层配线4和第一有机层间绝缘膜5的界面，在相邻的铜配线间铜离子扩散所产生的绝缘不良。而且，第一有机层间绝缘膜5及第二有机层间绝缘膜10的比介电常数为2.5，所以与将比介电常数3.5以上的以往的SiC膜或SiCN膜覆盖在下层配线4上的情况相比，能够实现介电常数低的多层配线结构。此外，通过设置有第二有机层间绝缘膜10，也同样能够防止通过上层配线9b和第二有机层间绝缘膜10的界面，在相邻的铜配线间铜离子扩散所产生的绝缘不良。
在以上的第一实施方式所述的多层配线结构及其形成方法中，对第一绝缘膜2、第二绝缘膜6及第三绝缘膜由SiOC膜形成的情况进行了说明，但可以是由与第一有机层间绝缘膜5及第二有机层间绝缘膜10相同组成的绝缘膜形成的情况，也可以是由不同组成的绝缘膜形成的情况。
此外，在以上的第一实施方式所述的多层配线结构及其形成方法中，以由第一有机层间绝缘膜5及第二绝缘膜6形成的层结构为例，但并不限定于此。例如，在具有与由第一有机层间绝缘膜5及第二绝缘膜6形成的层相同的层结构的多层配线结构的各层中，位于下层的有机层间绝缘膜的膜厚和位于上层的绝缘膜的膜厚在各层中可以相同，也可以不同。
此外，在以上的第一实施方式所述的多层配线结构及其形成方法中，作为包括第一有机层间绝缘膜5的位于配线槽7b的底部的正下方的区域的层，可以夹有与第一有机层间绝缘膜5的组成不同的组成的绝缘膜。如此，与第一有机层间绝缘膜5的组成不同的组成的绝缘膜具有在将第一有机层间绝缘膜5蚀刻而形成配线槽7b时的蚀刻停止器(etching stopper)的功能，所以能够降低配线槽7b的深度的加工偏差。而且，该点并不限定于第一有机层间绝缘膜5，第二有机层间绝缘膜10等多层配线结构中的各层也同样。
此外，在以上的第一实施方式所述的多层配线结构及其形成方法中，对在第一有机层间绝缘膜5中形成连接孔7a及配线槽7b的情况进行了说明，但形成连接孔7a的层和形成配线槽7b的层也可以由相互不同的组成的绝缘膜形成。例如，作为形成配线槽7b的绝缘膜使用空穴率高于形成连接孔7a的绝缘膜的空穴率的多孔质膜，由此可实现能够抑制机械强度的劣化的多层配线结构。而且，该点并不限定于第一有机层间绝缘膜5，第二有机层间绝缘膜10等多层配线结构中的各层也同样。
进而，作为形成配线槽7b的绝缘膜，使用以有机成分为主成分的层间绝缘膜，并且作为形成连接孔7a的绝缘膜，使用以硅氧烷成分为主成分的层间绝缘膜，由此不需要夹有所述的具有蚀刻停止器功能的层，可实现能够降低配线槽7b的深度的加工偏差，并且能够抑制机械强度的劣化的多层配线结构。而且，该点并不限定于第一有机层间绝缘膜5，第二有机层间绝缘膜10等多层配线结构中的各层也同样。
(第二实施方式)
本发明的第二实施方式所述的多层配线结构为，在由铜构成的下层配线上的层间绝缘膜中形成由铜构成的上层配线，且下层配线和上层配线经由在层间绝缘膜中形成的连通路连接，所述多层配线结构的特征为，层间绝缘膜的最上层和最下层由以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层形成。
此外，本发明的第二实施方式所述的多层配线结构的形成方法为多层配线结构的制造方法，其具备：在由铜构成的下层配线上形成层间绝缘膜的工序；在层间绝缘膜中形成连通路和经由该连通路与下层配线连接的由铜构成的上层配线的工序，所述多层配线结构的形成方法的特征为，形成层间绝缘膜的工序包含形成以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层来作为层间绝缘膜的最上层和最下层的工序。
以下，具体地说明。
图6表示用于说明本发明的第二实施方式所述的多层配线结构及其形成方法的要部剖面图。
如图6所示，在基板(未图示)上例如由SiOC膜形成的第一绝缘膜21的上面形成有50nm的第一有机层间绝缘膜22，在第一有机层间绝缘膜22及第一绝缘膜21中，形成有底面及侧面被隔层金属膜23覆盖，并且上面从第一有机层间绝缘膜22露出的由铜构成的下层配线24。第一有机层间绝缘膜22及下层配线24上形成有50nm的第二有机层间绝缘膜25，在该第二有机层间绝缘膜25上形成有500nm的例如由SiOC膜构成的第二绝缘膜26。进而，在该第二绝缘膜26上形成有50nm的第三有机层间绝缘膜27。此处，第一、第二、第三有机层间绝缘膜22、25、27由所述的以在芳香环内含有具有孤立电子对的氮原子的例如图1所示的芳香族化合物为主成分的层间绝缘膜构成。
此外，在第三有机层间绝缘膜27及第二绝缘层26中，形成有侧面及底面被隔层金属膜29覆盖的由铜构成的上层配线30b，在第二绝缘膜26及第二有机层间绝缘膜25中的上层配线30b的下部，形成有侧面及底面被隔层金属膜29覆盖，且将下层配线24和上层配线30b连接的连通路30a。此外，在第三有机层间绝缘膜27、上层配线30b及隔层金属膜29上形成有与由所述的第一有机层间绝缘膜22、第二有机层间绝缘膜25及第三有机层间绝缘膜27构成的层同样构成的第四有机层间绝缘膜(由以例如图1所示的芳香族化合物为主成分的层间绝缘膜构成)31、第三绝缘膜32(由SiOC膜构成)及未图示的第五有机层间绝缘膜(由以例如图1所示的芳香族化合物为主成分的层间绝缘膜构成)。也就是说，在该第四有机层间绝缘膜31、第三绝缘膜32及第五有机层间绝缘膜中，上层配线30b与再上层形成的配线(未图示)经由隔层金属膜33由连通路34连接。如此，重复与由第二有机层间绝缘膜25、第二绝缘膜26及第三有机层间绝缘膜27构成的层的结构同样的结构，从而形成多层配线结构。
此处，由隔层金属膜29覆盖的连通路30a及上层配线30b由以下的工序形成。即，首先，使用光刻技术及干蚀刻技术，在第二有机层间绝缘膜25及第二绝缘膜26中形成到达下层配线24的连接孔28a后，在第二绝缘膜26及第三有机层间绝缘膜27中，形成与连接孔28a连通的配线槽28b。然后，由隔层金属膜29覆盖第三有机层间绝缘膜27上、连接孔28a及配线槽28b的壁部及底部，并在该隔层金属膜29上形成铜种层后，通过镀敷法形成铜膜直至连接孔28a及配线槽28b内被完全填埋。然后，通过CMP法，研磨去除隔层金属膜29及铜膜露出配线槽28b的部分，由此形成由隔层金属膜29覆盖的连通路30a及上层配线30b。而且，如果相对于第四有机层间绝缘膜31、第三绝缘膜32及第五有机层间绝缘膜(未图示)重复进行所述工序，则在第四有机层间绝缘膜31、第三绝缘膜32及第五有机层间绝缘膜中，形成由隔层金属膜33覆盖的连通路34及再上层的配线。如此，通过重复使用所述工序，形成所述的多层配线结构。
如上所述，在本发明的第二实施方式所述的多层配线结构及其形成方法中，以从上下夹入与铜配线(下层配线24、上层配线30b)的最表面同一的面的方式，形成有以例如图1所示的芳香族化合物为主成分的有机层间绝缘膜(相对于下层配线24，第一有机层间绝缘膜22和第二有机层间绝缘膜25，相对于上层配线30b，第三有机层间绝缘膜27和第四有机层间绝缘膜31)。因此，通过从上下夹入与铜配线的最表面同一的面的有机层间绝缘膜中包含的具有孤立电子对的氮原子，能够防止在有机层间绝缘膜的成膜初期过程中来自铜配线的铜离子的扩散。特别在本实施方式中，作为来自铜配线的铜的扩散路径，与铜配线的最表面同一的面为以例如图1所示的芳香族化合物为主成分的有机层间绝缘膜间的界面，所以能够防止在相邻的铜配线间铜离子扩散所产生的绝缘不良。此外，第一、第二、第三、第四有机层间绝缘膜22、25、27、31的比介电常数为2.5，所以与将比介电常数3.5以上的以往的SiC膜或SiCN膜覆盖在铜配线上的情况相比，能够实现介电常数低的多层配线结构。
此外，在以上的第二实施方式所述的多层配线结构及其形成方法中，以由第二有机层间绝缘膜25、第二绝缘膜26及第三有机层间绝缘膜27形成的层结构为例，但并不限定于此。例如，在具有与由第二有机层间绝缘膜25、第二绝缘膜26及第三有机层间绝缘膜27形成的层相同的层结构的多层配线结构的各层中，位于下层及上层的有机层间绝缘膜的膜厚和位于中间的绝缘膜的膜厚在各层中可以相同，也可以不同。
此外，在以上的第二实施方式所述的多层配线结构及其形成方法中，对第一绝缘膜21、第二绝缘膜26或第三绝缘膜由SiOC膜形成的情况进行了说明，但是也可以是由与第一有机层间绝缘膜22、第二有机层间绝缘膜25、第三有机层间绝缘膜27或第四有机层间绝缘膜31相同组成的层间绝缘膜形成的情况，也可以是由不同的组成的层间绝缘膜形成的情况。
此外，在以上的第二实施方式所述的多层配线结构及其形成方法中，作为包括第二绝缘膜26的位于配线槽28b的底部的正下方的区域的层，可以夹有与第二绝缘膜26的组成不同的组成的绝缘膜。如此，与第二绝缘膜26的组成不同的组成的绝缘膜具有在将第二绝缘膜26蚀刻而形成配线槽28b时的蚀刻停止器的功能，所以能够降低配线槽28b的深度的加工偏差。而且，该点并不限定于第二绝缘膜26，第三绝缘膜32等多层配线结构中的各层也同样。
此外，在以上的第二实施方式所述的多层配线结构及其形成方法中，对在第二绝缘膜26中形成连接孔28a及配线槽28b的情况进行了说明，但形成连接孔28a的层和形成配线槽28b的层也可以由相互不同的组成的绝缘膜形成。例如，作为形成配线槽28b的绝缘膜，使用空穴率高于形成连接孔28a的绝缘膜的空穴率的多孔质膜，由此可实现能够抑制机械强度的劣化的多层配线结构。而且，该点并不限定于第二绝缘膜26，第三绝缘膜32等多层配线结构中的各层也同样。
进而，作为形成配线槽28b的绝缘膜，使用以有机成分为主成分的层间绝缘膜，并且作为形成连接孔7a的绝缘膜，使用以硅氧烷成分为主成分的层间绝缘膜，由此不需要夹有所述的具有蚀刻停止器功能的层，可实现能够降低配线槽28b的深度的加工偏差，并且能够抑制机械强度的劣化的多层配线结构。而且，该点并不限定于第二绝缘膜26，第三绝缘膜32等多层配线结构中的各层也同样。
工业上的可利用性
本发明对配线延迟小且高速的多层配线的形成是有用的。

Claims (14)

1.一种多层配线结构，其在由铜构成的下层配线上的层间绝缘膜中形成有由铜构成的上层配线，并且所述下层配线和所述上层配线经由在所述层间绝缘膜中形成的连通路连接，所述多层配线结构的特征在于，
所述层间绝缘膜的与所述下层配线相接的层由以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层形成。
2.如权利要求1所述的多层配线结构，其特征在于，
所述芳香族化合物具有金刚烷骨架。
3.如权利要求1所述的多层配线结构，其特征在于，
所述芳香族化合物含有咪唑衍生物或唑衍生物。
4.一种多层配线结构，其在由铜构成的下层配线上的层间绝缘膜中形成有由铜构成的上层配线，并且所述下层配线和所述上层配线经由在所述层间绝缘膜中形成的连通路连接，所述多层配线结构的特征在于，
所述层间绝缘膜的最上层及最下层由以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层形成。
5.如权利要求4所述的多层配线结构，其特征在于，
所述芳香族化合物具有金刚烷骨架。
6.如权利要求4所述的多层配线结构，其特征在于，
所述芳香族化合物含有咪唑衍生物或唑衍生物。
7.一种多层配线结构的形成方法，其具备：在由铜构成的下层配线上形成层间绝缘膜的工序；在所述层间绝缘膜中形成连通路和经由该连通路与所述下层配线连接的由铜构成的上层配线的工序，所述多层配线结构的形成方法的特征在于，
形成所述层间绝缘膜的工序包括形成以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层来作为所述层间绝缘膜的与所述下层配线相接的层的工序。
8.如权利要求7所述的多层配线结构的形成方法，其特征在于，
所述芳香族化合物具有金刚烷骨架。
9.如权利要求7所述的多层配线结构的形成方法，其特征在于，
所述芳香族化合物含有咪唑衍生物或唑衍生物。
10.如权利要求7所述的多层配线结构的形成方法，其特征在于，
形成所述层间绝缘膜的工序使用涂敷法进行。
11.一种多层配线结构的形成方法，其具备：在由铜构成的下层配线上形成层间绝缘膜的工序；在所述层间绝缘膜中形成连通路和经由该连通路与所述下层配线连接的由铜构成的上层配线的工序，所述多层配线结构的形成方法的特征在于，
形成所述层间绝缘膜的工序包括形成以在芳香环内含有具有孤立电子对的氮原子的芳香族化合物为主成分的层来作为所述层间绝缘膜的最上层和最下层的工序。
12.如权利要求11所述的多层配线结构的形成方法，其特征在于，
所述芳香族化合物具有金刚烷骨架。
13.如权利要求11所述的多层配线结构的形成方法，其特征在于，
所述芳香族化合物含有咪唑衍生物或唑衍生物。
14.如权利要求11所述的多层配线结构的形成方法，其特征在于，
形成所述层间绝缘膜的工序使用涂敷法进行。
CNA2006800013787A 2005-07-07 2006-03-30 多层配线结构及其形成方法 Pending CN101080813A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP198302/2005 2005-07-07
JP2005198302 2005-07-07

Publications (1)

Publication Number Publication Date
CN101080813A true CN101080813A (zh) 2007-11-28

Family

ID=37636847

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800013787A Pending CN101080813A (zh) 2005-07-07 2006-03-30 多层配线结构及其形成方法

Country Status (5)

Country Link
US (1) US7696627B2 (zh)
JP (1) JP4954878B2 (zh)
KR (1) KR20080027759A (zh)
CN (1) CN101080813A (zh)
WO (1) WO2007007447A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5567926B2 (ja) * 2010-07-29 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190886B2 (ja) 1998-06-17 2001-07-23 日本電気株式会社 高分子膜の成長方法
DE19961103C2 (de) * 1999-12-17 2002-03-14 Infineon Technologies Ag Dielektrische Füllung von elektrischen Verdrahtungsebenen und Verfahren zur Herstellung einer elektrischen Verdrahtung
JP2004304202A (ja) * 2000-03-17 2004-10-28 Matsushita Electric Ind Co Ltd 層間絶縁膜及びその製造方法
JP3778045B2 (ja) * 2001-10-09 2006-05-24 三菱電機株式会社 低誘電率材料の製造方法および低誘電率材料、並びにこの低誘電率材料を用いた絶縁膜および半導体装置
JP4092902B2 (ja) 2001-10-30 2008-05-28 日本電気株式会社 半導体装置の製造方法
US6846899B2 (en) * 2002-10-01 2005-01-25 Chartered Semiconductor Manufacturing Ltd. Poly(arylene ether) dielectrics
JP2004214345A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP4308585B2 (ja) * 2003-06-09 2009-08-05 Ａｚエレクトロニックマテリアルズ株式会社 感光性樹脂組成物密着性向上剤及びそれを含有する感光性樹脂組成物
US20050287714A1 (en) * 2004-06-29 2005-12-29 Michael Walk Enhancing epoxy strength using kaolin filler

Also Published As

Publication number Publication date
JPWO2007007447A1 (ja) 2009-01-29
JP4954878B2 (ja) 2012-06-20
US7696627B2 (en) 2010-04-13
US20080150151A1 (en) 2008-06-26
WO2007007447A1 (ja) 2007-01-18
KR20080027759A (ko) 2008-03-28

Similar Documents

Publication Publication Date Title
CN1139122C (zh) 半导体器件及其制造方法
CN1293622C (zh) 半导体器件及其制造方法
CN1211855C (zh) 带有冗余衬垫的铜导电线
CN1262003C (zh) 半导体器件
CN1581475A (zh) 布线结构
CN1897245A (zh) 半导体器件及其制造方法
CN1728382A (zh) 半导体器件
CN1477706A (zh) 具有多级互连的半导体集成电路器件
CN1835235A (zh) 半导体器件和mim电容器
CN1893020A (zh) 半导体器件及其制造方法
CN1519925A (zh) 半导体器件及其制造方法
CN101066004A (zh) 具有被导电材料填充的通孔的基板的制造方法
CN1407620A (zh) 半导体装置及其制造方法
CN1929124A (zh) 半导体器件及其制造方法
CN1604316A (zh) 利用多层布线防止低介电常数膜剥离的半导体器件
CN1167338A (zh) 半导体器件的制造方法
CN1716601A (zh) 半导体器件和半导体晶片及其制造方法
CN1532927A (zh) 具有多层互连结构的半导体器件以及制造该器件的方法
CN101064296A (zh) 半导体装置及其制造方法
CN1977365A (zh) 贯通基板、内插器以及贯通基板的制造方法
CN1129180C (zh) 半导体器件及其制造方法
CN1261985C (zh) 半导体器件及其制造方法
CN1664997A (zh) 具有多层互连结构的半导体器件
CN1893059A (zh) 半导体器件
CN1134835C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication