CN101079453A - 半导体受光元件 - Google Patents

Abstract

本发明提供一种廉价的半导体受光元件，其能以简单的元件结构在未发生边缘击穿之前得到所需要的最低限度的M、或在与PIN－PD相同电平的低电压/恒定电压环境中进行动作。该半导体受光元件的特征在于，其具备：第1导电层(12)，其具有第1导电类型；光吸收层(14)，其设置在第1导电层上；载流子倍增层(20)，其设置在光吸收层上；窗层(40)，其设置在载流子倍增层上且具有无掺杂或所述第1导电类型；以及第2导电区域(42)，其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第1导电类型不同，当将从光吸收层的下表面到载流子倍增层的上表面的膜厚设为W，将所述第2导电区域的膜厚设为X，将雪崩倍增率设为M时，X/W≥(M－1)²/(2M)。

Description

半导体受光元件

技术领域

本发明涉及主要使用在光纤通信系统中的半导体受光元件，特别涉及具有基于离子化的载流子倍增作用的光电二极管(以下，称为PD)。

背景技术

图1是示意地示出使用在光通信中的以往的InP/InGaAs系列雪崩光电二极管(以下称为APD)的剖面图(参照专利文献1)。参照图1，在n⁺型的InP基板10上形成n⁺型InP导电层12、无掺杂的InGaAs光吸收层14、InGaAsP缓冲层22、n⁺型的InP电场降低层32、以及无掺杂的InP窗层40。在InP窗层40的表面的受光区域58上，设置有反射防止膜52。在受光区域58的周围，设置有p型触点电极50。在触点电极50的周围，形成有保护膜54。在受光区域58的InP窗层40内，设置有p⁺型导电区域42，在p⁺型导电区域42的周边部形成有比p⁺型导电区域42深的p^-型保护环区域44。在基板10的背面设置有n型触点电极60。

在p⁺型导电区域42和电场降低层32之间的窗层40内形成有无掺杂层24。窗层40与光吸收层14相比能带隙大，所以入射到受光区域58上的光通过窗层40而被光吸收层14吸收。由光吸收层14产生的电子空穴对中的空穴通过pn结的反向偏置，注入到光吸收层14和p⁺型导电区域42之间的层即载流子倍增层20。载流子倍增层20是对由光吸收层14注入的空穴(载流子)进行倍增的层。载流子倍增层20中的缓冲层22是对光吸收层14和窗层40之间的能带隙的差进行缓冲的层、且是能带隙连续变化的层。电场降低层32是掺杂为n⁺型的使载流子倍增层20以及光吸收层14内的电场降低的层。由此，空穴在电场降低层32中被加速，在电场降低层32的上部以及无掺杂层24内产生倍增，电子/空穴对倍增。倍增的空穴到达p⁺型导电区域42。将从倍增区域取出的载流子相对于注入到倍增区域中的载流子数的比例称为雪崩倍增率M。

通常，APD的主流为通过选择扩散而形成p⁺型导电区域42的平面结构。但是，当为平面结构的情况下，会产生p⁺型导电区域42周边部比p⁺型导电区域42中央先出现击穿的边缘击穿。p⁺型导电区域42周边部的曲率半径越小、并且杂质浓度梯度越大，越容易产生边缘击穿。当产生边缘击穿时，即使使反方向电压增加，也仅限于流过电流，由于处于p⁺型导电区域42中央部的受光区域58的pn结的反方向电压几乎不增加，所以变得无法发挥APD的功能。因此，为了使p⁺型导电区域42周边部的击穿电压高于p⁺型导电区域42中央的平坦部(受光区域58)的击穿电压，在p⁺型导电区域42周边部设置保护环44。

图1所示的光通信用APD所应用的雪崩倍增率(以下，称为M)一般为到15左右。当M变高时，倍增率·带宽积(MB积)不仅限制了频率响应，还增加了过量噪声。因此，存在S/N比为最大(最小接收灵敏度)的最佳的倍增率。

关于动作电压，为了取得高M，一般至少需要50V以上的高电压动作。并且，在高M中，由于光入射能量变化而使倍增率(输出电流)变动较大，所以为了实用，控制电压来进行动作，以使倍增率(输出电流)始终保持恒定。因此，在APD动作中，需要高电压电源以及偏置电压控制装置(驱动器)。

另一方面，当无载流子倍增的PIN-PD(PIN-光电二极管)的情况下，为20V以下的低电压动作，因光入射能量变化引起的受光灵敏度

(输出电流)变动非常小，所以不进行电压控制即可以恒定电压(简单的驱动电路)进行动作。因此，如所述那样，无需APD动作中所需要的高电压电源以及偏置电压控制装置(驱动器)。

[专利文献1]：日本特开平5-21830号公报

在图1所示的结构中，为了避免边缘击穿，在p⁺型导电区域42周边部设置保护环44。保护环44通常在扩散或离子注入之后以充分高温进行热处理，使pn结的杂质浓度梯度变小。不仅直接影响该元件的可靠性，还使形成工艺变得困难、并且需要众多制造工序，所以与无需保护环44的PIN-PD相比，制造成本大幅提高。因此，在光通信系统中，对于中继线系统使用昂贵的APD，对于要求廉价的用户系统使用PIN-PD。

随着宽带通信环境的普及，对于用户系统的受光元件，要求理论上无法在PIN-PD中得到的高灵敏度化。对于要求廉价的用户系统的受光元件，很难经济地应用APD。进而，假设在用户系统中应用了PIN-PD，所以成为廉价的低电压/恒定电压(简单的驱动电路)动作环境。虽然无需像中继线系统那样要求高M，但无法驱动需要高动作电压的APD，必须至少变更到昂贵的高电压的电源环境。

发明内容

本发明的目的在于提供一种能够以没有形成保护环的简单的元件结构在没有发生边缘击穿之前得到所需要的最低限度的M的、或者在与PIN-PD相同电平的低电压/恒定电压环境中动作的廉价的半导体受光元件。

本发明的半导体受光元件的特征在于，该半导体受光元件具备：第1导电层，其具有第1导电类型；光吸收层，其设置在该第1导电层上；载流子倍增层，其设置在该光吸收层上；窗层，其设置在该载流子倍增层上且具有无掺杂或所述第1导电类型；以及第2导电区域，其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第1导电类型不同，当将从所述光吸收层的下表面到所述载流子倍增层的上表面的膜厚设为W，将所述第2导电区域的膜厚设为X，将雪崩倍增率设为M时，X/W≥(M-1)²/(2M)。根据本发明，能够以简单的元件结构在边缘击穿发生之前得到所需要的最低限度的M。

在上述结构中，可以采用如下的结构：当将所述第2导电区域的周边部的曲率半径设为r时，所述第2导电区域的膜厚X与所述曲率半径r相等。

在上述结构中，可以采用如下的结构：所述雪崩倍增率为6以下。根据该结构，相对于无需高倍增率的要求，能够提供廉价的半导体受光元件。

在上述结构中，可以采用如下的结构：所述雪崩倍增率为3以上。

根据该结构，能够得到半导体受光元件的动作特性。

在上述结构中，可以采用如下的结构：所述第2导电区域在受光区域的周边部中，随着向周边移动其厚度变薄。根据该结构，因为没有形成保护环，所以能够削减制造成本。

在上述结构中，可以采用如下的结构：所述载流子倍增层具有与所述第2导电区域相接且与所述光吸收层相比掺杂浓度高的所述第1导电类型的掺杂层。根据该结构，能够形成急剧的pn结。

在上述结构中，可以采用如下的结构：所述第1导电类型的掺杂层的厚度为0.1μm以上0.3μm以下、且载流子浓度为5×10¹⁵cm^-3以上5×10¹⁶cm^-3以下。根据该结构，能够在长波长带(1.27至1.62μm)光纤通信系统中，得到所需的倍增以及响应特性。

在上述结构中，可以采用如下的结构：所述载流子倍增层具有与所述光吸收层相接且与所述第2导电区域相比能带隙小、与所述光吸收层相比掺杂浓度高的所述第1导电类型的电场降低层。根据该结构，能够延长使载流子倍增的区域，所以能够使为了取得相同倍增率而要求的电压降低。

在上述结构中，可以采用如下的结构：使从所述第1导电层的上表面到所述第2导电区域的下表面的区域成为耗尽区域。

在上述结构中，可以采用如下的结构：所述窗层的层厚为0.8μm以上6.4μm以下、且载流子浓度为无掺杂或3×10¹⁵cm^-3以下。根据该结构，能够维持充分的扩散工艺控制性。

本发明的半导体受光元件的特征在于，该半导体受光元件具备：第1导电层，其具有第1导电类型；光吸收层，其设置在该第1导电层上；载流子倍增层，其设置在该光吸收层上；窗层，其设置在该载流子倍增层上且具有无掺杂或所述第1导电类型；以及第2导电区域，其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第1导电类型不同，所述载流子倍增层具有与所述光吸收层相接且与所述第2导电区域相比能带隙小、与所述光吸收层相比掺杂浓度高的所述第1导电类型的电场降低层。根据本发明，由于延长了使载流子倍增的区域，所以能够使为了得到相同倍增率而要求的电压降低。

在上述结构中，可以采用如下的结构：所述载流子倍增层具有与所述第2导电区域相接且与所述光吸收层相比掺杂浓度高的所述第1导电类型的掺杂层。根据该结构，能够形成急剧的pn结。

在上述结构中，可以采用如下的结构：所述电场降低层具有用于缓冲所述光吸收层的能带隙和所述第2导电区域的能带隙的缓冲层。根据该结构，能够使为了得到相同倍增率而要求的电压降低。

在上述结构中，可以采用如下的结构：所述载流子倍增层具有上部电场降低层，该上部电场降低层隔着与所述电场降低层相比掺杂浓度低的层而设置在所述电场降低层上，并且与光吸收层相比掺杂浓度高。

在上述结构中，可以采用如下的结构：所述电场降低层的厚度为0.1μm以上0.3μm以下、且载流子浓度为5×10¹⁵cm^-3以上5×10¹⁶cm^-3以下。根据该结构，能够在与PIN-PD相同电平的低电压环境中动作。

在上述结构中，可以采用如下的结构：在20V以下的电压下动作。根据该结构，能够提供在与PIN-PD相同电平的低电压下动作的廉价的半导体受光元件。

在上述结构中，可以采用如下的结构：雪崩倍增率为6以下。根据该结构，相对于无需高倍增率的要求，能够提供廉价的半导体受光元件。

在上述结构中，可以设为以恒定电压动作的半导体受光元件。根据该结构，能够提供在与PIN-PD相同电平的恒定电压驱动环境中动作的廉价的半导体受光元件。

根据本发明，可提供一种能够以没有形成保护环的简单的元件结构在没有发生边缘击穿之前得到所需要的最低限度的M的、或在与PIN-PD相同电平的低电压/恒定电压环境中动作的廉价的半导体受光元件。

附图说明

图1是以往的平面型的剖面图。

图2是实施例1的半导体受光元件的剖面图。

图3是实施例1的半导体受光元件的pn结的示意图。

图4是实施例2的半导体受光元件的剖面图。

图5是示出实施例2的半导体受光元件的掺杂浓度相对于深度的图。

图6是实施例3的半导体受光元件的剖面图。

图7(a)和图7(b)是示出实施例1的半导体受光元件的能带隙和电场强度相对于深度的图。

图8(a)和图8(b)是示出实施例3的半导体受光元件的能带隙和电场强度相对于深度的图。

图9是实施例4的半导体受光元件的剖面图。

图10是实施例5的半导体受光元件的剖面图。

图11是实施例6的半导体受光元件的剖面图。

图12是实施例7的半导体受光元件的剖面图。

具体实施方式

以下，参照附图说明本发明的实施例。

(实施例1)

图2示出实施例1的剖面图。实施例1与图1的以往的APD比较，没有形成p^-型保护环区域。与图1同样地，n⁺型导电层12和窗层40具有相同的能带隙，与n⁺型导电层12和窗层40相比，光吸收层14具有小的能带隙。其他的结构与图1相同，对于相同部件赋予相同标号而省略其说明。

在p⁺型导电区域42的端部(圆弧部分)产生边缘击穿之前，在受光区域58的载流子倍增层20中，关于用于取得半导体受光元件所要求的任意雪崩倍增率的条件，进行以下计算。

图3是用于计算的模型的示意图。在无掺杂或n^-型的半导体层48(窗层)内将扩散掩模56作为掩模来形成p⁺型导电区域42。在半导体层48和p⁺型导电区域42之间形成耗尽层宽W的pn结。由于使用p型掺杂剂的扩散，将扩散掩模56作为掩模而形成了p⁺型导电区域42，所以在端部43中，p⁺型导电区域42成为具有曲率半径r的圆弧状。曲率半径r大致与p⁺型导电区域42的厚度X相等。当应用于图2时，从光吸收层14的下表面到所述载流子倍增层20的上表面的膜厚为pn结的耗尽层宽W，p⁺型导电区域42的厚度为X，p⁺型导电区域42的端部43的圆弧的半径为r。

在受光区域58中，将雪崩击穿产生的电压设为VB，将n⁺型导电层12和p⁺型导电区域42之间的pn结的内建电位(built in potential)设为VD，将p型触点电极50和n型触点电极60之间的施加电压成为Vj时的反方向电压设为Vb＝VD+Vj。此时，由式1表示半导体受光元件的倍增率M。

(式1)

n为根据结构而变化的值，但作为一般的值设为n＝1。由式2表示VB。

(式2)

另一方面，在p⁺型导电区域42的端部43中，使用平坦部的pn结的耗尽层宽W和p⁺型导电区域42的端部43的圆弧的半径r，如式3那样表示边缘击穿产生的电压Ve。

(式3)

此处，在边缘击穿产生之前，在受光区域58中雪崩击穿产生的条件为式4。

(式4)

$\frac{\mathrm{Ve}}{\mathrm{Vb}}\≥1$

根据式2和式3，式4成为式5。

(式5)

$\left[\frac{M}{M-1}\right]\·[{\left[\right[2+\frac{r}{W}]\·[\frac{r}{W}\left]\right]}^{\frac{1}{2}}-[\frac{r}{W}\left]\right]\≥1$

根据式5，在边缘击穿产生之前，用于取得任意的雪崩倍增率M的圆弧的半径r和pn结的耗尽层宽W成为式6。

(式6)

$\left[\frac{r}{W}\right]\≥\frac{{(M-1)}^2}{2M}$

在窗层40内，由杂质扩散形成的p⁺型导电区域42的膜厚X与曲率半径r大致相等。曲率半径r与p⁺型导电区域42的膜厚X大致相等，从而能够根据膜厚X的控制确定曲率半径r。实际上，由于膜厚X的大小的偏差，曲率半径r有可能稍微产生偏差。当曲率半径r至少大于等于膜厚X的情况下，由于r/W变大，所以处于式6的条件内。从而，可以将式6表示为式7。

(式7)

$\left[\frac{X}{W}\right]\≥\frac{{(M-1)}^2}{2M}$

上述，式6、式7为在边缘击穿产生之前取得半导体受光元件所要求的任意的M(大于等于1)的p⁺型导电区域42的端部43的圆弧的曲率半径r、或p⁺型导电区域42的厚度X与pn结的耗尽层宽W的比的条件。在满足式6、式7的关系的半导体受光元件中，至少到半导体受光元件所要求的倍增率为止，不会发生边缘击穿。

实施例1的半导体受光元件具有n⁺型导电层12(第1导电层)、设置在n⁺型导电层12上的光吸收层14、设置在光吸收层14上的载流子倍增层20、以及载流子倍增层20上的与光吸收层14相比能带隙大的p⁺型导电区域42(与第1导电类型不同的导电类型的第2导电区域)。由此，p⁺型导电区域42与光吸收层14相比能带隙大，所以入射到受光区域58的光可到达光吸收层14。当在p⁺型导电区域42和n⁺型导电层12的pn结之间施加反向偏置的状态下，到达光吸收层14的光被吸收并生成电子空穴对。该空穴(载流子)在通过载流子倍增层20内朝向p⁺型导电区域42加速，引起雪崩倍增，倍增的空穴(载流子)到达p⁺型导电区域42。

在这样的结构中，形成满足式7的p⁺型导电区域42，从而在边缘击穿产生之前，能够在受光区域58的载流子倍增层20内取得期望的倍增率。因此，能够实现如下的结构：无需以往的图1的APD那样的p^-型保护环44，在受光区域58的周边部，随着向受光区域58的周边移动，p⁺型导电区域42的厚度变薄。从而，可以不进行用于形成p^-型保护环44的复杂的制造工艺。由此，能够削减制造成本。另外，如图2所示，在实施例1中，耗尽层宽W成为光吸收层14和载流子倍增层20的合计膜厚，但当在n⁺型导电层12和光吸收层14之间设置了无掺杂层(例如InP层)的情况下，直到n⁺型导电层12的上表面的厚度为耗尽层宽W。

当使雪崩倍增率M变大的情况下，为了满足式7，需要使p⁺型导电区域42的曲率半径r、即p⁺型导电区域42的膜厚X变厚。但是，p⁺型导电区域42通过扩散而形成，所以很难使膜厚X变厚。制造上，优选r/W为2以下。通过将M设为6以下，r/W比为2以下，能够维持充分的扩散工艺控制性。当想要取得高M的情况下，为了取得较大的r/W比，需要使r变大、使W变小。但是，W对所要求的量子效率(当无雪崩倍增时M＝1)/响应特性造成影响，所以特别优选维持W、使r变大。但是，扩散工艺控制上，r的尺寸存在界限。从而，通过式7，雪崩倍增率M优选为6以下。

并且，由于当倍增率M不为3以上时，无法取得半导体受光元件的动作特性，所以倍增率M优选为3以上。要想维持载流子倍增层宽而使r变大，至少需要使窗层40变厚。通过将窗层40的层厚设为0.8μm以上6.4μm以下，能够维持充分的扩散工艺控制性。进而，通过使窗层40的载流子浓度成为无掺杂或3×10¹⁵cm^-3以下的低载流子浓度，曲率半径r与p⁺型导电区域42的层厚X大致相等。如上所述，根据实施例1，能够以简单的元件结构，在边缘击穿发生之前，取得半导体受光元件要求的最低限度的M。从而，实施例1可作为面向无需如中继线系统那样的高倍增率M但要求廉价的用户的受光元件来发挥功效。通过使实施例1所示的半导体受光元件以M为6以下的雪崩倍增率动作，能够作为面向无需如中继线系统那样的高倍增率M、但要求廉价的用户系统的受光元件来使用。

(实施例2)

图4是实施例2的半导体受光元件的剖面图。与实施例1的图2相对，在电场降低层32上设置有n⁺型的InP掺杂层36。在掺杂层36上设置有窗层40。p⁺型导电区域42被设置为与掺杂层36相接。即，p⁺型导电区域42的膜厚与窗层40的膜厚大致相同。其他的结构与实施例1相同，对相同部件赋予相同标号而省略其说明。

图5是用于说明实施例2的效果的图。示出与距离窗层40表面的深度对应的受光区域58下的掺杂浓度。当为了使倍增率M变大而使p⁺型导电区域42形成为较厚时，p型掺杂浓度在距离表面较深的区域引起下降沿。如实施例1那样p⁺型导电区域42与无掺杂的窗层40相接时，窗层40的掺杂量较小，所以pn结的杂质浓度的梯度的急剧性变小。从而，变得不易于产生雪崩倍增，无法使倍增率M变大。根据实施例2，作为载流子倍增层20，具有与p⁺型导电区域42相接且与光吸收层14相比掺杂浓度高的n⁺型(第1导电类型)的掺杂层36。由此，如图5所示，能够在与p型的掺杂浓度引起下降沿相比浅的区域形成pn结。从而，能够形成具有急剧的杂质浓度梯度的pn结。

例如，在实施例2的结构中，研究M＝6且满足式6的条件的例子。根据式6，为r/W≥2.08。在n型载流子浓度(掺杂剂例如为Si)为2×10¹⁸cm^-3的n⁺InP基板10上，通过MOVPE法(也可以是MBE法等其他的结晶形成技术)形成n型载流子浓度为1×10¹⁸cm^-3且厚度为1μm的n⁺型导电层12、无掺杂且层厚为2μm的光吸收层14、无掺杂且膜厚为0.2μm的i-InGaAsP缓冲层22(中间层：组成连续变化)、n型载流子浓度为5×10¹⁷cm^-3且厚度为100nm的n⁺InP电场降低层32、n型载流子浓度为5×10¹⁵cm^-3且厚度为100nm的n^--InP掺杂层36、以及至少无掺杂且厚度为5.0μm的n^--InP窗层40。

由于扩散，在n^--Inp掺杂层36和n^--InP窗层40的界面形成pn结，所以在实施例2中，在耗尽层端到达(穿通)高浓度层(此处为n⁺型导电层12和光吸收层14界面)之后开始雪崩倍增。因此，式6的耗尽层宽W为光吸收层14、缓冲层22、电场降低层32、以及掺杂层36的合计层厚2.4μm。并且，式6的r至少为X即n^--InP窗层40的膜厚即5.1μm。从而，成为r/W＝2.13，满足式6的条件。从而，在该条件的半导体受光元件中，即使没有p^-型保护环44也不会发生边缘击穿。

以下，说明制造上述条件的半导体受光元件的方法的例子。在掺杂了2×10¹⁸cm^-3的Si的n⁺型InP基板10上，例如使用MOCVD法或MBE法，作为n⁺型导电层12而形成膜厚为1μm且掺杂了1×10¹⁸cm^-3的Si的n⁺型InP层、作为光吸收层14而形成膜厚为2μm且无掺杂的InGaAs层、作为缓冲层22而形成膜厚为0.2μm且组成从光吸收层14的InGaAs到InP连续变化的无掺杂的InGaAsP层、作为电场降低层32而形成膜厚为0.1μm且掺杂了5×10¹⁷cm^-3的Si的InP层、作为掺杂层36而形成膜厚为0.1μm且掺杂了5×10¹⁵cm^-3的Si的InP层、以及作为窗层40而形成膜厚为5.1μm的无掺杂InP层。在窗层40上例如使用CVD法形成氮化硅膜来作为保护膜54。在保护膜54的成为受光区域58的区域形成用于扩散的开口部。将保护膜54作为扩散掩膜，例如选择扩散Cd或Zn而形成与掺杂层36相接的p⁺型导电区域42。在受光区域形成反射防止膜52。在受光区域58的周边形成环状的例如由Au/Zn构成的p型触点电极50。在半导体基板10的背面形成例如由AuGe构成的n型触点电极60。

当使p⁺型导电区域42的膜厚X变大时，由于引起平坦部的扩散面的下降沿，杂质浓度梯度有可能变小，但如实施例2所示，当配置与窗层40相比杂质浓度大的掺杂层36，将窗层40的膜厚设为P⁺型导电区域42的深度X以使受光区域58的pn结(第2导电区域42的中央部)的扩散面成为窗层40和InP掺杂层36的界面(稍微向掺杂层36进入)时，能够防止杂质浓度梯度的劣化。另外，通过将InP掺杂层36的膜厚设为0.1μm以上0.3μm以下、且将载流子浓度设为5×10¹⁵cm^-3以上5×10¹⁶cm^-3以下，从而能够在长波长带(从1.27到1.62μm)光纤通信系统中，得到需要的倍增以及响应特性。

另外，在实施例1以及实施例2中，将p⁺型导电区域42的端部43的圆弧的曲率半径r设为与p⁺型导电区域42的厚度X大致相等，但实际上由于X的大小有可能稍微产生偏差。当r＞X的情况下，因为r/W变大，所以处于式1的条件内，但与此相反，当r＜X的情况下，r/W变小，有可能不满足式1的条件。

此时，通过变更扩散掩模材料来进行调节。例如，具有变更扩散掩模56的方法。例如，作为扩散掩模56，例如使用层叠了氮化硅膜等电介质膜、与该电介质膜粘着性良好的金属膜(例如，Ti/Pt或TiW膜)的2层结构的掩模，以对半导体层48的表面作用较大应力。由此，与氮化硅膜等电介质膜单层的情况相比，扩散掩模56能够使横向的扩散速度变大。在形成p⁺型导电区域42之后除去上述2层结构的掩模，形成保护膜54。

另外，在实施例1以及实施例2中，使从n⁺型导电层12的上表面到与p⁺型导电区域42下表面邻接的载流子倍增区域的区域耗尽而进行动作，从而能够取得雪崩倍增所需要的电场强度。

(实施例3)

图6是实施例3的半导体受光元件的剖面图。相对于实施例1的图2，在光吸收层14和缓冲层22之间设置有载流子浓度与光吸收层14相比高的n⁺型的InGaAs电场降低层34。在电场降低层34中，例如膜厚为0.1μm、n⁺型掺杂浓度为1×10¹⁶cm^-3。其他的结构与实施例1相同，对相同部件赋予相同标号而省略其说明。

图7(a)至图8(b)是与实施例1比较地说明实施例3的效果的示意图。图7(a)是示出与距离实施例1的APD的受光区域58的p⁺型导电区域42的表面的深度对应的半导体层的能带隙的示意图。由于p⁺型导电区域42、无掺杂InP层24、电场降低层32、以及n⁺型导电层12由InP层构成，所以能带隙大。光吸收层14为InGaAs层，从而能带隙小。缓冲层22使能带隙从InGaAs层连续变化至InP层。图7(b)是示出在与实施例1的APD的受光区域58的深度对应的pn结上施加了反向偏置时的电场强度的示意图。在耗尽层中仅电场降低层32被掺杂为n型，所以电场的变化几乎在电场降低层32内产生。从而，主要在电场降低层32中对从光吸收层14向载流子倍增层20注入的空穴(载流子)进行加速。然后，在电场降低层32的上部以及无掺杂InP层24中产生雪崩倍增，使电子倍增。将用于取得倍增率M的最大电场强度设为Emax1。

图8(a)是示出与距离实施例3的半导体受光元件的受光区域58的p⁺型导电区域42的表面的深度对应的半导体层的能带隙的示意图。在光吸收层14的正上方，设置有能带隙与光吸收层14相同的InGaAs电场降低层34。图8(b)是示出在与实施例3的半导体受光元件的受光区域58的深度对应的pn结上施加了反向偏置时的电场强度的示意图。由于存在2层掺杂了n⁺型的电场降低层，所以在电场降低层34和32中电场发生变化。从光吸收层14向载流子倍增层20注入的空穴(载流子)首先在电场降低层34中被进行加速，接下来在电场降低层32中被进行加速。从而，使载流子倍增的区域比实施例1宽。因此，能够使用于取得与实施例1相同的倍增率M的最大电场强度Emax2小于Emax1。即，能够使为了取得相同倍增率M而施加到pn结上的反向偏置变小。

当倍增率M是一部分在与空穴相比电子的离子化率大的InGaAs层中雪崩倍增为较高的倍增率的情况下，有可能发生过量的噪声增大的动态特性的劣化。但是，当是低倍增率的情况下，例如当是6以下的情况下，上述噪声或动态特性的劣化不太构成问题。这样，实施例3所示的半导体受光元件特别在以低倍增率进行动作的情况下有效。

如以上说明，根据实施例3的半导体受光元件，载流子倍增层20具有与光吸收层14相接且与p⁺型导电区域42(第2导电区域)相比能带隙小且与光吸收层14相比掺杂浓度高的电场降低层34。由于电场降低层34与光吸收层14相接，所以能够加长使载流子倍增的区域。由此，能够降低在用于成为相同雪崩倍增率的pn结上施加的电压。这样，优选电场降低层34的能带隙与光吸收层14的能带隙相同，但只要小于p⁺型导电区域42的能带隙即可。另外，当使用具有与光吸收层14相同程度的能带隙的电场降低层34的情况下，由于抑制了隧道(tunnel)电流，所以优选将电场降低层34的膜厚设为光吸收层14的膜厚的5％左右。

并且，通过将实施例3所示的半导体受光元件的电场降低层34的厚度设为0.1μm以上0.3μm以下、将载流子浓度设为5×10¹⁵cm^-3以上5×10¹⁶cm^-3以下，能够利用20V以下的电压得到M为6以下的倍增特性，能够在与PIN-PD相同电平的低电压(20V以下)环境中进行动作。

并且，如实施例3那样，载流子倍增层20也可以在电场降低层34上具有电场降低层32(上部电场降低层)，该电场降低层32隔着与电场降低层34相比掺杂浓度低的层(缓冲层22)设置，并且与光吸收层14相比掺杂浓度高。

如实施例3所示，通过在靠近pn结的一侧设置与光吸收层14相比杂质浓度高的电场降低层34，从而即使在光吸收层14中也使载流子倍增作用发挥作用，也能够使有效载流子倍增区域的一部分扩大到光吸收层14，实现倍增特性的低电压化。

(实施例4)

图9是实施例4的半导体受光元件的剖面图。在实施例4中，相对于实施例3的图6，如实施例2那样在电场降低层32上设置有n型的InP掺杂层36。即，载流子倍增层20具有与p⁺型导电区域相接且与光吸收层14相比掺杂浓度高的掺杂层36。其他的结构与实施例3相同，对相同部件赋予相同标号而省略其说明。根据实施例4，在实施例3的基础上，与实施例2相同，能够形成急剧的pn结。

(实施例5)

图10是实施例5的半导体受光元件的剖面图。在实施例5中，相对于实施例4的图9，无电场降低层32。即，在电场降低层34中产生电场降低。当如实施例5那样仅在电场降低层34中进行电场降低时，能够进一步减小图8(b)的最大电场强度。从而，能够进一步减小为了取得相同倍增率M而施加到pn结上的电压。

(实施例6)

图11是实施例6的半导体受光元件的剖面图。在实施例6中，相对于实施例5的图10，将缓冲层26设为n^-型。其他结构与实施例5相同，对于相同部件赋予相同标号而省略其说明。根据实施例6，将用于缓冲由InGaAs构成的光吸收层14(InGaAs)的能带隙和由InP构成的p⁺型导电区域42的能带隙的缓冲层26也作为与光吸收层14相比掺杂浓度高的电场降低层来使用。由于加长了有效的载流子倍增区域，所以与实施例3相同，能够降低施加到pn结上的电压。另外，无InGaAs的电场降低层32而在光吸收层14上直接设置缓冲层22，从而也可以作为电场降低层发挥功能。

(实施例7)

图12是实施例7的半导体受光元件的剖面图。在实施例7中，与实施例3相比较，使用了半绝缘性InP基板10。并且，p⁺型导电区域42形成为外延(epitaxial)层而不是扩散。进行到达n⁺型导电层12的台面型蚀刻，从表面侧(光入射侧)形成n型触点电极60。实施例3至实施例6的半导体受光元件可以如实施例7那样作为台面型结构的半导体受光元件。并且，可以作为扩散接合的台面型结构、基于成长接合的台面型受光结构。进而，也可以在实施例3至实施例6中，形成p^-型保护环。在这些情况下，也可以降低施加到pn结上的电压。

在实施1至实施例7中，将第1导电类型为n型、第2导电类型为p型作为例子进行了说明。从而，将第1导电层为n⁺型导电层12、第2导电区域为p⁺型导电区域42作为例子进行了说明。但也可以将第1导电类型设为p型、将第2导电类型设为n型。此时，第1导电层成为p⁺型导电层、第2导电区域成为n⁺型导电区域。

并且，在实施例1至实施例7中，示出了表面入射结构，但不限于此，例如也可以为背面入射结构、侧面入射结构。并且，在实施例1至7中，作为半导体材料，举出了InP/InGaAs材料系列，但半导体材料不限于此，只要是载流子倍增层20的能带隙和光吸收层14的能带隙的大小关系满足相同的关系的材料，就能够得到相同效果。例如，也可以采用GaAs/AlGaAs材料系列。

进而，在实施例1至实施例7中，n⁺型导电层12以及具有与n⁺型导电层12相同的能带隙的层的材料为InP，光吸收层14以及具有与光吸收层14相同的能带隙的层的材料为InGaAs，从而可以作为长波长带(1.27至1.62μm)光纤通信系统的受光元件使用。

进而，在实施例1至实施例7中，通过半导体受光元件，能够利用20V以下的电压得到M为6以下的倍增特性，所述半导体受光元件的特征在于，具有形成在光吸收层14上的、构成为掺杂了n型导电性的杂质的电场降低层32，其厚度为0.1μm以下且载流子浓度为4×10¹⁷cm^-3以上。

进而，在实施例1至实施例7中，通过使无掺杂层24的厚度为0.1μm以上0.3μm以下，从而在长波长带(1.27至1.62μm)光纤通信系统中，能够得到所需的倍增/响应特性(倍增·带宽积(MB积)为从20至130GHz)。

进而，在实施例1至实施例7中，通过使光吸收层14的层厚为1.0μm以上3.0μm以下、载流子浓度为无掺杂或1.5×10¹⁵cm^-3以下，从而在长波长带(1.27至1.62μm)光纤通信系统中，能够得到所需的量子效率即60至95％。

进而，在实施例1至实施例7中，通过半导体受光元件，能够利用异质(hetero)势垒来缓冲载流子行进延迟，所述半导体受光元件的特征在于，具有缓冲层22，该缓冲层22形成为与光吸收层14邻接，并通过掺杂低浓度的n型杂质或无掺杂而构成，且具有n⁺型导电层12和光吸收层14的中间的能带隙，其厚度为0.1μm以上0.2μm以下且载流子浓度为无掺杂或3×10¹⁵cm^-3以下。

进而，在实施例1至实施例7中，通过半导体受光元件，来发生载流子倍增，使得有效载流子倍增区域扩大到缓冲层26，能够实现倍增特性的低电压化，所述半导体受光元件的特征在于，无电场降低层32而具有缓冲层26，该缓冲层26形成为与光吸收层14邻接，并通过掺杂低浓度的n型杂质或无掺杂而构成，且具有n⁺型导电层12和光吸收层14的中间的能带隙，其厚度为0.1μm以上0.2μm以下且载流子浓度为5×10¹⁵cm^-3以上4×10¹⁷cm^-3以下。

进而，通过具有实施例1至实施例7的结构，能够作为在与PIN-PD相同电平的恒定电压(简单的驱动电路)环境中进行动作的受光元件来使用。

如上述说明，在本发明中，为了以没有形成保护环的简单的元件结构在边缘击穿发生之前具有所需的最低限度的雪崩倍增率，提供如下的廉价的半导体受光元件，其具备：具有第1导电类型的第1导电层、设置在第1导电层上的载流子倍增层、设置在载流子倍增层上的具有第1导电类型的窗层、以及在窗层内通过杂质扩散而形成的与光吸收层相比能带隙大且与第1导电类型不同的第2导电区域，当将从所述光吸收层的下表面至载流子倍增层的上表面的膜厚设为W、将所述第2导电区域的膜厚设为X、将雪崩倍增率设为M时，满足下式，

X/W≥(M-1)²/(2M)

并且，使光吸收层的一部分的杂质浓度变高，形成不仅进行光吸收而且还进行载流子倍增的调制区域，从而对要求在PIN-PD中理论上无法取得的高灵敏度化的光通信系统，在与PIN-PD相同电平的低电压电源(20V以下)、恒定电压驱动(简单的驱动电路)环境中，至少具有3倍左右的低雪崩倍增率。

特别是，对要求廉价的用户系统，无需进行APD元件的适用、以及高电压电源、偏置电压控制装置的适用这样的高成本的设计变更，其经济效果显著。

以上，对发明的优选的实施方式进行了说明，但本发明不限于特定的实施方式，能够在记载于专利要求的范围内的本发明的宗旨的范围内，进行多种变形/变更。

Claims (18)

1.一种半导体受光元件，其特征在于，该半导体受光元件具备：

第1导电层，其具有第1导电类型；

光吸收层，其设置在该第1导电层上；

载流子倍增层，其设置在该光吸收层上；

窗层，其设置在该载流子倍增层上且具有无掺杂或所述第1导电类型；以及

第2导电区域，其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第1导电类型不同，

将从所述光吸收层的下表面到所述载流子倍增层的上表面的膜厚设为W，将所述第2导电区域的膜厚设为X，将雪崩倍增率设为M时，

X/W≥(M-1)²/(2M)。

2.根据权利要求1所述的半导体受光元件，其特征在于，当将所述第2导电区域的周边部的曲率半径设为r时，所述第2导电区域的膜厚X与所述曲率半径r相等。

3.根据权利要求1所述的半导体受光元件，其特征在于，所述雪崩倍增率为6以下。

4.根据权利要求1所述的半导体受光元件，其特征在于，所述雪崩倍增率为3以上。

5.根据权利要求1所述的半导体受光元件，其特征在于，所述第2导电区域在受光区域的周边部中，随着向周边移动其厚度变薄。

6.根据权利要求1所述的半导体受光元件，其特征在于，所述载流子倍增层具有与所述第2导电区域相接且与所述光吸收层相比掺杂浓度高的所述第1导电类型的掺杂层。

7.根据权利要求6所述的半导体受光元件，其特征在于，所述第1导电类型的掺杂层的厚度为0.1μm以上0.3μm以下、且载流子浓度为5×10¹⁵cm^-3以0上5×10¹⁶cm^-3以下。

8.根据权利要求1所述的半导体受光元件，其特征在于，所述载流子倍增层具有与所述光吸收层相接且与所述第2导电区域相比能带隙小、与所述光吸收层相比掺杂浓度高的所述第1导电类型的电场降低层。

9.根据权利要求1所述的半导体受光元件，其特征在于，使从所述第1导电层的上表面到所述第2导电区域的下表面的区域成为耗尽区域。

10.根据权利要求1所述的半导体受光元件，其特征在于，所述窗层的层厚为0.8μm以上6.4μm以下、且载流子浓度为无掺杂或3×10¹⁵cm^-3以下。

11.一种半导体受光元件，其特征在于，该半导体受光元件具备：

第1导电层，其具有第1导电类型；

光吸收层，其设置在该第1导电层上；

载流子倍增层，其设置在该光吸收层上；

窗层，其设置在该载流子倍增层上且具有无掺杂或所述第1导电类型；以及

第2导电区域，其在所述窗层内通过杂质扩散而形成，与所述光吸收层相比能带隙大，并且导电类型与所述第1导电类型不同，

所述载流子倍增层具有与所述光吸收层相接且与所述第2导电区域相比能带隙小、与所述光吸收层相比掺杂浓度高的所述第1导电类型的电场降低层。

12.根据权利要求11所述的半导体受光元件，其特征在于，所述载流子倍增层具有与所述第2导电区域相接且与所述光吸收层相比掺杂浓度高的所述第1导电类型的掺杂层。

13.根据权利要求11所述的半导体受光元件，其特征在于，所述电场降低层具有用于缓冲所述光吸收层的能带隙和所述第2导电区域的能带隙的缓冲层。

14.根据权利要求11所述的半导体受光元件，其特征在于，所述载流子倍增层具有上部电场降低层，该上部电场降低层隔着与所述电场降低层相比掺杂浓度低的层而设置在所述电场降低层上，并且与所述光吸收层相比掺杂浓度高。

15.根据权利要求11所述的半导体受光元件，其特征在于，所述电场降低层的厚度为0.1μm以上0.3μm以下、且载流子浓度为5×10¹⁵cm^-3以上5×10¹⁶cm^-3以下。

16.根据权利要求11所述的半导体受光元件，其特征在于，该半导体受光元件在20V以下的电压下进行动作。

17.根据权利要求11所述的半导体受光元件，其特征在于，该半导体受光元件的雪崩倍增率为6以下。

18.根据权利要求16或17所述的半导体受光元件，其特征在于，该半导体受光元件以恒定电压进行动作。

Images