CN101079397B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101079397B
CN101079397B CN2007101264134A CN200710126413A CN101079397B CN 101079397 B CN101079397 B CN 101079397B CN 2007101264134 A CN2007101264134 A CN 2007101264134A CN 200710126413 A CN200710126413 A CN 200710126413A CN 101079397 B CN101079397 B CN 101079397B
Authority
CN
China
Prior art keywords
tft
conductive layer
film
impurity element
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101264134A
Other languages
English (en)
Other versions
CN101079397A (zh
Inventor
新川悦子
加藤清
黑川义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101079397A publication Critical patent/CN101079397A/zh
Application granted granted Critical
Publication of CN101079397B publication Critical patent/CN101079397B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

将栅金属形成为膜，对于具有不同性质的每个TFT部分地腐蚀上述栅金属，制造栅电极。具体地说，对具有所要求的不同性质的每个TFT，通过将光刻胶曝光，制造光刻胶掩模。用上述光刻胶掩模，对于具有所要求的不同性质的每个TFT，腐蚀栅金属。这时，由于被覆盖而剩下了在对栅电极执行构图期间覆盖除TFT以外的TFT的半导体有源层的栅金属。可以在与所要求的性质一致的最佳条件下执行制造每个TFT的栅电极的步骤。

Description

制造半导体器件的方法
本申请是申请号为02151579.4、申请日为2002年11月29日、发明名称为“制造半导体器件的方法”的申请的分安申请。
技术领域
本发明涉及一种制造由薄膜晶体管构成的半导体器件的方法。尤其是，本发明涉及一种制造半导体器件的方法，该器件具有多个通过提供不同的电源电压来驱动的电路。此外，本发明涉及一种利用上述半导体器件的电子器件。
背景技术
近年来，已经开发了一种半导体器件，它具有用薄膜晶体管(下文中称为TFT)形成的电路，用形成在具有绝缘表面的衬底上的半导体薄膜来构成所述薄膜晶体管。作为具有用TFT形成的电路的半导体器件的一个代表性实例，已知有源矩阵型液晶显示器件、有源矩阵型OLED(有机发光二极管)等。现在，在下文例举一种制造TFT的方法。参考图9进行描述。
如图9A所示，对多晶半导体膜进行构图，从而形成半导体有源层1102c和1102d，用使衬底1101上的非晶半导体硅膜等结晶的方法来制备多晶半导体膜，衬底1101具有绝缘层。在半导体有源层1102c和1102d上，形成绝缘膜1103、导电膜1104和光刻胶1186。由于用导电膜1104形成TFT的栅电极，所以规定导电膜1104还称为栅金属。应当注意，在图9中，示出了一个实例，该实例中，以单层结构形成栅金属。
当形成光刻胶1186时，制造用于执行栅金属构图的光刻胶掩模。光刻胶1186通过构图曝光，光刻胶1186是光敏的。接下来，显影光刻胶1186，形成由光刻胶组成的图9B所示的掩模(光刻胶掩模)1123、1124。用光刻胶掩模1223、1224腐蚀导电膜1104。这样，制造栅电极1121和栅电极1122。接下来，掺杂给出N型杂质的杂质元素(掺杂1)。以这种方式，在半导体有源层1102c，1102d内形成N型杂质区域1125a，1125b，1126a和1126b。
接下来，如图9C所示，除去光刻胶掩模1123，1124之后，新形成光刻胶掩模1128。接下来，掺杂给出P型杂质的杂质元素(掺杂2)。这样，在半导体有源层1102d内形成杂质区域1129a，1129b。这里，在杂质区域1129a，1129b内，已经在掺杂1中添加了N型杂质。然而，杂质区域1129a，1129b起P沟道型TFT的源区和漏区的作用，而没有在掺杂2中添加高浓度P型杂质元素所造成的任何问题。
以这种方式，可以形成N沟道型TFT和P沟道型TFT。
近年来，已经提高了诸如TFT的电场效应迁移率等多种特性，其中，将结晶半导体膜(通常是多晶膜)(下文中，称为多晶TFT)制成有源层。因而，也有可能利用相关TFT形成配备有多种功能的电路。因此，希望在具有绝缘表面的衬底上形成在单晶衬底上制造的传统电路，所述具有绝缘表面的衬底诸如利用TFT的玻璃衬底等，并已经进行了这些尝试。例如，希望用THT在衬底上形成算术处理电路、存储元件等，所述衬底与其上已形成有液晶显示器件的显示器件的像素等的衬底相同。
现在，在用TFT在具有绝缘表面的相同衬底上形成多种电路的情况下，要求构成相关电路的TFT所具有的特性按各个电路的功能而有所不同。因而，需要有区别地制造不同特性的TFT。下文中，用具体的实例来描述按照电路功能而要求构成相关电路的TFT所具有的特性的差异。
例如，以一种情况为例，该情况中，用TFT在相同衬底上形成有源矩阵型液晶显示器件和算术处理电路。有源矩阵型液晶显示器件有像素部分和驱动电路部分，像素部分配置有以矩阵形状设置的多个像素，驱动电路部分用于向上述像素部分输入图像信号(下文中称为像素驱动电路部分)。
图12中，示出了有源矩阵型液晶显示器件的像素部分配置的一个实例。像素部分中，设有多条信号线S1-Sx和扫描线G1-Gy。在信号线S1-Sx和扫描线G1-Gy的每个交叉点设有像素。每个像素有一个开关元件。上述开关元件根据输入到扫描线G1-Gy的信号，选择输入0输0入0到信号0线S1-Sx的图像信号到每个像素。图12中，TFT3002(下文中称为像素TFT)示为上述开关元件。此外，每个像素有保持电容3001和液晶元件3003，保持电容3001用于保持从信号线S1-Sx输入到像素中的信号，液晶元件3003的透射比按照图像信号经像素TFT3002来改变。
在每个像素，像素TFT3002的栅电极与扫描线G1-Gy中的一条连接。像素TFT3002的源区或漏区中的一个与信号线S1-Sx中的一条连接，另一个与保持电容3001的电极之一和液晶元件3003的电极之一连接。
构成像素的像素TFT3002要求关态电流小。目的是防止施加在设在每个像素上的液晶元件3003的电极之间的电压发生改变，防止透射比发生改变，和防止图像被干扰。此外，经像素TFT3002型(下文中称为透射型)液晶显示器件的图像视觉识别中，为了提高开口率，要求精制(refine)像素TFT3002。此外，在液晶元件3003的电极之间，通常施加大约16V的电压。因而，要求像素TFT3002等承受约16V的电压。因此，希望配置成：在其结构中，使TFT有与栅电极重叠的低浓度杂质区域(下文中称为Lov区域)和不与栅电极重叠的低浓度杂质区域(下文中称为Loff区域)。
另一方面，不要求构成像素驱动电路部分的TFT(下文中称为用于像素驱动电路的TFT)减小关态电流和将其精制为所要求的像素TFT。然而，由于以约16V的电源电压来操作所述TFT，所以，要求它承受该电压。
在算术处理电路中，要求高驱动频率。因而，要求构成算术处理电路的TFT提高载流子的迁移率并对其进行精制。另一方面，由精制后的TFT制成的算术处理电路能以约3-5V的电源电压来工作，对TFT的耐电压要求得不象像素TFT和用于像素驱动电路的TFT的耐电压那样多。
需要根据上述要求的特性不同地制造TFT。
因此，本发明的一个目的是提供一种制造半导体器件的方法，它能不同地制造多种TFT，所述多种TFT分别有不同性质或者在相同衬底上的设计规则不同。
发明内容
为了解决上述问题，本发明中，采取以下方式来对抗这些问题：
定义了一种制造方法，所述方法中将栅金属形成为膜，对每个具有不同的要求的性质的TFT将上述栅金属部分腐蚀，然后制造栅电极。具体地说，通过对具有不同的要求的性质的每个TFT将光刻胶曝光来制备光刻胶掩模。用上述光刻胶掩模，对具有不同的要求的性质的每个TFT执行栅金属腐蚀。这里，用光刻胶掩模预先覆盖栅金属，所述栅金属在栅电极构图期间覆盖除TFT之外的TFT的半导体有源层。根据所要求的性质，在最佳条件下执行每个TFT的栅电极制造步骤。
这里，形成为膜的栅金属可以是单层结构、由两层构成的叠层结构或者由两层以上构成的多层结构。应当注意，直到实现栅金属膜形成步骤的步骤能设为与在相同衬底上形成TFT的步骤相同。此外，形成在相同衬底上的所有TFT中，已经制造栅电极的步骤之后的步骤可以是公共的。注意，除了形成在相同衬底上的所有TFT的栅电极形成步骤之外，不总是需要使所有步骤公共。
可以为具有要求的不同特性的每个TFT改变腐蚀栅金属的方法和所制造的栅金属的形状。例如，可以不同地制成配备有形状为具有锥形边缘部分的栅电极的TFT和配备有形状为具有近似垂直边缘部分的栅电极的TFT。在配备有形状为具有锥形边缘部分的栅电极的TFT中，经锥形部分掺杂杂质元素，能以自对准方式形成低浓度的杂质区域。这样，获得具有能很好地承受电压的结构的TFT。这里，在具有有锥形边缘部分的形状的栅电极的TFT的情况下，难以使栅长度和栅宽度更小。这意味着，不适于精制。另一方面，在配备有形状为具有近似垂直边缘部分的栅电极的TFT的情况下，其形状适于精制。这样，TFT的栅电极的形状可以根据所要求的性质而改变。
可以在形成形状为具有锥形边缘部分的栅电极的同时通过执行栅金属腐蚀来形成布线。该布线的形状有锥形边缘部分。在具有锥形边缘部分的布线中，防止在相关布线的上部形成膜的多个步骤之间的差异所造成的切割，并可以减少故障。
可以在形成形状为具有近似垂直边缘部分的栅电极的同时通过腐蚀栅金属来形成布线。该布线有近似垂直形状的边缘部分。在布线具有近似垂直边缘部分的情况下，所述布线能使布线宽度(L)和布线间隔(S)的比L/S小于具有相同截面面积的锥形边缘部分的布线。因此，可以说具有垂直边缘部分的布线形状适于集成。这样，可以根据半导体器件的部分来改变布线形状。
此外，用于执行栅电极构图时所使用的光刻胶的曝光方式为具有不同的要求的性质的每个TFT而改变。这样，可以改变栅电极的构图的分辨率。注意，所定义的曝光方式指曝光条件和对准曝光机(aligner)。此外，对准曝光机是一种装置，它有用于将光刻胶曝光的辐射能量源(光电源，电子束源或X线源)，其中，通过在主件副本(初缩掩膜版或掩模)上的构图而将光刻胶曝光。作为可资利用的对准曝光机，列出了缩小投影式对准曝光机(通常称为步进机)和镜投影式对准曝光机，镜投影式对准曝光机是等放大投影式对准曝光机(下文中称为MPA)，但不限于这些。可以自由使用已知的对准曝光机。定义曝光条件包括：用于曝光的辐射能量源的波长，通过主件副本(初缩掩膜版或掩模)将光刻胶曝光时的放大率，光刻胶材料，曝光时间等。此外，为了形成每个TFT的源区、漏区、Lov区域、Loff区域等，如果需要的话，掺杂杂质元素。
下面，参考图1，描述本发明制造半导体器件的方法的一个实例。图1A中显示了制造本发明的半导体器件的方法的常规实例。图1A中，在下面描述执行制造第一TFT和第二TFT的步骤，在相同衬底上要求第一TFT和第二TFT的特性分别不同。
在第一TFT和第二TFT的每个半导体有源层上，通常，将栅绝缘膜、栅金属、光刻胶依次形成膜(栅金属和光刻胶膜形成)。接下来，通过进行第一曝光而形成光刻胶掩模用于制造第一TFT的栅电极。接下来，用相关光刻胶掩模腐蚀栅金属，制造第一TFT的栅电极(第一TFT的栅电极制造)。接下来，掺杂杂质元素。对于第一TFT，在第一曝光步骤期间，执行栅电极的制造和掺杂，用不会被腐蚀的光刻胶掩模覆盖相应于第二TFT的半导体有源层上的栅金属。接下来，剥离上述光刻胶掩模之后，新将光刻胶形成膜(光刻胶的膜形成)以便覆盖形成有第一TFT和第二TFT的区域。接下来，进行第二曝光来形成用于制造第二TFT的栅电极的光刻胶掩模。接下来，通过用相关光刻胶掩模来腐蚀栅金属而制造第二TFT的栅电极(第二TFT的栅电极制造)。接下来，掺杂杂质元素。对于第二TFT，第二曝光步骤期间，执行栅电极的制造、掺杂等，用不会被腐蚀的光刻胶掩模覆盖相应于第一TFT的半导体有源层上的栅金属。
以这种方式，不同地制成第一TFT和第二TFT。
应当注意，在每个TFT(第一TFT和第二TFT)的栅电极制造步骤中，以逐步的方式腐蚀栅金属，在此期间，可以执行杂质元素的掺杂步骤。
下文中，在图1D中显示了一个实例，其中，在第一TFT和第二TFT的栅电极制造步骤中，以逐步的方式腐蚀栅金属，并在此期间，执行掺杂杂质元素的步骤。注意，在图1D中，只注意到第一TFT的栅电极或第二TFT的栅电极制造步骤，并在下文中说明。如图1D所示，在已经执行栅金属的第一腐蚀(栅金属腐蚀1)之后，掺杂杂质元素。接下来，在已经执行栅金属的第二腐蚀(栅金属腐蚀2)之后，掺杂杂质元素。另外，通过执行栅金属的第三腐蚀(栅金属腐蚀3)来制备栅电极。
这里，将上述掺杂执行两次期间，要作为掺杂杂质元素期间的掩模的栅金属的形状被改变。这样，在半导体有源层中，可以形成将两种掺杂执行两次而向其中添加杂质元素的区域，和形成只通过在栅金属腐蚀2之后的掺杂步骤向其中添加杂质元素的区域。这样，在半导体有源层中，制造了添加高浓度杂质元素的区域和添加了低浓度杂质元素的区域。
可以在图1A中的栅电极制造步骤中执行图1D所示的步骤(第一TFT的栅电极制造步骤和第二TFT的栅电极制造步骤)。
对于执行了图1D所示栅制造步骤的TFT，不必要求接下来的杂质元素掺杂步骤。
图1B示出了本发明制造半导体器件的方法的实例，与图1A不同。图1A所示步骤中，在制造了每个TFT(第一TFT，第二TFT)的栅电极之后，分别掺杂杂质元素。然而，在图1B所示的制造方法中，在制造第一TFT的栅电极之后，不掺杂杂质元素，而是制造第二TFT的栅电极。然后，最终通过共同执行第一TFT和第二TFT的杂质元素掺杂步骤来制造第一TFT和第二TFT。在图1B所示的步骤中，与图1A相比，掺杂次数较少，能减少制造步骤数量。
图1C中，示出了本发明制造半导体器件的方法的一个实例，它与图1A和图1B所示的方法不同。图1C所示的制造方法是图1A所示制造方法和图1B所示制造方法的组合。具体地说，它是这样一种制造方法：同时执行第一TFT制造中掺杂步骤的一部分和第二TFT制造方法中掺杂步骤的一部分。由于同时执行制造第一TFT的步骤和制造第二TFT的掺杂步骤的一部分，所以，与图1A的制造方法相比，可以简化制造步骤。另一方面，在制造第一TFT的步骤和制造第二TFT的步骤中，分别执行掺杂，因而，在第一TFT的情况和第二TFT的情况下，还可以为图1B的制造方法的多种方法改变掺杂杂质元素时的条件。
应当注意，在分别制造每个TFT(第一TFT，第二TFT)的栅电极的步骤中，以逐步的方式来腐蚀栅金属，在此期间，可以对杂质元素执行掺杂步骤。例如，可以在图1C的制造栅电极的步骤中执行图1D所示的步骤(制造第一TFT的栅电极的步骤和制造第二TFT的栅电极的步骤)。对于执行了图1D所示制造栅极的步骤的TFT，不比要求接下来的掺杂杂质元素的步骤。
应当注意，在图1A-1C的各个制造方法中，可以使第一曝光步骤中所用的曝光方式与第二曝光步骤中所用的曝光方式相同或不同。下面列出第一曝光步骤中所用的曝光方式同第二曝光步骤中所用的曝光方式不同的实例。
例如，在要求精制第二TFT而非第一TFT的情况下，用于第二曝光步骤的光波长与用于第一TFT的步骤的光波长相比较短。此外，例如，在要求精制第二TFT而非第一TFT的情况下，在第一曝光步骤中，用MPA执行曝光，在第二曝光步骤中，用步进机执行曝光。
在制造用于形成第一TFT和第二TFT的栅电极的光刻胶掩模期间，参考图11，在下文中描述改变曝光方式的工序。
如图11A所示，在衬底上，可以不同的制成两个区域，一个区域(第一区域)具有TFT(第一TFT)，其中，用第一曝光步骤获得的光刻胶掩模对栅电极实施构图；另一区域(第二区域)具有TFT(第二TFT)，其中，用第二曝光获得的光刻胶掩模对栅电极实施构图。
这里，对于制造第一TFT和第二TFT的栅电极，希望晚些执行要求精制的TFT的栅电极的制造，这样，能使在制造第一TFT的栅电极的步骤中腐蚀栅金属而形成的布线同制造第二TFT的栅电极的步骤中腐蚀栅金属而形成的布线相互光滑连接。此外，可以分别用多个曝光方式执行第一曝光步骤和第二曝光步骤。例如，如图11B所示，能对一个区域(第一区域)实施构图，其中，用第一曝光步骤获得的光刻胶掩模，即，用利用第一曝光方式以及与第一曝光方式不同的第二曝光方式形成的光刻胶掩模对栅电极实施构图。具体地说，在将能够公用于第一曝光方式和第二曝光方式的光刻胶形成为膜之后，用第一曝光方式在第一区域中执行曝光。接下来，用第二曝光方式执行曝光。最后，可以通过执行显影来形成光刻胶掩模。
应当注意，除了分别在图1所示制造第一TFT的步骤中和制造第二TFT的步骤中腐蚀栅金属所需的光刻胶掩模之外，新形成光刻胶掩模，可以向特定区域选择性添加杂质元素。这样，还能形成不通过栅电极以自对准方式形成的杂质区域。
此外，可以用栅电极的侧表面上的绝缘物质形成侧壁。而且，通过用相关侧壁作为掩模添加杂质元素，可以形成LDD区域。尤其是，在要求精制的TFT中形成LDD区域等的情况下，由于使用侧壁的工序能更准确地执行掩模对准，所以最好利用使用上述侧壁的工序而不用使用光刻胶掩模来形成LDD区域的方法。
注意，可以在图1所示制造第一TFT的栅电极的步骤中，同时制造相应于两种极性不同的TFT的栅电极。此外，可以在图1所示制造第二TFT的栅电极的步骤中，同时制造相应于两种极性不同的TFT的栅电极。这时，根据制造第一TFT的步骤中和制造第二TFT的步骤中TFT的相应极性，需要改变杂质元素的掺杂条件。因而，除了在执行栅金属腐蚀时所需的光刻胶掩模外，新形成光刻胶掩模，可以在特定区域中选择性添加杂质元素。
此外，可以通过使用连续振荡激光束的激光退火而使半导体膜结晶，用该半导体膜形成第一TFT和第二TFT的半导体有源层。
应当注意，图1中，用执行两次的曝光步骤(第一曝光，第二曝光)示出了不同地制成TFT栅电极的步骤，但是，不限于此。本发明有多个曝光步骤，能将其应用于对每个曝光步骤不同地制成TFT栅电极的步骤。这样，可以提供一种制造半导体器件的方法，其中，能在相同衬底上不同地制成特性各自不同或者设计规则彼此不同的多个TFT。根据本发明，有可能在相同衬底上制造具有多种功能的电路。这样，还能在相同衬底上制造诸如IC(集成电路)芯片等的外加电路，可以使所述器件尺寸小型化并减小其重量。此外，由于能用较少的掩模不同地制成多个具有不同特性的TFT，所以可以将步骤数量和成本的增加抑制在低水平上。
附图说明
为了更完全地理解本发明及其优点，现在结合附图，在下文中进行详细描述，其中：
图1A到1D是显示本发明制造半导体器件的方法的框图；
图2A到2H是显示本发明制造半导体器件的方法的图；
图3A到3H是显示本发明制造半导体器件的方法的图；
图4A到4H是显示本发明制造半导体器件的方法的图；
图5是本发明的半导体器件的顶视图；
图6A到6C是显示本发明的制造具有液晶显示器件的半导体器件的方法的图；
图7A到7D是显示本发明的制造具有OLED显示器件的半导体器件的方法的图；
图8A到8D是显示本发明的制造具有OLED显示器件的半导体器件的方法的图；
图9A到9D是显示制造半导体器件的传统方法的图；
图10A到10D是显示本发明制造半导体器件的方法的图；
图11A和11B是显示本发明制造半导体器件的方法的图；
图12是显示液晶显示器件的像素部分结构的电路图；
图13A到13G是显示本发明的电子器件的图；
图14是显示用于激光退火的光学系统的示意图；
图15是显示通过本发明制造半导体器件的方法形成的TFT的半导体薄膜，用扫描电镜(SEM)观察的图像；
图16是显示通过本发明制造半导体器件的方法形成的TFT的半导体薄膜，用扫描电镜(SEM)观察的图像；
图17是显示通过本发明制造半导体器件的方法形成的TFT的半导体有源层的特性的图示；
图18A到18H是显示本发明制造半导体器件的方法的图；
图19A和19B是显示通过本发明制造半导体器件的方法形成的TFT的电特性的图示；
图20A到20C是显示本发明制造半导体器件的方法的图；
图21A和21B是显示通过本发明制造半导体器件的方法形成的TFT的电特性的图示；
图22A和22B是显示通过本发明制造半导体器件的方法形成的TFT的电特性的图示；
图23A和23B是显示通过本发明制造半导体器件的方法形成的TFT的电特性的图示；
图24A和24B是显示通过本发明制造半导体器件的方法形成的布线形状的图；
图25D到25I是显示本发明制造半导体器件的方法的图，图25D是图4C步骤之后的步骤；
图26D到26K是显示本发明制造半导体器件的方法的图，图26D是图4C的步骤之后的步骤；
图27是本发明的半导体器件的顶视图；
图28是显示使用本发明的半导体器件的显示系统的图。
具体实施方式
实施例1
本实施例中，参考图2，描述本发明制造半导体器件的方法的一个实例。应当注意，本实施例1所示的制造步骤相应于关于解决问题方式的图1C所示的实例。尤其是，它相应于实例，其中在图1C中第一TFT的栅电极的制造中使用图1D所示的构图步骤，忽略了制造第一TFT的栅电极之后立即进行的掺杂。
图2A中，把在石英衬底、硅衬底、金属衬底或不锈钢衬底的表面上形成了绝缘膜的衬底用于衬底101。此外，可以使用具有能抵抗本制造的处理温度的耐热性的塑料衬底。在本实施例中使用由硼硅酸钡玻璃、硼硅酸铝玻璃等构成的衬底101。
接下来，在衬底101上形成由诸如氧化硅膜、氮化硅膜、氧化/氮化硅膜等的绝缘膜构成的前端膜(未示出)。以上述绝缘膜制成的单层结构或者层叠两层或两层以上上述绝缘膜的结构构成前端膜。
本实施例中，作为前端膜的第一层，将氮化/氧化硅膜形成为膜厚10-200nm(最好是50-100nm)，利用SiH4、NH3和N2O作为反应气体用等离子体CVD法形成膜。本实施例中，将氮化/氧化硅膜形成为膜厚50nm。接下来，作为前端膜的第二层，将氧化/氮化硅膜形成为膜厚50-200nm(最好是100-150nm)，利用SiH4和N2O作为反应气体用等离子体CVD法形成膜。本实施例中，氧化/氮化硅膜形成为膜厚100nm。
接下来，在前端膜上形成半导体膜。用已知的方式(溅射法、LPCVD法、等离子体CVD法等)将半导体膜形成为厚度25-80nm(最好是30-60nm)的膜。接下来，用已知的结晶方法(激光结晶法、利用快速热退火(下文中称为RTA法)或电炉退火炉的热结晶法、应用用于加快结晶的金属元素的热结晶法等)使上述半导体膜结晶。应当注意，可以组合使用用于加快结晶的金属元素的热结晶法和激光结晶法。例如，在用用于加快结晶的金属元素执行热结晶法之后，可以执行激光结晶法。
然后，通过执行将所获得的结晶后的半导体膜构图为所期望的形状来形成半导体层(半导体有源层)102a-102d。注意，作为上述半导体层，可以使用具有诸如非晶半导体膜的非晶结构的化合物半导体膜、微晶半导体膜、结晶半导体膜或非晶硅锗膜等。
本实施例中，用等离子体CVD法形成膜厚55nm的非晶硅膜。然后，在非晶硅膜上保留含镍溶液，将该非晶硅膜脱氢(500℃，1小时)之后，通过执行热结晶(550℃，4小时)形成结晶硅膜。接下来，通过用光刻法执行构图处理形成半岛形半导体层102a-102d。
应当注意，在通过激光结晶法制造结晶半导体膜的情况下，对于激光器，可以应用连续振荡或脉冲振荡的气体激光器或固态激光器。对于前者气体激光器，可以应用准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti：蓝宝石激光器等。此外，对于后者固态激光器，可以利用使用晶体的激光器，诸如YAG、YVO4、YLF、YAlO3等，其中掺杂有Cr，Nd，Er，Ho，Ce，Co，Ti或Tm。相关激光器的基波随掺杂元素的材料而不同，获得具有约1μm基波波长的激光光束。可以利用非线性光学元件获得相对于基波的较高次谐波。注意，最好非晶半导体结晶时，用能执行连续振荡的固态激光器，应用基波的第二高次谐波-第四高次谐波，以便获得具有大颗粒直径的晶体。代表的是，应用Nd:YVO4激光(基波；1064nm)的第二高次谐波(532nm)或第三高次谐波(355nm)。
此外，用非线性光学元件将从输出10W的连续振荡YVO4激光器入射的激光束转换为较高次谐波。此外，还有一种方法，其中，将YVO4晶体和非线性光学元件放在谐振器中，并入射。然后，最好用光学系统将其形成为矩形或椭圆形的辐射表面激光束，照射被处理物体。这时，要求能量密度在从约0.01到100MW/cm2(最好是从0.1到10MW/cm2)的范围内。然后，半导体膜相对于激光束以约10到2000cm/sec的速度移动，并照射半导体膜。
此外，在使用上述激光的情况下，用光学系统将从激光振荡器照射的激光束会聚为线形，它可以照射半导体膜。虽然适当地设定了用于结晶的条件，但是，在使用准分子激光器的情况下，可以将脉冲振荡频率设为300Hz，并可以将激光能量密度设在100到700ml/cm2(典型为200到300ml/cm2)的范围内。此外，在使用YAG激光器的情况下，可以使用其二次谐波，将脉冲振荡频率设在1到300Hz，将激光能量密度设为300到1000ml/cm2(典型为350-500ml/cm2)的范围内。然后，用会聚为宽度100到1000μm(最好宽度为400μm)范围内的线形的激光束照射整个衬底表面，可以将这时线形激光束的重叠率设为50到98％。
然而，本实施例中，由于已经用用于加快结晶化的金属元素执行了非晶硅膜的结晶化，所以，上述金属元素残留在结晶硅膜中。因而，在上述结晶硅膜上形成膜厚在范围50到100nm的非晶硅膜，通过执行热处理(RTA方法和使用炉内退火炉等的热退火)将上述金属元素扩散到相关非晶硅膜中，在执行热处理之后通过腐蚀来除去上述非晶硅膜。结果，可以减少或除去上述结晶硅膜中的金属元素含量。
应当注意，形成半岛形半导体层102a-102d之后，可以掺杂痕量杂质元素(硼或磷)。这样，还可以向要成为沟道区域的区域添加痕量杂质元素，然后能控制TFT的阈值。
接下来，形成用于覆盖半导体层102a-102d的栅绝缘膜103。利用等离子体CVD法和溅射法，用膜厚40-150nm的含硅绝缘膜形成栅绝缘膜103。本实施例中，用等离子体CVD法将氧化/氮化硅膜形成为膜厚115nm的膜作为栅绝缘膜103。不用说，栅绝缘膜103不限于氧化/氮化硅膜，可以将包含其它硅的绝缘膜用作单层结构或层叠结构。应当注意，在将氧化硅膜用作栅绝缘膜103的情况下，用等离子体CVD法混合TEOS(四乙基原硅酸盐)和O2，将反应压力设为40Pa，将衬底温度设为300到400℃，可以通过在高频率(13.56MHz)和功率密度在0.5到0.8W/cm2的范围内的条件下放电来形成它。随后在400到500℃的温度范围内进行热退火，通过上述步骤制造的氧化硅膜可以获得优良的特性作为栅绝缘膜103。
这里，在形成栅电极之前，可以预先在半导体层102a-102d的特定区域内掺杂杂质元素。能通过形成与这时形成的杂质区域重叠的栅电极来形成Lov区域等。应当注意，在半导体层102a-102d中掺杂杂质元素之前，可以预先形成与栅绝缘膜103不同的另一绝缘膜(称为用于掺杂的绝缘膜)。这种情况下，上述掺杂处理结束之后，除去用于掺杂的绝缘膜。
接下来，用氮化钽(TaN)形成膜厚20-100nm的第一导电膜104a，用钨(W)形成膜厚100-400nm的第二导电膜104b。这样，形成两层层叠结构的栅金属。本实施例中，层叠并形成膜厚30nm的氮化钽(TaN)膜构成的第一导电膜104a和膜厚370nm的钨(W)构成的第二导电膜104b。
本实施例中，通过溅射法，用钽(Ta)靶在含氮气的气氛中形成作为第一导电膜104a的氮化钽(TaN)膜。然而，通过溅射法，用钨(W)靶形成作为第二导电膜104b的钨(W)膜。除此之外，还可以通过热CVD法用六氟化钨(WF6)形成膜。无论是哪种情况，为了用它作为栅电极，要求减低电阻，最好将钨(W)膜的电阻率降低为20μΩcm或20μΩcm以下。虽然可以考虑通过增大其晶粒来降低钨(W)膜的电阻率，但是，在钨(W)膜中诸如氧等杂质元素的量大时，抑制了结晶且电阻变大。因而，本实施例中，通过溅射法用高纯(纯度：99.9999％)的钨(W)靶、并进一步在膜形成期间充分考虑到不混合来自气相的杂质形成钨(W)膜来实现9到20μΩcm范围内的电阻率。
应当注意，第一导电膜104a由氮化钽(TaN)膜制成，第二导电膜104b由钨(W)膜制成，但是，不特别限制构成第一导电膜104a和第二导电膜104b的材料。可以用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和钕(Nd)中选择的元素形成第一导电膜104a和第二导电膜104b，或者用主要由前述元素构成的合金材料或化合物材料来形成第一导电膜104a和第二导电膜104b。此外，还可以用以多晶硅膜为代表的半导体膜或Ag-Pd-Cu合金来形成它，所述半导体膜中掺杂有诸如磷等的杂质元素。
下面，将光刻胶105形成为膜。作为将光刻胶105形成膜的方法，可以应用涂敷法。应当注意，作为涂敷法，可以使用旋涂器或辊涂器。对于光刻胶105，可以使用正型或负型，这可以根据曝光时使用的光源来选择。
接下来，如图2B所示，通过使光刻胶105曝光(第一曝光)形成光刻胶掩模108、109和185，为了制造栅电极而执行第一腐蚀处理(栅金属腐蚀1)。本实施例中，用ICP(感应耦合等离子体)腐蚀法作为第一腐蚀处理的腐蚀工序，将CF4和Cl2混合为腐蚀气体，通过在1Pa压力下向线圈型电极提供500W的RF功率(13.56MHz)产生等离子体，对其进行腐蚀。还在衬底侧(样品台)上提供100W的RF(13.56MHz)功率，施加大致负的自偏电压。在混合CF4和Cl2的情况下，将钨(W)膜和钽(Ta)膜都腐蚀到类似程度。
然而，因为形成在半导体层102c，102d上的第一导电膜104a和第二导电膜104b部分被光刻胶掩模185所覆盖，所以这些部分不受腐蚀。
在上述腐蚀条件下，通过将光刻胶掩模制成适当形状，由施加到衬底侧的偏压效应将第一导电层106a，107a和第二导电层106b，107b的边缘部分制成锥形。这里，具有锥形形状的部分(锥形部分)的角(圆锥角)定义为形成在衬底101的表面(水平表面)和锥形部分的倾斜部分之间的角。通过适当选择腐蚀条件，第一导电层和第二导电层的锥形部分的角可以制成15到45°范围内的角。为了腐蚀而不在栅绝缘膜103上有残留，可以将腐蚀时间增加10-20％的比例。由于在2到4(通常为3)的范围内的氧化/氮化硅膜相对于钨(W)膜的选择比，所以，用过腐蚀处理将已经曝光的氧化/氮化硅膜的表面腐蚀约20-50nm。这样，通过执行腐蚀处理形成由第一导电层和第二导电层构成的第一形状的导电层106，107(第一导电层106a，107a和第二导电层106b，107b)。这时，在栅绝缘膜103中，将曝光区域腐蚀约20-50nm，形成变薄的区域。
然后，通过执行第一掺杂处理(掺杂1)来添加给出N型杂质的杂质元素。对于掺杂方法，可以通过离子掺杂法或者离子注入法来执行。对于离子掺杂法的条件，将剂量设为1×1013到5×1014原子/cm2，将加速电压设为60到100kV，并执行所述掺杂。作为给出N型杂质的杂质元素，应用属于15族的元素，通常为磷(P)或砷(As)，然而，这里，利用的是磷(P)。这种情况下，通过利用第一形状的导电层(第一导电层106a，107a和第二导电层106b，107b)作为用于给出N型杂质的杂质元素的掩模，以自对准方式形成第一杂质区域110a，110b，111a和111b。在1×1020到1×1021原子/cm2的范围内向第一杂质区域110a，110b，111a和111b添加给出N型杂质的杂质元素。
下面，如图2C所示，如原样不除去光刻胶掩模，执行第二腐蚀处理(栅金属腐蚀2)。CF4、Cl2和O2用于腐蚀气体，选择性地腐蚀钨(W)膜。这样，形成第二形状的导电层412，413(第一导电层412a，413a和第二导电层412b，413b)。这时，栅绝缘膜103中，将曝光区域进一步腐蚀约20-50nm，曝光区域变薄。
可以从所产生的原子团和离子种类以及反应产物的气压来估计使用CF4和Cl2混合气体的钨(W)膜和钽(Ta)膜的腐蚀反应。当比较钨(W)和钽(Ta)的氟化物和氯化物的气压时，钨(W)的氟化物WF6的气压极高，而其它WCl5、TaF5、TaCl5的气压在类似水平。因而，钨(W)膜和钽(Ta)膜都在CF4和Cl2的混合气体中进行腐蚀。然而，当向该混合气体添加适量的O2时，CF4和O2反应生成CO和F，产生大量F原子团或F离子。结果，在高氟化物气压的钨(W)膜的情况下，其腐蚀速度加快。另一方面，在钽(Ta)的情况下，如果F增加了，腐蚀速度的加快相对小。此外，由于与钨(W)相比钽(Ta)易于氧化，所以通过添加O2来氧化钽(Ta)的表面。由于钽(Ta)的氧化物不与氟和氯反应，所以进一步降低了钽(Ta)膜的腐蚀速度。因而，能造成钨(W)膜和钽(Ta)膜之间的腐蚀速度差，与钽(Ta)膜的腐蚀速度相比能将钨(W)膜的腐蚀速度提高更大。
然后，执行第二掺杂处理(掺杂2)。这种情况下，剂量的减少大于第一掺杂处理，在高加速电压的条件下掺杂给出N型杂质的杂质元素。例如，在将加速电压设为70-120kV的条件下，以1×1013原子/cm2来执行剂量，在形成在图2B的半岛形半导体层上的第一杂质区域110a，110b，111a和111b内形成新的杂质区域。用第二导电层412b，413b作为用于杂质元素的掩模来执行掺杂，以便还向第一导电层412a，413a下面的较低区域的半导体层添加杂质元素。这样，形成第二杂质区域416a，416b，418a和418b。添加到这些第二杂质区域416a，416b，418a和418b的磷(P)的浓度有按照第一导电层412a，413a的锥形部分膜厚度的缓慢浓度梯度。注意，虽然杂质浓度从第一导电层412a，413a的锥形部分的边缘部分向与第一导电层412a，413a的锥形部分重叠的半导体层内部轻度降低，但是，浓度大约相同。
接下来，如图2D所示，执行第三腐蚀处理(栅金属腐蚀3)。利用反应离子腐蚀法(RIE法)，用CHF6作为腐蚀气体来执行腐蚀处理。用第三腐蚀处理，通过部分腐蚀第一导电层412a，413a的锥形部分，使重叠在第一导电层和半导体层之间的区域减小。用第三腐蚀处理形成第三形状的导电层112，113(第一导电层112a，113a和第二导电层112b，113b)。这时，栅绝缘膜103中，进一步将曝光区域腐蚀约20-50nm，并使其变薄。对于第二杂质区域416a，416b，418a和418b，形成与第一导电层112a，113a重叠的第二杂质区域117a，117b，119a和119b以及位于第一杂质区域和第二杂质区域之间的第三杂质区域116a，116b，118a和118b。
接下来，如图2E所示，除去光刻胶掩模108、109和185之后，将光刻胶186新形成为膜。作为光刻胶186的膜形成方法，可以应用涂敷法。注意，可以将旋涂器或辊涂器用作涂敷法。对于光刻胶186，能使用正型或负型，可以根据曝光时所使用的光源来选择。注意，用于光刻胶186的材料可以与第一曝光时所使用的光刻胶105的材料一致，或者可以与其不同。
接下来，将光刻胶186曝光(第二曝光)，形成光刻胶掩模123、124和187(图2F)。注意，第二曝光中所使用的曝光方式可以与第一曝光相同，或者与其不同。接下来，执行第四腐蚀处理(栅金属腐蚀4)。这样，形成具有近似垂直边缘部分的第四形状的导电层121、122(第一导电层121a，122a和第二导电层121b，122b)。应当注意，由于在半导体层102a和102b上形成的第三形状导电层112、113(第一导电层112a，113a和第二导电层112b，113b)的部分用光刻胶掩模187覆盖，所以不腐蚀它们。
接下来，执行第三掺杂处理(掺杂3)。第三掺杂处理中，添加给出N型杂质的杂质元素。对于掺杂方法，可以用离子掺杂法或者离子注入法来执行。作为离子掺杂法的条件，将剂量设为1×1013到5×1014原子/cm2，将加速电压设为60到100kV，然后执行掺杂。虽然作为给出N型杂质的杂质元素，但是，元素属于15族，通常，用磷(P)或砷(As)，这里，用磷(P)。这种情况下，利用光刻胶掩模123、124和187作为用于给出N型杂质的杂质元素的掩模，形成第四杂质区域125a，125b，126a和126b。向第四杂质区域125a，125b，126a和126b添加给出N型杂质的杂质元素，浓度范围从1×1020到1×1021原子/cm3。注意，由于半导体层102a，102b由光刻胶掩模187覆盖，所以，第三掺杂处理不添加杂质元素。
应当注意，本实施例中，掺杂(第三掺杂处理)施加到第四杂质区域125a，125b，126a和126b的杂质元素的条件与掺杂施加到第一杂质区域110a，110b，111a和111b(第一掺杂处理)杂质元素的条件相同。然而，不限于此。这些条件在第一掺杂处理和第三掺杂处理中可以不同。
接下来，如图2G所示，除去光刻胶掩模187、123和124之后，新形成光刻胶掩模127和128，执行第四掺杂处理(掺杂4)。第四掺杂处理中，添加给出P型杂质的杂质元素。对于掺杂方法，可以应用离子掺杂法或离子注入法。在用于形成P沟道型TFT的半岛形半导体层102b和102d中，形成要添加P型杂质元素的第四杂质区域190a，190b，191a，191b，129a和129b。这时，利用第三形状的导电层113b和第四形状导电层122作为用于杂质元素的掩模，以自对准方式形成杂质区域。应当注意，其中形成有N沟道型TFT的半岛形半导体层102a，102c预先由光刻胶掩模127和128完全覆盖。
注意，通过执行第一掺杂处理、第二掺杂处理和第三掺杂处理，以各自不同的浓度向第四杂质区域190a，190b，191a，191b，129a和129b添加磷(P)。然而，用六水合二硼(乙硼烷)(B2H6)以离子掺杂法向任一个区域添加给出P型杂质的杂质元素。这时，使得对第四杂质区域190a，190b，191a和191b给出P型杂质的杂质元素的浓度从2×1020到2×1021原子/cm3。这样，第四杂质区域190a，190b，191a，191b毫无问题地起P沟道型TFT的源区和漏区的作用。此外，第四杂质区域129a和129b毫无问题地起P沟道型TFT的Lov区域的作用。
用上述步骤，在各个半导体层102a-102d中形成杂质区域。与半岛形半导体层重叠的第三形状导电层112、113和第四形状导电层121、122起栅电极的作用。
这样，如图2H所示，形成N沟道型TFT71、P沟道型TFT72、N沟道型TFT73和P沟道型TFT74。
N沟道型TFT71有：沟道区域192；高浓度杂质区域110a，110b，相应于源区和漏区；低浓度杂质区域(Lov区域)117a，117b，与栅电极重叠；低浓度杂质区域(Loff区域)116a，116b，不与栅电极重叠。另一方面，P沟道型TFT72有：沟道区域193；高浓度杂质区域190a，190b，相应于源区和漏区；低浓度杂质区域(Lov区域)129a，129b，与栅电极重叠。注意，所构成的这种结构没有Loff区域。N沟道型TFT71和P沟道型TFT72的栅电极有锥形边缘部分。因而，它们不是其形状适于使栅电极较小的TFT。然而，由于能在栅电极制造步骤中以自对准方式制造Lov区域和Loff区域，所以可以减少TFT制造步骤的数量。这样，有可能形成具有高耐电压的TFT同时减少步骤。
此外，N沟道型TFT73有沟道区域194以及相应于源区和漏区的高浓度杂质区域125a，125b。此外，P沟道型TFT74有沟道区域195以及相应于源区和漏区的高浓度杂质区域191a，191b。N沟道型TFT73和P沟道型TFT74形成为信号漏结构。将N沟道型TFT73和P沟道型TFT74制成有Lov区域和Loff区域的TFT的情况下，存在的问题是：需要新的掩模和增加了步骤数量。然而，由于以垂直方向腐蚀栅电极的边缘部分，所以能执行精制。
例如，可以用N沟道型TFT71和P沟道型TFT72制成要求耐电压的电路，可以用N沟道型TFT73和P沟道型TFT74制成要求精制的电路。
应当注意，执行第一曝光的步骤中所用的曝光方式和执行第二曝光的步骤中所用的曝光方式可以是相同或彼此不同的。这里，通常，用于曝光的辐射能量源的波长越短，曝光时的分辨率越高。因此，例如，在要求精制N沟道型TFT73和P沟道型TFT74而非N沟道型TFT71和P沟道型TFT72的情况下，执行第二曝光的步骤中所用的光波长小于第一曝光的步骤中所用的光波长。
此外，执行第一曝光的步骤中所用的对准曝光机和执行第二曝光的步骤中所用的对准曝光机可以是相同或相互不同的。
例如，在要求精制N沟道型TFT73和P沟道型TFT74而非N沟道型TFT71和P沟道型TFT72的情况下，在执行第一曝光的步骤中，用MPA执行曝光，在执行第二曝光的步骤中用步进机执行曝光。这里，通常，在使用MPA的情况下，由于能一次曝光大面积，所以其优点是半导体器件的生产率。另一方面，在使用步进机的情况下，通过用光学系统将图形投影到初缩掩膜版上并操作和停止(步骤和重复)衬底侧的台，将光刻胶曝光。与MPA相比，虽然不能一次曝光大面积，但是，能提供线和间隙(L&S)的分辨率(下文中将分辨率称为L&S分辨率)。
此外，作为另一实例，在要求精制N沟道型TFT73和P沟道型TFT74而非N沟道型TFT71和P沟道型TFT72的情况下，在执行第一曝光的步骤中，将步进机用于曝光，当用光学系统将初缩掩膜版上的图形投影到光刻胶上时所述步进机的缩小率小，在执行第二曝光的步骤中，将步进机用于曝光，当用光学系统将初缩掩膜版上的图形投影到光刻胶上时步进机的缩小率大。应当注意，步进机的缩小率是指示用其1/N倍将初缩掩膜版上的图形投影到光刻胶上时的N(N是整数)。这里，通常，在用光学系统将初缩掩膜版上的图形投影到光刻胶上时其缩小率大的步进机的情况下，能执行一次曝光的面积窄，但是分辨率高。另一方面，在用光学系统将初缩掩膜版上的图形投影到光刻胶上时其缩小率小的步进机的情况下，能执行一次曝光的面积宽，但是分辨率低。
如上所述，能通过改变在执行第一曝光的步骤中和执行第二曝光的步骤中的曝光方式来制造具有高生产率和具有优良特性的TFT的半导体器件。应当注意，在执行第一曝光和第二曝光的步骤中所用的曝光方式(指示曝光条件和对准曝光机)不限于上述方式。可以自由使用已知的曝光方式。此外，可以分别利用多种曝光方式来执行第一曝光的步骤和执行第二曝光的步骤。
应当注意，虽然本实施例中已经描述了制造单栅极型TFT的步骤，但是，还可以用于双栅极结构和具有两个以上栅极的多栅极结构。
注意，本实施例中，已经示出了顶栅型TFT并描述了其制造步骤。然而，本发明的制造半导体器件的方法还能应用于双栅极型TFT。应当注意，双栅极型TFT指具有经绝缘膜叠加在沟道区域上面的栅电极和经绝缘膜叠加在相关沟道区域下面的栅电极的TFT。
此外，如果应用本发明的制造半导体器件的方法，就能提高除TFT、布线等用栅金属形成的元件之外的元件的电极形状的自由度。
实施例2
本实施例中，参考图3描述本发明的制造半导体器件的方法的一个实例，它与实施例1的实例不同。应当注意，本发明实施例2所示的制造步骤的实例相应于用解决问题的方式所执行的图1C所示实例。
图3A中，对于衬底201，应用在石英衬底、硅衬底、金属衬底或不锈钢衬底的表面上形成了绝缘膜的衬底。此外，可以应用具有能抵抗本制造步骤的处理温度的耐热性的塑料衬底。本实施例中，应用诸如硼硅酸钡玻璃、硼硅酸铝等玻璃构成的衬底。接下来，在衬底201上形成如诸如氧化硅膜、氮化硅膜或氧化/氮化硅膜等的绝缘膜构成的前端膜(未示出)。可以将前端膜构成为上述绝缘膜的单层结构或者可以用层叠上述绝缘膜的两层或两层以上的结构。本实施例中，作为前端膜的第一层，利用SiH4、NH3和N2O作为反应气体，将所形成的氮化/氧化硅膜形成为膜厚10-200nm(最好为50-100nm)。本实施例中，将氮化/氧化硅膜形成为膜厚50nm。接下来，作为前端膜的第二层，用等离子体CVD法，利用SiH4和N2O作为反应气体，形成氧化/氮化硅膜，膜厚50-200nm(最好100-150nm)。本实施例中，将氧化/氮化硅膜形成为膜厚100nm。
接下来，在前端膜上形成半导体膜。对于半导体膜，用已知方式(溅射法、LPCVD法、等离子体CVD法等)将半导体膜形成为膜厚25-80nm(最好为30-60nm)。接下来，用已知的结晶方法(激光结晶法，利用RTA或炉内退火炉的热结晶法，使用用于加快结晶的金属元素的热结晶法等)使上述半导体膜结晶。注意，可以结合使用用于加快结晶的金属元素的热结晶法和激光结晶法。例如，执行使用用于加快结晶的金属元素的热结晶法之后，可以执行激光结晶法。
然后，通过执行对所获得的结晶半导体膜以所希望的形状的构图，形成半导体层(半导体有源层)202a-202e。应当注意，作为上述半导体层，能使用具有诸如非晶半导体膜的非晶结构的化合物半导体膜、微晶半导体膜、结晶半导体膜或非晶硅锗膜等。本实施例中，用等离子体CVD法形成膜厚55nm的非晶硅膜。然后，在非晶硅膜上保留含镍溶液，将该非晶硅膜脱氢(500℃，1小时)之后，通过执行热结晶(550℃，4小时)形成结晶硅膜。接下来，通过用光刻法执行构图处理形成半岛形半导体层202a-202e。
应当注意，在通过激光结晶法制造结晶半导体膜的情况下，对于激光器，可以应用连续振荡或脉冲振荡的气体激光器或固态激光器。对于上述气体激光器，可以应用准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti：蓝宝石激光器等。此外，对于后者固态激光器，可以应用使用晶体的激光器，诸如YAG、YVO4、YLF、YAlO3等，其中掺杂有铬(Cr)，钕(Nd)，铒(Er)，钬(Ho)，铈(Ce)，钴(Co)，钛(Ti)或铥(Tm)。相关激光器的基波随掺杂元素的材料而不同，获得具有约1μm基波的激光光束。可以利用非线性光学元件获得相对于基波的较高次谐波。注意，最好用能执行连续振荡的固态激光器应用基波的二次谐波-四次谐波，以便在非晶半导体膜结晶时获得具有大颗粒直径的晶体。典型的是，应用Nd:YVO4激光器(基波；1064nm)的二次谐波(532nm)或三次谐波(355nm)。
此外，用非线性光学元件将从输出10W的连续振荡YVO4激光器入射的激光束转换为较高次谐波。此外，还有一种方法，其中，将YVO4晶体和非线性光学元件放在谐振器中，并入射较高次谐波。然后，最好用光学系统将激光束成为辐射表面为矩形或椭圆形激光束，照射被处理物体。这时，要求能量密度在从约0.01到约100MW/cm2(最好是从0.1到10MW/cm2)的范围内。然后，半导体膜相对于激光束以约10到约2000cm/sec的速度移动，并照射半导体膜。
此外，在使用上述激光的情况下，用光学系统将从激光振荡器照射的激光束会聚为线形，它可以照射半导体膜。虽然适当地设定了用于结晶的条件，但是，在使用准分子激光器的情况下，可以将脉冲振荡频率设为300Hz，并可以将激光能量密度设在100到700ml/cm2(典型为200到300ml/cm2)的范围内。此外，在使用YAG激光器的情况下，可以使用其二次谐波，将脉冲振荡频率设在1到300Hz，可将激光能量密度设为300到1000ml/cm2(典型为350-500ml/cm2)的范围内。然后，用会聚为宽度为100到1000μm(最好宽度为400μm)范围内的线形的激光束照射整个衬底表面，这时可以将线形激光束的覆盖率设为50到98％。
然而，本实施例中，由于已经使用用于加快结晶化的金属元素执行了非晶硅膜的结晶化，所以，上述金属元素就这样残留在结晶硅膜中。因而，在上述结晶硅膜上形成膜厚在范围50到100nm中的非晶硅膜，通过执行热处理(RTA方法和使用炉内退火炉等的热退火)将上述金属元素扩散到相关非晶硅膜中，在执行热处理之后通过腐蚀来除去上述非晶硅膜。结果，可以减少或除去上述结晶硅膜中的金属元素含量。
应当注意，形成半岛形半导体层202a-202e之后，可以掺杂痕量杂质元素(硼或磷)。这样，还可以向要成为沟道区域的区域添加痕量杂质元素，然后能控制TFT的阈值。
接下来，形成用于覆盖半导体层202a-202e的栅绝缘膜203。利用等离子体CVD法和溅射法，用膜厚40-150nm的含硅绝缘膜形成栅绝缘膜203。本实施例中，用等离子体CVD法将氧化/氮化硅膜形成为膜厚115nm的膜作为栅绝缘膜203。不用说，栅绝缘膜203不限于氧化/氮化硅膜，可以将包含其它硅的绝缘膜用作单层结构或层叠结构。应当注意，在将氧化硅膜用作栅绝缘膜203的情况下，用等离子体CVD法混合TEOS(四乙基原硅酸盐)和O2，将反应压力设为40Pa，将衬底温度设为300到400℃，可以通过在高频(13.56MHz)和功率密度在0.5到0.8W/cm2的范围内的条件下放电来形成它。随后在400到500℃的温度范围内进行热退火，通过上述步骤制造的氧化硅膜可以获得优良的特性作为栅绝缘膜203。
这里，在形成栅电极之前，可以预先在半导体层202a-202e的指定区域内掺杂杂质元素。能通过制造与此时形成的杂质区域重叠的栅电极来形成Lov区域等。应当注意，在半导体层202a-202e中掺杂杂质元素之前，可以预先形成与栅绝缘膜203不同的另一绝缘膜(称为用于掺杂的绝缘膜)。这种情况下，上述掺杂处理结束之后，除去用于掺杂的绝缘膜。
接下来，用氮化钽(TaN)形成膜厚20-100nm的第一导电膜204a，用钨(W)形成膜厚100-400nm的第二导电膜204b。本实施例中，层叠并形成膜厚30nm的氮化钽(TaN)膜构成的第一导电膜204a和膜厚370nm的钨(W)构成的第二导电膜204b。本实施例中，通过溅射法，用钽(Ta)靶在含氮气的气氛中形成作为第一导电膜204a的氮化钽(TaN)膜。此外，通过溅射法，用钨(W)靶形成作为第二导电膜204b的钨(W)膜。除此之外，还可以通过热CVD法用六氟化钨(WF6)形成膜。无论是哪种情况，为了用它作为栅电极，要求减低电阻，最好将钨(W)膜的电阻率降低为20μΩcm或20μΩcm以下。虽然可以考虑通过增大其晶粒来降低钨(W)膜的电阻率，但是，在钨(W)膜中诸如氧等杂质元素的量大时，抑制了结晶且电阻变大。因而，本实施例中，通过溅射法用高纯(纯度：99.9999％)的钨(W)靶、并进一步在膜形成期间充分考虑到不混合来自气相的杂质形成钨(W)膜来实现9到20μΩcm范围内的电阻率。
应当注意，本实施例中，第一导电膜204a由氮化钽(TaN)膜制成，第二导电膜204b由钨(W)膜制成，但是，不特别限制构成第一导电膜204a和第二导电膜204b的材料。可以用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和钕(Nd)中选择的元素形成第一导电膜204a和第二导电膜204b，或者用主要由前述元素构成的合金材料或化合物材料来形成第一导电膜204a和第二导电膜204b。此外，还可以用以多晶硅膜为代表的半导体膜或Ag-Pd-Cu合金来形成它，所述半导体膜中掺杂有诸如磷等的杂质元素。
下面，将光刻胶205形成为膜。作为将光刻胶205形成膜的方法，可以应用涂敷法。应当注意，作为涂敷法，可以使用旋涂器或辊涂器。对于光刻胶205，可以使用正型或负型，这可以根据曝光时使用的光源来选择。
接下来，通过使光刻胶205曝光(第一曝光)形成光刻胶掩模209、210、211和285，为了制造栅电极而执行第一腐蚀处理(栅金属腐蚀1)(图3B)。第一腐蚀处理中，在第一和第二腐蚀条件下执行。本实施例中，在第一腐蚀处理的条件下，用ICP(感应耦合等离子体)腐蚀法，将CF4和Cl2和O2用于为腐蚀气体，气体流率比分别设为25∶25∶10(sccm)，通过在1.0Pa压力下向为线圈型电极中提供500W的RF功率(13.56MHz)产生等离子体，对其进行腐蚀。还在衬底侧(样品台)上提供150W的RF(13.56MHz)功率，施加大致负的自偏电压。然后，在第一腐蚀条件下腐蚀钨(W)膜，将第二导电层204b的边缘部分制成锥形。接下来，第二腐蚀条件改变而不除去光刻胶掩模209、210和211，将CF4和Cl2用于腐蚀气体，分别将气体流率比设为30∶30(sccm)，通过在1.0Pa的压力下向线圈型电极提供500W的RF(13.56MHz)功率并通过产生等离子体，将其腐蚀约15秒。还在衬底侧(样品台)提供20W的RF(13.56MHz)的功率，施加大致负的自偏电压。在第二腐蚀条件下，将第一导电层204a和第二导电层204b都腐蚀到近似相同程度。应当注意，可以将腐蚀时间增加10-20％的比例，以便腐蚀而不在栅绝缘膜203上有残留。在上述第一腐蚀处理中，通过使掩模的形状最佳化的方式，第一导电层204a和第二导电层204b的边缘部分因向衬底侧施加的偏压的效应而变为锥形。这样，通过执行第一腐蚀处理，形成第一形状的导电层206、207和208(第一导电层206a，207a和208a以及第二导电层206b，207b和208b)。栅绝缘膜203中，将曝光区域腐蚀约20-50nm，使其变薄。
接下来，如图3C所示，执行第二腐蚀处理(栅金属腐蚀2)而不除去光刻胶掩模209、210、211和285。在第二腐蚀处理中，用SF6、Cl2和O2作为腐蚀气体，将气体流率比分别设为24∶12∶24(sccm)，通过在1.3Pa的压力下向线圈型电极中提供700W的RF(13.56MHz)功率并通过产生等离子体，将其腐蚀约25秒。还向衬底侧(样品台)提供10W的RF(13.56MHz)功率，施加大致负的自偏电压。这样，通过选择性腐蚀钨(W)膜形成第二形状的导电层212-214(第一导电层212a-214a和第二导电层212b-214b)。这时，几乎不腐蚀第一导电层206a-208a。此外，因为形成在半导体层202d，202e上的第一导电膜204a和第二导电膜204b有光刻胶掩模285覆盖，所以在整个第一腐蚀处理和第二腐蚀处理中都不腐蚀它们。
然后，执行第一掺杂处理(掺杂1)而不除去光刻胶掩模209、210和211，以低浓度向半导体层202a-202c添加给出N型杂质的杂质元素。可以通过离子掺杂法或离子注入法来执行第一掺杂处理。对于离子掺杂法的条件，将剂量设为1×1013到5×1014原子/cm2，将加速电压设为40到80kV，并执行所述掺杂。作为给出N型杂质的杂质元素，应用属于15族的元素，通常为磷(P)或砷(As)，然而，在本实施例中，利用的是磷(P)。这种情况下，用第二形状的导电层212-214作为用于给出N型杂质的杂质元素的掩模，以自对准方式形成第一杂质区域218a，218b，219a，219b，220a和220b。然后，向第一杂质区域218a，218b，219a，219b，220a和220b添加给出N型杂质的杂质元素，浓度范围1×1018到1×1020原子/cm3。
接下来，如图3D所示，除去光刻胶掩模209，210，211和285，新形成光刻胶掩模221、239和240。通过施加比第一掺杂处理高的加速电压来执行第二掺杂处理(掺杂2)。对于离子掺杂法的条件，将剂量设为1×1013到3×1015原子/cm2，将加速电压设为60到120kV，执行掺杂。本实施例中，将剂量设为3.0×1015原子/cm2，将加速电压设为65kV，执行掺杂。对于第二掺杂处理，将第二导电层213b用作用于杂质元素的掩模，执行掺杂以便向第一导电层213a的锥形部分下面的半导体层添加杂质元素。这里，形成光刻胶掩模239以便在执行第二掺杂处理时覆盖将成为P沟道型TFT的半导体层202c。注意，光刻胶掩模240不是必须的。
执行上述第二掺杂处理的结果是，向与第一导电层213a重叠的第二杂质区域(Lov区域)225a，225b添加给出N型杂质的杂质元素，浓度为1×1018到5×1019原子/cm3。此外，向第三杂质区域222a，222b，224a和224b添加给出N型杂质的杂质元素，浓度为1×1019到5×1021原子/cm3。此外，虽然通过上述第一掺杂处理形成了第一杂质区域218a，218b，但是，存在通过执行第二处理用光刻胶221覆盖的区域223a，223b，以下这些指第一杂质区域。
应当注意，本实施例中，只通过执行第二掺杂处理形成第二杂质区域225a，225b和第三杂质区域222a，222b，224a和224b，但不限于此。可以通过适当改变执行掺杂的条件，执行多种掺杂处理来形成它们。
接下来，如图3E所示，除去光刻胶掩模221、239和240之后，将光刻胶286新形成为膜。作为将光刻胶286形成膜的方法，可以应用涂敷法。注意，作为涂敷法，可以应用旋涂器或辊涂器。对于光刻胶286，可以使用正型或负型，可以根据曝光时所用的光源来选择。注意，光刻胶286可以是与第一曝光时所用的光刻胶205相同的材料，或者与其不同。
接下来，将光刻胶286曝光(第二曝光)，形成光刻胶掩模230、231和287(图3F)。注意，第二曝光中所使用的曝光方式可以与第一曝光相同，或者与其不同。以这种方式，执行第三腐蚀处理(栅金属腐蚀3)。这样，形成具有近似垂直边缘部分的第三形状的导电层228、229(第一导电层228a，229a和第二导电层228b，229b)。应当注意，由于在半导体层202a、202b和202c上形成的第二形状导电层212、213和214(第一导电层212a，213a和214a以及第二导电层212b，213b和214b)部分用光刻胶掩模287覆盖，所以不腐蚀它们。
接下来，执行第三掺杂处理(掺杂3)。第三掺杂处理中，添加给出N型杂质的杂质元素。对于掺杂方法，可以用离子掺杂法或者离子注入法来执行。对于离子掺杂法的条件，将剂量设为1×1013到5×1014原子/cm2，将加速电压设为60到100kV，然后执行掺杂。虽然作为给出N型杂质的杂质元素，但是，元素属于15族，通常，用磷(P)或砷(As)，这里，用磷(P)。这种情况下，利用光刻胶掩模230、231和287作为用于给出N型杂质的杂质元素的掩模，形成第四杂质区域232a，232b，233a和233b。向第四杂质区域232a，232b，233a和233b添加给出N型杂质的杂质元素，浓度范围从1×1020到1×1021原子/cm3。注意，由于半导体层202a-202c由光刻胶掩模287覆盖，所以，第三掺杂处理不添加杂质元素。
接下来，如图3G所示，执行第四掺杂处理(掺杂4)。第四掺杂处理中，添加给出P型杂质的杂质元素。对于掺杂方法，可以应用离子掺杂法或离子注入法。在用于形成P沟道型TFT的半岛形半导体层202c和202e中，形成其中添加P型杂质元素的第五杂质区域235a，235b，238a和238b以及第六杂质区域236a和236b。这时，利用第二形状的导电层214b和第三形状导电层229作为用于杂质元素的掩模，以自对准方式形成杂质区域。本实施例中，应用用六水合二硼(乙硼烷)(B2H6)的离子掺杂法。至于离子掺杂法的条件，将剂量设为1×1016原子/cm2，将加速电压设为80kV，执行掺杂。这样，可以经第二形状的导电层214a向与第二形状的导电层214a重叠的半导体有源层的区域236a，236b添加P型杂质元素。这里，可以使添加到第六杂质区域236a，236b的P型杂质元素的浓度小于添加到第五杂质区域235a，235b的P型杂质元素的浓度。应当注意，在执行第四掺杂处理时，用于形成N沟道型TFT的半岛形半导体层202a，202b和202d已经预先由光刻胶掩模234和237完全覆盖。注意，虽然通过执行第一掺杂处理、第二掺杂处理和第三掺杂处理，分别向第五杂质区域235a，235b，238a和238b添加了不同浓度的磷(P)，但是，通过给予高浓度的给出P型杂质的元素，第五杂质区域235a，235b，238a和238b起P沟道型TFT的源区和漏区的作用没有任何问题。
用上述步骤的方式，在各个半导体层202a-202e中形成杂质区域。与半岛形半导体层重叠的第二形状导电层212，213和214以及第三形状导电层228，229起栅电极的作用。
这样，如图3H所示，形成N沟道型TFT61、N沟道型TFT62、P沟道型TFT63、N沟道型TFT64和P沟道型TFT65。
N沟道型TFT61有：沟道区域292，高浓度杂质区域222a，222b，相应于源区和漏区；低浓度杂质区域(Loff区域)223a，223b，不与栅电极重叠。N沟道型TFT62有：沟道区域293；高浓度杂质区域224a，224b，相应于源区和漏区；和低浓度杂质区域(Lov区域)225a，225b，与栅电极重叠。另一方面，P沟道型TFT63有：沟道区域294；高浓度杂质区域235a，235b，相应于源区和漏区；和低浓度杂质区域(Lov区域)236a，236b，与栅电极重叠。N沟道型TFT61、N沟道型TFT62和P沟道型TFT63的栅电极有锥形边缘部分。因而，它们不是形状适于使栅电极较小的TFT。然而，由于能在栅电极制造步骤中以自对准方式制造Lov区域和Loff区域，所以可以减少TFT制造的步骤数量。这样，有可能形成具有高耐电压的TFT同时减少步骤。
此外，N沟道型TFT64有沟道区域295以及相应于源区和漏区的高浓度区域232a，232b。此外，P沟道型TFT65有沟道区域296以及相应于源区和漏区的高浓度杂质区域238a，238b。N沟道型TFT64和P沟道型TFT65形成为单漏极结构。在N沟道型TFT64和P沟道型TFT65的情况下，要设置有Lov区域和Loff区域的TFT，问题是：需要新的掩模和增加了步骤数量。然而，由于以垂直方向腐蚀栅电极的边缘部分，所以能执行精制。
注意，因为有关在制造N沟道型TFT61、N沟道型TFT62、P沟道型TFT63、N沟道型TFT64和P沟道型TFT65的各个栅电极制造中的曝光方式的说明与实施例1类似，所以不再赘述。
例如，可以用N沟道型TFT61、N沟道型TFT62和P沟道型TFT63来制造要求耐电压的电路，可以用N沟道型TFT64和P沟道型TFT65来制造要求精制的电路。这时，可以使制造各个TFT的栅电极的曝光方式与实施例1类似。
注意，本实施例中，虽然已经示出了制造单栅极型TFT的步骤，但是，可以用双栅极结构和具有两个以上栅极的多栅极结构。此外，本实施例中，已经示出了顶栅型TFT，并已示出了其制造步骤。然而，本发明的制造半导体器件的方法还可应用于双栅极型TFT。
此外，如果应用本发明的制造半导体器件的方法，就能提高除TFT、布线等用栅金属形成的元件之外的元件的电极形状的自由度。
实施例3
本实施例中，参考图4，描述本发明的制造半导体器件的方法的一个实例，它与实施例1和实施例2的实例不同。应当注意，本发明实施例3所示的制造步骤的实例相应于关于解决问题的方式的图1B所示的实例。注意，由于直到实现栅金属腐蚀2的步骤与实施例2中参考图3所述步骤类似，用相同的参考符号和数字指示相同的部分，不再赘述。
根据实施例2的步骤，直到图4C的步骤制造。接下来，如图4D所示，将光刻胶新形成为膜并曝光(第二曝光)，除去光刻胶掩模209-211和285之后形成光刻胶掩模330、331和388。注意，在第二曝光中所用的曝光方式可以是与第一曝光中一致的方式，或者与其不同。以这种方式，执行第三腐蚀处理(栅金属腐蚀3)。这样，形成具有近似垂直边缘部分的第三形状的导电层328、329(第一导电层328a，329a和第二导电层328b，329b)。应当注意，由于在半导体层202a，202b和202c上形成的第二形状导电层212、213和214的部分(第一导电层212a，213a和214a以及第二导电层212b，213b和214b)由光刻胶掩模388所覆盖，所以它们不受腐蚀。
接下来，如图4E所示，在除去光刻胶掩模330、331和388之后执行第一掺杂处理(掺杂1)，向半导体层202a-202e添加低浓度的给出N型杂质的杂质元素。可以用离子掺杂法和离子注入法来执行第一掺杂处理。对于离子掺杂法的条件，将剂量设为1×1013到5×1014原子/cm2，将加速电压设为40到80kV，执行掺杂。本实施例中，将剂量设为5.0×1013原子/cm2，将加速电压设为50kV，执行掺杂。作为给出N型杂质的杂质元素，可以应用属于15族的元素，通常，用磷(P)或砷(As)，但在本实施例中，用磷(P)。这种情况下，用第二形状的导电层212-214和第三形状的导电层328、329作为用于给出N型杂质的杂质元素的掩模，以自对准方式形成第一杂质区域318a，318b，319a，319b，320a，320b，1220a，1220b，1221a和1221b。然后，向第一杂质区域318a，318b，319a，319b，320a，320b，1220a，1220b，1221a和1221b添加给出N型杂质的杂质元素，浓度为1×1018到1×1020原子/cm3。
接下来，如图4F所示，新形成光刻胶掩模321、327和333。通过施加比第一掺杂处理的加速电压高的加速电压执行第二掺杂处理(掺杂2)。对于离子掺杂法的条件，将剂量设为1×1013到3×1015原子/cm2，将加速电压设为60到120kV，执行掺杂。本实施例中，将剂量设为3.0×1015原子/cm2，将加速电压设为65kV，执行掺杂。对于第二掺杂处理，将第二形状的导电层213b和第三形状的导电层328用作用于杂质元素的掩模，执行掺杂以便向第一导电层213a的锥形部分下面的半导体层添加杂质元素。注意，形成光刻胶掩模327、333，以便在执行第二掺杂处理时覆盖要成为P沟道型TFT的半导体层202c和202e。
执行上述第二掺杂处理的结果是，向与第一导电层213a重叠的第二杂质区域325a，325b添加给出N型杂质的杂质元素，浓度为1×1018到5×1019原子/cm3。此外，向第三杂质区域322a，322b，324a，324b，332a和332b添加给出N型杂质的杂质元素，浓度为1×1019到5×1021原子/cm3。此外，虽然用上述第一掺杂处理形成了第一杂质区域318a，318b，但是，存在通过执行第二处理由光刻胶321覆盖的区域323a，323b，以下这些指第一杂质区域。
应当注意，本实施例中，只通过执行第二掺杂处理形成第二杂质区域325a，325b和第三杂质区域322a，322b，324a，324b，332a和332b，但不限于此。可以通过适当改变执行掺杂的条件，执行多种掺杂处理来形成它们。
接下来，如图4G所示，除去光刻胶掩模321、327和333之后，将光刻胶掩模334和337新形成为膜。接下来，执行第三掺杂处理(掺杂3)。第三掺杂处理中，添加给出P型杂质的杂质元素。对于掺杂方法，可以用离子掺杂法或者离子注入法来执行。在用于形成P沟道型TFT的半岛形半导体层202c和202e中，形成其中添加有P型杂质元素的第四杂质区域335a，335b，338a和338b以及第五杂质区域336a，336b。这时，利用第二形状导电层214b和第三形状导电层329作为用于杂质元素的掩模，以自对准方式形成杂质区域。本实施例中，应用用六水合二硼(乙硼烷)(B2H6)的离子掺杂法。对于离子掺杂法的条件，将剂量设为1×1016原子/cm2，将加速电压设为80kV，执行掺杂。这样，可以经第二形状导电层214a向与第二形状导电层214a重叠的半导体有源层的区域336a，336b添加P型杂质元素。这里，可以使添加到第五杂质区域336a，336b的P型杂质元素的浓度小于添加到第四杂质区域335a，335b的P型杂质元素的浓度。应当注意，在执行第三掺杂处理时，用于形成N沟道型TFT的半岛形半导体层202a，202b和202d已经预先由光刻胶掩模334和337完全覆盖。注意，虽然通过执行第一掺杂处理、第二掺杂处理和第三掺杂处理，分别向第四杂质区域335a，335b，338a和338b分别添加浓度不同的磷(P)，但是，通过给予高浓度的给出P型杂质的元素，第四杂质区域335a，335b，338a和338b起P沟道型TFT的源区和漏区作用没有任何问题。
用上述步骤，在各个半导体层202a-202e中形成杂质区域。与半岛形半导体层重叠的第二形状导电层212，213和214以及第三形状导电层328，329起栅电极的作用。
这样，如图4H所示，形成N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365。
N沟道型TFT361有：沟道区域392，高浓度杂质区域322a，322b，相应于源区和漏区；低浓度杂质区域(Loff区域)323a，323b，不与栅电极重叠。N沟道型TFT362有：沟道区域393；高浓度杂质区域324a，324b，相应于源区和漏区；和低浓度杂质区域(Lov区域)325a，325b，不与栅电极重叠。另一方面，P沟道型TFT363有：沟道区域394；高浓度杂质区域335a，335b，相应于源区和漏区；和低浓度杂质区域(Lov区域)336a，336b，与栅电极重叠。N沟道型TFT361、N沟道型TFT362和P沟道型TFT363的栅电极有锥形边缘部分。因而，它们不是其形状适于使栅电极较小的TFT。然而，由于能在栅电极制造步骤中以自对准方式制造Lov区域和Loff区域，所以可以减少TFT制造的步骤数量。这样，有可能形成具有高耐电压的TFT同时减少步骤数量。
此外，N沟道型TFT364有沟道区域395以及相应于源区和漏区的高浓度杂质区域332a，332b。此外，P沟道型TFT365有沟道区域396以及相应于源区和漏区的高浓度杂质区域338a，338b。N沟道型TFT364和P沟道型TFT365形成为单漏极结构。在N沟道型TFT364和P沟道型TFT365的情况下，制造Lov区域和Loff区域，问题是：需要新的掩模和增加了步骤数量。然而，由于可以采用其中垂直方向腐蚀栅电极的边缘的步骤制造，所以能执行精制。
应当注意，本实施例3中，在图4F所示的步骤中，在形成光刻胶掩模321、327和333的同时，通过形成只覆盖第三形状导电层328和第三形状导电层328的周边部分的光刻胶掩模，能在N沟道型TFT364中形成Loff区域而不增加步骤数量。
注意，因为制造N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的各个栅电极的曝光方式与第一实施例类似，所以不再赘述。
例如，可以用N沟道型TFT361、N沟道型TFT362和P沟道型TFT363制造要求耐电压的电路，可以用N沟道型TFT364和P沟道型TFT365制造要求精制的电路。这时，可以用类似于实施例1那样制造各个TFT的栅电极的曝光方式。
注意，本实施例中，虽然示出了制造单栅极型TFT的步骤，但是，可以用双栅极结构和具有两个以上栅极的多栅极结构。此外，本实施例中，示出了顶栅型TFT，并示出了其制造步骤。然而，还可以将本发明的制造半导体器件的方法应用于双栅极型TFT。
此外，如果应用本发明的制造半导体器件的方法，就能提高除TFT、布线等用栅金属形成的元件之外的元件的电极形状的自由度。
实施例4
本实施例中，参考图4，描述本发明的制造半导体器件的方法的一个实例，它与实施例1到实施例3的实例不同。应当注意，本发明实施例4所示的制造步骤的实例相应于关于解决问题的方式的图1B所示的实例。注意，由于直到栅金属腐蚀3的步骤与实施例3中参考图4所述步骤类似，不再赘述。
根据实施例3的步骤，直到图25D步骤的进行制造。接下来，如图25E所示，除去光刻胶掩模330、331和388之后，新形成光刻胶掩模8000。用光刻胶掩模8000，覆盖要成为P沟道型TFT的半导体层202e。执行第一掺杂处理(掺杂1)，向半导体层202a-202d添加低浓度的给出N型杂质的杂质元素。可以用离子掺杂法和离子注入法来执行第一掺杂处理。作为给出N型杂质的杂质元素，可以应用属于15族的元素，通常，用磷(P)或砷(As)，然而，本实施例中用磷(P)。这种情况下，利用第二形状的导电层212-214和第三形状的导电层328作为用于给出N型的杂质元素的掩模，形成第一杂质区域8318a，8318b，8319a，8319b，8320a，8320b，8220a和8220b。然后，向第一杂质区域8318a，8318b，8319a，8319b，8320a，8320b，8220a和8220b添加给出N型杂质的杂质元素。
接下来，如图25F所示，除去光刻胶掩模8000之后，新形成光刻胶掩模9101，9102。执行第二掺杂处理(掺杂2)，向半导体层202e添加低浓度的给出P型杂质的杂质元素。可以用离子掺杂法或离子注入法来执行第二掺杂处理。本实施例中，应用用乙硼烷(六水合二硼，B2H6)的离子掺杂法。以这种方式，利用第三形状导电层329作为用于给出P型杂质的杂质元素的掩模来形成第二杂质区域8221a，8221b。向第二杂质区域8221a，8221b添加P型杂质元素。
接下来，如图25G所示，除去光刻胶掩模9101，9102之后，形成光刻胶掩模9321，9327，9003和9333。接下来，执行用于添加给出N型杂质的杂质元素的第三掺杂处理(掺杂3)。通过施加比第一掺杂处理的加速电压高的加速电压来执行第三掺杂处理(掺杂3)。对于第三掺杂处理，将第二形状导电层213b用作杂质元素的掩模，执行掺杂以便向第一导电层213a的锥形部分下面的半导体层添加杂质元素。注意，在执行第三掺杂处理之前，已经预先形成光刻胶掩模9327，9333以便覆盖要成为P沟道型TFT的半导体层202c和202e。此外，预先形成光刻胶掩模9321以便覆盖第一杂质区域8318a，8318b和第二形状导电层212部分，预先形成光刻胶掩模9003以便在执行第三掺杂处理时覆盖第一杂质区域8220a，8220b和第三形状的导电层328部分。通过第三掺杂步骤，向没被光刻胶掩模9321覆盖的第一杂质区域8318a，8318b和没被光刻胶掩模9003覆盖的第一杂质区域8220a，8220b添加N型杂质元素。应当注意，虽然在第一杂质区域8318a，8318b，8220a和8220b中，存在通过执行第三处理由光刻胶9321，9003覆盖的区域9323a，9323b，9004a和9004b，但是，接下来这些指第一杂质区域。此外，设置第三掺杂处理的条件(加速电压等)以便向不与第二形状导电层213b重叠的位于第二形状导电层213a下面的较低部分添加给出N型杂质的杂质元素。经第二形状导电层213a添加的杂质元素的浓度可以低于不经第二形状导电层213a介质添加的杂质元素的浓度。以这种方式，形成第三杂质区域9322a，9322b，9324a，9324b，9332a和9332b和区域9323a，9323b，9325a，9325b，9004a和9004b，向第三杂质区域9322a，9322b，9324a，9324b，9332a和9332b添加高浓度的用于给出N型杂质的杂质元素，向区域9323a，9323b，9325a，9325b，9004a和9004b添加低浓度的用于给出N型杂质的杂质元素。
接下来，如图25H所示，除去光刻胶掩模9321，9327，9003和9333之后，形成光刻胶掩模9334，9337和9005。接下来，执行用于添加给出N型杂质的杂质元素的第四掺杂处理(掺杂4)。通过施加比第二掺杂处理的加速电压高的加速电压来执行第四掺杂处理(掺杂4)。对于第四掺杂处理，将第二形状导电层214b用作用于杂质元素的的掩模，执行掺杂以便向在第一导电层214a的锥形部分下面的半导体层添加杂质元素。注意，已经预先形成光刻胶掩模9334，9337以便覆盖要成为N沟道型TFT的半导体层202a，202b和202d，预先形成光刻胶掩模9005以便在执行第四掺杂处理时覆盖部分第二杂质区域8221a，8221b和第三形状的导电层329。通过执行第四掺杂步骤，向不被光刻胶掩模9005覆盖的第二杂质区域8221a，8221b添加P型杂质元素。应当注意，虽然在第二杂质区域8221a，8221b中，存在通过执行第四处理由光刻胶9005覆盖的区域9006a，9006b，但是，接下来这些指第二杂质区域。此外，设置第四掺杂处理的条件(加速电压等)，以便向位于不与第二形状导电层214b重叠的第二形状导电层214a下面的较低部分添加给出P型杂质的杂质元素。经第二形状导电层214a添加的杂质元素的浓度可以低于不经过第二形状导电层214a介质添加的杂质元素的浓度。以这种方式，形成第四杂质区域9335a，9335b，9338a和9338b以及区域9336a，9336b，9006a和9006b，向第四杂质区域9335a，9335b，9338a和9338b添加高浓度的用于给出P型杂质的杂质元素，向区域9336a，9336b，9336a和9006b添加低浓度的用于给出P型杂质的杂质元素。
注意，虽然通过执行第一掺杂处理分别向第四杂质区域9335a，9335b添加了磷(P)，但是，通过给予高浓度的给出P型杂质的元素，第四杂质区域9335a，9335b起P沟道型TFT的源区和漏区的作用没有任何问题。
用上述步骤的方式，在各个半导体层202a-202e中形成杂质区域。与半岛形半导体层重叠的第二形状导电层212、213和214以及第三形状半导体层328、329起栅电极的作用。
这样，如图251所示，形成N沟道型TFT9361、N沟道型TFT9362、P沟道型TFT9363、N沟道型TFT9364和P沟道型TFT9365。
N沟道型TFT9361有：沟道区域9392，高浓度杂质区域9322a，9322b，相应于源区和漏区；低浓度杂质区域(Loff区域)9323a，9323b，不与栅电极重叠。N沟道型TFT9362有：沟道区域9393；高浓度杂质区域9324a，9324b，相应于源区和漏区；和低浓度杂质区域(Lov区域)9325a，9325b，与栅电极重叠。另一方面，P沟道型TFT9363有：沟道区域9394；高浓度杂质区域9335a，9335b，相应于源区和漏区；和低浓度杂质区域(Lov区域)9336a，9336b，与栅电极重叠。N沟道型TFT9361、N沟道型TFT9362和P沟道型TFT9363的栅电极有锥形边缘部分。因而，它们不是其形状适于使栅电极较小的TFT。
此外，N沟道型TFT9364有沟道区域9395以及相应于源区和漏区的高浓度杂质区域9332a，9332b。此外，它还有不与栅电极重叠的低浓度杂质区域(Loff区域)9004a，9004b。P沟道型TFT9365有沟道区域9396以及相应于源区和漏区的高浓度杂质区域9338a，9338b。此外，它还有不与栅电极重叠的低浓度杂质区域(Loff区域)。本实施例中，显示了也在N沟道型TFT9364和P沟道型TFT9365中制造Loff区域的步骤。
注意，因为制造N沟道型TFT9361、N沟道型TFT9362、P沟道型TFT9363、N沟道型TFT9364和P沟道型TFT9365的各个栅电极的曝光方式与实施例1类似，所以不再赘述。
注意，本实施例中，虽然已示出了制造单栅极型TFT的步骤，但是，可以用双栅极结构和具有两个以上栅极的多栅极结构。此外，本实施例中，已示出了顶栅型TFT，示出了其制造步骤。然而，也可以将本发明的制造半导体器件的方法应用于双栅极型TFT。
此外如果应用本发明的制造半导体器件的方法，就能提高除TFT、布线等用栅金属形成的元件之外的元件的电极形状的自由度。
实施例5
本实施例中，参考图26，描述本发明的制造半导体器件的方法的一个实例，它与实施例1到实施例4的实例不同。应当注意，本发明实施例5所示的制造步骤的实例相应于关于解决问题的方式的图1B所示的实例。注意，由于直到实现栅金属腐蚀3的步骤与实施例4中参考图25所述步骤类似，故不再赘述。
根据实施例4的步骤，制造直到图26D的步骤。接下来，如图26E所示，除去光刻胶掩模330、331和388之后，新形成光刻胶掩模80000。用光刻胶掩模8000覆盖要成为P沟道型TFT的半导体层202e。执行第一掺杂处理(掺杂1)，向半导体层202a-202d添加低浓度的给出N型杂质的杂质元素。可以用离子掺杂法或离子注入法来执行第一掺杂处理。作为给出N型杂质的杂质元素，可以应用属于15族的元素，通常，用磷(P)或砷(As)，然而，本实施例中用磷(P)。这种情况下，利用第二形状的导电层212-214和第三形状的导电层328作为用于给出N型杂质的杂质元素的掩模，形成第一杂质区域8318a，8318b，8319a，8319b，8320a，8320b，8220a和8220b。
接下来，如图26F所示，除去光刻胶掩模8000之后，新形成光刻胶掩模8001，8002。用光刻胶掩模8002覆盖要成为P沟道型TFT的半导体层202c、要成为N沟道型TFT的半导体层202d和要成为P沟道型TFT的半导体层202e。此外，用光刻胶掩模8001覆盖部分第一杂质区域8318a，8318b和区域8323a，8323b。执行第二掺杂处理(掺杂2)，向半导体层202a，202b添加低浓度的给出N型杂质的杂质元素。可以用离子掺杂法或离子注入法来执行第二掺杂处理。作为用于给出N型杂质的杂质元素，可以使用属于15族的元素，通常用磷(P)或砷(As)，然而，本实施例中用磷(P)。这种情况下，利用第二形状导电层213b作为用于给出N型杂质的杂质元素的掩模，形成第二杂质区域8322a，8322b，8324a和8324b。应当注意，存在通过执行第二掺杂处理由光刻胶掩模8001覆盖的区域8323a，8323b，然而接下来这些指第一杂质区域。此外，设置第二掺杂处理中的条件(加速电压等)，以便向位于不与第二形状导电层213b重叠的第二形状导电层213a下面的较低部分添加也给出N型杂质的杂质元素。应当注意，可以使经第二形状导电层213a添加的杂质元素的浓度低于不经过第二形状导电层213a介质添加的杂质元素的浓度。以这种方式，形成第二杂质区域8322a，8322b，8324a和8324b以及第一杂质区域8323a，8323b，向第二杂质区域8322a，8322b，8324a和8324b添加高浓度的给出N型杂质的杂质元素，向第一杂质区域8323a，8323b添加低浓度的给出N型杂质的杂质元素。
接下来，如图26(G)所示，除去光刻胶掩模8001，8002之后，新形成光刻胶掩模8003，8004。用光刻胶掩模8003覆盖要成为N沟道型TFT的半导体层202a和要成为N沟道型TFT的半导体层202b，用光刻胶掩模8004覆盖要成为N沟道型TFT的半导体层202d。执行第三掺杂处理(掺杂3)，向半导体层202c，202e添加给出P型杂质的杂质元素。用离子掺杂法或离子注入法来执行第二掺杂处理。本实施例中，应用用乙硼烷(六水合二硼，B2H6)的离子掺杂法。以这种方式，形成其中添加了给出P型杂质的杂质元素的第四杂质区域8335a，8335b，8332a和8332b。应当注意，虽然通过执行第一掺杂处理，向第四杂质区域8335a，8335b添加了给出N型杂质的杂质元素，但是，通过适当确定在第三掺杂处理中添加的给出P型杂质的杂质元素的添加量，它们起P型杂质区域的作用没有任何问题。注意，在第一掺杂处理中提供作为覆盖半导体层202c的光刻胶掩模，构成为不向要成为第四杂质区域8335a，8335b的区域添加N型杂质元素。
接下来，如图26H所示，除去光刻胶掩模8003，8004之后，形成绝缘膜8005。对于绝缘膜8005，希望应用遮盖优良的膜。例如，可以应用氧化硅。
接下来，如图26I所示，通过执行绝缘膜8003的各向异性腐蚀来形成侧壁8006a，8006b，8007a，8007b，8008a，8008b，8009a，8009b，8010a和8010b。
接下来，如图26J所示，形成光刻胶掩模8011，8012。用光刻胶掩模8011，8012覆盖半导体层202a-202c和202e的整个表面。接下来，执行用于添加给出N型杂质的杂质元素的第四掺杂处理。利用第三形状导电层328和侧壁8009a，8009b作为用于杂质元素的掩模，执行第四掺杂处理。通过执行第四掺杂处理，向没被光刻胶掩模8011，8012覆盖的第一杂质区域8220a，8220b添加N型杂质元素。应当注意，虽然在第一杂质区域8220a，8220b中，存在通过执行第四掺杂处理由侧壁8009a，8009b覆盖的区域8014a，8014b，但是，接下来这些指第一杂质区域。以这种方式，形成第五杂质区域8013a，8013b和第一杂质区域8014a，8014b，向第五杂质区域8013a，8013b添加高浓度的用于给出N型杂质的杂质元素，向第一杂质区域8014a，8014b添加低浓度的用于给出N型杂质的杂质元素。
用上述步骤的方式，分别在半导体层202a-202e中形成杂质区域。第二形状导电层212，213，214和第三形状导电层328，329分别起栅电极的作用，第二形状导电层212，213，214与半岛形半导体层重叠。
这样，如图26K所示，形成N沟道型TFT8361、N沟道型TFT8362、P沟道型TFT8363、N沟道型TFT8364和P沟道型TFT8365。
N沟道型TFT8361有：沟道区域8392，高浓度杂质区域8322a，8322b，相应于源区和漏区；低浓度杂质区域(Loff区域)8323a，8323b，不与栅电极重叠。N沟道型TFT8362有：沟道区域8393；高浓度杂质区域8324a，8324b，相应于源区和漏区；和低浓度杂质区域(Lov区域)8325a，8325b，与栅电极重叠。另一方面，P沟道型TFT8363有：沟道区域8394；高浓度杂质区域8335a，8335b，相应于源区和漏区。N沟道型TFT8361、N沟道型TFT8362和P沟道型TFT8363的栅电极有锥形边缘部分。因而，它们不是其形状适于使栅电极较小的TFT。
此外，N沟道型TFT8364有沟道区域8395以及相应于源区和漏区的高浓度区域8013a，8013b。此外，它还有不与栅电极重叠的低浓度杂质区域(Loff区域)8014a，8014b。P沟道型TFT8365有沟道区域8396以及相应于源区和漏区的高浓度杂质区域8010a，8010b。本实施例中，显示了也在N沟道型TFT8364中制造Loff区域的步骤。
注意，制造N沟道型TFT8361、N沟道型TFT8362、P沟道型TFT8363、N沟道型TFT8364和P沟道型TFT8365的各个栅电极的曝光方式与实施例1类似，所以不再赘述。
注意，本实施例中，虽然已示出了制造单栅极型TFT的步骤，但是，可以用双栅极结构和具有两个以上栅极的多栅极结构。此外，本实施例中，已示出了顶栅型TFT，示出了其制造步骤。然而，也可以将本发明的制造半导体器件的方法应用于双栅极型TFT。
此外如果应用本发明的制造半导体器件的方法，就能提高除TFT、布线等用栅金属形成的元件之外的元件的电极形状的自由度。
实施例6
本实施例中，示出了实施例1到实施例5所示的制造方法中栅金属所形成的布线的实例。参考图10和图24进行描述。
注意两个步骤，一个步骤是用通过执行实施例1到实施例5的制造方法中的第一曝光形成的光刻胶掩模腐蚀栅金属，另一步骤是用通过执行第二曝光形成的光刻胶掩模来腐蚀栅金属，下面描述将各个步骤中形成的布线平滑连接的工序。参考图10进行描述。
图10A是示出通过执行第一曝光形成在栅金属400上的光刻胶掩模401的顶视图。图10B示出用图10A的光刻胶掩模401腐蚀栅金属400的状态。注意，图10B中，示出了沿垂直方向的光刻胶掩模401的边缘部分腐蚀栅金属的方法。然而，在使用实施例1到实施例5所示的制造方法的情况下，布绒的边缘部分为锥形。用光刻胶掩模401，通过执行腐蚀处理形成宽度L1的布线402。
接下来，除去光刻胶掩模401之后，通过执行第二曝光形成光刻胶掩模403。图10C是示出通过执行第二曝光形成的光刻胶掩模403的顶视图。图10D示出用图10C的光刻胶掩模403腐蚀栅金属400的状态。用光刻胶掩模401，通过执行腐蚀处理形成宽度L2的布线404。
这里，如图10D所示，通过将第二曝光构图的分辨率设为高于第一曝光构图的分辨率，可以在连接部分405中平滑地连接布线402和布线404。具体地说，与使用通过执行第一曝光形成的光刻胶掩模制造其栅电极的TFT相比，由使用通过执行第二曝光形成的光刻胶掩模制造其栅电极的TFT制成要求被精制的TFT。以这种方式，如图10D所示，可以平滑地连接布线402和布线404。
下面，示出实施例1到实施例5所示制造方法中栅金属形成的布线的截面图。
图24A中，显示了用光刻胶掩模腐蚀栅金属所制造的布线的截面图，通过执行第一曝光形成光刻胶掩模。此外，图24B中，显示了实施例1到实施例5的制造方法中，用光刻胶掩模腐蚀栅金属所制造的布线的截面图，通过执行第二曝光形成光刻胶掩模。图24A所示布线441a，441b分别是具有布线宽度L1的锥形边缘部分的形状。布线441a，441b以布线间隔S1布置。此外，图24B所示的布线442a，442b是具有布线宽度L2的近似垂直边缘部分的形状。这些布线以布线间隔Si布置。应当注意，假设为了比较，布线442a，442b的横截面积等于布线441a，441b的横截面积。
可以使布线442a，442b的布线宽度L2同布线间隔S1之比L2/S1小于布线441a，441b的布线宽度L1同布线间隔S1之比L1/S1。具体地说，布线442a，442b是适于集成的形状。
这样，可以适当地选择半导体器件中利用栅金属形成的布线的形状。可以通过自由组合实施例1到实施例5来执行本实施例。
实例
实例1
本实例中，显示了一个实例，用本发明的制造半导体器件的方法，所述半导体器件有在相同衬底上形成的算术处理电路(CPU的主要部分)、存储电路等作为显示器件。
图5中，显示了用本发明制造半导体器件的方法制造的半导体器件的顶视图。图5中，半导体器件有显示器件551和CPU部分552，用在具有绝缘表面的衬底500上形成的TFT构成显示器件551和CPU部分552。显示器件551有像素部分501、扫描线驱动电路502和信号线驱动电路503。此外，CPU部分552有CPU507和SRAM(存储电路)504。显示器件551中，像素部分501执行图像的显示。此外，用扫描线驱动电路502和信号线驱动电路503控制将图像信号输入像素部分的每个像素。用布置成多个矩阵的存储单元(未示出)构成SRAM(存储电路)504。每个存储单元有多种功能，诸如用于存储CPU507中输入和输出的信号的功能。此外，CPU507有多种功能，诸如用于将控制信号输出到扫描线驱动电路502和信号线驱动电路503中的功能。
应当注意，CPU部分552可以有GPU(图像信号处理电路)557。图27显示了该配置。注意，与图5中相同的部分用相同符号和数字来表示，不再赘述。将从衬底500的外部输入的信号转换为用于输入到显示器件551中的信号。
图5和图27中，显示了将液晶显示器件用作显示器件551的情况的实例。图12所示配置可以用于解决本发明对于液晶显示器件551的像素部分501的问题。
要求图12中用于构成像素的TFT3002关态电流小。这是因为它防止因以下事实导致图像被干扰，所述事实是：施加在布置在每个像素上的液晶显示元件3003的多个电极之间的电压改变，和透射比因漏电流而改变。此外，在经像素TFT3002视觉识别图像的透射型液晶显示器件中，为了提高开口率，要求精制像素TFT3002。而且，通常，向液晶显示元件3003的电极之间施加约16V的电压。因而，对像素TFT3002等要求约16V的耐电压。因此，有必要将TFT制成具有Lov区域和Loff区域的结构。
另一方面，不要求由图5和图27中的构成像素驱动电路部分(扫描线驱动电路502和信号线驱动电路503)(用于像素驱动电路的TFT)的TFT减小关态电流和将精制执行到要求像素TFT的程度。然而，要求用于以约16V的电源电压操作的耐电压。
算术处理电路(CPU部分)552中，要求高驱动频率。因而，对构成CPU部分552的TFT(下文中称为用于算术处理电路的TFT)，要求加强载流子迁移率和精制。另一方面，由于用精制后TFT制造的算术处理电路(CPU部分)552由约3-5V的电源电压来操作，所以，不要求TFT的耐电压达到像素TFT和用于像素驱动电路的TFT的程度。
因此，在实施例3中使用图4所示的制造方法，目的是不同地制造构成图5和图27所示电路的TFT。图4所示的N沟道型TFT361用作像素TFT。N沟道型TFT361的结构是具有Loff区域的结构，Loff区域的抑制关态电流效应高。此外，图4所示的N沟道型TFT362和P沟道型TFT363用作用于像素驱动电路的TFT。此外，将N沟道型TFT362和P沟道型TFT363构成为分别具有耐电压和Lov区域的结构，Lov区域的抑制热载流子导致的变差效应高。此外，N沟道型TFT364和P沟道型TFT365用作用于算术处理电路的TFT。N沟道型TFT364和P沟道型TFT365是能被精制的形状。具体地说，通过图4中的第一曝光之后的栅电极制造步骤来制造液晶显示器件551的部分，由约16V的电源电压操作液晶显示器件551的部分，通过图4中第二曝光之后的栅电极制造步骤来制造CPU部分552，由约3-5V的电源电压来操作CPU部分552。
这样，可以制造用适于每个电路的TFT形成的半导体器件作为显示器件，所述半导体器件有形成在相同衬底上的算术处理电路(CPU部分)、存储电路等。
应当注意，能通过自由组合实施例1到实施例6来执行本发明。
实例2
本实例中，显示了用本发明的制造半导体器件的方法形成作为显示器件的半导体器件的实例，所述半导体器件有形成在相同衬底上的CPU部分(算术处理电路(CPU的主要部分)、存储电路等)。应当注意，可以将这些电路中所用的显示器件和CPU部分和TFT的配置制成与实例1中相同。
图6中，显示了用本发明制造的半导体器件的截面图。作为构成像素部分的像素TFT，显示了N沟道型TFT361为代表。此外，作为构成像素驱动电路部分的元件，代表性显示N沟道型TFT362和P沟道型TFT363。作为构成CPU部分的元件，代表性显示了N沟道型TFT364和P沟道型TFT365。由于制造N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的方法与实施例3中图4所示制造方法类似，这里不再赘述。注意，用相同的参考符号和数字描述与图4中相同的部分。
如图6A所示，形成第一层间绝缘膜6036。用等离子体CVD法或溅射法，用含硅的绝缘膜将第一层间绝缘膜6036形成为膜厚100-200nm。本实例中，用等离子体CVD法将氧化/氮化硅膜形成为膜厚100nm。不用说，第一层间绝缘膜6036不限于氧化/氮化硅膜，可以将含其它硅的绝缘膜用作单层结构或层叠结构。
接下来，通过执行加热处理(热处理)来执行半导体层结晶度的恢复和添加到半导体层的杂质元素的活化。用炉内退火炉，通过热退火法来执行加热处理。执行热退火法可以是在：温度在400到700℃的范围内，在含氧lppm或1ppm以下的氮气气氛中，氧浓度最好在0.1ppm或0.1ppm以下，本实例中，用加热处理在410℃执行1小时活化处理。注意，除了热退火法，可以应用激光退火法或快速热退火法(RTA法)。此外，可以在形成第一层间绝缘膜6036之前执行加热处理。然而在N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的栅电极易受热损坏的情况下，为了保护诸如本实例中的布线等，最好在形成第一层间绝缘膜6036(主要由硅构成的绝缘膜，例如，氮化硅膜)之后，执行热处理。
如上所述，还可以在形成第一层间绝缘膜6036(主要由硅构成的绝缘膜，例如，氮化硅膜)之后通过执行热处理进行活化处理的同时，执行半导体层的氢化。氢化步骤中，用含在第一层间绝缘膜6036中的氢端接半导体层中的不饱和键。应当注意，可执行加热处理，用于与用于活化处理的加热处理分开的氢化。这里，无论是否存在第一层间绝缘膜6036，都可以氢化半导体层。作为用于氢化的其它方式，还可以使用利用等离子体激活的氢(等离子体氢化)的方式和执行加热处理的方式，在含3-100％氢的气氛中，在温度范围300到450□执行1-12小时的加热处理。
接下来，如图6B所示，在第一层间绝缘膜6036上，形成第二层间绝缘膜6037。作为第二层间绝缘膜6037，可以使用无机绝缘膜。例如，可以使用用CVD法形成的氧化硅膜和用SOG(玻璃上旋涂)法涂敷的氧化硅膜等。此外，作为第二层间绝缘膜6037，可以使用有机绝缘膜。例如，可以使用诸如聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯等。此外，可以使用丙烯酸膜和氧化硅膜的层叠结构。此外，可以使用丙烯酸膜和通过溅射法形成的氮化硅膜或氮化/氧化硅膜的层叠结构。本实例中，形成膜厚1.6μm的丙烯酸膜。可以通过形成第二层间绝缘膜6037，缓和并平化由TFT(N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365)所致的凸起或凹陷。尤其是，由于第二层间绝缘膜6037主要意味着用于平整，所以最好有良好的平坦度。
接下来，用干腐蚀或湿腐蚀，通过腐蚀第二层间绝缘膜6037、第一层间绝缘膜6036和栅绝缘膜203，形成达到N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的每个源区和漏区的接触孔。接下来，分别形成与每个TFT的源区和漏区电连接的布线6040-6046和像素电极6039。注意，本实例中，通过连续形成膜厚50nm的钛(Ti)膜同铝(Al)和钛(Ti)制成的膜厚500nm的合金膜的层叠膜、并通过拍打将其形成为预期形状，形成布线6040-6046和像素电极6039。不用说，不限于两层结构，可以应用单层结构，或者还可以应用三层或三层以上的层叠结构。作为用于布线的材料，不限于铝(Al)和钛(Ti)，可以应用其它导电膜。例如，在氮化钽(TaN)膜上形成铝(Al)膜或铜(Cu)膜，而且，可以通过执行层叠膜的构图来形成布线，在层叠膜上形成钛(Ti)膜。然而，最好使用反射特性优良的材料。
接下来，如图6C所示，在至少含像素电极6039的部分上形成取向膜6047，并执行摩擦处理。应当注意，本实例中，在形成取向膜6047之前，通过对诸如丙烯酸树脂膜等的有机树脂膜执行构图，在预期位置形成用于保持衬底间隔的柱形垫片6048。此外，不限于柱形垫片，可以在衬底的整个表面上分散球形垫片。
接下来，制备反衬底7000。在反衬底7000上形成彩色层(滤色器)7001-7003和平整膜7004。这时，通过叠加第一彩色层7001和第二彩色层7002来形成光屏蔽部分，通过叠加部分第二彩色层7002和第三彩色层7003来形成光屏蔽部分。此外，可以通过叠加部分第一彩色层7001和第三彩色层7003来形成光屏蔽部分。以这种方式，可以通过用光屏蔽部分屏蔽光而不用新形成光屏蔽层来减少步骤数量，光屏蔽部分由各个像素的间隙之间的彩色层制成的层叠层构成。
接下来，在平整膜7004上形成透明的反电极7005，至少在相应于像素部分的部分上形成反电极7005。接下来，在反衬底7005的整个表面上形成取向膜7006，提供摩擦处理。
然后，其上形成有像素部分、驱动电路部分和CPU部分的衬底201和反衬底7000用密封材料7007相互粘在一起。向密封材料7007中混合填料(未示出)，用填料和柱形垫片6048以均匀间隔将衬底201和反衬底7000粘在一起。接下来，向两个衬底(201和7000)之间注入液晶材料7008，用密封介质(未示出)完全密封。对于液晶材料7008，可以应用已知的材料。以这种方式，完成液晶装置。
然后，粘接偏振片和FPC(软性印刷电路)(未示出)。连接从在衬底201上形成的元件或电路引出的端子和外部信号端子。以这种方式，完成产品。
应当注意，本实例中，以反射型液晶显示器件为例，所述反射型液晶显示器件中，用反射特性优良的金属膜形成像素电极6039，用具有半透明性的材料形成反电极7005，但是不限于此。例如，本发明可以应用于透射型液晶显示器件，其中，用具有半透明性的材料形成像素电极6039，用具有反射特性的材料形成反电极7005。此外，本发明还可应用于半透射型液晶显示器件。
可以通过将本实例与实施例1到实施例6和实例1进行自由组合来执行。
实例3
本实例中，显示了用本发明的制造半导体器件的方法形成作为显示器件的半导体器件的实例，所述半导体器件有形成在相同衬底上的CPU部分(算术处理电路(CPU的主要部分)、存储电路等)。应当注意，可以将用于配置显示器件和CPU部分以及它们的电路的TFT制成与实例1中相同。
然而，本实例中，将显示器件定义为OLED显示器件，其中，在每个像素上布置OLED元件。OLED元件有具有阳极、阴极和夹在阳极和阴极之间的有机化合物层的结构。OLED元件通过向阳极和阴极之间施加电压来发光。可以将有机化合物层制成层叠结构。典型的是，列出了Kodak Eastman Company的Tang等提出的空穴输运层/发光层/电子输运层的层叠结构。此外，除此之外，可以应用以下结构：依次在阳极上层叠空穴注入层/空穴输运层/发光层/电子输运层，或者依次在阳极上层叠空穴注入层/空穴输运层/发光层/电子输运层/电子注入层。可以向发光层中掺杂荧光颜料等。设在OLED元件的阴极和阳极之间的所有层通常称为有机化合物层。因此，空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等都包括在有机化合物层中。当从一对电极(阳极和阴极)向由上述结构构成的有机化合物层施加预定电压时，在发光层中发生的载流子复合发光。注意，OLED元件可以是利用从单重激子所发的光(荧光)的元件或者是利用从三重激子所发的光(磷光)的元件。由于OLED显示器件有诸如响应性优良并以低电压操作且视角宽等优点，所以正注意用它作为下一代平板显示器。
图7中，显示了利用本发明制备的半导体器件的截面图。对于构成像素部分的TFT，显示与OLED元件串联的TFT代表作为N沟道型TFT361。此外，作为构成像素驱动电路部分的元件，示出N沟道型TFT362和P沟道型TFT363为代表。作为构成CPU部分的元件，显示N沟道型TFT364和P沟道型TFT365为代表。由于制造N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的方法与实施例3中图4所示制造方法类似，这里不再赘述。注意，用相同参考符号和数字描述与图4中相同的部分。
根据实施例3制造半导体器件直到图7A的状态。图7B中，形成第一层间绝缘膜5036。用等离子体CVD法或溅射法，用含硅绝缘膜将第一层间绝缘膜5036形成为膜厚100-200nm。本实例中，用等离子体CVD法形成膜厚10nm的氧化/氮化硅膜。不用说，第一层间绝缘膜5036不限于氧化/氮化硅膜，可以将包含其它硅的绝缘膜用作单层结构或层叠结构。接下来，通过执行加热处理(热处理)来执行半导体层结晶度的恢复和添加到半导体层的杂质元素的激活。用炉内退火炉，通过热退火法执行加热处理。热退火法的执行可以是在：温度在400到700℃的范围内，在含氧1ppm或1ppm以下的氮气气氛中，氧浓度最好在0.1ppm或0.1ppm以下，本实例中，用热处理在410℃执行1小时活化处理。注意，除了热退火法，可以应用激光退火法或快速热退火法(RTA法)。此外，可以在形成第一层间绝缘膜5036之前执行加热处理。然而在N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的栅电极易受热损坏的情况下，为了保护诸如本实例中的布线等，最好在形成第一层间绝缘膜5036(主要由硅构成的绝缘膜，例如，氮化硅膜)之后，执行热处理。
如上所述，还可以在形成第一层间绝缘膜5036(主要由硅构成的绝缘膜，例如，氮化硅膜)之后通过执行热处理进行活化处理的同时，执行半导体层的氢化。氢化步骤中，用含在第一层间绝缘膜5036中的氢端接半导体层中的不饱和键。应当注意，可执行加热处理，用于与用于活化处理的加热处理分开的氢化。这里，无论是否存在第一层间绝缘膜5036，都可以氢化半导体膜。作为用于氢化的其它方式，还可以使用利用等离子体激活的氢(等离子体氢化)的方式和执行加热处理的方式，在含3-100％氢的气氛中，在温度范围300到450□执行1-12小时的加热处理。
接下来，在第一层间绝缘膜5036上，形成第二层间绝缘膜5037。作为第二层间绝缘膜5037，可以使用无机绝缘膜。例如，可以使用用CVD法形成的氧化硅膜和用SOG(玻璃上旋涂)法涂敷的氧化硅膜等。此外，作为第二层间绝缘膜5037，可以使用有机绝缘膜。例如，可以使用诸如聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯等。此外，可以使用丙烯酸膜和氧化硅膜的层叠结构。此外，可以使用丙烯酸膜和通过溅射法形成的氮化硅膜或氮氧化硅膜的层叠结构。本实例中，形成膜厚1.6μm的丙烯酸膜。可以通过形成第二层间绝缘膜5037，缓和和平整由在衬底201上形成的TFT所致的凸起或凹陷。尤其是，由于第二层间绝缘膜5037主要意味着用于平整，所以最好有良好的平坦度。
接下来，用干腐蚀或湿腐蚀，通过腐蚀第二层间绝缘膜5037、第一层间绝缘膜5036和栅绝缘膜203，形成达到N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的每个源区和漏区的接触孔。
接下来，形成由透明导电膜构成的像素电极5038。对于透明导电膜，可以使用氧化铟和氧化锡(ITO)的化合物、氧化铟和氧化锌的化合物、氧化锌、氧化锡、氧化铟等。此外，可以向上述透明导电膜添加镓。像素电极5038相应于OLED元件的阳极。本实例中，将ITO形成为110nm的膜厚，执行构图并形成像素电极5038。
接下来，分别形成与每个TFT(N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365)的每个源区和漏区电连接的布线5039-5046。注意，本实例中，用溅射法，通过连续形成膜厚100nm的钛(Ti)膜同由铝(Al)制成的膜厚350nm的合金膜和膜厚100nm的钛(Ti)膜制成的层叠膜、并通过拍打将其形成为预期形状，形成布线5039-5046。不用说，不限于三层结构，可以应用单层结构，或者还可以应用含有四层或四层以上的层叠结构。作为用于布线的材料，不限于铝(Al)和钛(Ti)，可以应用其它导电膜。例如，在氮化钽(TaN)膜上形成铝(Al)膜或铜(Cu)膜，而且，可以通过执行层叠膜的构图来形成布线，在层叠膜中已经形成有钛(Ti)膜。以这种方式，像素部分的N沟道型TFT361的源区或漏区之一经布线5039与像素电极5038电连接。这里，通过形成电连接而在布线5039和像素电极5038之间电连接，而在像素电极5038和布线5039的一部分上叠加一部分。
接下来，如图7D所示，形成第三层间绝缘膜5047。作为第三层间绝缘膜5047，可以使用无机和有机绝缘膜。作为无机绝缘膜，可以使用通过CVD法形成的氧化硅膜、和通过SOG(玻璃上旋涂)法涂敷的氧化硅膜、通过溅射法形成的氮化硅膜或氮化/氧化硅膜等。此外，作为有机绝缘膜，可以使用丙烯酸膜等。
如下列出第二层间绝缘膜5037和第三层间绝缘膜5047的组合的实例：一种组合中，作为第二层间绝缘膜5037，使用丙烯和通过溅射法形成的氮化硅膜或氮化/氧化硅膜的层叠膜，作为第三层间绝缘膜5047，使用通过溅射法形成的氮化硅膜或氮化/氧化硅膜。一种组合中，作为第二层间绝缘膜5037，使用通过等离子体CVD法形成的氧化硅膜，作为第三层间绝缘膜5047，也使用通过等离子体CVD法形成的氧化硅膜。此外，一种组合中，作为第二层间绝缘膜5037，使用通过SOG法形成的氧化硅膜，作为第三层间绝缘膜5047，也使用通过SOG法形成的氧化硅膜。此外，一种组合中，作为第二层间绝缘膜5037，使用通过SOG法形成的氧化硅和通过等离子体CVD法形成的氧化硅的层叠膜，作为第三层间绝缘膜5047，使用通过等离子体CVD法形成的氧化硅膜。此外，一种组合中，作为第二层间绝缘膜5037，使用丙烯，作为第三层间绝缘膜5047，使用丙烯。此外，一种组合中，作为第二层间绝缘膜5037，使用丙烯和通过等离子体CVD法形成的氧化硅的层叠膜，作为第三层间绝缘膜5047，使用通过等离子体CVD法形成的氧化硅膜。此外，一种组合中，作为第二层间绝缘膜5037，使用通过等离子体CVD法形成的氧化硅膜，作为第三层间绝缘膜5047，使用丙烯。
在相应于第三层间绝缘膜5047的像素电极5038的位置上形成开口部分。第三层间绝缘膜5047起堤的作用。在形成开口部分时，可以通过应用湿腐蚀法将侧壁制成锥形。由于如果开口部分的侧壁不充分平缓的话，步骤的差异所造成的有机化合物层变差就成为显著问题，应当注意这一点。可以通过在第三层间绝缘膜5047中添加碳颗粒和金属颗粒以及降低电阻率来抑制静电的发生。这时，可以调节碳颗粒和金属颗粒的添加量，以便使电阻率在1×106到1×1012Ωm的范围内(最好在1×108到×1010Ωm的范围内)。
接下来，在暴露在第三层间绝缘膜5047的开口部分中的像素电极5038上形成有机化合物层5048。作为有机化合物层5048，可以使用已知的有机发光材料。注意，有机发光材料和无机发光材料都可以使用，或者用有机发光材料代替有机发光材料。
作为有机发光材料，可以自由地使用低分子有机发光材料、高聚合物有机发光材料和中分子有机发光材料。应当注意，定义为中分子有机发光材料是指没有升华特性且其聚合度约为20或20以下的有机发光材料。
本实例中，通过气相淀积法，用低分子有机发光材料形成有机化合物层5048。具体地说，定义成构成为层叠结构，其中，作为空穴注入层之后，提供膜厚20nm的铜酞菁(CuPc)膜，在上面设有膜厚70nm的三-8-羟基喹啉铝(quinolinolatoaluminium)(Alq3)络合物膜。可以通过向Alq3提供诸如喹吖酮、二萘嵌苯或DCM1的荧光染料来抑制发光颜色。
此外，作为使用基于高分子的有机发光材料的实例，可以用层叠结构构成有机化合物层5048，其中，通过旋涂法设置膜厚20nm的聚噻吩(PEDOT)膜作为空穴注入层，用膜厚约100nm的对亚苯基亚乙烯(paraphenylenevinylene)(PPV)作为发光层。应当注意，如果使用PPV的π共轭系统高分子，可以选择从红色到蓝色的发光波长。此外，还可以将诸如碳化硅等的无机材料用作电子输运层和电子注入层。
应当注意，有机化合物层5048不限于具有层叠结构的有机化合物层，层叠结构中清楚地区分空穴注入层、空穴输运层、发光层、电子输运层、电子注入层。具体地说，有机化合物层5048可以是具有混合层的结构，其中，构成空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等的材料混合。例如，它可以是具有混合层结构的有机化合物层5048，混合层由构成电子输运层的材料(下文中称为电子输运材料)和构成发光层的材料(下文中称为发光材料)组成。
下面，在有机化合物层5048上设置由导电膜构成的反电极5049。本实例的情况下，将铝和锂的合金膜用作导电膜。注意，可以使用Mg-Ag膜(镁和银制成的合金膜)。本实例中，反电极5049相应于OLED元件的阴极。作为阴极材料，可以自由使用由属于周期表的1族或2族的元素所构成的导电膜或者添加了这些元素的导电膜。
在已经形成反电极5049时完成OLED元件。注意，OLED元件指用像素电极(阳极)5038、有机化合物层5048和反电极(阴极)5049形成的二极管。
提供钝化膜5050以便完全覆盖OLED元件是有效的。作为钝化膜5050，可以将其用作由包含碳膜的绝缘膜、氮化硅膜或氮化/氧化硅膜构成的单层或者组合有相关绝缘膜的层叠层。最好将覆盖优良的膜用作钝化膜，用碳膜、特别是DLC(类金刚石碳)膜是有效的。由于DLC膜可以在室温到100℃或100℃以下形成为膜，甚至在其热阻低的有机化合物层5048的上部也能容易地形成膜。此外，DLC膜对于氧有高阻挡效应，可以抑制有机化合物层5048的氧化。
应当注意，形成第三层间绝缘膜5047之后，用多室法(串联法)的膜形成设备，继续处理步骤直到形成钝化膜5050的步骤而不将其释放到空气中是有效的。
注意，实际上，当图7D的状态完成后，最好用保护膜或具有半透明性的密封件将其封装起来，保护膜的密封特性高且脱气小(层叠膜、紫外固化树脂膜等)。这时，如果向密封件的内部输入不活泼气体，或者在内部布置吸湿材料(例如，氧化钡)，就增强了OLED元件的可靠性。
此外，由于通过执行诸如封装等处理增强了密封特性，所以，通过安装用于连接从在衬底201上形成的元件或电路引出的端子和外部信号端子的连接器(软性印刷电路：FPC)，完成产品。
可以通过将本实例自由组合实施例1到实施例6和实例1来执行。
实例4
本实例中，显示了用本发明的制造半导体器件的方法形成作为显示器件的半导体器件的实例，所述半导体器件有形成在相同衬底上的CPU部分(算术处理电路(CPU的主要部分)、存储电路等)。应当注意，可以将用于构成显示器件和CPU部分以及它们的电路的TFT制成与实例1中相同。然而，本实例中，将显示器件定义为OLED显示器件，其中，在每个像素上布置OLED元件。
图8中，显示了利用本发明制造的半导体器件的截面图。对于构成像素部分的TFT，显示与OLED元件串联的TFT代表作为N沟道型TFT361。此外，作为构成像素驱动电路部分的元件，示出N沟道型TFT362和P沟道型TFT363为代表。作为构成CPU部分的元件，显示N沟道型TFT364和P沟道型TFT365为代表。
由于制造N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的方法与实施例3中图4所示制造方法类似，这里不再赘述。这里，用相同参考符号和数字描述与图4中相同的部分。
根据实施例3制造半导体器件直到图8A的状态。图8B中，形成第一层间绝缘膜5101。用等离子体CVD法或溅射法，用含硅绝缘膜将该第一层间绝缘膜5101形成为膜厚100-200nm。本实例中，用等离子体CVD法形成膜厚100nm的氧氮化硅膜。不用说，第一层间绝缘膜5101不限于氧化/氮化硅膜，可以将包含其它硅的绝缘膜用作单层结构或层叠结构。
接下来，通过执行加热处理(热处理)来执行半导体层结晶度的恢复和添加到半导体层的杂质元素的激活。用炉内退火炉，通过热退火法执行加热处理。热退火法的执行可以是在：温度在400到700℃的范围内，在含氧1ppm或1ppm以下的氮气气氛中，氧浓度最好在0.1ppm或0.1ppm以下，本实例中，用热处理在410℃执行1小时活化处理。注意，除了热退火法，可以应用激光退火法或快速热退火法(RTA法)。此外，可以在形成第一层间绝缘膜5101之前执行加热处理。然而在N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365的栅电极易受热损坏的情况下，为了保护诸如本实例中的布线等，在形成第一层间绝缘膜5101(主要由硅构成的绝缘膜，例如，氮化硅膜)之后，执行热处理。
如上所述，还可以在形成第一层间绝缘膜5101(主要由硅构成的绝缘膜，例如，氮化硅膜)之后通过执行热处理进行活化处理的同时，执行半导体层的氢化。氢化步骤中，用含在第一层间绝缘膜5101中的氢端接半导体层中的不饱和键。应当注意，可执行加热处理，用于与用于活化处理的加热处理分开的氢化。这里，无论是否存在第一层间绝缘膜5101，都可以氢化半导体层。作为用于氢化的其它方式，还可以使用利用等离子体激活的氢(等离子体氢化)的方式和执行加热处理的方式，在含3-100％氢的气氛中，在温度范围300到450℃执行1-12小时的加热处理。
接下来，在第一层间绝缘膜5101上，形成第二层间绝缘膜5102。作为第二层间绝缘膜5102，可以使用无机绝缘膜。例如，可以使用用CVD法形成的氧化硅膜和用SOG(玻璃上旋涂)法涂敷的氧化硅膜等。此外，作为第二层间绝缘膜5102，可以使用有机绝缘膜。例如，可以使用诸如聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯等。此外，可以使用丙烯酸膜和氧化硅膜的层叠结构。此外，可以使用丙烯酸膜和通过溅射法形成的氮化硅膜或氮化/氧化硅膜的层叠结构。
接下来，用干腐蚀或湿腐蚀，通过腐蚀第一层间绝缘膜5101、第二层间绝缘膜5102和栅绝缘膜203，形成达到每个TFT(N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365)的每个源区和漏区的接触孔。
接下来，分别形成与每个TFT(N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365)的源区和漏区电连接的布线5103-5110。注意，本实例中，通过连续形成膜厚100nm的钛(Ti)膜同膜厚350nm的铝(Al)膜和膜厚100nm的钛(Ti)膜制成的层叠膜、并通过拍打将其形成为预期形状，形成布线5103-5110。不用说，不限于三层结构，可以应用单层结构，或者还可以应用具有四层或四层以上的层叠结构。此外，作为用于布线的材料，不限于铝(Al)和钛(Ti)，可以应用其它导电膜。例如，在氮化钽(TaN)膜上形成铝(Al)膜或铜(Cu)膜，而且，可以通过执行层叠膜的构图来形成布线，在层叠膜中已经形成有钛(Ti)膜。
接下来，如图8D所示，形成第三层间绝缘膜5111。作为第三层间绝缘膜5111，可以使用无机绝缘膜或有机绝缘膜。作为无机绝缘膜，可以使用通过CVD法形成的氧化硅膜、和通过SOG(玻璃上旋涂)法涂敷的氧化硅膜等。此外，作为有机绝缘膜，可以使用丙烯酸树脂膜等。此外，可以使用丙烯酸膜和通过溅射法形成的氮化硅膜或氮化/氧化硅膜的层叠膜。可以通过形成第三层间绝缘膜5111，缓和和平整由TFT(N沟道型TFT361、N沟道型TFT362、P沟道型TFT363、N沟道型TFT364和P沟道型TFT365)所致的凸起或凹陷。尤其是，由于第三层间绝缘膜5111主要意味着用于平整，所以最好有良好的平坦度。
接下来，用干腐蚀或湿腐蚀在第三层间绝缘膜5111中形成达到布线5103的接触孔。
接下来，通过执行导电层的构图来形成像素电极5112。本实例的情况下，将铝和锂的合金膜用作导电膜。注意，可以使用Mg-Ag膜(镁和银制成的合金膜)。像素电极5112相应于OLED元件的阴极。作为阴极材料，可以自由使用由属于周期表的1族或2族的元素所构成的导电膜或者添加了这些元素的导电膜。
经形成在第三层间绝缘膜5111中的接触孔建立像素电极5112到布线5103的电连接。这样，像素电极5112与N沟道型TFT361的源区或漏区之一电连接。
接下来，形成堤以便不连续地涂敷各个像素之间的有机化合物层。作为堤5113，可以使用无机绝缘膜或有机绝缘膜。作为无机绝缘膜，可以使用通过溅射法形成的氮化硅膜或者通过CVD法形成的氧化硅膜和通过SOG(玻璃上旋涂)法涂敷的氧化硅膜等。此外，作为有机绝缘膜，可以使用丙烯酸树脂膜等。这里，在形成堤5113时，可以应用湿腐蚀法将侧壁容易地制成锥形。由于如果堤5113的侧壁不充分平缓的话，步骤之间差异所造成有机化合物层的变差就成为显著问题，所以要注意这一点。应当注意，在电连接像素电极5112和布线5103时，还在形成在第三层间绝缘膜5111中的接触孔处形成堤5113。这样，就通过用堤5113嵌入像素电极的凸起和凹陷，即，接触孔部分的凸起和凹陷所造成的像素电极的凸起和凹陷，防止步骤之间存在差异所造成的有机化合物层变差。
如下列出第三层间绝缘膜5111和堤5113的组合的实例：一种组合中，作为第三层间绝缘膜5111，使用丙烯和通过溅射法形成的氮化硅膜或氮化/氧化硅膜的层叠膜，作为堤5113，使用通过溅射法形成的氮化硅膜或氮化/氧化硅膜。一种组合中，作为第三层间绝缘膜5111，使用通过等离子体CVD法形成的氧化硅膜，作为堤5113，也使用通过等离子体CVD法形成的氧化硅膜。此外，一种组合中，作为第三层间绝缘膜5111，使用通过SOG法形成的氧化硅膜，作为堤5113，也使用通过SOG法形成的氧化硅膜。此外，一种组合中，作为第三层间绝缘膜5111，使用通过SOG法形成的氧化硅和通过等离子体CVD法形成的氧化硅膜的层叠膜，作为堤5113，使用通过等离子体CVD法形成的氧化硅膜。此外，一种组合中，作为第三层间绝缘膜5111，使用丙烯，作为堤5113，使用丙烯。此外，一种组合中，作为第三层间绝缘膜5111，使用丙烯和通过等离子体CVD法形成的氧化硅膜的层叠膜，作为堤5113，使用通过等离子体CVD法形成的氧化硅膜。此外，一种组合中，作为第三层间绝缘膜5111，使用通过等离子体CVD法形成的氧化硅膜，作为堤5113，使用丙烯。应当注意，可以通过在堤5113中添加碳颗粒和金属颗粒并减低电阻率来抑制静电的发生。这时，可以调节碳颗粒和金属颗粒的添加量，以便使电阻率在1×106到1×1012Ωm的范围内(最好在1×108到1×1010Ωm的范围内)。
接下来，在由堤5113所围绕的暴露像素电极5112上形成有机化合物层5114。作为有机化合物层5114，可以使用已知有机发光材料。注意，有机发光材料和无机发光材料都可以使用，或者可以用无机发光材料代替有机发光材料。对于有机发光材料，可以自由地使用基于低分子的有机发光材料、基于高分子的有机发光材料和基于中分子的有机发光材料。应当注意，定义为基于中分子的有机发光材料指没有升华特性且其聚合度约为20或20以下的有机发光材料。
本实例中，通过气相淀积法，用基于低分子的有机发光材料形成有机化合物层5114。具体地说，定义成构成为层叠结构，其中，作为发光层之后，提供膜厚70nm的三-8-羟基喹啉铝(Alq3)络合物膜，在上面设有膜厚20nm的铜酞菁(CuPc)膜。可以通过向Alq3提供诸如喹吖酮、二萘嵌苯或DCM1的荧光染料来抑制发光颜色。
此外，作为使用基于高聚合的有机发光材料的实例，可以用层叠结构构成有机化合物层5114，其中，通过旋涂法设置膜厚20nm的聚噻吩(PEDOT)膜作为空穴注入层，在上面设置膜厚约100nm的对亚苯基亚乙烯(PPV)作为发光层。应当注意，如果使用对亚苯基亚乙烯(PPV)基于π共轭的高聚物，可以选择从红色到蓝色的发光波长。此外，还可以将诸如碳化硅等的无机材料用作电子输运层和电子注入层。
应当注意，有机化合物层5114不限于具有层叠结构的有机化合物层，层叠结构中清楚地区分空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等。具体地说，有机化合物层5114可以是具有混合层的结构，混合层中，构成空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等的材料被混合。例如，它可以是具有混合层结构的有机化合物层5114，混合层由构成电子输运层的材料(下文中称为电子输运材料)和构成发光层的材料(下文中称为发光材料)组成，混合层位于电子输运层和发光层之间。
下面，在有机化合物层5114上形成由透明导电膜构成的反电极5115。对于透明导电膜，可以使用氧化铟和氧化锡(ITO)的化合物、氧化铟和氧化锌的化合物、氧化锌、氧化锡、氧化铟等。此外，可以向上述透明导电膜添加镓。反电极5115相应于OLED元件的阳极。
在形成反电极5115时完成OLED元件。注意，OLED元件指用像素电极(阴极)5112、有机化合物层5114和反电极(阳极)5115形成的二极管。
本实例中，由于用透明导电膜形成反电极5115，所以，向衬底201的反面照射OLED元件发射的光。此外，在与用第三层间绝缘膜5111形成布线5103-5110的层不同的层中形成像素电极5112。因而，与实例3的结构相比，可以增大开口率。
提供钝化膜5116以便完全覆盖OLED元件是有效的。对于钝化膜5116，可以将其用作由包含碳膜的绝缘膜、氮化硅膜或氮化/氧化硅膜构成的单层或者其中组合有相关绝缘膜的层叠层。注意，象本实例中这样，从反电极5116侧照射OLED元件发射的光的情况下，有必要使用用于保护膜5116的光透射膜。
应当注意，形成堤5113之后，用多室法(串联法)的膜形成设备继续处理步骤直到形成保护膜5116的步骤而不将其释放到空气中是有效的。
注意，实际上，当图8D的状态完成后，最好用密封特性高且脱气小的保护膜(层叠膜、紫外固化树脂膜等)或具有半透明性的密封件将其封装起来使其不暴露于大气中。这时，如果将密封件的内部制成不活泼气氛，或者在内部布置吸湿材料(例如，氧化钡)，就增强了OLED元件的可靠性。
此外，由于通过执行诸如封装等处理增强了密封特性，所以，通过安装用于连接从在衬底201上形成的元件或电路引出的端子和外部信号端子的连接器(软性印刷电路：FPC)，完成产品。
可以通过将本实例自由组合实施例1到实施例6和实例1来执行。
实例5
本实例显示了用于使半导体膜结晶的实例，用于根据本发明产生包括在半导体设备中的TFT的半导体有源层。
作为基膜，通过等离子体CVD法，在玻璃衬底上形成厚400nm的氧氮化硅膜(成分比：Si＝32％，O＝59％，N＝7％，H＝2％)。那么，作为半导体膜，通过等离子体CVD法，在基膜上形成150nm的非晶硅膜。然后，在上面执行3小时500℃的热处理。而后，用激光退火法使半导体膜结晶。
作为用于激光退火法的激光器，使用连续振荡YVO4激光器。对于激光退火法，将YVO4激光的二次谐波(波长532nm)用作激光。作为预定形式的射束，用光学系统将激光照射到衬底表面上的半导体膜。
照射到衬底上的射束形状随光学系统或激光的类型而变化。以这种方式，可以改变照射到衬底上的射束的纵横比和/或能量密度的分布。例如，可能有多种形状照射到衬底上的射束，诸如，线形、矩形和椭圆形式。本实例中，用光学系统，向半导体膜上照射200μm×50μm的椭圆形的YVO4激光的二次谐波。
图14显示了光学系统的模式图，当向衬底表面上的半导体膜照射激光时使用所述光学系统。从激光器1101发射的激光(YVO4激光的二次谐波)经镜1102进入凸透镜1103。激光斜对着进入凸透镜1103。结果，因诸如像散的像差聚焦位置移位。这样，可以在所照射表面或其附近形成椭圆射束1106。然后，照射以这种方式形成的椭圆射束1106，玻璃衬底1105以参考数字1107或1108所示方向移动。然后，在玻璃衬底1105上形成的半导体膜1104中，照射相对移动的椭圆射束1106。椭圆射束1106的相对扫描方向与椭圆射束1106的主轴垂直。本实例中，将200μm×50μm的椭圆射束形成为相对于凸透镜1103约20°的激光入射角φ。以速度50cm/s移动来向玻璃衬底1105上照射椭圆射束。这样，使半导体膜结晶。
在以这种方式获得的结晶半导体膜上执行secco腐蚀。图15显示了用10,000放大率的SEM观察表面的结果。通过向HF∶H2O＝2∶1添加K2Cr2O7作为添加剂来制造用于secco腐蚀的secco溶液。通过以图15所示箭头指示的方向相对扫描激光得到图15的情况。与激光扫描方向平行形成大的晶粒。换句话说，晶体生长以便在激光的扫描方向上扩展。
以这种方式，用根据本实例的方法在结晶半导体膜上形成大的晶粒。因而，当将半导体膜用作半导体有源层以制造TFT时，可以减少包括在TFT的沟道形成区域中的晶界数。另外，每个晶粒内部有结晶度，主要是单晶。因而，可以获得与用单晶半导体的晶体管一样高的迁移率(场效应迁移率)。
而且，当将TFT定位成使得载流子移动的方向可以与所形成的晶粒扩展方向相同时，可以极大减少载流子跨过晶粒边界的次数。因而，可以减小导通电流值(当TFT导通时流过的漏电流值)、关态电流值(当TFT截止时流过的漏电流值)、阈值电压、S值和场效应迁移率的变化。结果，可以显著改善电特性。
为了以半导体膜的宽度范围来照射椭圆射束1106，以垂直于主轴的方向扫描椭圆射束1106，以多次照射半导体膜(用扫描来表达该操作)。这里，每一单次扫描以平行于主轴的方向移位椭圆射束1106的位置。扫描方向在连续扫描之间相反。连续两次扫描中，在下文中，一次称为向外扫描，另一次称为向内扫描。
用间距d来表达每一单次扫描椭圆射束1106的位置向与主轴平行的方向移位的量。参考数字D1指示在向外扫描中，在如图15所示具有大晶粒的区域中，与椭圆射束1106的扫描方向垂直的方向上椭圆射束1106的长度。参考数字D2指示在向内扫描中，在如图15所示具有大晶粒的区域中，与椭圆射束1106的扫描方向垂直的方向上椭圆射束1106的长度。这种情况下，D1和D2的平均值为D。
这里，用方程1定义重叠率RO.L[％]。
RO.L＝(1-d/D)×100[方程1]
本实例中，重叠率RO.L为0％。
可以通过自由组合实施例1到6和实例1到4来实现本发明。
实例6
本实例当制造本发明半导体器件中所包括的TFT的半导体有源层时，在使半导体膜结晶的方法上与实例5不同。
直到将非晶硅膜形成为半导体膜的步骤都与实例5相同。而后，使用日本专利特许公开NO.Hei7-183540中所公开的方法。用旋涂法在半导体膜上涂敷乙酸镍溶液(重量转换浓度(weight conversion concentration)为5ppm，体积为10ml)。然后，在500℃氮气气氛中对其执行1小时热处理，并在550℃氮气气氛中对其执行12小时热处理。然后，用激光退火法提高半导体膜的结晶度。
作为用于激光退火法的激光器使用连续振荡YVO4激光器。对于激光退火法，将YVO4激光的二次谐波(波长532nm)用作激光。在图14所示的光学系统中，将200μm×50μm的椭圆射束形成为相对于凸透镜1103约20°的激光入射角φ。椭圆射束以50cm/s的速度移动并照射玻璃衬底1105。这样，提高了半导体膜的结晶度。注意，椭圆射束1106的相对扫描方向与椭圆射束1106的主轴垂直。
在用这种方式获得的结晶半导体膜上执行secco腐蚀。图16显示了用10,000放大率的SEM观察表面的结果。通过以图16所示箭头指示的方向相对扫描激光来获得图16所示的结果。大晶粒沿扫描方向扩展。
以这种方式，用根据本发明的方法在结晶半导体膜上形成大的晶粒。因而，当半导体膜用于制造TFT时，可以减少包括在TFT的沟道形成区域中的晶界数。另外，每个内部的晶粒有结晶度，主要是单晶体。因而，可以获得与用单晶半导体的晶体管一样高的迁移率(场效应迁移率)。
而且，所形成的晶粒在一个方向上对准。这样，当定位TFT以便载流子移动方向可以与所形成的晶粒扩展方向相同时，可以极大减少载流子跨过晶界的次数。因而，可以减小导通电流、关态电流、阈值电压、S值和场效应迁移率的变化。结果，可以显著改善电特性。
为了在半导体膜的宽范围中照射椭圆射束1106，椭圆射束1106以垂直于主轴的方向扫描，以多次照射半导体膜(该操作可称为扫描)。这里，每一单次扫描以平行于主轴的方向移位椭圆射束1106的位置。扫描方向在连续扫描之间相反。连续两次扫描中，在下文中，一次称为向外扫描，另一次称为向内扫描。
用间距d来表达每一单次扫描椭圆射束1106的位置向与主轴平行的方向移位的量。参考数字D1指示在向外扫描中，在如图16所示具有大晶粒的区域中，与椭圆射束1106的扫描方向垂直的方向上椭圆射束1106的长度。参考数字D2指示在向内扫描中，在如图16所示具有大晶粒的区域中，与椭圆射束1106的扫描方向垂直的方向上椭圆射束1106的长度。这种情况下，D1和D2的平均值为D。
这里，如方程1那样定义重叠率RO.L[％]。本实例中，重叠率RO.L为0％。
图17中，粗线指示在用上述结晶方法获得的结晶半导体膜(图17中用改进CG硅来表示)上执行喇曼光谱的结果。这里，为了比较，细线指示在单晶硅上(图17中用ref.(100)Si晶片表示)执行喇曼光谱的结果。图17中，虚线指示在半导体膜(图17中用准分子激光退火来表示)上执行喇曼光谱的结果。为了获得半导体膜，形成非晶硅膜，并通过加温处理来释放包含在半导体膜中的氢。然后，用具有脉冲振荡的准分子激光器使半导体膜结晶。用本实例中方法获得半导体膜的喇曼位移的峰为517.3cm-1。半值宽度为4.96cm-1。另一方面，单晶硅的喇曼位移的峰为520.7cm-1。半值宽度为4.44cm-1。用具有脉冲振荡的准分子激光器结晶的半导体膜的喇曼位移的峰为516.3cm-1。半值宽度为6.16cm-1。从图17的结果，用本实例所述结晶方法获得的半导体膜的结晶度比用具有脉冲振荡的准分子激光结晶的半导体膜的结晶度更接近单晶硅的结晶度。
本实例可以与实施例1到6和实例1到4自由组合。
实例7
本实例中，参考图14、18A到18H和19A和19B，描述将实例5所述方法结晶的半导体膜用于制造TFT的情况。
注意，要注意的是具有用相同腐蚀处理制造的栅电极的TFT，在本实例中解释其制造方法。这种情况下，不再描述根据TFT不同地制成栅电极和执行实施例1到5所示的掺杂处理。实际上，通过组合实施例1到5等所述的方法来实现本实例。
本实例中，将玻璃衬底用作衬底20。作为基膜21，在玻璃衬底上叠置50nm的氧氮化硅膜(成分比Si＝32％，O＝27％，N＝24％，H＝17％)和100nm的氧氮化硅膜(成分比Si＝32％，O＝59％，N＝7％，H＝2％)。下面，作为半导体膜22，用等离子体CVD法在基膜21上形成150nm的非晶硅膜。然后，以500
Figure S071C6413420070710DD000561
在其上执行3小时的热处理，以释放包含在半导体膜中的氢(图18A)。
而后，将连续振荡YVO4激光器的二次谐波(波长532nm，5.5W)用作激光，以便在图14所示的光学系统中，将200μm×50μm的椭圆射束1106形成为相对于凸透镜1103约20°的激光入射角φ。椭圆射束1106以50cm/s的速度相对扫描来照射半导体膜22。这样，制造了半导体膜23(图18B)。
然后，在其上执行第一掺杂处理。这是用于控制阈值的沟道掺杂。将B2H6用作材料气体，它的气体流量为30sccm，电流密度为0.05μA，加速电压为60keV，剂量为1×1014原子/cm2。这样，获得了半导体膜23(图18C)。
下面，通过构图将半导体膜24腐蚀为预期形状之后，用等离子体CVD法将厚115nm的氧氮化硅膜形成作为覆盖被腐蚀半导体膜25和26的栅绝缘膜27。然后，将厚30nm的TaN膜28和厚370nm的W膜29叠置在栅绝缘膜27上作为导电膜(图18D)。
用光刻法在其上形成光刻胶制成的掩模(未示出)，腐蚀W膜、TaN膜和栅绝缘膜。这样，形成导电层30(30a和30b)、导电层31(31a和31b)和栅绝缘膜32(32a和32b)。
然后，除去光刻胶制成的掩模，形成新的掩模33。在其上进行第二掺杂处理，导入对半导体膜给出n型的杂质元素。这种情况下，导电层30a和31a是用于给出n型的杂质元素的掩模，以自对准方式形成杂质区域34。本实例中，因为半导体膜厚达150nm，所以在两个条件下执行第二掺杂处理。本实例中，将磷化氢(PH3)用作材料气体。使用2×1013原子/cm2的剂量和90keV的加速电压，然后，将5×1014原子/cm2的剂量和10keV的加速电压用于处理(图18E)。
下面，除去光刻胶制成的掩模，另外形成光刻胶制成的新掩模35，用于执行第三掺杂处理。通过第三掺杂处理，将杂质区域36形成为包含用于对半导体膜给出p型的杂质元素，它成为p沟道型TFT的有源层。用导电层30b和31b作为用于杂质元素的掩模，通过添加用于给出p型的杂质元素，以自对准方式形成杂质区域36。因为半导体膜厚达150nm，所以在两个条件下执行本实例的第三掺杂处理。本实例中，用乙硼烷(B2H6)作为材料气体。使用2×1013原子/cm2的剂量和90keV的加速电压，然后将1×1015原子/cm2的剂量和10keV的加速电压用于处理(图18F)。
通过这些步骤，在半导体层上形成杂质区域34和36。
下面，除去光刻胶制成的掩模，用等离子体CVD法形成厚50nm的氧氮化硅膜(成分比Si＝32.8％，O＝63.7％，N＝3.5％)作为第一层间绝缘膜37。
下面，在其上执行热处理以分别恢复半导体层的结晶度和激活添加到半导体层的杂质元素。然后，在550
Figure S071C6413420070710DD000571
，氮气气氛中，执行4小时使用退火炉的热退火法的热处理(图18G)。
下面，在第一层间绝缘膜37上形成无机或有机绝缘材料的第二层间绝缘膜38。本实例中，用CVD法形成厚50nm的氮化硅膜之后，形成400nm厚的氧化硅膜。热处理之后，可以执行氢化处理。本实施例中，用退火炉，在410
Figure S071C6413420070710DD000572
，在氮气气氛中，执行1小时的热处理。
下面，形成布线39用于电连接杂质区域。本实例中，通过构图50nm厚的Ti膜、500nm厚的Al-Si膜和50nm厚的Ti膜的层叠膜来形成布线39。自然，该结构不限于两层结构，可以是单层结构或具有3层或3层以上的层叠结构。布线材料不限于Al和Ti。例如，可以在TaN膜上形成Al和/或Cu。然后，可以构图具有Ti膜的层叠膜以形成布线(图18H)。
以这种方式，形成n沟道型TFT51和p沟道型TFT52，它们均为沟道长度6μm和沟道宽度4μm。
图19A和19B显示了测量这些电特性的结果。图19A显示了n沟道型TFT51的电特性。图19B显示了p沟道型TFT52的电特性。在两个测量点，在栅电压Vg＝-16到16V的范围和漏电压Vd＝1V和5V范围内测量电特性。图19A和19B中，用实线指示漏电流(ID)和栅电流(IG)。用虚线指示迁移率(μFE)。
因为在根据本发明结晶的半导体膜上形成大的晶粒，所以，当用该半导体膜制造TFT时，可以减少包含沟道形成区域的晶界数。而且，因为所形成的晶粒指向相同方向，所以，可以极大减少载流子跨过晶界的次数。因而，如图19A和19B所示，可以获得具有良好电特性的TFT。尤其是，n沟道型TFT中迁移率是524cm2/Vs，在p沟道型TFT中迁移率是205cm2/Vs。当用这种TFT制造半导体设备时，也可以改善操作特性和可靠性。
本实例可以通过自由组合实施例1到6和实例1到4实施。
实例8
本实例中，参考图14和图20A到23B，描述用实例6所述方法结晶的半导体膜制造TFT的情况。注意，要注意具有用相同腐蚀处理制造的栅电极的TFT，本实例中，解释其制造方法。这种情况下，不再描述根据TFT不同地制成栅电极和执行实施例1到5所示的掺杂处理。实际上，通过组合实施例1到5等所述的方法来实现本实例。
直到形成作为半导体膜的非晶硅膜的步骤都与实例7相同。非晶硅膜形成为150nm厚(图20A)。
而后，使用日本专利特许公开NO.Hei7-183540中所公开的方法。用旋涂法在半导体膜上涂敷乙酸镍溶液(重量转换浓度为5ppm，体积为10ml)以形成包含金属的层41。然后，在500℃氮气气氛中对其执行1小时热处理，并在550℃氮气气氛中对其执行12小时热处理。然后，获得半导体膜42(图20B)。
然后，用激光退火法来提高半导体膜42的结晶度。对于激光退火法的条件，将连续振荡YVO4激光器的二次谐波(波长532nm，5.5W)用作激光。在图14所示的光学系统中，将200μm×50μm的椭圆射束1106形成为相对于凸透镜1103约20°的激光入射角φ。椭圆射束1106以20cm/s或50cm/s的速度移动并照射衬底。这样，提高了半导体膜42的结晶度。结果，获得了半导体膜43(图20C)。
图20C中结晶半导体膜之后的步骤与实例7中所示图18C到18H所示的步骤相同。以这种方式，形成n沟道型TFT51和p沟道型TFT52，它们均为沟道长度6μm和沟道宽度4μm。测量这些电特性。
图21A到23B显示了通过这些步骤制造的TFT的电特性。图21A和21B显示了在图20C的激光退火步骤中，通过以20cm/s的速度移动衬底来制造的TFT的电特性。图21A显示了n沟道型TFT51的电特性。图21B显示了p沟道型TFT52的电特性。图22A和22B显示了在图20C的激光退火步骤中，通过以50cm/s移动衬底来制造的TFT的电特性。图22A显示了n沟道型TFT51的电特性。图22B显示了p沟道型TFT52的电特性。在栅电压Vg＝-16到16V的范围和漏电压Vd＝1V和5V的范围内测量电特性。图21A到22B中，用实线指示漏电流(ID)和栅电流(IG)。用虚线指示迁移率(μFE)。
因为在根据本发明结晶的半导体膜上形成大的晶粒，所以，当用该半导体膜制造TFT时，可以减少包含沟道形成区域的晶界数。而且，所形成的晶粒指向相同方向。另外，小量晶界位于跨过激光的相对扫描方向的方向上。因而，可以极大减少载流子跨过晶界的次数。
因此，如图21A到22B所示，可以获得具有良好电特性的TFT。尤其是，图21A和21B中，n沟道型TFT的迁移率为510cm2/Vs，p沟道型TFT的迁移率为200cm2/Vs。图22A和22B中，n沟道型TFT的迁移率为595cm2/Vs，p沟道型TFT的迁移率为199cm2/Vs。当用这种TFT制造半导体设备时，也可以改善操作特性和可靠性。
图23A和23B显示了在图20C的激光退火步骤中，通过以50cm/s移动衬底来制造的TFT的这些电特性。图23A显示了n沟道型TFT51的电特性。图23B显示了p沟道型TFT52的电特性。
在栅电压Vg＝-16到16V的范围和漏电压Vd＝0.1V和5V的范围内测量电特性。
如图23A和23B所示，可以获得具有良好电特性的TFT。尤其是，图23A中，n沟道型TFT的迁移率为657cm2/Vs，图23B中，p沟道型TFT的迁移率为219cm2/Vs。当用这种TFT制造半导体设备时，也可以改善操作特性和可靠性。
本实例可以与实施例1到6和实例1到4自由组合来实现。
实例9
本实例中，参考图28，描述用本发明制造的显示系统的实例。
这里，定义为显示系统指的是其上形成有显示器件和CPU部分的衬底的系统，包括FPC等外加的电路。作为制造显示器件和CPU的方法，使用实施例1到实施例6、实例1到实例8的方法。图28显示了显示系统的配置实例。
在衬底500上形成具有图5和图27所示结构的电路。这里，显示了使用具有图27所示结构的电路的实例。显示系统700中，衬底500用FPC710与电源电路701、时钟振荡电路702、VRAM703、ROM704和WRAM705电连接。这里，电源电路701是如下的电路：其中，将提供给显示系统700的电源转换为用于形成在衬底500上的电路的电源。时钟振荡电路702是如下的电路：其中，将诸如时钟信号等的控制信号输入形成在衬底500上的电路中。VRAM703是用于以将图像信号输入到GPU507中的形式存储图像信号的电路。ROM704是如下的电路：其中，存储用于控制CPU507的信息和被输入到显示系统中的图像信号。WRAM705指工作区域，CPU507在所述工作区域中执行处理。
应当注意，由于设在衬底500上的SRAM504和用FPC710连接的WRAM705都起CPU507的工作区域的作用，所以，二者之一可被省略。例如，在从CPU507的存取很多、但是可用的存储容量相对少的情况下，最好用SRAM504，相反，在要求大的存储容量、但是从CPU507的存取相对少的情况下，最好用WRAM705。
实例10
本实例中，参考图13A到13G描述用本发明制造的电子器件的实例。
应用本发明的电子器件的实例包括摄像机、数码相机、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(诸如汽车音响系统和音频组件系统)、笔记本电脑、游戏机、便携式信息终端(诸如移动计算机、移动电话、便携式游戏机和电子书)和设有记录媒体的图像再现装置(具体地说，适于再现诸如数字多用途光盘(DVD)的记录媒体的装置，它还设有能显示其图像的显示器件)。图13A到13G显示了其具体实例。
图13A显示一种显示器件，包括外壳1401、支座1402和显示部分1403。本发明可以应用于构成显示部分1403的显示器件。可以利用本发明来实现小且轻的显示器件。
图13B显示一种摄像机，它由主体1411、显示部分1412、音频输入部分1413、操作开关1414、电池1415、图像接收部分1416等构成。本发明可以应用于构成显示部分1412的显示器件。可以利用本发明来实现小且轻的摄像机。
图13C显示了一种笔记本个人电脑，它由主体1421、外壳1422、显示部分1423、键盘1424等构成。本发明可以应用于构成显示部分1423的显示器件。可以利用本发明来实现小且轻的个人电脑。
图13D显示了一种便携式信息终端，它由主体1431、输入笔1432、显示部分1433、操作按钮1434、外部接口1435等构成。本发明可以用于构成显示部分1433的显示器件。可以利用本发明来实现小且轻的便携式信息终端。
图13E显示了一种声音再现系统，具体地说是一种机载音响设备，它由主体1441、显示部分1442、操作开关1443、1444等构成。本发明可以应用于构成显示部分1442的显示器件。而且，虽然本实例中说明该机载音响设备，但是，本发明还可用于便携式或家庭音响设备。可以利用本发明来实现小且轻的声音再现系统。
图13F显示了数码相机，它由主体1451、显示部分(A)1452、目镜部分1453、操作开关1454、显示部分(B)1455、电池1456等构成。本发明可以应用于构成显示部分(A)1452和显示部分(B)1455的显示器件。可以利用本发明来实现小且轻的数码相机。
图13G显示了便携式电话，它由主体1461、音频输出部分1462、音频输入部分1463、显示部分1464、操作开关1465、天线1466等构成。本发明可以应用于构成显示部分1464的显示器件。可以利用本发明来实现小且轻的便携式电话。
不仅可以将玻璃衬底用于每一上述电子器件中所用的显示器件，而且也可将耐热塑料衬底用于每一上述电子器件中所用的显示器件。这样，可以实现电子器件重量的减轻。
本发明不限于上述电子器件，本发明还包括使用半导体器件的各种电子器件，用实施例1到6和实例1到8所述的制造方法制造所述半导体器件。
对于每个具有所要求的不同性质的TFT部分腐蚀栅金属，制造栅电极。具体地说，通过对每个具有所要求的不同性质的TFT曝光光刻胶来制造光刻胶掩模，腐蚀栅金属。这时，在与所要求的性质一致的最佳条件下执行制造每个TFT的栅电极的步骤。这样，可以提供能不同地制成多个TFT来制造半导体器件的方法，多个TFT分别有不同性质或者在相同衬底上的设计规则不同。
因而，能在相同衬底上制造具有多种功能的电路。这样，还可以在相同衬底上制造用IC芯片等传统上外部添加的电路，并可以最小化装置的尺寸和减轻装置的重量。此外，由于有可能用较少的掩模不同地制成具有不同性质的多个TFT，所以，可以将步骤数量和成本的增加抑制在低水平上。
还要注意，虽然为了说明而详细描述了本发明有限数量的实施例，但是，可以进行多种修改而不背离本发明的精神和范围。因此，除了所附加的权利要求，本发明不应受到限制。

Claims (32)

1.一种制造半导体器件的方法，所述半导体器件有第一TFT和第二TFT，其中，用包括两层的叠层结构的相同导电层形成所述第一TFT和所述第二TFT的栅电极，所述方法包括：
通过第一曝光方式形成第一光刻胶掩模；
用所述第一光刻胶掩模腐蚀所述导电层的第一区域，以形成所述第一TFT的栅电极；
所述腐蚀之后，向所述第一TFT的第一半导体有源层掺杂第一杂质元素；
所述掺杂之后通过第二曝光方式形成第二光刻胶掩模；
用所述第二光刻胶掩模腐蚀与所述第一区域不同的所述导电层的第二区域，以形成所述第二TFT的栅电极；和
所述第二区域的所述腐蚀之后，向所述第二TFT的第二半导体有源层掺杂第二杂质元素，
其中，在所述第一区域的所述腐蚀中制造具有锥形的边缘部分的栅电极，以及
其中，在所述第二区域的所述腐蚀中制造具有垂直边缘部分的栅电极。
2.一种制造半导体器件的方法，所述半导体器件有第一TFT和第二TFT，其中，用包括两层的叠层结构的相同导电层形成栅电极，所述方法包括：
通过第一曝光方式形成第一光刻胶掩模；
用所述第一光刻胶掩模腐蚀所述导电层的第一区域，以形成所述第一TFT的栅电极；
所述腐蚀之后，向所述第一TFT的第一半导体有源层掺杂第一杂质元素；
所述掺杂之后通过第二曝光方式形成第二光刻胶掩模；
用所述第二光刻胶掩模腐蚀与所述第一区域不同的所述导电层的第二区域，以形成所述第二TFT的栅电极；
所述第二区域的所述腐蚀之后，向所述第二TFT的第二半导体有源层掺杂第二杂质元素；和
所述第二杂质元素的所述掺杂之后，向所述第一TFT的所述第一半导体有源层和所述第二TFT的所述第二半导体有源层掺杂第三杂质元素，
其中，在所述第一区域的所述腐蚀中制造具有锥形的边缘部分的栅电极，以及
其中，在所述第二区域的所述腐蚀中制造具有垂直边缘部分的栅电极。
3.一种制造半导体器件的方法，所述半导体器件有第一TFT和第二TFT，其中，用包括两层的叠层结构的相同导电层形成所述第一TFT和所述第二TFT的栅电极，所述方法包括：
通过第一曝光方式形成第一光刻胶掩模；
用所述第一光刻胶掩模腐蚀所述导电层的第一区域，以形成所述第一TFT的栅电极；
所述腐蚀之后，用第二曝光方式形成第二光刻胶掩模；
用所述第二光刻胶掩模腐蚀与所述第一区域不同的所述导电层的第二区域，以形成所述第二TFT的栅电极，和
所述第二区域的所述腐蚀之后，向所述第一TFT的第一半导体有源层和所述第二TFT的第二半导体有源层掺杂第一杂质元素，
其中，在所述第一区域的所述腐蚀中制造具有锥形的边缘部分的栅电极，以及
其中，在所述第二区域的所述腐蚀中制造具有垂直边缘部分的栅电极。
4.根据权利要求1所述的方法，其中，所述腐蚀所述导电层的所述第一区域的步骤包括，
腐蚀所述导电层的所述第一区域，以形成第一形状的导电层；
所述第一区域的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第三杂质元素，和
在所述第三杂质元素的所述掺杂之后，腐蚀所述第一形状的所述导电层，以制造所述第一TFT的所述栅电极。
5.根据权利要求2所述的方法，其中，所述腐蚀所述导电层的所述第一区域的步骤包括，
腐蚀所述导电层的所述第一区域，以形成第一形状的导电层；
所述第一区域的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第四杂质元素，和
在所述第四杂质元素的所述掺杂之后，腐蚀所述第一形状的所述导电层，以制造所述第一TFT的所述栅电极。
6.根据权利要求3所述的方法，其中，所述腐蚀所述导电层的所述第一区域的步骤包括，
腐蚀所述导电层的所述第一区域，以形成第一形状的导电层；
所述第一区域的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第二杂质元素，和
在所述第二杂质元素的所述掺杂之后，腐蚀所述第一形状的所述导电层，以制造所述第一TFT的所述栅电极。
7.根据权利要求1所述的方法，其中，所述腐蚀所述导电层的所述第一区域的步骤包括，
腐蚀所述导电层的所述第一区域，以形成第一形状的导电层，
所述第一区域的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第三杂质元素，
腐蚀所述第一形状的所述导电层，以形成第二形状的导电层，
所述第一形状的所述导电层的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第四杂质元素，和
所述第四杂质元素的所述掺杂之后，腐蚀所述第二形状的所述导电层，以制造所述第一TFT的所述栅电极。
8.根据权利要求2所述的方法，其中，所述腐蚀所述导电层的所述第一区域的步骤包括，
腐蚀所述导电层的所述第一区域，以形成第一形状的导电层，
所述第一区域的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第四杂质元素，
腐蚀所述第一形状的所述导电层，以形成第二形状的导电层，
所述第一形状的所述导电层的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第五杂质元素，和
所述第五杂质元素的所述掺杂之后，腐蚀所述第二形状的所述导电层，以制造所述第一TFT的所述栅电极。
9.根据权利要求3所述的方法，其中，所述腐蚀所述导电层的所述第一区域的步骤包括，
腐蚀所述导电层的所述第一区域，以形成第一形状的导电层，
所述第一区域的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第二杂质元素，
腐蚀所述第一形状的所述导电层，以形成第二形状的导电层，
所述第一形状的所述导电层的所述腐蚀之后，向所述第一TFT的所述第一半导体有源层掺杂第三杂质元素，和
所述第三杂质元素的所述掺杂之后，腐蚀所述第二形状的所述导电层，以制造所述第一TFT的所述栅电极。
10.根据权利要求1所述的方法，其中，
所述第一光刻胶掩模覆盖所述导电层的所述第二区域，所述第二光刻胶掩模覆盖所述第一TFT的所述栅电极。
11.根据权利要求2所述的方法，其中，
所述第一光刻胶掩模覆盖所述导电层的所述第二区域，所述第二光刻胶掩模覆盖所述第一TFT的所述栅电极。
12.根据权利要求3所述的方法，其中，
所述第一光刻胶掩模覆盖所述导电层的所述第二区域，所述第二光刻胶掩模覆盖所述第一TFT的所述栅电极。
13.根据权利要求1所述的方法，其中，
分辨率在所述第一曝光方式和所述第二曝光方式中不同。
14.根据权利要求2所述的方法，其中，
分辨率在所述第一曝光方式和所述第二曝光方式中不同。
15.根据权利要求3所述的方法，其中，
分辨率在所述第一曝光方式和所述第二曝光方式中不同。
16.根据权利要求13所述的方法，其中，
所述第一曝光方式和所述第二曝光方式中之一使用等放大投影式对准曝光机(MPA)，另一种使用缩小倍数的投影式对准曝光机(步进机)。
17.根据权利要求14的方法，其中，
所述第一曝光方式和所述第二曝光方式中之一使用等放大投影式对准曝光机(MPA)，另一种使用缩小倍数的投影式对准曝光机(步进机)。
18.根据权利要求15所述的方法，其中，
所述第一曝光方式和所述第二曝光方式中之一使用等放大投影式对准曝光机(MPA)，另一种使用缩小倍数的投影式对准曝光机(步进机)。
19.根据权利要求1所述的方法，其中，所述半导体器件被组合在从由显示器件、摄像机、笔记本个人电脑、便携式信息终端、声音再现系统、数码相机和便携式电话组成的组中选择的一种设备中。
20.根据权利要求2所述的方法，其中，所述半导体器件被组合在从由显示器件、摄像机、笔记本个人电脑、便携式信息终端、声音再现系统、数码相机和便携式电话组成的组中选择的一种设备中。
21.根据权利要求3所述的方法，其中，所述半导体器件被组合在从由显示器件、摄像机、笔记本个人电脑、便携式信息终端、声音再现系统、数码相机和便携式电话组成的组中选择的一种设备中。
22.根据权利要求1的方法，其中第一杂质元素和第二杂质元素相同。
23.根据权利要求2的方法，其中第一到第三杂质元素中的至少两个相同。
24.根据权利要求4的方法，其中第一到第三杂质元素中的至少两个相同。
25.根据权利要求5的方法，其中第一到第四杂质元素中的至少两个相同。
26.根据权利要求6的方法，其中第一杂质元素和第二杂质元素相同。
27.根据权利要求7的方法，其中第一到第四杂质元素中的至少两个相同。
28.根据权利要求8的方法，其中第一到第五杂质元素中的至少两个相同。
29.根据权利要求9的方法，其中第一到第三杂质元素中的至少两个相同。
30.根据权利要求1的方法，其中，通过使用连续振荡激光束的激光退火使所述第一半导体有源层和所述第二半导体有源层结晶化。
31.根据权利要求2的方法，其中，通过使用连续振荡激光束的激光退火使所述第一半导体有源层和所述第二半导体有源层结晶化。
32.根据权利要求3的方法，其中，通过使用连续振荡激光束的激光退火使所述第一半导体有源层和所述第二半导体有源层结晶化。
CN2007101264134A 2001-11-30 2002-11-29 制造半导体器件的方法 Expired - Fee Related CN101079397B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001365699 2001-11-30
JP365699/2001 2001-11-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB021515794A Division CN1331197C (zh) 2001-11-30 2002-11-29 制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN101079397A CN101079397A (zh) 2007-11-28
CN101079397B true CN101079397B (zh) 2011-08-03

Family

ID=19175690

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2007101264134A Expired - Fee Related CN101079397B (zh) 2001-11-30 2002-11-29 制造半导体器件的方法
CNB021515794A Expired - Fee Related CN1331197C (zh) 2001-11-30 2002-11-29 制造半导体器件的方法
CN2008102106768A Expired - Fee Related CN101345219B (zh) 2001-11-30 2002-11-29 制造半导体器件的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNB021515794A Expired - Fee Related CN1331197C (zh) 2001-11-30 2002-11-29 制造半导体器件的方法
CN2008102106768A Expired - Fee Related CN101345219B (zh) 2001-11-30 2002-11-29 制造半导体器件的方法

Country Status (4)

Country Link
US (2) US6872658B2 (zh)
KR (1) KR100967825B1 (zh)
CN (3) CN101079397B (zh)
TW (1) TWI283017B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6613620B2 (en) 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4101533B2 (ja) * 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP4087620B2 (ja) * 2002-03-01 2008-05-21 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2004071696A (ja) * 2002-08-02 2004-03-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2004342833A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
WO2005081307A1 (en) * 2004-02-20 2005-09-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, and ic card, ic tag, rfid, transponder, bill, securities, passport, electronic apparatus, bag, and garment
US7250627B2 (en) * 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US8123896B2 (en) 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JP2006100661A (ja) * 2004-09-30 2006-04-13 Sony Corp 薄膜半導体装置の製造方法
US8008718B2 (en) * 2004-12-14 2011-08-30 Sharp Kabushiki Kaisha Semiconductor device and production method thereof
US7229876B2 (en) * 2005-05-25 2007-06-12 Macronix International Co., Ltd. Method of fabricating memory
CN100399178C (zh) * 2005-07-27 2008-07-02 中华映管股份有限公司 像素结构的制造方法
JP4373999B2 (ja) * 2006-06-19 2009-11-25 東芝モバイルディスプレイ株式会社 液晶表示装置
TWI325613B (en) * 2006-07-20 2010-06-01 Ind Tech Res Inst Memory cell and fabricating method thereof
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
US9202821B2 (en) * 2013-10-23 2015-12-01 Pixtronix, Inc. Thin-film transistors incorporated into three dimensional MEMS structures
CN104900652B (zh) 2015-04-10 2017-09-26 京东方科技集团股份有限公司 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
US20180364563A1 (en) * 2017-06-20 2018-12-20 Applied Materials, Inc. Method and apparatus for inspecting a sample
US11631745B2 (en) * 2020-05-15 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with uneven gate profile

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086047A (zh) * 1992-05-29 1994-04-27 株式会社半导体能源研究所 具有薄膜晶体管的电子器件、矩阵器件、光电显示器件和半导体存贮器
CN1107257A (zh) * 1993-10-20 1995-08-23 株式会社半导体能源研究所 薄膜半导体集成电路及其制造方法
CN1168741A (zh) * 1994-10-13 1997-12-24 微米技术有限公司 引入堆叠箱式电容单元的数兆位动态存储器的劈开—多晶硅cmos工艺
CN1168538A (zh) * 1996-02-09 1997-12-24 株式会社半导体能源研究所 半导体器件及其制造方法
US6165824A (en) * 1997-03-03 2000-12-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6274443B1 (en) * 1998-09-28 2001-08-14 Advanced Micro Devices, Inc. Simplified graded LDD transistor using controlled polysilicon gate profile

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01204415A (ja) 1988-02-10 1989-08-17 Hitachi Ltd パターン形成方法
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3398453B2 (ja) 1994-02-24 2003-04-21 株式会社東芝 薄膜トランジスタの製造方法
US5649826A (en) * 1996-03-19 1997-07-22 Sum Total, Inc. Method and device for teaching language
JPH10170953A (ja) 1996-12-06 1998-06-26 Hitachi Ltd 画像表示装置及びその製造方法
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
KR100330165B1 (ko) * 1998-11-12 2002-10-25 삼성전자 주식회사 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100560978B1 (ko) * 1998-06-09 2006-06-20 삼성전자주식회사 노광 방법 및 이를 이용한 액정 표시 패널의 제조 방법
JP4159712B2 (ja) 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置、アクティブマトリクス型表示装置、液晶表示装置、エレクトロルミネッセンス表示装置、ビデオカメラ、デジタルカメラ、プロジェクタ、ゴーグル型ディスプレイ、カーナビゲーションシステム、パーソナルコンピュータ又は携帯型情報端末
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP2000208397A (ja) 1999-01-13 2000-07-28 Seiko Epson Corp アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法
JP2001051425A (ja) 1999-08-09 2001-02-23 Toshiba Electronic Engineering Corp マトリクスアレイ基板の製造方法
JP4628531B2 (ja) 1999-08-31 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100693246B1 (ko) * 2000-06-09 2007-03-13 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
US6613620B2 (en) * 2000-07-31 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100590264B1 (ko) * 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
JP2001332496A (ja) 2001-03-30 2001-11-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100815894B1 (ko) * 2001-09-21 2008-03-21 엘지.필립스 엘시디 주식회사 Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1086047A (zh) * 1992-05-29 1994-04-27 株式会社半导体能源研究所 具有薄膜晶体管的电子器件、矩阵器件、光电显示器件和半导体存贮器
CN1107257A (zh) * 1993-10-20 1995-08-23 株式会社半导体能源研究所 薄膜半导体集成电路及其制造方法
CN1168741A (zh) * 1994-10-13 1997-12-24 微米技术有限公司 引入堆叠箱式电容单元的数兆位动态存储器的劈开—多晶硅cmos工艺
CN1168538A (zh) * 1996-02-09 1997-12-24 株式会社半导体能源研究所 半导体器件及其制造方法
US6165824A (en) * 1997-03-03 2000-12-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6274443B1 (en) * 1998-09-28 2001-08-14 Advanced Micro Devices, Inc. Simplified graded LDD transistor using controlled polysilicon gate profile

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
TW200305207A (en) 2003-10-16
CN101079397A (zh) 2007-11-28
CN101345219A (zh) 2009-01-14
KR20030044804A (ko) 2003-06-09
KR100967825B1 (ko) 2010-07-05
US6872658B2 (en) 2005-03-29
CN1423305A (zh) 2003-06-11
CN1331197C (zh) 2007-08-08
TWI283017B (en) 2007-06-21
US20050164434A1 (en) 2005-07-28
US20030104659A1 (en) 2003-06-05
US7335593B2 (en) 2008-02-26
CN101345219B (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
CN101079397B (zh) 制造半导体器件的方法
US10903402B2 (en) Display device and method for manufacturing the same
KR101289299B1 (ko) 노광 마스크 및 그것을 이용한 반도체 장치 제조 방법
KR101256446B1 (ko) 반도체 장치 및 그 제조 방법
CN100373561C (zh) 薄膜晶体管的制造方法
CN100483713C (zh) 半导体器件和显示器件
US7935968B2 (en) Semiconductor device
EP1058310A2 (en) Semiconductor device and manufacturing method thereof
US20030100151A1 (en) Method of manufacturing a semiconductor device
CN100479093C (zh) 半导体装置和电子装置
US7151016B2 (en) Method of manufacturing a semiconductor device that includes a hydrogen concentration depth profile
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
JP2007072452A (ja) 露光マスクおよびそれを用いた半導体装置の作製方法
US20020145582A1 (en) Display device and manufacturing method thereof
JP2004179610A (ja) 薄膜トランジスタアレー及び駆動回路の構造
JP2002050636A (ja) 半導体装置およびその作製方法
JP2003229433A (ja) 半導体装置の作製方法
JP4712156B2 (ja) 半導体装置の作製方法
JP2012109579A (ja) 半導体装置及びその作製方法
JP4387090B2 (ja) 半導体装置の作製方法
JP5328214B2 (ja) 半導体装置、ｔｆｔ基板、表示装置、携帯機器
JP2007005775A (ja) 半導体装置およびその作製方法
JP2004186215A (ja) 半導体装置の作製方法
JP2004186215A6 (ja) 半導体装置の作製方法
JP2001274405A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20171129

CF01 Termination of patent right due to non-payment of annual fee