CN100568396C - 用于校准磁随机存取存储器的电流检测放大器的方法 - Google Patents

用于校准磁随机存取存储器的电流检测放大器的方法 Download PDF

Info

Publication number
CN100568396C
CN100568396C CNB2006100036742A CN200610003674A CN100568396C CN 100568396 C CN100568396 C CN 100568396C CN B2006100036742 A CNB2006100036742 A CN B2006100036742A CN 200610003674 A CN200610003674 A CN 200610003674A CN 100568396 C CN100568396 C CN 100568396C
Authority
CN
China
Prior art keywords
trim transistors
detecting amplifier
transistors
trim
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100036742A
Other languages
English (en)
Other versions
CN1841566A (zh
Inventor
约翰·K.·迪布罗斯
蒂尔特玛·古戈尔
斯蒂凡·拉莫斯
汉斯·维尔曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
I C Com Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1841566A publication Critical patent/CN1841566A/zh
Application granted granted Critical
Publication of CN100568396C publication Critical patent/CN100568396C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开一种校准的磁随机存取存储器(MRAM)电流检测放大器，包括：第一多个微调晶体管，其选择性地被配置成与第一负载器件并联，第一负载器件与检测放大器的数据端相关联；第二多个微调晶体管，其选择性地被配置成与第二负载器件并联，第二负载器件与检测放大器的参考端相关联；其中所述第一和所述第二多个微调晶体管被单独激活，以便补偿关于检测放大器的数据和参考端的器件失配。

Description

用于校准磁随机存取存储器的电流检测放大器的方法
技术领域
本发明一般涉及磁随机存取存储器设备，特别涉及一种用于MRAM设备中的电流检测放大器(current sense amplifier)校准的方法和装置。
背景技术
磁(或磁阻)随机存取存储器(MRAM)是一种非易失性随机存取存储器技术，其能够潜在地代替动态随机存取存储器(DRAM)作为用于计算设备的标准存储器。使用MRAM作为非易失性RAM将最终支持“瞬时接通”系统，该系统一被接通就处于活动状态(come to life)，从而节省例如传统PC在系统通电期间将引导数据从硬盘驱动器传输到易失性DRAM所需的时间量。
磁存储器元件(也被称作隧道化磁阻或TMR器件)包括具有由非磁层(势垒(barrier))分隔并且被排列成磁隧道结(MTJ)的铁磁层的结构。数字信息作为磁层中的磁化向量的方向被存储和表示在存储器元件中。更具体地说，一个磁层(也被称作参考层)的磁矩是不变或固定的，而另一磁层(也被称作“自由”层)的磁矩可以在相对于参考层的固定磁化方向的相同方向和相反方向之间切换。自由层的磁矩定向也被称为“平行”和“反平行”状态，其中平行状态是指自由和参考层的相同磁取向(magneticalignment)，而反平行状态是指它们之间的相反磁取向。
依赖于自由层的磁状态(平行或反平行)，响应于施加到隧道结势垒上的电压，磁存储器元件显现两个不同的电阻值。这样，TMR器件的特定电阻(resistance)反映了自由层的磁化状态，其中当磁化为平行时电阻“低”，当磁化为反平行时电阻“高”。因此，电阻变化的检测允许MRAM设备提供存储在磁存储器元件中的信息(也就是，读操作)。
在1-晶体管、1-MTJ类型的MRAM设备中，列选择器电路用于将该设备的常规(数据)位线和参考位线与电流检测放大器(SA)的输入相连接。在检测期间，SA保持所选位线处的电压恒定，并且测量所选位线/参考位线处的电流。所选位线处的电流大小依赖于所选存储器元件的编程状态“0”或“1”。为了保持所选位线处的电压大致恒定，使用位线电压钳位电路(clamp)。检测放大器内的比较器比较正被读取的数据单元的负载器件处的电压和在参考位线(或多个位线)的负载器件处的电压，并且产生依赖于所选存储器单元的编程状态的数字输出信号。
遗憾的是，如在MRAM设备中使用的检测放大器的基本缺点是在检测放大器之内由单独的器件失配产生的输入偏移电流(或电压)。针对数据信号和参考信号之间的差异，该器件失配继而在比较器输入中产生轻微的失衡，这样就使检测放大器轻微地偏向“1”状态或“0”状态。因此，期望能够补偿检测放大器器件中的任何这种失衡/失配，以便提高否则将会由于信号容限的不足而丧失的产量。
发明内容
通过一种用于校准MRAM电流检测放大器的方法而克服或减轻前面讨论的现有技术的缺点和不足。在示例性实施例中，该方法包括将第一多个微调晶体管(trim transistor)配置成与第一负载器件并联，该第一负载器件与检测放大器的数据端相关联，以及将第二多个微调晶体管配置成与第二负载器件并联，该第二负载器件与检测放大器的参考端相关联。所述第一和所述第二多个微调晶体管中的一个或多个被单独激活，以便补偿已确定的关于检测放大器的数据和参考端的器件失配。
在另一实施例中，一种校准的磁随机存取存储器(MRAM)检测放大器包括第一多个微调晶体管，选择性地被配置成与第一负载器件并联，第一负载器件与检测放大器的数据端相关联。第二多个微调晶体管选择性地被配置成与第二负载器件并联，第二负载器件与检测放大器的参考端相关联。所述第一和所述第二多个微调晶体管被单独激活，以便补偿关于检测放大器的数据和参考端的器件失配。
在另一实施例中，一种用于校准MRAM电流检测放大器的方法包括：将第一多个微调晶体管配置成与比较器内的电流镜像器件的第一端并联，电流镜像器件的第一端与检测放大器的数据端相关联；以及将第二多个微调晶体管配置成与电流镜像器件的第二端并联，第二端与检测放大器的参考端相关联。所述第一和所述第二多个微调晶体管中的一个或多个被单独激活，以便补偿已确定的关于检测放大器的数据和参考端的器件失配。
在另一实施例中，一种校准的磁随机存取存储器(MRAM)电流检测放大器包括第一多个微调晶体管，选择性地被配置成与比较器内的电流镜像器件的第一端并联，所述电流镜像器件的第一端与检测放大器的数据端相关联。第二多个微调晶体管选择性地被配置成与电流镜像器件的第二端并联，第二端与检测放大器的参考端相关联。所述第一和所述第二多个微调晶体管被单独激活，以便补偿关于检测放大器的数据和参考端的器件失配。
附图说明
参考示例图，其中，相同单元在若干图中采用相同的附图标记：
图1是适于根据本发明实施例而使用的MRAM设备的示意图；
图2是根据本发明实施例的用于校准MRAM检测放大器的装置的示意图；以及
图3是根据本发明可选实施例的用于校准MRAM检测放大器的装置的示意图。
具体实施方式
首先参考图1，其中示出了适于根据本发明实施例而使用的MRAM设备100的示意图。具体地说，图1的设备100是1-晶体管、1-MTJ(1T1MTJ)类型的MRAM设备，其一般包括存储器阵列电路102、列选择器电路104、以及电流检测放大器电路106。存储器阵列102继而包括多个数据单元108、以及一个或多个参考单元110a、110b。在所述示例性设备中，第一参考单元110a在其隧道结内存储“1”状态，而第二参考单元110b在其隧道结内存储“0”状态。
在图1中，列选择器电路104通过以“列选择”指定的控制信号的激活而将常规位线(BL)和参考位线(refBL1、refBL0)与(电流)检测放大器电路106的输入相连接。在单元检测操作期间，检测放大器电路106保持所选位线(以及参考位线)处的电压恒定，同时还测量通过其的电流。通过所选位线的电流继而将依赖于所选存储器元件的编程状态“0”或“1”。
如图1具体所示，使用多个源跟随晶体管(例如，T1、T2、T3)，以便保持所选位线(以及参考位线)处的电压大致恒定为位线钳位电压VBLCLMP。应当注意，由于图1的示意图实质上是示例性的，以便用于说明性的目的，因此位线和晶体管器件的实际数目将取决于MRAM设备的实际尺寸和配置。无论如何，所选存储器单元都将引起电流流过晶体管T1-T3，这继而需要特定的栅极到源极电压VGS(因为晶体管在饱和区域内工作)。因此，所选位线(以及参考位线)处的电压将近似恒定为由VBLCLMP-VGS给出的电压。
通过源跟随晶体管T1-T3的电流被变换成检测放大器106的一对负载器件112、114上的对应电压。比较器116将常规单元108的负载器件112处的电压与参考位线110a、110b(或参考位线)的负载器件114处的电压相比较，并且产生数字输出信号(输出)，其依赖于所选存储器单元108的编程状态。
如前所述，一般与检测放大器相关联的缺点是由各个检测放大器器件中的失配产生的输入偏移电流(电压)造成的。该失配在图1中可以由以电流源Ios表示的输入偏移电流来示意性地代表。在诸如MRAM设备100的检测放大器之类的高精度检测放大器的实现中，期望能够尽可能地减小该偏移。在一定程度上，这可以通过引入更复杂的布局和器件尺寸调整而实现。然而，为了再进一步地减小检测放大器106的偏移，可以使用诸如校准的附加电路技术。虽然在这点上，自我校准(即，检测放大器周期性地测量其失配并且通过反馈回路进行补偿)可能是一种可行的选择，但是对于具有快速存取时间的设备，例如图1的1T1MTJ设备，由于在每个读取循环期间执行校准而造成的时间损失太严重。
因此，根据本发明实施例，公开了一种用于对MRAM设备的电流检测放大器进行校准的方法和装置。简要地说，在此所述的实施例采用多个校准微调晶体管，以便选择性地增加与比较器的一端或两端相关联的器件相并联的固定数目的器件。在一个实施例中，独立地增大数据和/或参考负载器件的有效宽度，而在另一实施例中，通过改变与比较器相关联并且还与检测节点相隔离的NFET电流镜像器件的有效宽度来调整偏移。
现在参考图2，其中示出了根据本发明的一个实施例而修改的MRAM检测放大器200的示意图。在所示实施例中，检测放大器200的数据输入被标注为“输入A”，而参考输入被标注为“输入B”。应当理解，参考输入可以代表如图1所示被设置为相反数据状态的一对参考存储单元的净效应(net effect)。晶体管T1和T2代表位线钳位电路，其中在图2中，这些器件被配置为源跟随器并且由输入模拟信号Vanalog1进行控制。在图2中还示出了一对均衡晶体管T3、T4，其用于在检测操作之前均衡数据线和参考线上的电压。
在图2中，与比较器116的每端相关联的负载器件(也就是，图1的器件112、114)被实施为晶体管T5和T6。然而，为了实现本校准方案，检测放大器200还包括与数据端负载晶体管T5并联的第一多个微调晶体管202，以及与参考端负载晶体管T6(二极管配置)并联的第二多个微调晶体管204。通过选择性地激活给定端上的一个或多个晶体管，增大对应的负载晶体管T5和T6的有效晶体管宽度，以便调整比较器116的对应输入端的输入电压。
通过这样配置，检测放大器电路200可以选择性地增加附加晶体管的宽度，而不是减去它。因为检测放大器偏移可以具有与之相关联的正号或负号，所以在电路的数据和参考端上都提供了微调晶体管，以便为两种情况提供调节检测放大器电路的能力。如图2具体所示，数据端微调晶体管202(也被标注为TL)的漏极和源极与T5的源极和漏极并联，而参考端微调晶体管204(也被标注为TR)的漏极和源极与T6的源极和漏极并联。
给定微调晶体管的状态(即，担当宽度增强器件或不被激活)通过对与其栅极相关联的一对开关的设置而确定。例如，检测放大器的参考端上的每个微调晶体管TR的栅极耦接到上开关S1和下开关S2，在给定时间只能闭合其中一个。对于参考端微调晶体管，在上开关S1闭合的情况下，其栅极耦接到系统电源端(VDD)，从而致使微调晶体管不导电(对于PFET器件)。另一方面，如果S1断开并且S2闭合，则该微调晶体管的栅极耦接到公共节点206，其中，T6的栅极和比较器116的参考输入端也连接到该公共节点。该连接致使给定的参考微调晶体管处于导电状态。
以类似的方式，检测放大器的数据端上的每个微调晶体管TL的栅极耦接到上开关S3和下开关S4，在给定时间只能闭合其中一个。对于数据端微调晶体管，在上开关S3闭合的情况下，其栅极耦接到VDD，从而致使微调晶体管不导电。如果S3断开并且S4闭合，则该数据端微调晶体管的栅极耦接到公共节点206，并且由此致使其处于导电状态。在这点上应当理解，关于校准晶体管的单独激活和不激活，校准晶体管的开关配置本质上是示例性的，并且还可以考虑用于选择性地激活和不激活微调晶体管的其它电路配置。
可以如下理解图2的检测放大器电路200的实际校准。初始激活特定固定数目NR个参考端微调晶体管，以使其与SA的右侧上的T6并联。另一方面，可以初始激活相同数目NL个数据端微调晶体管，以使其与T5并联，其中NR＝NL。在这种情况下，校准微调晶体管在检测放大器的数据端和参考端上是平衡的(即，T5和T6具有大约相同的有效宽度)。然而，为了补偿由于检测放大器器件失配而产生的偏移，可以减少检测放大器的(例如)数据端上所激活的微调晶体管的数目，使得0≤NL＜NR，以便相对于T6减小T5的有效宽度。另一方面，为了相对于T6增大T5的有效宽度，可以相对于在参考端上的微调晶体管激活更多的在数据端上的微调晶体管，使得0≤NR＜NL。在任一情况下，通过相对地调节负载晶体管T5、T6的有效宽度，可以实现对正或负偏移的补偿。
为了获得更好的器件匹配，在检测放大器的数据和参考端上使用相同的校准微调晶体管可能是有利的。还可能期望使用哑开关器件，以便在检测放大器的两端上产生所得到的RC网络的相同时间常量。与微调晶体管门开关的具体实现无关，提供了数字开关控制单元208，用于对晶体管门开关的状态进行编程。
在电容失衡受到关注(例如，由于不同数目的存储器单元的位线耦接到检测放大器负载器件的数据和参考端)的情况下，还可考虑不同的校准方案，如图3中的检测放大器300所示。在该实施例中，校准(微调器件的增加)不是在负载器件T5和T6处实现，而是在比较器116自身之内实现。更具体地说，图3示意性地示出比较器116，其包括输入晶体管T9和T10、电流镜像晶体管T11和T12、以及使能开关T13(由使能信号“en”激活)。电流检测放大器300还包括有源平衡的电容负载302，其包括晶体管T7和T8，以便匹配在负载晶体管T5和T6上呈现的电容。关于图3的实施例的电容平衡的附加详情可以在2004年9月7日提交的美国申请序列号10/937,155中找到，在此将其全文引作参考。
为了如上所述补偿正或负偏移，将附加的校准晶体管配置成与电流镜像器件T11和T12并联。如同图2的实施例的情况一样，通过啮合(engaging)开关S1(在数据端上)和S3(在参考端上)来并联增加微调晶体管，并且通过啮合开关S2(在数据端上)和S4(在参考端上)使其不激活。这样，因为不在检测放大器比较器116的输入器件(T9和T10)处增加校准微调晶体管，所以不影响负载器件(T5和T6)的电容性负载。
同样地，给定微调晶体管的状态(即，担当宽度增强器件或不被激活)通过对与其栅极相关联的一对开关的设置而确定。例如，检测放大器的参考端上的每个微调晶体管TR的栅极耦接到上开关S3和下开关S4，在给定时间只能闭合其中一个。对于参考端微调晶体管，在上开关S3闭合的情况下，其栅极连接到T11和T12的栅极，从而致使微调晶体管导电(对于NFET器件)。
另一方面，如果S3断开并且S4闭合，则该微调晶体管的栅极共同连接到每个微调晶体管的源极，以及T13的漏极。该连接致使给定参考微调晶体管处于非导电状态。以类似的方式，检测放大器的数据端上的每个微调晶体管TL的栅极耦接到上开关S1和下开关S2，在给定时间只能闭合其中一个。对于数据端微调晶体管，在上开关S1闭合的情况下，该微调晶体管是导电的。如果S1断开并且S2闭合，则致使该数据端微调晶体管处于非导电状态。
虽然已经参考一个或多个优选实施例描述了本发明，但是本领域的技术人员应当理解，在不背离本发明的范围的情况下，可以进行各种改变并且可以用等效物替换其元件。此外，在不背离本发明的基本范围的情况下，可以对本发明的教导进行很多修改，以适应具体情形或材料。因此，本发明不意欲局限于作为本发明的最佳实施方式而公开的特定实施例，而且本发明将意欲包括落在所附权利要求的范围内的所有实施例。

Claims (26)

1.一种用于校准磁随机存取存储器电流检测放大器的方法，该方法包括：
将第一多个微调晶体管配置成与第一负载器件并联，所述第一负载器件与检测放大器的数据端相关联；
将第二多个微调晶体管配置成与第二负载器件并联，所述第二负载器件与检测放大器的参考端相关联；以及
单独激活所述第一和所述第二多个微调晶体管中的一个或多个，以便补偿已确定的关于检测放大器的数据和参考端的器件失配。
2.如权利要求1所述的方法，其中：
所述第一和第二负载器件还包括第一和第二负载晶体管；以及
所述第一和第二多个微调晶体管，在被激活时，被配置成增大所述第一和第二负载晶体管的各自宽度。
3.如权利要求2所述的方法，其中所述第一和第二多个微调晶体管中的每个包括与其栅极相关联的上开关和下开关，所述上和下开关中的一个用于激活相关联的微调晶体管，并且所述上和下开关中的另一个用于不激活相关联的晶体管。
4.如权利要求3所述的方法，其中针对给定的微调晶体管，仅闭合所述上和下开关中的一个。
5.如权利要求2所述的方法，还包括开关控制单元，被配置成用于设置所述第一和第二多个微调晶体管的各自状态。
6.如权利要求2所述的方法，其中所述第一和第二多个微调晶体管中的一个之中所激活的晶体管的数目大于所述第一和第二多个微调晶体管中的另一个之中所激活的晶体管的数目。
7.一种校准的磁随机存取存储器电流检测放大器，包括：
第一多个微调晶体管，选择性地被配置成与第一负载器件并联，所述第一负载器件与检测放大器的数据端相关联；以及
第二多个微调晶体管，选择性地被配置成与第二负载器件并联，所述第二负载器件与检测放大器的参考端相关联；
其中，所述第一和所述第二多个微调晶体管被单独激活，从而补偿关于检测放大器的数据和参考端的器件失配。
8.如权利要求7所述的磁随机存取存储器检测放大器，其中：
所述第一和第二负载器件还包括第一和第二负载晶体管；以及
所述第一和第二多个微调晶体管，在被激活时，被配置成增大所述第一和第二负载晶体管的各自宽度。
9.如权利要求8所述的磁随机存取存储器检测放大器，其中所述第一和第二多个微调晶体管中的每个包括与其栅极相关联的上开关和下开关，所述上和下开关中的一个用于激活相关联的微调晶体管，并且所述上和下开关中的另一个用于不激活相关联的晶体管。
10.如权利要求9所述的磁随机存取存储器检测放大器，其中针对给定的微调晶体管，仅闭合所述上和下开关中的一个。
11.如权利要求8所述的磁随机存取存储器检测放大器，还包括开关控制单元，被配置成用于设置所述第一和第二多个微调晶体管的各自状态。
12.如权利要求8所述的磁随机存取存储器检测放大器，其中所述第一和第二多个微调晶体管中的一个之中所激活的晶体管的数目大于所述第一和第二多个微调晶体管中的另一个之中所激活的晶体管的数目。
13.一种用于校准磁随机存取存储器电流检测放大器的方法，该方法包括：
将第一多个微调晶体管配置成与比较器内的电流镜像器件的第一端并联，所述电流镜像器件的所述第一端与检测放大器的数据端相关联；
将第二多个微调晶体管配置成与所述电流镜像器件的第二端并联，所述第二端与检测放大器的参考端相关联；以及
单独激活所述第一和所述第二多个微调晶体管中的一个或多个，以便补偿已确定的关于检测放大器的数据和参考端的器件失配。
14.如权利要求13所述的方法，其中：
所述电流镜像器件还包括在其所述第一端上的第一晶体管和在其所述第二端上的第二晶体管；以及
所述第一和第二多个微调晶体管，在被激活时，被配置成增大所述电流镜像器件的所述第一和第二晶体管的各自宽度。
15.如权利要求14所述的方法，其中所述第一和第二多个微调晶体管中的每个包括与其栅极相关联的上开关和下开关，所述上和下开关中的一个用于激活相关联的微调晶体管，并且所述上和下开关中的另一个用于不激活相关联的晶体管。
16.如权利要求15所述的方法，其中针对给定的微调晶体管，仅闭合所述上和下开关中的一个。
17.如权利要求14所述的方法，还包括配置开关控制单元，其被配置成设置所述第一和第二多个微调晶体管的各自状态。
18.如权利要求14所述的方法，其中所述第一和第二多个微调晶体管中的一个之中所激活的晶体管的数目大于所述第一和第二多个微调晶体管中的另一个之中所激活的晶体管的数目。
19.如权利要求14所述的方法，还包括配置电容平衡负载，以便匹配与检测放大器的所述数据端相关联的第一负载器件和与检测放大器的所述参考端相关联的第二负载器件上的负载电容。
20.一种校准的磁随机存取存储器电流检测放大器，包括：
第一多个微调晶体管，选择性地被配置成与比较器内的电流镜像器件的第一端并联，所述电流镜像器件的所述第一端与检测放大器的数据端相关联；以及
第二多个微调晶体管，选择性地被配置成与所述电流镜像器件的第二端并联，所述第二端与检测放大器的参考端相关联；
其中所述第一和所述第二多个微调晶体管被单独激活，以便补偿关于检测放大器的数据和参考端的器件失配。
21.如权利要求20所述的磁随机存取存储器检测放大器，其中：
所述电流镜像器件还包括在其所述第一端上的第一晶体管和在其所述第二端上的第二晶体管；以及
所述第一和第二多个微调晶体管，在被激活时，被配置成增大所述电流镜像器件的所述第一和第二晶体管的各自宽度。
22.如权利要求21所述的磁随机存取存储器检测放大器，其中所述第一和第二多个微调晶体管中的每个包括与其栅极相关联的上开关和下开关，所述上和下开关中的一个用于激活相关联的微调晶体管，并且所述上和下开关中的另一个用于不激活相关联的晶体管。
23.如权利要求22所述的磁随机存取存储器检测放大器，其中针对给定的微调晶体管，仅闭合所述上和下开关中的一个。
24.如权利要求21所述的磁随机存取存储器检测放大器，还包括开关控制单元，被配置成用于设置所述第一和第二多个微调晶体管的各自状态。
25.如权利要求21所述的磁随机存取存储器检测放大器，其中所述第一和第二多个微调晶体管中的一个之中所激活的晶体管的数目大于所述第一和第二多个微调晶体管中的另一个之中所激活的晶体管的数目。
26.如权利要求21所述的磁随机存取存储器检测放大器，还包括电容平衡负载，被配置成用于匹配与检测放大器的所述数据端相关联的第一负载器件和与检测放大器的所述参考端相关联的第二负载器件上的负载电容。
CNB2006100036742A 2005-01-12 2006-01-11 用于校准磁随机存取存储器的电流检测放大器的方法 Expired - Fee Related CN100568396C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/905,585 US7239537B2 (en) 2005-01-12 2005-01-12 Method and apparatus for current sense amplifier calibration in MRAM devices
US10/905,585 2005-01-12

Publications (2)

Publication Number Publication Date
CN1841566A CN1841566A (zh) 2006-10-04
CN100568396C true CN100568396C (zh) 2009-12-09

Family

ID=36653063

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100036742A Expired - Fee Related CN100568396C (zh) 2005-01-12 2006-01-11 用于校准磁随机存取存储器的电流检测放大器的方法

Country Status (4)

Country Link
US (1) US7239537B2 (zh)
CN (1) CN100568396C (zh)
DE (1) DE102006001117B9 (zh)
TW (1) TWI371039B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666488B1 (ko) * 2005-06-17 2007-01-09 삼성전자주식회사 로컬 센스 증폭기 및 그것을 구비한 반도체 메모리 장치
TWI312154B (en) 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
US7423476B2 (en) * 2006-09-25 2008-09-09 Micron Technology, Inc. Current mirror circuit having drain-source voltage clamp
JP5547636B2 (ja) 2007-08-29 2014-07-16 アギア システムズ インコーポレーテッド 冗長性を有するセンス増幅器
CN101783183B (zh) * 2009-01-21 2012-08-22 中国科学院微电子研究所 一种用于测试阻变存储器性能指标的限流电路
JP5359804B2 (ja) * 2009-11-16 2013-12-04 ソニー株式会社 不揮発性半導体メモリデバイス
US8274819B2 (en) 2010-02-04 2012-09-25 Magic Technologies Read disturb free SMT MRAM reference cell circuit
US8693273B2 (en) 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
CN103208300B (zh) * 2012-01-11 2016-06-08 北京兆易创新科技股份有限公司 一种读灵敏放大器比较电路
CN103366791B (zh) * 2012-03-30 2017-04-12 硅存储技术公司 即时可调整读出放大器
US9159381B2 (en) 2012-05-04 2015-10-13 Qualcomm Incorporated Tunable reference circuit
KR20140044123A (ko) 2012-10-04 2014-04-14 삼성전자주식회사 데이터 경로 옵션기능을 갖는 반도체 메모리 장치
US9252761B2 (en) * 2013-03-14 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage threshold calibration techniques for level detectors
CN104240746B (zh) * 2013-06-24 2017-07-28 华邦电子股份有限公司 读取电路及具有读取电路的记忆装置
US9140747B2 (en) * 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
CN103811059B (zh) * 2014-02-28 2016-04-13 北京航空航天大学 一种非挥发存储器参考校准电路与方法
US9384792B2 (en) 2014-04-09 2016-07-05 Globalfoundries Inc. Offset-cancelling self-reference STT-MRAM sense amplifier
US9336847B2 (en) 2014-04-21 2016-05-10 Qualcomm Incorporated Method and apparatus for generating a reference for use with a magnetic tunnel junction
US9373383B2 (en) 2014-09-12 2016-06-21 International Business Machines Corporation STT-MRAM sensing technique
CN105551525B (zh) * 2014-10-27 2020-12-01 爱思开海力士有限公司 校准设备和具有其的存储系统
US9343131B1 (en) 2015-02-24 2016-05-17 International Business Machines Corporation Mismatch and noise insensitive sense amplifier circuit for STT MRAM
US9805816B2 (en) 2015-04-03 2017-10-31 Headway Technologies, Inc. Implementation of a one time programmable memory using a MRAM stack design
US9666258B2 (en) 2015-08-11 2017-05-30 International Business Machines Corporation Bit line clamp voltage generator for STT MRAM sensing
US9747965B2 (en) * 2015-12-28 2017-08-29 Headway Technologies, Inc. Adaptive reference scheme for magnetic memory applications
US9953727B1 (en) * 2017-02-10 2018-04-24 Globalfoundries Inc. Circuit and method for detecting time dependent dielectric breakdown (TDDB) shorts and signal-margin testing
JP2018156697A (ja) * 2017-03-15 2018-10-04 東芝メモリ株式会社 半導体記憶装置
US10854289B2 (en) 2018-05-14 2020-12-01 Samsung Electronics Co., Ltd. Resistive memory device providing reference calibration, and operating method thereof
US10957366B2 (en) 2018-05-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for compensating a mismatch in a sense amplifier
US10726897B1 (en) 2019-05-14 2020-07-28 International Business Machines Corporation Trimming MRAM sense amp with offset cancellation
US10803913B1 (en) 2019-06-11 2020-10-13 Applied Materials, Inc. Narrow range sense amplifier with immunity to noise and variation
US11024355B1 (en) 2020-01-31 2021-06-01 International Business Machines Corporation MRAM bit line write control with source follower
CN111724840B (zh) * 2020-04-29 2022-05-17 福州大学 基于磁隧道结的电路及基于磁隧道结的器件
US11929111B2 (en) * 2020-09-01 2024-03-12 Anhui University Sense amplifier, memory and method for controlling sense amplifier
US11211107B1 (en) * 2020-09-01 2021-12-28 Avalanche Technology, Inc. Magnetic memory read circuit and calibration method therefor
US11688437B2 (en) * 2020-09-25 2023-06-27 Apple Inc. Amplifier offset cancelation
US11574657B2 (en) * 2020-09-28 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sense amplifier and method for mismatch compensation
US11380371B2 (en) * 2020-11-13 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch
CN112947218B (zh) * 2021-03-02 2022-11-15 江苏润石科技有限公司 一种检流放大器的精度提升电路与方法
US11854590B2 (en) * 2021-04-23 2023-12-26 Applied Materials, Inc. Reference generation for narrow-range sense amplifiers
KR20230013681A (ko) 2021-07-16 2023-01-27 삼성전자주식회사 비휘발성 메모리 장치
US11915733B2 (en) * 2021-07-23 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory devices, circuits and methods of adjusting a sensing current for the memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
CN1349226A (zh) * 2000-10-17 2002-05-15 三菱电机株式会社 容易控制数据写入电流的薄膜磁性体存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305135A (en) 1979-07-30 1981-12-08 International Business Machines Corp. Program controlled capacitive keyboard variable threshold sensing system
US5142495A (en) * 1989-03-10 1992-08-25 Intel Corporation Variable load for margin mode
US5237533A (en) 1991-12-20 1993-08-17 National Semiconductor Corporation High speed switched sense amplifier
US5621310A (en) 1994-07-15 1997-04-15 Tektronix, Inc. High frequency calibration circuit
US6219290B1 (en) * 1998-10-14 2001-04-17 Macronix International Co., Ltd. Memory cell sense amplifier
US6424211B1 (en) * 2000-06-26 2002-07-23 Microchip Technology Incorporated Digital trimming of OP AMP offset voltage and quiescent current using non-volatile memory
US6396339B1 (en) * 2000-06-28 2002-05-28 Texas Instruments Incorporated Operational amplifier trim method with process and temperature error compensation
DE10112281B4 (de) 2001-03-14 2006-06-29 Infineon Technologies Ag Leseverstärkeranordnungen für eine Halbleiterspeichereinrichtung
US6504779B2 (en) 2001-05-14 2003-01-07 Hewlett-Packard Company Resistive cross point memory with on-chip sense amplifier calibration method and apparatus
US6870770B2 (en) 2001-12-12 2005-03-22 Micron Technology, Inc. Method and architecture to calibrate read operations in synchronous flash memory
US6714464B2 (en) 2002-06-26 2004-03-30 Silicon Graphics, Inc. System and method for a self-calibrating sense-amplifier strobe
US7251178B2 (en) 2004-09-07 2007-07-31 Infineon Technologies Ag Current sense amplifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
CN1349226A (zh) * 2000-10-17 2002-05-15 三菱电机株式会社 容易控制数据写入电流的薄膜磁性体存储器

Also Published As

Publication number Publication date
DE102006001117B4 (de) 2008-11-27
US7239537B2 (en) 2007-07-03
DE102006001117B9 (de) 2009-04-16
TW200636717A (en) 2006-10-16
US20060152970A1 (en) 2006-07-13
TWI371039B (en) 2012-08-21
DE102006001117A1 (de) 2006-08-17
CN1841566A (zh) 2006-10-04

Similar Documents

Publication Publication Date Title
CN100568396C (zh) 用于校准磁随机存取存储器的电流检测放大器的方法
US7161861B2 (en) Sense amplifier bitline boost circuit
JP6941409B2 (ja) バイポーラメモリの書き込み−検証の方法および装置
US8582353B2 (en) Nonvolatile memory device
US7577020B2 (en) System and method for reading multiple magnetic tunnel junctions with a single select transistor
US6717844B1 (en) Semiconductor memory device with latch circuit and two magneto-resistance elements
TW531747B (en) Method and arrangement to non-destroyed reading-out of memory-cells of a MRAM-memory
US6816403B1 (en) Capacitively coupled sensing apparatus and method for cross point magnetic random access memory devices
JP4052829B2 (ja) 薄膜磁性体記憶装置
US9053782B2 (en) Memory cell with volatile and non-volatile storage
US9368204B2 (en) Volatile/non-volatile memory cell
US9224463B2 (en) Compact volatile/non-volatile memory cell
US7280388B2 (en) MRAM with a write driver and method therefor
JP2008300863A (ja) 磁気抵抗ラム
US6795336B2 (en) Magnetic random access memory
CN111128265B (zh) 磁性隧道结读取电路、装置以及读取磁性隧道结的方法
KR20040031467A (ko) 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
US7372723B1 (en) State save-on-power-down using GMR non-volatile elements
CN100492527C (zh) 用于磁电阻存储器的写入驱动器
Zeinali et al. Sensing of spintronic memories
US6972988B1 (en) State save-on-power-down using GMR non-volatile elements
KR100866731B1 (ko) 자기저항 램
KR100827518B1 (ko) 전압 팔로워를 이용한 상변환 메모리 장치
TWI747407B (zh) 積體電路裝置及其操作方法與偏壓產生器電路
KR20030046869A (ko) 자기저항 램

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: I.C. COM LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110406

Address after: American New York

Co-patentee after: I.C. Com Ltd.

Patentee after: International Business Machines Corp.

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

Termination date: 20210111

CF01 Termination of patent right due to non-payment of annual fee