KR100827518B1 - 전압 팔로워를 이용한 상변환 메모리 장치 - Google Patents

전압 팔로워를 이용한 상변환 메모리 장치 Download PDF

Info

Publication number
KR100827518B1
KR100827518B1 KR1020010088297A KR20010088297A KR100827518B1 KR 100827518 B1 KR100827518 B1 KR 100827518B1 KR 1020010088297 A KR1020010088297 A KR 1020010088297A KR 20010088297 A KR20010088297 A KR 20010088297A KR 100827518 B1 KR100827518 B1 KR 100827518B1
Authority
KR
South Korea
Prior art keywords
cell
bit line
voltage follower
phase change
memory device
Prior art date
Application number
KR1020010088297A
Other languages
English (en)
Other versions
KR20030059436A (ko
Inventor
김창석
장인우
이계남
박영진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088297A priority Critical patent/KR100827518B1/ko
Publication of KR20030059436A publication Critical patent/KR20030059436A/ko
Application granted granted Critical
Publication of KR100827518B1 publication Critical patent/KR100827518B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 전압 팔로워를 이용한 상변환 메모리 장치에 관한 것으로서, 상변환 소자로 이루어진 메모리 셀 어레이에서 전압 팔로워를 이용하여 인접 셀로부터의 간섭을 상쇄시킬 수 있도록 하는 전압 팔로워를 이용한 상변환 메모리 장치에 관한 것이다. 이러한 본 발명은, 증폭기를 구비하여 선택된 셀과 연결된 비트라인에는 증폭기의 플러스 단자를 연결하고, 선택되지 않은 셀과 연결된 비트라인은 증폭기의 마이너스 단자와 공통 연결하여 증폭기의 출력을 선택되지 않은 비트라인으로 출력하며, 선택되지 않는 워드라인을 플로팅 시킴으로써 전압 팔로워를 통해 인접 셀로부터의 간섭을 상쇄하도록 한다.

Description

전압 팔로워를 이용한 상변환 메모리 장치{Phase change memory device using voltage follower}
도 1 및 도 2는 종래의 상변환 메모리 장치의 셀 어레이를 나타낸 도면.
도 3은 본 발명에 따른 전압 팔로워를 이용한 상변환 메모리 장치의 셀 어레이를 나타낸 도면.
본 발명은 전압 팔로워를 이용한 상변환 메모리 장치에 관한 것으로서, 상변환 소자로 이루어진 메모리 셀 어레이에서 전압 팔로워를 이용하여 인접 셀로부터의 간섭을 상쇄시킬 수 있도록 하는 전압 팔로워를 이용한 상변환 메모리 장치에 관한 것이다.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용한 MRAM(Magnetoresistive RAM)을 개발하고 있다. MRAM은 자기 물질의 박막에 자기 분극(Magnetic Polarization) 상태를 저장시키는 메모리 형태로서, 비트라인 전류와 워드라인 전류의 조합에 의해 생성된 자기장에 의해 자기 분극 상태를 바꾸거나 감지해 냄으로써 쓰기와 읽기 동작이 수행된다.
이러한 MRAM은 일반적으로 GMR(Giant Magneto Resistance), MTJ(Magnetic Tunnel Junction)등 여러 가지 셀 종류로 구성된다. 즉, MRAM은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항(GMR) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현한다. 먼저, 거대자기 저항(GMR) 현상을 이용한 MRAM은 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 달라지는 현상을 이용해 구현된다. 그리고, 스핀 편극 자기 투과 현상을 이용한 MRAM은 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용해 구현된다.
이러한 종래의 상변환 메모리 장치는 도 1과 같이 하나의 트랜지스터 Tr와 하나의 상변환 저항소자(5)로 이루어진다. 구체적으로, 상변환 메모리 장치의 메모리 셀 어레이는 복수개의 워드라인 WL1~WL5과 복수개의 비트라인 BL1~BL5 및 이들에 의하여 선택되는 셀(1)을 구비하여 이루어진다.
이러한 구조를 갖는 종래의 상변환 메모리 장치는 모스 트랜지스터 형성을 위한 프론트 앤드 공정(Front end process)는 기존의 자기저항 램의 공정과 동일하다. 여기서, 읽기 동작은 크리스탈(crystal) 또는 비결정질(amorphous)의 물질 상(phase)이 달라짐에 따른 저항차이에 의해 수행된다. 또한, 두 가지 상으로의 상호천이 즉 쓰기 동작은 전류를 인가함으로써 발생하는 주울열에 의해 이루어진다.
그러나, 상술한 바와 같이 동작되는 종래의 상변환 메모리 장치는 하나의 셀 이(1) 트랜지스터 tr과 상변환 저항소자(5)로 이루어지므로 셀 구조가 복잡하다. 즉, 하나의 셀이 트랜지스터 Tr과 상변환 저항소자(5)를 별도로 구비하므로 복잡한 구조의 셀을 구현하기 위한 공정이 어렵다. 또한, 종래의 상변환 메모리 장치의 셀은 그 구조적 문제점으로 인하여 셀 사이즈 면에서도 불리한 문제점이 있다.
이러한 문제점을 해결하기 위하여 도 2와 같은 상변환 메모리(PCM;Phase Change Memory) 장치가 제시된다.
종래의 상변환 메모리 장치의 메모리 셀 어레이는 트랜지스터와 같은 셀 스위칭 장치를 없애고 워드라인 WL~WL3 및 비트라인 BL1~BL3으로 이루어진 두개의 도선과 하나의 상변환 소자(10)로 이루어지는 셀 메모리 어레이를 사용하여 유효 셀 사이즈를 줄임으로써 고집적도를 가능하게 한다.
그런데, 이러한 종래의 상변환 메모리 장치는 선택된 셀을 통해 흐르는 전류 I 뿐만 아니라 하나의 셀 어레이와 인접한 셀을 통한 전류가 모두 센싱되어, 결국 선택된 셀 자체의 저항값을 읽어낼 수 없다는 문제점이 있다.
따라서, 선택된 워드라인 WL2과 비트라인 BL2의 쌍을 제외한 모든 워드라인 WL과 비트라인 BL을 통해 흘러 들어오는 전류를 차단하여 인접 셀로부터의 간섭을 없애야 한다. 이러한 전류의 간섭을 없애기 위한 방법으로는 선택된 셀의 워드라인 WL2과 선택되지 않은 셀들의 모든 비트라인들 BL1,BL3에 모두 같은 전압을 인가하여 선택된 셀을 통해 흐르는 전류를 센싱하는 방법이 있으나 전력소모가 많이 발생되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 상변환 소자로 이루어진 메모리 셀 어레이에서 전압 팔로워를 이용하여 인접 셀로부터의 간섭을 상쇄시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 전압 팔로워를 이용한 상변환 메모리 장치는, 복수개의 워드라인; 복수개의 비트라인; 복수개의 워드라인과 복수개의 비트라인이 교차하는 영역에 구비된 상변환 소자; 및 복수개의 비트라인 중 선택된 셀과 연결된 비트라인과 비선택 셀과 연결된 비트라인에 동일한 전압을 인가하는 전압 팔로워 수단을 포함하고, 복수개의 워드라인 중 비선택 워드라인은 플로팅 시키는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
삭제
도 3은 본 발명에 따른 전압 팔로워(Voltage follower)를 이용한 상변환 메모리 장치의 셀 어레이를 나타낸다.
본 발명은 복수개의 워드라인 WL1~WL3과, 복수개의 비트라인 BL1~BL3과, 비트라인 BL 및 워드라인 WL이 교차하는 영역에 형성된 상변환 소자(10)를 구비한다. 또한, 증폭기(Operational Amplifier;100)는 선택된 셀의 비트라인 BL2과 플러스 단자(+)가 연결되고, 나머지 선택되지 않은 비트라인 BL1,BL3과 마이너스 단자(-)가 공통 연결된다. 증폭기(100)의 출력단자는 선택되지 않은 비트라인들 BL1,BL3과 동시에 연결된다. 선택된 셀의 비트라인 BL2은 센스앰프 S/A에 연결되며 전류원으로부터 일정 전류가 인가된다.
이러한 구성을 갖는 본 발명의 동작 과정을 설명하면 다음과 같다.
먼저, 비트라인 BL1~BL3 및 워드라인 WL1~WL3 중에서 선택된 셀과 연결되는 워드라인 WL이 워드라인 WL2이고, 비트라인 BL이 비트라인 BL2라고 가정하자. 선택된 워드라인 WL2 및 비트라인 BL2에 연결되는 상변환 소자(10)를 선택하여 상(Phase)이 달라짐에 따라 변화되는 저항값의 차이를 읽어내야 한다. 따라서, 선택된 셀의 비트라인 BL2을 증폭기(100)의 플러스(+) 입력단자에 연결시킨다. 이때, 선택된 비트라인 BL2는 센스앰프 S/A의 전류원으로부터 일정 전류가 인가된다. 나머지 모든 선택되지 않은 비트라인 BL1,BL3들은 모두 증폭기(100)의 마이너스(-) 입력단자에 동시에 연결되는데, 이에 의한 전압 팔로워(Voltage follower)가 이루어져 모든 비트라인 BL에 동일한 전압이 유기된다. 또한, 선택되지 않은 워드라인 WL1,WL3은 플로팅(Floating) 상태가 되고, 선택된 워드라인 WL2는 그라운드(Ground)와 연결된다. 따라서, 선택된 셀에 구비되고 플로팅 되어 있지 않은 워드라인 WL2와 비트라인 BL2 사이의 전압 V을 센싱하게 되면 선택된 셀내에 인가되는 전압만 측정된다. 이러한 원리에 의해 선택된 셀내의 상변환 소자(10)의 저항값의 변화를 통해 셀에 인가되는 전압을 센스앰프 S/A를 통해 센싱함으로써 읽기 동작이 가능해진다. 따라서, 선택된 셀 자체의 상변환 소자(10)의 저항값만을 읽어낼 수 있도록 한다.
이상에서 설명한 바와 같이, 본 발명은 증폭기를 이용한 전압 팔로워를 구성하여 모든 비트라인들에 같은 전압을 인가함으로써 인접 셀로부터의 간섭을 상쇄하여 선택된 셀 자체의 저항값만을 읽어낼 수 있도록 하는 효과를 제공한다.

Claims (3)

  1. 복수개의 워드라인;
    복수개의 비트라인;
    상기 복수개의 워드라인과 상기 복수개의 비트라인이 교차하는 영역에 구비된 상변환 소자; 및
    상기 복수개의 비트라인 중 선택된 셀과 연결된 비트라인과 비선택 셀과 연결된 비트라인에 동일한 전압을 인가하는 전압 팔로워 수단을 포함하고,
    상기 복수개의 워드라인 중 비선택 워드라인은 플로팅 시키는 것을 특징으로 하는 전압 팔로워를 이용한 상변환 메모리 장치.
  2. 제 1항에 있어서, 상기 전압 팔로워 수단은
    상기 선택된 셀과 연결된 비트라인 및 상기 비선택 셀과 연결된 비트라인의 입력에 따라 상기 비선택된 셀과 연결된 비트라인에 증폭 전압을 출력하는 증폭기로 구성됨을 특징으로 하는 전압 팔로워를 이용한 상변환 메모리 장치.
  3. 제 2 항에 있어서, 상기 증폭기는
    상기 선택된 셀과 연결된 비트라인이 플러스 단자와 연결되고, 상기 비선택 셀과 연결된 비트라인이 마이너스 단자와 연결되며, 그 출력단은 상기 비선택 셀과 연결된 비트라인들과 공통 연결되는 것을 특징으로 하는 전압 팔로워를 이용한 상변환 메모리 장치.
KR1020010088297A 2001-12-29 2001-12-29 전압 팔로워를 이용한 상변환 메모리 장치 KR100827518B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088297A KR100827518B1 (ko) 2001-12-29 2001-12-29 전압 팔로워를 이용한 상변환 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088297A KR100827518B1 (ko) 2001-12-29 2001-12-29 전압 팔로워를 이용한 상변환 메모리 장치

Publications (2)

Publication Number Publication Date
KR20030059436A KR20030059436A (ko) 2003-07-10
KR100827518B1 true KR100827518B1 (ko) 2008-05-06

Family

ID=32215871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088297A KR100827518B1 (ko) 2001-12-29 2001-12-29 전압 팔로워를 이용한 상변환 메모리 장치

Country Status (1)

Country Link
KR (1) KR100827518B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384832B2 (en) 2014-11-07 2016-07-05 Samsung Electronics Co., Ltd. Memory device and method of operating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496858B1 (ko) * 2002-08-02 2005-06-22 삼성전자주식회사 비트라인 클램핑 전압에 상관없이 기준 셀로 일정 전류가흐르는 마그네틱 랜덤 억세스 메모리
KR100688524B1 (ko) 2005-01-25 2007-03-02 삼성전자주식회사 메모리 셀 어레이의 바이어싱 방법 및 반도체 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010024102A (ko) * 1997-09-17 2001-03-26 인피니언 테크놀로지스 아게 메모리 셀 장치, 그리고 자기 ｒａｍ 및 연관메모리로서의 그 용도

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010024102A (ko) * 1997-09-17 2001-03-26 인피니언 테크놀로지스 아게 메모리 셀 장치, 그리고 자기 ｒａｍ 및 연관메모리로서의 그 용도

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384832B2 (en) 2014-11-07 2016-07-05 Samsung Electronics Co., Ltd. Memory device and method of operating the same

Also Published As

Publication number Publication date
KR20030059436A (ko) 2003-07-10

Similar Documents

Publication Publication Date Title
KR100530715B1 (ko) 비휘발성 자기 메모리 셀 및 디바이스
US8098538B2 (en) Spin-torque bit cell with unpinned reference layer and unidirectional write current
US7187576B2 (en) Read out scheme for several bits in a single MRAM soft layer
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
US7280388B2 (en) MRAM with a write driver and method therefor
JP2008300863A (ja) 磁気抵抗ラム
JP4896343B2 (ja) 磁気抵抗ラム
KR20040031467A (ko) 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
KR100827518B1 (ko) 전압 팔로워를 이용한 상변환 메모리 장치
KR100802262B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
Aoki et al. A novel voltage sensing 1T/2MTJ cell with resistance ratio for highly stable and scalable MRAM
KR100866731B1 (ko) 자기저항 램
KR100516691B1 (ko) 자기저항 램
KR100772797B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
KR100513369B1 (ko) 자기저항 램
KR100429199B1 (ko) 자기 저항 메모리 장치
KR100513368B1 (ko) 자기저항 램
KR101076814B1 (ko) 자기저항 램
KR20040006335A (ko) Ｍｒａｍ의 센싱 마진 제어 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee