CN100565808C - 自对准半导体接触结构及其制造方法 - Google Patents

自对准半导体接触结构及其制造方法 Download PDF

Info

Publication number
CN100565808C
CN100565808C CNB2003101045571A CN200310104557A CN100565808C CN 100565808 C CN100565808 C CN 100565808C CN B2003101045571 A CNB2003101045571 A CN B2003101045571A CN 200310104557 A CN200310104557 A CN 200310104557A CN 100565808 C CN100565808 C CN 100565808C
Authority
CN
China
Prior art keywords
gate electrode
layer
contact window
sidewall
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101045571A
Other languages
English (en)
Other versions
CN1499578A (zh
Inventor
金成澔
朴东健
李昌燮
崔晶东
金成玟
李信爱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1499578A publication Critical patent/CN1499578A/zh
Application granted granted Critical
Publication of CN100565808C publication Critical patent/CN100565808C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种自对准接触结构及其形成方法，包括限定的邻近栅电极，相邻的侧壁构形得相互角形相对。使用衬里层保护栅电极的角形表面，衬里层延伸接触窗口的长度，定义了接触窗口的侧壁。

Description

自对准半导体接触结构及其制造方法
相关申请
本申请要求2002年10月31日申请的韩国专利申请2002-66874的优先权，其整个内容在这里作为参考引入。
技术领域
本发明涉及半导体器件及其制造方法，特别涉及下层上的下电极接触结构及其形成方法。
背景技术
半导体器件的制造通常包括交替地形成导电层(或导电区)和绝缘层，并使用在绝缘层的预定区中形成的接触电连接被绝缘层电绝缘的上和下导电层。
例如，当制造半导体存储器件时，包括源和漏区的栅电极之间的导电区可以电连接到位线或存储节点。要在形成栅电极之后提供该特征，通常形成绝缘层，然后通过光刻蚀刻工艺蚀刻形成露出漏区的接触窗口。然后，可以用导电材料填充接触窗口以形成称做“位线”接触栓塞的结构。制造工艺也包括形成电连接到位线栓塞的位线，然后再次淀积绝缘层，并蚀刻绝缘层形成露出源区的接触窗口。然后，形成存储节点接触栓塞。存储节点可以形成得电连接到存储节点接触栓塞。
然而，随着制造工序和/或工艺容纳了密度逐渐增大的结构，因此半导体衬底中相邻元件(即栅电极)之间的距离可以减小或制得较窄。由此，延伸穿过绝缘层的接触窗口的高宽比可以增加，以使光刻工艺期间接触窗口不会完全穿透绝缘层。此外，接触窗口蚀刻工艺期间会露出栅电极，特别是如果存在未对准，由此可以会造成栅电极和接触栓塞之间的电桥连。
因此，现已使用自对准的接触技术以便降低接触窗口或孔的高宽比并抑制或防止电桥连。自对准接触技术通常利用两个分开的绝缘层之间的材料性质，对于预定的蚀刻气体产生不同的蚀刻速率。简而言之，一个绝缘层(例如，氮化硅层)可以形成在栅电极的顶部和侧壁，以便保护栅电极。可以使用相对于一个绝缘层具有蚀刻选择性的层间绝缘层(例如，氧化硅层)。然后，可以进行光刻工艺以选择性地蚀刻层间绝缘层，由此形成露出栅电极之间导电区的接触窗口。该步骤之后，导电材料可以填充在接触窗口中以形成自对准接触焊盘。根据这些常规的自对准接触技术，栅电极可以由一个绝缘层(例如氮化硅层)保护，由此甚至存在未对准时，栅电极，特别是它的顶部在蚀刻层间绝缘层(氧化硅层)时不会露出。
在常规的自对准接触技术中，为了增加制造期间保护栅电极的可能性，氮化硅帽盖层可以形成在栅电极的顶部上，氮化硅侧壁间隔层可以形成在栅电极的侧壁上。不幸的是，这些间隔层和帽盖层会产生一些问题，下文将介绍一些例子。
例如，氮化硅帽盖层通常增加了形成栅电极使用的叠置层结构的高度。此外，由于氮化硅侧壁间隔层，邻近栅电极之间的空间变小。因此，制造器件，邻近栅电极之间的空间没有被层间绝缘层适当填充，由此可能会在随后的工艺中产生空隙和不希望的电桥连。此外，由于栅极叠层结构较高，因此很难进行离子注入。由自对准接触窗口露出的导电区(即，源和漏区)通常局限在侧壁间隔层之间的区域中。由此，源/漏区与自对准接触焊盘之间的接触电阻增加。此外，栅电极由氮化硅层环绕，以致负载电容会增加并且器件的工作速度会降低。
同时，当晶体管组成逻辑电路时，自对准硅化物层(即，salicide)可用于高速操作。也就是，难熔金属可以形成在栅电极顶部上及它两侧的源/漏区上。然后可以热处理难熔金属和硅，在难熔金属和硅之间反应的接触上形成硅化物层。当逻辑电路和存储器件形成在用于高速操作和高度集成存储器件的相同芯片中时，常规的自对准接触技术会产生几个问题。
操作期间，存储器件的栅电极顶部应由如氮化硅层的绝缘层保护，以便使用常规的自对准接触方法形成存储器件。然而，对于逻辑器件，栅极的顶部通常露出用于形成硅化物层。要平衡两个完全不同的特征，制造工艺会变得愈加复杂。此外，形成存储器件时，可以形成硅化物层以便获得低电阻。然而，栅极的顶部由氮化硅保护，由此很难形成氮化硅。此外，当形成逻辑器件时，硅化物可以形成在源/漏区中，由此栅极侧壁间隔层可以形成得较厚以使源/漏区的长度增加。换句话说，长度取决于栅极侧壁间隔层的厚度。然而，在单元区处侧壁间隔层应形成得较薄，以便抑制产生空隙。
发明内容
本发明的各实施例涉及自对准接触结构及其形成方法。本发明的一些实施例涉及在单元区处形成自对准接触结构，并在单元阵列区和周边区处的栅电极顶面上同时形成硅化物层。
在特定的实施例中，本发明的自对准接触结构包括顶面和侧面由薄氮化物衬里覆盖的栅电极。该结构与栅电极由氮化硅帽盖层和侧壁间隔层环绕的常规结构相反。因此，在特定实施例，自对准接触窗口的高宽比可以减小，接触电阻可以降低，并且负载电容可以减少。此外，淀积层间绝缘层时，可以抑制和/或防止空隙。
在一些实施例中，本发明的自对准接触结构包括栅电极、第一衬里层、自对准接触焊盘、层间绝缘层以及第二衬里层。栅电极淀积在半导体衬底上，相互分离，栅极绝缘层介于其间。各栅电极可以具有倾斜的轮廓，以致上部的宽度窄于下部的宽度。同时，第一和第二衬里层选择性地设置在半导体衬底上，以环绕栅电极的一些表面(通常第一衬里层环绕目标表面的大部分，第二衬里层环绕目标表面的小部分，栅电极仅具有小的双衬里覆盖区，由此包围了所有的露出上表面)。
自对准的接触焊盘电连接到选定的邻近栅电极之间露出的半导体衬底，并设置接触至少部分第二衬里层。也就是，自对准接触焊盘设置在邻近栅电极的选定对的相邻侧壁之间，具有的长度足以伸出栅电极顶部之上。层间绝缘层设置在第一衬里层上以及各栅电极的某些外部部分周围，以及设置在栅电极顶面上的第二衬里层上，以及伸出的自对准接触焊盘的侧壁上部周围，以致第二衬里层介于接触焊盘和层间绝缘层之间。
在特定实施例中，本发明还包括缓冲绝缘层，设置在第二衬里层和自对准的接触焊盘的上部之间。
第一衬里层和第二衬里层可以包括氮化硅，层间绝缘层和缓冲绝缘层可以包括氧化硅。在示例性实施例中，层间绝缘层为具有良好台阶覆盖的氧化硅层，缓冲绝缘层可以为具有差台阶覆盖的氧化硅层。
本发明的一些实施例涉及自对准接触结构。结构包括：(a)半导体衬底上多个隔开的栅电极，栅电极具有相对的第一和第二侧壁以及顶面和底面，其中选定的邻近的栅电极的相邻侧壁具有成相互朝向角度的各上部，呈现倾斜轮廓；(b)第一衬里层，设置在半导体衬底上并覆盖第一和第二侧壁中的一个、其它侧壁的小部分以及栅电极顶面的大部分；(c)多个自对准接触焊盘，分别电连接到半导体衬底的选定区域，每个自对准接触焊盘具有相对朝上延伸的侧壁，其中各自对准接触焊盘设置在选定的邻近栅电极之间，并具有足够的长度，由此自对准接触焊盘在栅电极的顶面上延伸一段距离；(d)层间绝缘层，设置在各栅电极的顶面上第一衬里层上以及选定的侧壁周围，选定的各栅电极的侧壁为定位得远离自对准接触焊盘电极的那些侧壁；以及(e)第二衬里，设置在邻近栅电极的相邻侧壁的有角度的部分上。
一些实施例包括形成自对准接触窗口，构形成保持其内的自对准接触焊盘与半导体衬底通讯。方法包括除去层间绝缘层的选定部分，然后使第一和第二栅电极的相邻侧壁的下面的上部在半导体衬底上相互保持接近，以形成具有成相互朝向角度的倾斜侧壁的第一和第二栅电极，并限定自对准接触窗口的一部分侧壁形状，构形成保持其内的自对准接触焊盘。
其它实施例涉及形成自对准接触结构的方法。方法包括：(a)在半导体衬底上形成相互隔开的栅电极；(b)在半导体衬底和栅电极上形成第一衬里层；(c)在第一衬里层上形成层间绝缘层；(d)通过相对于第一衬里层选择性地蚀刻层间绝缘层，形成具有相对隔开的侧壁和底部的接触窗口；(e)在层间绝缘层和接触窗口的底部和侧壁上形成第二衬里层；(f)形成缓冲绝缘层以横向地延伸超出第二衬里层一段距离，伸出在接触窗口中；(g)通过进行深腐蚀工艺除去接触窗口底部的缓冲绝缘层和第二和第一绝缘层；以及(h)用导电材料填充接触窗口，由此基本上和/或整个填充至少接触窗口的下部。
与常规的方法不同，在根据本发明实施例的自对准接触的形成方法中，薄氮化物衬里可以形成在栅电极上，不形成栅极侧壁间隔层氮化物层和帽盖氮化物层。因此，蚀刻层间绝缘膜形成自对准接触窗口期间，蚀刻掉栅电极上部分的一部分，由此自对准接触窗口具有倾斜的轮廓。也就是，由于薄氮化物衬里覆盖了栅电极，因此蚀刻层间绝缘层期间栅极的上部连续地被腐蚀变弱。因此，蚀刻了栅电极上部上的薄氮化物层，以致栅电极的上部露出并被蚀刻。由此，形成了具有倾斜轮廓的接触窗口。即，栅电极的上部比它的下部窄。可以额外地形成氮化物衬里以保护栅电极的露出的上部，然后形成具有差台阶覆盖的绝缘层造成外伸。绝缘层可以在接触窗口的底部形成的较薄，在侧壁和接触窗口的上部形成的较厚。因此，当进行蚀刻时，蚀刻绝缘层和氮化物衬里露出导电区，是由于接触窗口底部上的绝缘层形成得较薄。然而，绝缘层在侧壁上形成得较厚，由此没有蚀刻氮化物衬里。
而其它实施例涉及集成电路(例如半导体)组件。组件包括设置在衬底上的多个栅电极，栅电极具有相对的侧壁和顶部和底部，其中邻近电极的选定相邻侧壁的一部分(即相互面对的侧壁)的角度一般相互朝下和朝内，而每个选定侧壁的相对侧壁基本上为线形。
在特定实施例中，组件还包括多个细长的接触窗口，每个设置在邻近电极的选定相邻侧壁之间，其中接触窗口侧壁包括对应于角形栅电极侧壁结构的角形轮廓；以及设置在每个接触窗口中的接触焊盘，接触焊盘一般向下延伸并具有的长度大于栅电极的高度。
在特定实施例中，组件还包括栅极保护衬里层，在接触窗口中延伸并覆盖各栅电极的角形侧壁部分；以及第一衬里层，覆盖各栅电极的顶部和相对侧壁的其余表面。
其它实施例涉及半导体组件，包括与栅电极相邻的凹槽中衬底上的导电接触，栅电极具有栅电极侧壁和顶面。从侧壁的顶面到侧壁的中间部分，侧壁向内朝向凹槽。导电接触具有的高度延伸超出了栅电极的顶面之上。
根据本发明的各实施例，可以增加栅极叠置结构的高度以及其间的距离，以便形成层间绝缘膜时可以抑制和/或防止空隙。此外，在一些实施例中，即使产生了空隙，由于蚀刻层间绝缘层之后形成氮化物衬里，因此可以抑制和/或防止电桥连。此外，栅极叠置结构可以具有较低的高度，由此，材料层的厚度也可以较薄。由此，可以降低制造成本并且可以提高生产量。
一些实施例中，自对准接触结构的形成方法可以包括以下操作。栅电极形成在半导体衬底上。栅电极可以并排设置并相互隔开。第一衬里层形成在半导体衬底上以及栅电极的表面上。层间绝缘层形成在第一衬里层上。通过相对于第一衬里层选择性地蚀刻层间绝缘层形成接触窗口。第二衬里层形成在具有接触窗口的所得结构上，形成缓冲绝缘层从而在第二衬里层上伸出，由此接触窗口的底部上的缓冲绝缘层形成得较薄，朝向侧壁和接触窗口上部的缓冲绝缘层形成得较厚。在缓冲绝缘层和衬里层之间没有蚀刻选择性的条件下，进行深腐蚀以露出栅电极之间的半导体衬底。形成导电材料以填充整个自对准接触窗口。
根据示例性实施例，形成导电材料之前，可以再进行除去缓冲绝缘层的步骤。因此，填充在接触结构中的导电材料的上部面积变宽，由此增加了随后工艺中的未对准余量。
在一些实施例中，第一衬里和第二衬里可以由氮化硅层形成，层间绝缘层可以由具有良好台阶覆盖的氧化层形成。缓冲绝缘层可以由具有差台阶覆盖的氧化层形成。
构图层间绝缘层以形成接触窗口时，可以通过蚀刻腐蚀栅电极的上部，并且可以同时蚀刻其上的第一衬里层。由此栅电极的露出上部可以蚀刻得倾斜。
在一些实施例中，深腐蚀工艺期间，缓冲绝缘层和衬里层之间没有蚀刻选择性的条件下，接触窗口的上部和中部侧壁上的衬里层可以由缓冲绝缘层保护，允许接触窗口底部上的衬里层被蚀刻。缓冲绝缘层可以留在临时的接触窗口的上壁上，由此形成侧壁间隔层。
在特定实施例中，形成第一衬里层之后和形成层间绝缘层之前，进一步进行以下步骤：形成牺牲绝缘层；深腐蚀牺牲绝缘层以露出栅电极；金属硅化物层形成在露出的栅电极上；以及除去剩余的牺牲绝缘层。与形成自对准接触的常规方法不同，帽盖氮化物层形成在栅极顶部上，由此可以容易地露出栅电极并且硅化物层可以形成其上。
使用形成自对准接触窗口的方法，硅化物层可以容易地形成在形成有逻辑电路的周边电路区以及形成存储元件的单元阵列区。
在特定的实施例中，可以采用一些方法同时在单元阵列区和周边电路区的栅电极上部形成硅化物层。
一些实施例涉及自对准接触的形成方法。方法包括：(a)分别形成相互隔开的栅电极，多个栅电极栅电极定位在单元阵列区，至少一个栅电极定位在半导体衬底上的周边电路区；(b)在半导体衬底以及栅电极表面上形成第一衬里层；(c)在第一衬里层上形成牺牲绝缘层，量足以覆盖单元阵列区的栅电极之间的空间；(d)深腐蚀牺牲绝缘层，以在周边电路区的至少一个栅电极的侧壁上形成临时的侧壁间隔层；(e)至少在与临时的侧壁间隔层相邻露出的半导体衬底上形成金属硅化物层；然后(f)除去留在单元阵列区上的牺牲绝缘层和周边电路区的临时侧壁间隔层；(g)形成具有基本上平坦顶面的层间绝缘层；(h)相对于第一衬里层选择性地蚀刻层间绝缘层，以在相邻的第一和第二栅电极之间的单元阵列区中形成至少一个接触窗口，接触窗口具有相对隔开的侧壁和底部；(I)在接触窗口的侧壁和底部形成第二衬里层；(j)在第二衬里层上形成缓冲绝缘层，由此缓冲绝缘层延伸横向一段距离进入窗口区内，在接触窗口中留下间隙空间，缓冲绝缘层在接触窗口的侧壁顶部的缓冲绝缘层比在接触窗口的侧壁下部的缓冲绝缘层厚；以及(k)通过进行深蚀刻工艺露出单元阵列区的栅电极之间的半导体衬底；以及(1)用导电材料填充至少接触窗口的下部。
在一些实施例中，形成缓冲绝缘层之后，在深腐蚀工艺中，由缓冲绝缘层保护接触窗口上部和中部上的衬里层，但接触窗口底部上的衬里层被蚀刻。由此缓冲绝缘层留在接触窗口的上部和中部侧壁上形成侧壁间隔层。
在以上方法中，可以额外地进行以下操作。形成栅电极之后，通过进行离子注入工艺在栅电极两侧的半导体衬底中形成轻掺杂的杂质扩散层。形成临时的侧壁间隔层之后，在临时的侧壁间隔层两侧的半导体衬底中形成延伸到周边电路区的轻掺杂杂质扩散层的重掺杂杂质扩散层。
在示例性的实施例中，栅电极可以由多晶硅形成。此时，形成牺牲绝缘层之后的深腐蚀工艺期间，栅电极的上部暴露在单元区和周边电路区，单元区的牺牲绝缘层保留在栅电极的侧壁上以及其间的半导体衬底上。因此，金属硅化物层形成在露出的栅电极上和重掺杂的杂质扩散层上。
在另一示例性实施例中，栅电极可以由多晶硅和硅化钨形成，或者由依次叠置的多晶硅和钨形成。此时，形成牺牲绝缘层之后的深腐蚀工艺期间，栅电极的上部暴露在单元区和周边电路区。单元区的牺牲绝缘层保留在栅电极的侧壁上以及其间的半导体衬底上。由此，金属硅化物层可以仅形成在周边电路区的栅电极两侧的半导体衬底上，也就是，仅在重掺杂的杂质扩散层上。
形成牺牲绝缘层之后和进行深腐蚀工艺之前，进一步形成覆盖单元区的光致抗蚀剂图形。此时，金属硅化物层没有形成在单元区。
形成金属硅化物层之后，可以进一步进行形成保护衬里层的步骤，以便保护金属硅化物层。
在以上方法中，可以进一步进行除去缓冲绝缘层的步骤。由此，自对准接触焊盘的上部面积增加到能够提高随后工艺的余量。
在以上方法中，第一衬里层、第二衬里层以及保护(shield)衬里层由氮化硅形成。牺牲绝缘层和缓冲绝缘层由氧化硅形成。更具体地，层间绝缘膜可以由具有良好台阶覆盖的氧化物形成，缓冲绝缘层由具有差台阶覆盖的氧化物形成。
根据方法，调节层间绝缘层的厚度，由周边电路区处的牺牲氧化层形成的临时侧壁间隔层可以容易地形成得较厚。此外，不需要在单元区和周边电路区形成硅化物层的各光刻蚀刻工艺，由此简化了工艺并且可以容易地形成硅化物层。
在一些实施例中，具有自对准接触焊盘的半导体组件可以包括半导体衬底上的单元阵列区和周边电路区。单元阵列区可以包括：(a)设置在半导体衬底上的第一和第二栅电极，第一和第二栅电极具有相对的第一和第二侧壁以及顶面和底面，其中第一和第二栅电极的一部分相邻侧壁构形成总体向下和相互向内的角度；(b)接触窗口定位在第一和第二栅电极的相邻侧壁之间，其中接触窗口侧壁包括角形轮廓，对应于角形栅电极侧壁；以及(c)设置在接触窗口中的接触焊盘，接触焊盘总体向下延伸，并且具有的长度大于栅电极的高度。周边电路区设置在与单元阵列区隔开的半导体衬底上。周边电路区可以包括：(a)至少一个栅电极；(b)定位在至少一个栅电极的相对侧半导体衬底中的轻掺杂杂质扩散区；以及(c)设置在至少一个栅电极的相对侧半导体衬底中的重掺杂杂质扩散区，由此重掺杂杂质扩散区距离至少一个栅电极更大一段距离，并且由此重掺杂杂质扩散区位于轻掺杂杂质扩散区附近。
附图说明
图1示意性示出了根据本发明实施例的自对准接触结构的剖面图。
图2示意性示出了根据本发明另一实施例的自对准接触结构的剖面图。
图3A到3I示出了根据本发明的实施例形成自对准接触结构和/或其它中间和所得结构的操作方法剖面图。
图4A到4J示出了根据本发明的实施例使用形成自对准接触结构和/或其它中间和所得结构的方法在单元区和周边电路区中同时形成硅化物层的操作方法剖面图。
图5A到5B示出了根据本发明的实施例使用形成自对准接触结构和/或其它结构的方法在单元区和周边电路区中同时形成硅化物层的操作方法剖面图。
具体实施方式
现在参考附图更详细地介绍本发明，在附图中示出了本发明的各实施例。类似的数字表示类似的元件，参考说明书中随后的图可以避免相同元件的重复说明。在各图中，为清楚起见放大了某些特征、层或部件。当层称做位于另一层或衬底“上”时，它可以直接位于另一层或衬底上，或者可以存在中间层、膜、涂覆层等，除非使用单词“直接”表示特征或层直接接触特征或层。此外，这里使用空间相对的术语，例如“挨着下面”、“下面”、“较低”、“上面”、“较高”等以便于说明图中所示的一个元件或特征与另一元件或特征的关系。应该理解除了示出的方位之外，空间相对的术语意在包含使用或操作中的器件的不同方位。例如，如果图中的器件翻转，按“下面”或“挨着下面”其它元件或特征介绍的元件那么定位在其它元件或特征“上面”。由此示例性术语“下面”包含了之上和之下的定位。器件可以为其它取向(旋转90度或在其它方位)，相应地翻译这里使用的空间相对的描述词。
正如这里所使用的，术语“衬里”、形成“衬里层”或它的派生词意味着层具有沿下面或底下结构或其形成的整个靶外形具有基本上均匀的厚度。衬里层可以构形成基本上与底下的材料层或结构保形，以提供与底下结构基本上相同的形状轮廓。
图1示出了根据本发明一个示例性实施例的自对准接触结构的剖面图。栅电极可以构形得在半导体衬底100上基本上并排设置，但相互分开。每个栅电极160可以包括多晶硅的单层结构、多晶硅和硅化钨和/或多晶硅和钨的双层结构。在一些实施例中，例如当栅电极160包括多晶硅的单层结构时，金属硅化物层可以形成在多晶硅层上。
同样如图1所示，为了电绝缘，栅极氧化层140可以介于栅电极160和半导体衬底100之间。杂质扩散区(即，导电区)180可以形成在半导体衬底100中。如图所示导电区180可以形成在栅电极160的两侧。层间绝缘和/或介质层220可以设置在半导体衬底100上。可以构形自对准的接触窗口240以穿透层间绝缘层220露出栅电极160之间的杂质扩散区180。自对准的接触窗口240可以构形得分别露出栅电极160的顶部和杂质扩散区180。
自对准的接触窗口240可以定位在中间与栅电极160相邻，并构形得纵向延伸，相对的侧壁延伸以接触和/或终止于扩散区180。自对准的接触窗口240的侧壁可以由层间绝缘层220和相邻栅电极160的相邻侧边限定。接触窗口240的底部可以终止于扩散区180和/或由扩散区180形成。也就是，自对准的接触窗口240包括具有向下延伸的侧壁的沟槽，可以由层间绝缘层220、相邻栅电极160的侧壁、形成在终止于扩散区180形成的底部的栅电极160侧壁下部上的衬里层200的叠置结构。
换句话说，自对准的接触窗口240的上侧壁240a可以由层间绝缘层220的蚀刻掉的部分限定。自对准的接触窗口240的中间侧壁240b可以由栅电极160侧壁的中间部分限定。自对准的接触窗口240的下侧壁240c可以由设置在栅电极160下侧壁上的衬里层200限定。自对准的接触窗口240的底部240d可以由杂质扩散区180限定。
自对准的接触窗口240露出了栅电极160的上部。此外，如图所示，接触窗口240的侧壁240b的中间部分可以由蚀刻相邻的栅电极160的上部的最内周边和/或上部的边界限定，由此接触窗口240的轮廓倾斜。也就是，栅电极160的上部和接触窗口侧壁240b的对应的中间部分具有随着自对准的接触窗口240接近杂质扩散区180向内变窄并且随着接触窗口240接近栅电极160的上部变宽的倾斜轮廓。由此，栅电极160的底部宽度宽于它的顶部宽度。
在一些实施例中，栅电极160可以包括至少一个保形并基本上覆盖它的整个露出的周边和/或上部的衬里层(也就是，相对的侧壁和栅电极的顶部，而不是底部)。如图所示，栅电极160的上部由第一衬里层200和/或第二衬里层260覆盖。第二衬里层260设置在周边的较小部分上，通常为栅电极160一个侧壁的上和中间部分(即，自对准的接触窗口240的侧壁240b的中间部分)。第一衬里层200可以设置在栅电极160的露出周边的其余部分。由此，栅电极160的露出周边由薄衬里层200和260覆盖和/或环绕。在特定实施例中，衬里层可以较薄，包括厚度约或更小的层。
如图1和2所示，第二衬里层260构形得从自对准的接触窗口240的上侧壁240a延伸到下侧壁240c。
自对准的接触窗口240基本上可以整个由导电材料填充(导电材料可以设置在挨着第二衬里层260的上面或第二衬里层260之上)，以形成自对准接触焊盘300a。也就是，自对准接触焊盘300a电连接到相邻栅电极160之间的杂质扩散区，但由衬里层200和260与栅电极160电绝缘。
在一些实施例中，接触结构包括包含氮化硅层的衬里层200和260，和包含氧化硅层的层间绝缘层220。
根据本发明的各实施例，自对准接触结构可以构形得使栅电极160露出的上表面(远离衬底100的表面)由上周边上的衬里层200和260以及底部或下部周边上的栅氧化层140包围，由此栅电极160的高度可以低于某些常规结构。由此，可以减小层间绝缘层220的淀积厚度，也可以降低制造成本和时间。此外，由于在给定的最小线宽度下衬里使用的空间减小，因此相邻栅电极160之间的距离和/或间距增加。由此，可以提高杂质扩散区180和自对准接触焊盘300a之间的接触电阻。此外，栅电极160的上部由薄(通常为氮化物)衬里层200，260包围，由此可以降低负载电容。
图2示出了根据本发明另一示例性实施例的自对准接触结构的示意图。与图1相比，缓冲绝缘层280a也插在设置在自对准的接触窗口240的上壁240a上的第二衬里层260和自对准接触焊盘300a之间。缓冲绝缘层280a包括氧化硅。该结构允许进一步降低负载电容。
下面参考图3A到3I介绍自对准接触结构的形成方法。为简短和/或清楚起见，仅在图中示出了几个栅电极160、一个自对准接触窗口240以及一个接触焊盘300a。
参考图3A，使用常规的方法器件隔离层120形成在半导体衬底100中。例如，可以使用浅沟槽隔离(STI)法或硅的局部氧化法。
可以进行热氧化工艺在半导体衬底的整个目标表面上形成栅极氧化层140。然后，导电材料形成在栅极氧化层140上，构图导电材料形成栅电极160。栅电极160平行排列并相互隔开预定的距离(即，对应于最小线宽度的距离)。例如，每个栅电极160可以包括多晶硅的单层结构或多晶硅和硅化钨或分别依次叠置的多晶硅和钨的双层结构。与常规的方法相比，不需要在栅电极160上形成帽盖氮化物层。
栅电极160可以包括多晶硅，多晶硅可以再次氧化。然后，使用栅电极160作为离子注入掩模进行离子注入工艺，以便形成导电区，即杂质扩散区180。杂质扩散区180可以形成在栅电极180两侧上的衬底中。
接下来，参考图3B，衬里层200可以为在半导体衬底100上、栅电极160的露出上表面上、以及杂质扩散层180上形成的基本上连续层。衬里层200包括相对于在随后工艺中形成的层间绝缘层220具有蚀刻选择性的材料。例如，当层间绝缘层220由氧化硅形成时，衬里层200可以由氮化硅形成。在本发明中，侧壁间隔层不需要形成在栅电极的侧壁上。
根据示例性实施例，保形地形成薄氮化硅层作为衬里层200。与前面的方法相反，在一些实施例中，本发明的衬里层200可以构形成具有例如约
Figure C20031010455700221
或更小厚度的薄层。因此，与常规的方法相反，在常规结构中使用的相同设计规则下，相邻栅电极之间的间距(过去通常包括间隔层)可以约300-
Figure C20031010455700222
或更多。该间距可以提高杂质扩散区180和将在随后的工艺中形成的自对准接触焊盘(图1中的300a)之间的接触电阻。
参考图3C，层间绝缘层220形成在衬里层200中量足以覆盖栅电极160之间的空间。在示例性实施例中，层间介质层220可以由氧化硅形成。在特定实施例中，层间介质层220可以由具有良好台阶覆盖的氧化硅形成。掩模例如光致抗蚀剂图形(未示出)可以形成在层间绝缘层220上。图形定义了自对准接触窗口(图1中的240)。
参考图3D，使用光致抗蚀剂图形作为蚀刻掩模，可以蚀刻露出的层间绝缘层220。在一些实施例中，相对于衬里层200选择性地蚀刻层间绝缘层220，以形成自对准的接触窗口240。进行蚀刻时，各栅电极160顶部的薄衬里层200会被重复的蚀刻变得薄弱。因此，蚀刻栅电极160上薄衬里层200的顶部边缘和上侧壁部分被蚀刻，然后露出的栅电极160的对应部分被蚀刻以在栅电极160的各顶部边缘和上侧壁(通常终止在中间)部分形成倾斜的轮廓。同时，由于选择性地蚀刻层间绝缘层220，栅电极160的下部和其间的半导体衬底100上形成的衬里层200保持不变(即，没有被蚀刻掉)。因此，栅电极160之间的间距基本上均匀，也就是，可以产生基本上均匀的最小线宽度。
形成的自对准接触窗口240具有上侧壁240a、中间侧壁240b、下侧壁240c以及底部240d。由层间绝缘层220限定自对准的接触窗口240的上侧壁240a。中间的侧壁240b由倾斜的栅电极(即，栅电极160的上侧壁)限定。上侧壁240c由留在栅电极160下侧壁上的衬里层200限定。底部240d由相邻栅电极160之间的杂质扩散区180上的衬里层200限定。
在形成自对准的接触窗口240的蚀刻工艺中，可以蚀刻栅电极160的上侧壁部分，形成倾斜的轮廓。
参考图3E，形成栅极保护衬里层260以覆盖栅电极160露出的上部。因此，栅电极160露出的上部可以完全由衬里层200和260覆盖和/或保护。如图3E所示，栅电极160的上部由栅极保护衬里层260覆盖，栅电极的上表面的剩余部分被衬里层200保护。栅极保护衬里层260可以由于衬里层200相同的材料形成，例如氮化硅。此外，保护衬里层260可以形成到约
Figure C20031010455700231
或更少。如图3E和1所示，栅极保护衬里层260可以覆盖在侧壁240c的下部衬里层200的下部上。
接着参考图3F和3G，可以除去接触窗口240d底部上形成的衬里层200和260，以露出杂质扩散层180。首先，参考图3F，具有较差台阶覆盖的缓冲绝缘层280可以形成在栅极保护和/或衬里层260上，产生悬垂伸出部(即，缓冲层280材料留在栅极的顶部并悬于接触窗口240之上向下延伸到接触窗口240内)。沿窗口240缓冲绝缘层280形成得厚度不同，以致在自对准的接触窗口240的底部240d和下侧壁240c上较薄，但在自对准的接触窗口240的中间侧壁240b和上侧壁240a上厚度增加。缓冲绝缘层280中的开口250向下延伸基本上终止于或露出接触窗口240d的底部。
缓冲绝缘层280可以使用例如化学汽相淀积由氧化硅形成。如上所述，接触窗口240b的上部具有倾斜轮廓，由此可以更容易地形成悬垂伸出部。
参考图3G，保持缓冲绝缘层280对半导体衬底100的叠置表面进行深腐蚀工艺(图3F)。在深腐蚀工艺中同时蚀刻缓冲绝缘层280和衬里层200，260。由此，在缓冲绝缘层280构形得足够薄的位置处，除去缓冲绝缘层280和其下的衬里层200，260以露出下面的材料或表面，例如杂质扩散区180。缓冲绝缘层280的薄部和其下的衬里层200，260在通过缓冲绝缘层280限定的开口250露出的接触窗口240的底部240d上。此时，由于缓冲绝缘层280分别在接触窗口240的侧壁240b，240a的中间和上部上厚度增加，因此，进行深腐蚀工艺露出杂质扩散区180之后，部分缓冲绝缘层280留下作为间隔层280a。因此，剩余的缓冲绝缘层280a保护接触窗口240的中间侧壁240c和上侧壁240b上的衬里层260和/或200，由此在深腐蚀工艺期间没有露出下面的衬里。形成导电层之前形成栅极保护衬里层260。因此，即使形成层间介质层220时产生空隙，也可以抑制和/或防止电桥连。
根据采用的制造工艺和/或需要的应用，可以蚀刻保护衬里层260。
参考图3H，用导电材料填充接触窗口240。随后，进行蚀刻工艺以除去过量的导电材料300，直到在它的上部露出层间绝缘层220。进行蚀刻工艺形成图3I所示的自对准接触焊盘300a。可选地除去剩余的缓冲绝缘层280a，然后可以根据需要提供导电材料作为填料。此时，接触焊盘300a的上部的剖面尺寸增加，由此随后的工艺余量也增加。
根据形成自对准接触焊盘300a的本发明的实施例，帽盖层和间隔层不需要分别形成在栅电极的上部和侧壁上。这就是与常规方法相反的方面。因此，硅化物层可以容易地同时形成在周边电路区和形成存储器件的单元区。
参考图4A，示出了器件隔离工艺形成了器件隔离层120，器件隔离层120定义了具有单元阵列区“a”和周边电路区“b”的半导体衬底100中的有源区。通过热氧化工艺，栅极氧化层140形成在半导体衬底100的表面上。然后，用于形成栅电极的导电层形成在栅极氧化层140上。构图栅电极导电层分别在半导体衬底100的单元阵列区“a”和周边电路区“b”形成栅电极160a和160b。在单元阵列区“a”中，可以致密地形成栅电极，但在周边区“b”中，栅电极可以形成得更稀疏。栅电极160a和160b包括例如多晶硅。
形成栅电极160a和160b之后，可以进行再次氧化工艺，然后进行离子注入工艺在各区a，b中的栅电极160a和160b两侧的半导体衬底100中形成轻掺杂的杂志扩散区180a和180b。
参考图4B，衬里层200和牺牲绝缘层350形成在半导体衬底100的目标露出表面上，包括栅电极160b，160a和杂质扩散区180a，180b上。衬里层200可以包括例如氮化硅。牺牲绝缘层350可以包括例如氧化硅。
栅电极160b可以致密地形成在单元区“a”，由此牺牲绝缘层350完全覆盖包括单元区“a”中栅电极160b之间空间的下部结构，并具有基本上平坦的顶面。然而，在栅电极160a的下部顶面上具有最大高度的区域“b”处，牺牲绝缘层350可以成阶梯状。
参考图4C，对带有牺牲绝缘层350的叠置半导体衬底表面进行深腐蚀工艺，由此牺牲绝缘层350仅留在栅电极160a的侧壁上，以在周边电路区“b”形成临时的侧壁间隔层350a。也就是，露出了周边电路区“b”的栅电极160a的顶部以及栅电极160a两侧的部分轻掺杂的杂质扩散区180a。此时，露出的轻掺杂的杂质扩散区180a与栅电极160a相隔预定的距离(即，临时侧壁间隔层350a的宽度W)，可以在随后的工艺中在轻掺杂的杂质扩散区180a中形成重掺杂的杂质扩散区。换句话说，临时侧壁间隔层350a的宽度W决定了用临时侧壁间隔层350a覆盖的轻掺杂的杂质扩散区180a的长度L(长度L对应于最终的轻掺杂的杂质扩散区)。
同时，在单元区“a”中，通过用于牺牲绝缘层350的深腐蚀工艺仅露出了栅电极160b的顶部。牺牲绝缘层350b仍留在栅电极160b的相对侧的杂质扩散区180b和栅电极160b的侧壁上。
通过调节牺牲绝缘层350的厚度，可以调节周边区“b”处临时间隔层350a的厚度。露出的轻掺杂杂质扩散区和栅电极160a之间的距离(即，轻掺杂杂质扩散区的最终长度L)可以控制到需要的长度/厚度。
参考图4D，示出了离子注入工艺，并且操作中可以基本上连续地进行。单元区“a”处的栅电极160a和160b以及剩余的牺牲绝缘层，即剩余的牺牲绝缘层350b和周边电路区350b处的临时侧壁间隔层350a用做离子注入掩模。因此，重掺杂的杂质扩散区180c可以形成在周边电路区“b”。重掺杂的杂质扩散区180c可以延伸到栅电极160a两侧的轻掺杂杂质扩散区180a。轻掺杂杂质扩散区180a形成在临时间隔层350a下面的半导体衬底100中。此外，杂质扩散离子可以注入到露出的栅电极160a和160b的上部或顶部。也就是，形成重掺杂的杂质扩散区180c时同时掺杂了栅电极160a和160b。
在某些实施例中，单元区“a”和周边电路区“b”可以包括例如NMOS晶体管。形成在周边电路区“b”中用于PMOS晶体管的栅电极(未示出)可以用光致抗蚀剂图形覆盖，可以保护它的顶部。类似地，在用于PMOS晶体管栅电极的离子注入工艺期间，通过光致抗蚀剂图形可以保护栅电极160a和160b。
再参考图4D，硅化物(或其它需要的材料)层400a，400b和400c可以基本上同时分别形成在露出的周边电路区“b”的栅电极160a以及露出的单元区“a”的露出栅电极160b的顶部。在有些实施例中，可以保形地形成具有较高熔点的难熔金属，然后热处理在硅和难熔金属之间产生硅化反应，以便形成硅化层400a，400b和/或400c。在操作中，可以自动的方式除去未反应的难熔金属。
参考图4E，除去剩余的牺牲氧化物层350a和350b，然后在叠置的半导体衬底的整个露出表面上形成硅化物保护衬里层420，用于保护硅化物层400a，400b，400c。硅化物保护衬里层420可以包括氮化硅。硅化物保护衬里层420可选，并且可以不采用。在一些实施例中，通常取决于工艺，可以保留留在周边电路区“b”上的部分牺牲氧化物层350a。
参考图4F，层间绝缘层220形成在硅化物保护衬里层420上。提供层间绝缘层220以便它具有图示的平坦顶面。也就是说，可以较厚地叠置层间绝缘层220，然后进行化学机械抛光(CMP)工艺、深腐蚀或其它合适的工艺以平面化该层220。层间绝缘层220由相对于衬里层200和硅化物保护衬里层420具有蚀刻选择性的材料形成。例如，层间绝缘层220可以包括和/或由具有良好台阶覆盖的氧化硅形成。
以与以上参考图3D到3I介绍的相同方式进行随后的工艺。参考图4G，在一些实施例中，可以蚀刻单元区“a”上的层间绝缘层220以形成自对准接触窗口240。此时，如上所述，蚀刻单元区“a”的栅电极160b使它的上部倾斜。
参考图4H，可以上面介绍的相同方式形成栅极保护衬里层260和缓冲绝缘层280。
参考图4I，对具有缓冲绝缘层280的叠置的半导体衬底的表面进行深腐蚀工艺，由此除去接触窗口240底部240d上的衬里层200，260，420，以露出轻掺杂杂质扩散区180a。
参考图4J，将导电材料提供到窗口240并形成其内，然后进行蚀刻工艺形成自对准接触焊盘300a。
如图5A所示，在一些实施例中，栅电极160可以包括两个依次叠置的不同材料层，例如多晶硅150和硅化钨155或多晶硅150和钨155，代替图4A的一些实施例中介绍的用多晶硅形成栅电极160。在图5B中示出的实施例中，形成硅化物层400b以基本上仅覆盖在周边区“b”的栅电极160a两侧的半导体衬底100中形成的重掺杂杂质扩散区180c(即，不需要顶部的硅化物层400a)。
在一些实施例中，形成牺牲绝缘层350之后，对半导体衬底的叠层表面进行深腐蚀工艺。在一些实施例中，形成覆盖单元区“a”的光致抗蚀剂图形500之后进行深腐蚀工艺，如图5A和5B所示。
在特定实施例中，参考图5A介绍，栅电极150形成有多晶硅150和硅化钨155或多晶硅150和钨155的多层结构。然后，通过离子注入工艺形成轻掺杂杂质扩散区180a和180b。
参考图5B，形成覆盖区域“a”的光致抗蚀剂图形500，然后进行深腐蚀工艺形成周边电路区“b”的栅电极160b的侧壁上形成临时侧壁间隔层350a。然后通过离子注入工艺在周边区“b”中形成重掺杂杂质扩散区180c。
接下来，除去光致抗蚀剂图形500和剩余的缓冲绝缘层350和350a。此时，栅电极160b的顶部没有在区域“a”露出，由此硅化物层400b基本上仅形成在周边电路区“b”。
在特定实施例中，图4E到4J所示的操作可以基本上连续顺次地在自动大规模制造工艺中进行。
与常规的自对准接触工艺相比，本发明的各实施例提供了一些一个或多个优点。此外，虽然参考半导体衬底和器件进行了介绍，但本发明涉及集成电路并且可以包括形成在其它衬底上的结构。
在通常的常规方法中，由于淀积层间绝缘层时会形成空隙造成在形成自对准接触焊盘的随后工艺中发生不希望的电桥连。然后，由于没有形成侧壁间隔层和帽盖层，因此本发明的实施例减小了形成层间绝缘层时存在空隙的可能性。此外，如果产生空隙，由于形成了氮化物衬里，因此可以抑制电桥连。
此外，在通常的常规方法中，栅电极叠置结构较高，并且栅电极之间的距离较窄，由此很难进行晕圈(halo)离子注入。然而，在本发明的实施例中，间距足以可以使用晕圈离子注入。此外，本发明的栅电极可以构形得具有较低高度，由此可以降低层间绝缘层的厚度。由此，可以降低成本和/或提高了生产量。
此外，在常规的方法中，由于存在帽盖氮化物层和间隔层氮化物层，因此负载电容较大。在本发明的一些实施例中，由于形成了氮化物衬里，因此负载电容减小并且较小，由此，可以提高器件工作特性。
如上所述，在常规的制造方法中，由于使用了间隔层氮化物层，相邻栅电极之间的距离较窄，很难产生足够的自对准接触电阻，并且不容易集成。相反，在本发明的实施例中，可以更容易地保持自对准接触电阻并且集成更容易。
此外，常规的制造方法同时在单元区和周边区同时形成硅化物层时具有很多困难。在本发明的一些实施例中，硅化物层可以同时形成在单元区和周边区。此外，可以更容易地控制周边区的栅电极的侧壁间隔层的厚度。
虽然结合实施例介绍了本发明，但不脱离本发明的精神和范围可以有多种改变和修改。应该理解本发明的范围不限于以上本发明的详细说明，这些仅为随后的权利要求书包含的主题的一些示例性的例子。

Claims (22)

1.一种半导体器件，包括：
衬底上的两个相邻栅电极，每个栅电极具有相对的第一和第二侧壁以及顶面，其中各个栅电极的第一侧壁分别具有上部，该上部具有倾斜轮廓；
氮化硅衬里，直接接触每个栅电极的第一和第二侧壁以及顶面；以及
自对准接触焊盘，在两个相邻栅电极的第一侧壁之间，以电连接到该两个相邻栅电极之间的衬底上，所述自对准接触焊盘直接接触所述氮化硅衬里，
其中，所述衬里包括第一衬里层和第二衬里层，第一衬里层直接接触顶面、第二侧壁和第一侧壁的下部，以及第二衬里直接接触第一侧壁的具有倾斜轮廓的上部。
2.如权利要求1的器件，其中第一侧壁的具有倾斜轮廓的各个上部相互对着。
3.如权利要求2的器件，还包括自对准接触焊盘和两个相邻栅电极的每一个之间的缓冲绝缘层。
4.如权利要求3的器件，其中缓冲绝缘层包括氧化硅。
5.如权利要求2的器件，其中自对准接触焊盘在栅电极的顶面上延伸一距离。
6.一种半导体器件，包括：
设置在衬底上的多个栅电极，每个栅电极具有顶面和底面以及两个侧壁，一个侧壁的上部具有倾斜轮廓，使得顶面的宽度小于底面的宽度；
氮化物衬里，该氮化物衬里包括第一氮化物衬里和第二氮化物衬里，其中，第一氮化物衬里直接接触顶面、另一侧壁和一个侧壁的下部，以及第二氮化物衬里直接接触一个侧壁的上部。
7.如权利要求6的器件，还包括多个接触窗口，每一个位于相邻栅电极之间，其中接触窗口的侧壁包括对应于一个侧壁的倾斜轮廓的轮廓；以及
多个接触焊盘，每一个设置在每个接触窗口中，接触焊盘在栅电极的顶面上延伸一距离。
8.一种自对准接触结构的形成方法，包括：
在半导体衬底上形成相互隔开的栅电极；
在半导体衬底和栅电极上形成第一衬里层；
在第一衬里层上形成层间绝缘层；
通过相对于第一衬里层选择性地蚀刻层间绝缘层，形成具有相对隔开的侧壁和底部的接触窗口，其中蚀刻第一衬里层露出栅电极的上部，使得通过蚀刻除去栅电极的上部，同时保护下部不受蚀刻，由此产生具有倾斜侧面轮廓的栅电极；
在层间绝缘层和接触窗口的底部和侧壁上形成第二衬里层；
形成缓冲绝缘层以横向地延伸超出第二衬里层一段距离，伸出在接触窗口中；
通过进行深腐蚀工艺除去接触窗口底部的缓冲绝缘层和第二和第一衬里层而露出在相邻栅电极之间的半导体衬底；以及
用导电材料填充接触窗口，由此整个填充接触窗口的下部，
其中，形成接触窗口包括使它的相对侧壁成角度，由此侧壁沿它的至少一部分长度延伸一段距离，
其中执行露出半导体衬底的步骤，以便由缓冲绝缘层保护接触窗口侧壁的上部和中间部分上的第一和第二衬里层，但蚀刻掉接触窗口底部上的第一和第二衬里层，并且其中，缓冲绝缘层留在接触窗口侧壁的上部和中间部分上以形成缓冲绝缘侧壁间隔层，同时蚀刻掉接触窗口底部上的缓冲绝缘层。
9.根据权利要求8的方法，其中第一和第二衬里层包括氮化硅。
10.根据权利要求8的方法，其中层间绝缘层包括具有基本上平坦表面的氧化层，缓冲绝缘层由上表面形成在层间绝缘层上的氧化层形成，层间绝缘层具有形成到各接触窗口内的凹槽。
11.根据权利要求8的方法，其中执行通过选择性蚀刻层间绝缘层形成接触窗口的步骤，以便蚀刻栅电极的上部以及其上的第一衬里层。
12.根据权利要求8的方法，其中形成第一衬里层之后和形成层间绝缘层之前，方法还包括：
形成牺牲绝缘层；
通过深腐蚀牺牲绝缘层露出栅电极的上部，留下剩余的部分牺牲绝缘层；
在栅电极的露出上部上形成金属硅化物层；以及
除去牺牲绝缘层的其余部分。
13.一种自对准接触的形成方法，包括：
形成分别相互隔开的栅电极，多个栅电极定位在半导体衬底的单元阵列区，并且至少一个栅电极定位在半导体衬底的周边电路区；
在半导体衬底和栅电极的表面上形成第一衬里层；
在第一衬里层上形成牺牲绝缘层，量足以覆盖单元阵列区的栅电极之间的空间；
深腐蚀牺牲绝缘层以在周边电路区的至少一个栅电极的侧壁上形成临时的侧壁间隔层；
至少在相邻的临时侧壁间隔层露出的半导体衬底上形成金属硅化物层；然后
除去留在周边电路区的单元阵列区和临时的侧壁间隔层上的牺牲绝缘层；
形成具有基本上平坦的顶面的层间绝缘层；
相对于第一衬里层选择性地蚀刻层间绝缘层，在相邻第一和第二栅电极之间的单元阵列区中形成至少一个接触窗口，接触窗口具有相对隔开的侧壁和底部；
在接触窗口的侧壁和底部上形成第二衬里层；
在第二衬里层上形成缓冲绝缘层，由此缓冲绝缘层延伸一段距离进入接触窗口内，以在接触窗口中留下间隙空间，缓冲绝缘层在接触窗口的侧壁顶部的厚度大于接触窗口侧壁下部的厚度；
通过进行深腐蚀露出单元阵列区的栅电极之间的半导体衬底；以及
用导电材料至少填充接触窗口的下部，
其中在通过选择性蚀刻层间绝缘层形成接触窗口的步骤中，蚀刻第一衬里层露出单元阵列区的栅电极的上部，使得通过蚀刻除去栅电极的上部，同时保护下部不受蚀刻，由此产生具有倾斜侧面轮廓的栅电极，
其中进行通过执行深腐蚀工艺露出单元阵列区的栅电极之间的半导体衬底的步骤，以便由缓冲绝缘层保护接触窗口的上、中间和下侧壁部分上的第一和第二衬里层，但蚀刻掉接触窗口底部上的第一和第二衬里层，并且其中缓冲绝缘层留在接触窗口的上部和中间部分，以形成侧壁间隔层，同时蚀刻掉接触窗口底部上的缓冲绝缘层。
14.根据权利要求13的方法，还包括，
形成栅电极之后：
使用离子注入在栅电极两侧的半导体衬底中形成轻掺杂的杂质扩散区；以及
形成临时侧壁间隔层之后，在周边电路区中进行第二离子注入工艺，在临时侧壁间隔层的两侧半导体衬底中形成重掺杂的杂质扩散区，空间地定位靠近轻掺杂的杂质扩散区，以便重掺杂区比轻掺杂区远离栅电极。
15.根据权利要求14的方法，其中栅电极包括多晶硅，其中在深腐蚀工艺中，除去牺牲绝缘层露出单元阵列区和周边电路区的栅电极的顶部，并且牺牲绝缘层留在栅电极的侧壁上以及单元阵列区中侧壁之间的半导体衬底上，但除去周边电路区中的第一衬里层，以露出靠近侧壁间隔层的半导体衬底，并且其中金属硅化物层同时形成在周边电路区的重掺杂的杂质扩散区露出的半导体衬底和栅电极的露出顶部上。
16.根据权利要求13的方法，其中形成栅电极之后，进行离子注入在栅电极两侧的半导体衬底中形成轻掺杂的杂质扩散区；以及
形成临时侧壁间隔层之后，进行离子注入形成重掺杂的杂质扩散区，重掺杂的杂质扩散区终止于临时侧壁间隔层两侧的半导体衬底中周边电路区的轻掺杂的杂质扩散区内。
17.根据权利要求16的方法，其中栅电极包括依次叠置的多晶硅和硅化钨或多晶硅和钨的双层结构，
其中在形成牺牲绝缘层之后的深腐蚀工艺中，露出单元区和周边电路区的栅电极的上部，同时牺牲绝缘层留在栅电极的侧壁上以及其间的半导体衬底上，以及
其中形成金属硅化物层包括在周边电路区的重掺杂的杂质扩散区上的半导体衬底上形成金属硅化物层。
18.根据权利要求13的方法，形成牺牲绝缘层之后和进行深腐蚀之前，方法还包括覆盖单元阵列区的顶部形成光致抗蚀剂图形。
19.根据权利要求13的方法，形成金属硅化物层之后，还包括在其上形成保护衬里层以保护金属硅化物层。
20.根据权利要求13的方法，还包括用导电材料填充接触窗口之前从接触窗口除去至少一部分缓冲绝缘层。
21.根据权利要求19的方法，其中第一衬里层、第二衬里层以及保护衬里层包括氮化硅。
22.根据权利要求13的方法，其中层间绝缘层包括施加在下面结构上具有平坦表面基本上连续的氧化物，并且其中缓冲绝缘层包括构形具有基本上平坦上表面的氧化物以及延伸到接触窗口内并在其内留有空隙空间的凹槽。
CNB2003101045571A 2002-10-31 2003-10-31 自对准半导体接触结构及其制造方法 Expired - Fee Related CN100565808C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR66874/2002 2002-10-31
KR10-2002-0066874A KR100467023B1 (ko) 2002-10-31 2002-10-31 자기 정렬 접촉 구조 및 그 형성 방법

Publications (2)

Publication Number Publication Date
CN1499578A CN1499578A (zh) 2004-05-26
CN100565808C true CN100565808C (zh) 2009-12-02

Family

ID=32171566

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101045571A Expired - Fee Related CN100565808C (zh) 2002-10-31 2003-10-31 自对准半导体接触结构及其制造方法

Country Status (4)

Country Link
US (3) US7071517B2 (zh)
JP (1) JP2004153251A (zh)
KR (1) KR100467023B1 (zh)
CN (1) CN100565808C (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467023B1 (ko) * 2002-10-31 2005-01-24 삼성전자주식회사 자기 정렬 접촉 구조 및 그 형성 방법
JP3946724B2 (ja) * 2004-01-29 2007-07-18 シャープ株式会社 半導体装置の製造方法
US7718479B2 (en) * 2004-08-25 2010-05-18 Intel Corporation Forming integrated circuits with replacement metal gate electrodes
KR100550345B1 (ko) * 2004-10-11 2006-02-08 삼성전자주식회사 반도체 장치의 실리사이드막 형성방법
US20060189080A1 (en) * 2005-02-21 2006-08-24 Hynix Semiconductor Inc. Method for fabricating semiconductor device
CN100442476C (zh) 2005-09-29 2008-12-10 中芯国际集成电路制造(上海)有限公司 用于cmos技术的应变感应迁移率增强纳米器件及工艺
US7223650B2 (en) * 2005-10-12 2007-05-29 Intel Corporation Self-aligned gate isolation
CN1959959B (zh) 2005-10-31 2010-04-21 中芯国际集成电路制造(上海)有限公司 使用应变硅用于集成pmos和nmos晶体管的单掩模设计方法和结构
KR100654000B1 (ko) * 2005-10-31 2006-12-06 주식회사 하이닉스반도체 금속실리사이드막을 갖는 반도체소자의 제조방법
KR100732272B1 (ko) * 2006-01-26 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20070197021A1 (en) * 2006-02-21 2007-08-23 Hynix Semiconductor Inc. Semiconductor device including spacer with nitride/nitride/oxide structure and method for fabricating the same
JP4667279B2 (ja) * 2006-03-14 2011-04-06 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100843550B1 (ko) * 2006-11-06 2008-07-04 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조방법
US7968949B2 (en) * 2007-01-30 2011-06-28 International Business Machines Corporation Contact forming method and related semiconductor device
US7772064B2 (en) * 2007-03-05 2010-08-10 United Microelectronics Corp. Method of fabricating self-aligned contact
KR20090000324A (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
CN101364545B (zh) 2007-08-10 2010-12-22 中芯国际集成电路制造(上海)有限公司 应变硅晶体管的锗硅和多晶硅栅极结构
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
KR20090097737A (ko) * 2008-03-12 2009-09-16 삼성전자주식회사 매립형 차폐 판을 갖는 비휘발성 메모리 장치 및 그제조방법
US7872305B2 (en) * 2008-06-26 2011-01-18 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein
KR20110003191A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 소자 분리막 및 반도체 소자의 형성 방법
EP2407980B1 (en) 2009-07-21 2019-01-23 Nichia Corporation Method for producing conductive material, conductive material obtained by the same method, electronic device containing the conductive material, and light-emitting device
CN102024761A (zh) 2009-09-18 2011-04-20 中芯国际集成电路制造(上海)有限公司 用于形成半导体集成电路器件的方法
KR101194919B1 (ko) * 2010-07-06 2012-10-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR20120102932A (ko) * 2011-03-09 2012-09-19 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US20120244700A1 (en) * 2011-03-22 2012-09-27 Globalfoundries Inc. Methods for fabricating semiconductor devices including metal silicide
JP2013187335A (ja) * 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法
US8642425B2 (en) 2012-05-29 2014-02-04 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure
KR101923959B1 (ko) * 2012-12-11 2018-12-03 한국전자통신연구원 트랜지스터 및 그 제조 방법
US8921947B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Multi-metal gate semiconductor device having triple diameter metal opening
CN105097813B (zh) * 2014-05-12 2018-10-23 中芯国际集成电路制造(上海)有限公司 闪存的接触结构及其制造方法
KR102243492B1 (ko) 2014-07-21 2021-04-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102317023B1 (ko) * 2014-08-14 2021-10-26 삼성전자주식회사 반도체 장치, 그의 제조 방법, 및 그의 제조 설비
CN105575946A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102342079B1 (ko) 2015-05-20 2021-12-21 삼성전자주식회사 반도체 장치 제조 방법
KR20170020604A (ko) 2015-08-12 2017-02-23 삼성전자주식회사 반도체 장치의 제조 방법
US10580650B2 (en) * 2016-04-12 2020-03-03 Tokyo Electron Limited Method for bottom-up formation of a film in a recessed feature
US10068799B2 (en) * 2016-06-27 2018-09-04 International Business Machines Corporation Self-aligned contact
US10037918B2 (en) 2016-11-29 2018-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of fabricating the same
DE102017117800B4 (de) * 2016-12-29 2024-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und Verfahren für ihre Herstellung
US10872980B2 (en) 2017-04-25 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2019153694A (ja) * 2018-03-02 2019-09-12 東芝メモリ株式会社 半導体装置およびその製造方法
US10593599B2 (en) * 2018-03-07 2020-03-17 Globalfoundries Inc. Contact structures
KR102560695B1 (ko) * 2018-09-05 2023-07-27 삼성전자주식회사 집적회로 장치
US10950497B2 (en) 2018-11-26 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical connection for semiconductor devices
KR20210024384A (ko) * 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04348070A (ja) * 1991-05-24 1992-12-03 Texas Instr Japan Ltd 半導体装置及びその製造方法
US5344390A (en) * 1992-09-16 1994-09-06 Motloch & Peterson Body-worn orthopedic device that includes individual connected modules
JPH09260656A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 半導体装置の製造方法
TW388104B (en) * 1998-03-04 2000-04-21 United Microelectronics Corp Structure and fabricating method of self-aligned contact
TW383494B (en) * 1998-04-21 2000-03-01 United Microelectronics Corp Structure and manufacturing method for capacitors
EP0967640A3 (en) * 1998-06-25 2000-01-05 Siemens Aktiengesellschaft Method of making a self-aligned contact
KR100284905B1 (ko) * 1998-10-16 2001-04-02 윤종용 반도체 장치의 콘택 형성 방법
US6284596B1 (en) * 1998-12-17 2001-09-04 Taiwan Semiconductor Manufacturing Company Method of forming split-gate flash cell for salicide and self-align contact
KR20000046812A (ko) * 1998-12-31 2000-07-25 김영환 반도체소자의 제조방법
US6734564B1 (en) * 1999-01-04 2004-05-11 International Business Machines Corporation Specially shaped contact via and integrated circuit therewith
TW428231B (en) * 1999-01-16 2001-04-01 United Microelectronics Corp Manufacturing method of self-aligned silicide
KR20010008839A (ko) * 1999-07-05 2001-02-05 윤종용 반도체 장치의 셀프-얼라인 콘택 형성방법
US6294449B1 (en) * 1999-11-23 2001-09-25 International Business Machines Corporation Self-aligned contact for closely spaced transistors
KR100341182B1 (ko) * 1999-11-30 2002-06-20 윤종용 반도체소자의 모스 트랜지스터 형성방법
JP2001230383A (ja) * 2000-02-16 2001-08-24 Hitachi Ltd 半導体集積回路装置の製造方法
KR100393555B1 (ko) 2000-07-12 2003-08-09 삼성전기주식회사 단상의 무정류자 전동기
JP2002151686A (ja) * 2000-11-15 2002-05-24 Nec Corp 半導体装置およびその製造方法
JP2002222858A (ja) * 2001-01-25 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6756633B2 (en) * 2001-12-27 2004-06-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
KR100467023B1 (ko) * 2002-10-31 2005-01-24 삼성전자주식회사 자기 정렬 접촉 구조 및 그 형성 방법

Also Published As

Publication number Publication date
KR100467023B1 (ko) 2005-01-24
KR20040038015A (ko) 2004-05-08
CN1499578A (zh) 2004-05-26
US7071517B2 (en) 2006-07-04
US20060170062A1 (en) 2006-08-03
US7397131B2 (en) 2008-07-08
JP2004153251A (ja) 2004-05-27
US20040084746A1 (en) 2004-05-06
US20060192255A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
CN100565808C (zh) 自对准半导体接触结构及其制造方法
US8344450B2 (en) Semiconductor device with buried bit lines and method for fabricating the same
JP5027365B2 (ja) 低抵抗ソース領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ
US8293604B2 (en) Methods of manufacturing vertical channel semiconductor devices
US6720579B2 (en) Semiconductor device and method of manufacturing the same
KR101929478B1 (ko) 매립 채널 어레이를 갖는 반도체 소자
US6750090B2 (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges, and a memory array made thereby
US7183606B2 (en) Flash memory cell and manufacturing method thereof
CN101471304B (zh) 具有垂直沟道晶体管的半导体器件的制造方法
CN101425515A (zh) 具有垂直沟道晶体管的半导体器件及其制造方法
US7411240B2 (en) Integrated circuits including spacers that extend beneath a conductive line
KR100392167B1 (ko) 반도체 장치 및 그 제조 방법
US6967372B2 (en) Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers
US7351629B2 (en) Method of forming non-volatile memory device
US10818689B2 (en) Three-dimensional semiconductor memory device and method of fabricating the same
US7112492B2 (en) Methods of fabricating semiconductor devices with scalable two transistor memory cells
KR20050031160A (ko) 상변환 기억 소자 및 그 형성 방법
KR19990057366A (ko) 반도체 소자의 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20131031