CN100559590C - 垂直型自对准悬浮漏极mos三极管及制造方法 - Google Patents
垂直型自对准悬浮漏极mos三极管及制造方法 Download PDFInfo
- Publication number
- CN100559590C CN100559590C CNB2006101241388A CN200610124138A CN100559590C CN 100559590 C CN100559590 C CN 100559590C CN B2006101241388 A CNB2006101241388 A CN B2006101241388A CN 200610124138 A CN200610124138 A CN 200610124138A CN 100559590 C CN100559590 C CN 100559590C
- Authority
- CN
- China
- Prior art keywords
- type
- region
- metal
- ion
- described step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种导通电阻小、导电性能好、栅极电容小、交流反应快的垂直型自对准悬浮漏极MOS三极管及制造方法。该三极管包括硅衬底(1)、漏极金属(2)、源极金属(3)、栅极金属(4)、外延层(8)、氧化层(9)、阱区(51)、源区(52)、栅氧化层(60、61)、多晶硅栅极(7),氧化层(9)内有通孔(90),源极金属(3)、栅极金属(4)填充通孔(90)并分别与阱区(51)、源区(52)及多晶硅栅极(7)相连接,位于栅氧化层(61)上的每条多晶硅栅极(7)中间断开分成两部分(71、72),两部分多晶硅栅极(71、72)之间相应的下方阱区(51)之间有悬浮漏区(53)。该方法包括形成栅氧化层、多晶硅栅极、悬浮漏区、阱区、源区、氧化层、金属层的步骤。
Description
技术领域
本发明涉及一种垂直型自对准悬浮漏极MOS三极管及其制造方法。
背景技术
“MOSFET”是英文“metal-oxide-semiconductor field effecttransistor”的缩写,意即“金属氧化物半导体场效应晶体管”,其原理是所有现代集成电路芯片的基础。一个MOSFET器件由三个基本部分构成:源极(S)、栅极(G)和漏极(D)。如果在栅极加载一个电压,当该电压大于MOSFET的开启电压VTH时,源极到漏极之间就形成了一个电流的通路;如果在栅极上没有电压或者所加电压小于MOSFET的开启电压VTH,那么晶体管就把这个通路阻断,也就是处于关闭的状态。利用这种功能,多个晶体管一起可以组成各种电路。小信号MOSFET主要用于模拟电路的信号放大和阻抗变换,但也可应用于开关。功率MOSFET除少数应用于音频功率放大器,工作于线性范围,大多数用作开关和驱动器,工作于开关状态,耐压从几十伏到上千伏,工作电流可达几安培到几十安培。近年来,无论是小讯号还是功率MOSFET由于其为电压控制栅极开启,易于设计,同时具有较快的开启速度,因此广泛地应用于电源、计算机及外设(软、硬盘驱动器、打印机、扫描仪等)、消费类电子产品、通信装置、汽车电子及工业控制等领域。
传统的垂直型MOS三极管的结构如图1、图2所示,常见的N通道垂直型MOS三极管包括N型硅衬底1,位于N型硅衬底1背面的漏极金属2、位于N型硅衬底1正面的N型外延层8,形成于N型外延层8正面的氧化层9,位于氧化层9正面的源极金属3、栅极金属4,植入到外延层8中的P型阱区51、N+源区52,生长于外延层8上的栅氧化层60、61,位于栅氧化层60、61上的多晶硅栅极7,源极金属3、栅极金属4填充若干个位于氧化层9内的通孔并分别与P型阱区51、N+源区52及多晶硅栅极7相连接。这种垂直型MOS三极管的导通电阻较大,影响了导电性,电损耗较大;另外,这种垂直型MOS三极管的多晶硅栅极和衬底之间的电容较大,交流反应慢,影响器件的开启性能。
发明内容
本发明所要解决的技术问题是克服现有技术的不足,提供一种导通电阻小、导电性能好、栅极电容小、交流反应快的垂直型自对准悬浮漏极MOS三极管。
另外,本发明还提供一种制造该垂直型自对准悬浮漏极MOS三极管的方法。
本发明垂直型自对准悬浮漏极MOS三极管所采用的技术方案是:本发明垂直型自对准悬浮漏极MOS三极管包括硅衬底,位于所述硅衬底背面的漏极金属,位于所述硅衬底正面的外延层,形成于所述外延层正面的氧化层,位于所述氧化层正面的源极金属、栅极金属,植入到所述外延层中的阱区、源区,生长于所述外延层正面的栅氧化层I、栅氧化层II,位于所述栅氧化层I、所述栅氧化层II上的多晶硅栅极,所述氧化层内有若干个接触孔,位于所述栅氧化层II上的每条所述多晶硅栅极中间断开分成两部分,所述分成两部分的多晶硅栅极之间相应的下方所述阱区之间有悬浮漏区,所述源区位于所述阱区内,每个所述阱区内包含两个分离的所述源区,所述源极金属填充部分所述接触孔并同时与所述阱区及位于所述阱区内部的两个所述源区相连接,所述栅极金属填充部分所述接触孔并与所述多晶硅栅极相连接。
所述垂直型自对准悬浮漏极MOS三极管还包括高压保护扩散区,所述高压保护扩散区位于所述外延层内且所述高压保护扩散区位于所述栅氧化层I的下方及填充所述源极金属的所述接触孔的下方,所述高压保护扩散区极性与所述硅衬底极性相反。
所述硅衬底为N型衬底,所述外延层为N型外延,所述阱区为P型阱区,所述源区为N+源区,所述悬浮漏区为N型漏区;或者所述硅衬底为P型衬底,所述外延层为P型外延,所述阱区为N型阱区,所述源区为P+源区,所述悬浮漏区为P型漏区。
所述源极金属、所述栅极金属为铝或铜或硅铝合金,所述漏极金属为钛、镍、银三层金属或钛、镍、银、锡、银五层金属。
本发明垂直型自对准悬浮漏极MOS三极管的制造方法所采用的第一种技术方案是:它包括以下步骤:
(a)形成栅氧化层I:将所述外延层的上表面在氧化炉管内热氧化生长出氧化层保护膜,然后在光刻机上利用阻挡区光刻版进行光刻,用含HF的腐蚀液对氧化层保护膜蚀刻,形成所述栅氧化层I及阻挡区;
(b)形成栅氧化层II:在氧化炉管内热氧化生长出所述栅氧化层II;
(c)形成多晶硅栅极:以低压化学气相沉积法沉积多晶硅,然后在扩散炉管内对多晶硅掺杂N型杂质磷或者用离子注入法将杂质磷离子或砷离子注入所述多晶硅,再在光刻机上利用栅极光刻版进行光刻,再用干法蚀刻工艺对多晶硅进行蚀刻,形成所述多晶硅栅极;
(d)形成悬浮漏区:包括以下步骤:(d1)用离子注入机将与所述外延层极性相同的N型杂质砷离子或磷离子、或P型杂质硼离子或二氟化硼注入所述外延层,形成N型或P型掺杂区;(d2)再予以高温驱入,形成所述悬浮漏区;
(e)形成阻挡区II:在光刻机上利用阱区光刻版进行光刻,剩余的光刻胶形成阻挡区II;
(f)形成阱区:包括以下步骤:(f1)将与所述外延层极性相反的P型杂质硼离子或二氟化硼、或N型杂质磷离子掺杂注入所述外延层内,形成P型或N型掺杂区;(f2)再用干法或湿法去胶工艺去除所述阻挡区II;(f3)再予以高温驱入,形成P型或N型区,即形成所述阱区;
(g)形成源区:包括以下步骤:(g1)在光刻机上利用源区光刻板进行光刻,再次形成阻挡区II,然后用离子注入机将与所述外延层极性相同的N型杂质砷离子、或P型杂质磷离子或硼离子或二氟化硼注入所述外延层,形成N+或P+重掺杂区;(g2)再用干法或湿法去胶工艺去除所述阻挡区II;(g3)再予以高温驱入,即形成所述源区;
(h)形成氧化层:以常压化学气相沉积法沉积介质氧化层,即形成所述氧化层;
(i)形成接触孔:在光刻机上利用接触孔光刻版进行光刻,再用蚀刻工艺对所述氧化层进行蚀刻,形成所述接触孔;
(j)形成源极金属、栅极金属:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属层光刻掩模版进行光刻,再用干法或湿法蚀刻工艺对金属层进行蚀刻,形成所述源极金属、所述栅极金属;
(k)形成漏极金属:使用蒸镀的方法在所述硅衬底的背面形成多层金属层,即形成漏极金属。
进一步,本发明垂直型自对准悬浮漏极MOS三极管的制造方法所采用的第二种技术方案是:所述步骤(c)完成后进行所述步骤(e),所述步骤(e)完成后依次进行以下步骤:所述步骤(f1)、所述步骤(f2)、所述步骤(d1)、步骤(f3),形成所述悬浮漏区、所述阱区,而后接着进行所述步骤(g)、所述步骤(h)、所述步骤(i)、所述步骤(j)、所述步骤(k)。
进一步,本发明垂直型自对准悬浮漏极MOS三极管的制造方法所采用的第三种技术方案是:所述步骤(c)完成后进行所述步骤(e)、所述步骤(f),所述步骤(f)完成后依次进行以下步骤:所述步骤(g1)、所述步骤(g2)、所述步骤(d1)、步骤(g3),形成所述悬浮漏区、所述源区,而后接着进行所述步骤(h)、所述步骤(i)、所述步骤(j)、所述步骤(k)。
本发明垂直型自对准悬浮漏极MOS三极管的制造方法所采用的第四种技术方案是:它包括以下步骤:
(a)形成保护环阻挡层:将所述外延层的上表面在氧化炉管内热氧化生长出氧化层保护膜,然后在光刻机上利用保护环光刻版进行光刻,用含HF的腐蚀液对氧化层保护膜蚀刻,形成保护环阻挡层,并用离子注入机将与所述外延层极性相反的P型杂质硼离子或二氟化硼、或N型杂质磷离子或砷离子掺杂注入所述外延层;
(b)形成高压保护扩散区:在氧化炉管内将对应步骤(a)中掺杂注入的硼离子或二氟化硼或砷离子或磷离子予以高温驱入,热氧化生长出氧化层,最后形成P+或N+区,即形成所述高压保护扩散区;
(c)形成栅氧化层I:在光刻机上利用阻挡区光刻版进行光刻,用含HF的腐蚀液对氧化层保护膜蚀刻,形成所述栅氧化层I及阻挡区I;
(d)形成栅氧化层II:在氧化炉管内热氧化生长出所述栅氧化层II;
(e)形成多晶硅栅极:以低压化学气相沉积法沉积多晶硅,然后在扩散炉管内对多晶硅掺杂N型杂质磷或者用离子注入法将杂质磷离子或砷离子注入所述多晶硅,再在光刻机上利用栅极光刻版进行光刻,再用干法蚀刻工艺对多晶硅进行蚀刻,形成所述多晶硅栅极;
(f)形成悬浮漏区:包括以下步骤:(f1)用离子注入机将与所述外延层极性相同的N型杂质砷离子或磷离子、或P型杂质硼离子或二氟化硼注入所述外延层,形成N型或P型掺杂区;(f2)再予以高温驱入,形成所述悬浮漏区;
(g)形成阻挡区II:在光刻机上利用阱区光刻版进行光刻,剩余的光刻胶形成阻挡区II;
(h)形成阱区:包括以下步骤:(h1)将与所述外延层极性相反的P型杂质硼离子或二氟化硼、或N型杂质磷离子掺杂注入所述外延层内,形成P型或N型掺杂区;(h2)再用干法或湿法去胶工艺去除所述阻挡区II;(h3)再予以高温驱入,形成P型或N型区,即形成所述阱区;
(i)形成源区:包括以下步骤:(i1)在光刻机上利用源区光刻板进行光刻,再次形成阻挡区II,然后用离子注入机将与所述外延层极性相同的N型杂质砷离子或磷离子、或P型杂质硼离子或二氟化硼注入所述外延层,形成N+或P+重掺杂区;(i2)再用干法或湿法去胶工艺去除所述阻挡区II;(i3)再予以高温驱入,即形成所述源区;
(j)形成氧化层:以常压化学气相沉积法沉积介质氧化层,即形成所述氧化层;
(k)形成接触孔:在光刻机上利用接触孔光刻版进行光刻,再用蚀刻工艺对所述氧化层进行蚀刻,形成所述接触孔;
(l)形成源极金属、栅极金属:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属层光刻掩模版进行光刻,再用干法或湿法蚀刻工艺对金属层进行蚀刻,形成所述源极金属、所述栅极金属;
(m)形成漏极金属:使用蒸镀的方法在所述硅衬底的背面形成多层金属层,即形成漏极金属。
进一步,本发明垂直型自对准悬浮漏极MOS三极管的制造方法所采用的第五种技术方案是:所述步骤(e)完成后进行所述步骤(g),所述步骤(g)完成后依次进行以下步骤:所述步骤(h1)、所述步骤(h2)、所述步骤(f1)、步骤(h3),形成所述悬浮漏区、所述阱区,而后接着进行所述步骤(i)、所述步骤(j)、所述步骤(k)、所述步骤(l)、所述步骤(m)。
进一步,本发明垂直型自对准悬浮漏极MOS三极管的制造方法所采用的第六种技术方案是:所述步骤(e)完成后进行所述步骤(g)、所述步骤(h),所述步骤(h)完成后依次进行以下步骤:所述步骤(i1)、所述步骤(i2)、所述步骤(f1)、步骤(i3),形成所述悬浮漏区、所述源区,而后接着进行所述步骤(j)、所述步骤(k)、所述步骤(l)、所述步骤(m)。
本发明的有益效果是:由于本发明垂直型自对准悬浮漏极MOS三极管位于所述栅氧化层II上的每条所述多晶硅栅极中间断开分成两部分,两部分所述多晶硅栅极之间相应的下方所述阱区之间有悬浮漏区,从而可以减小MOSFET的积累层电阻Rac及结型区电阻RJFET,从而降低功率MOSFET的导通电阻,提高导电性能,减少损耗,另外,所述多晶硅栅极面积减小,从而减小了多晶硅栅极和衬底之间的电容,使得MOSFET交流反应快,高速开关特性好,提高高速切换的性能,故本发明垂直型自对准悬浮漏极MOS三极管导通电阻小、导电性能好、栅极电容小、交流反应快;同理,采用本发明的制造方法,制造的垂直型自对准悬浮漏极MOS三极管具有上述优点,且掺杂过程减少了光刻和对准的步骤,自动植入掺杂的元素,因此工艺简便,生产效率高,产品质量好。
附图说明
图1是现有的垂直型MOS三极管的正面结构示意图;
图2是图1所示垂直型MOS三极管的A-A断面结构示意图;
图3是本发明实施例一至四垂直型自对准悬浮漏极MOS三极管的断面结构示意图;
图4是图3所示垂直型自对准悬浮漏极MOS三极管的E-E断面结构示意图;
图5是本发明实施例五至八垂直型自对准悬浮漏极MOS三极管的断面结构示意图;
图6是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(a)完成后的结构示意图;
图7是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(b)完成后的结构示意图;
图8是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(c)完成后的结构示意图;
图9是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(d)完成后的结构示意图;
图10是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(e)完成后的结构示意图;
图11是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(f1)完成后的结构示意图;
图12是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(f3)完成后的结构示意图;
图13是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(g1)完成后的结构示意图;
图14是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(g3)完成后的结构示意图;
图15是本发明实施例四垂直型自对准悬浮漏极MOS三极管的制造方法步骤(f2’)完成后的结构示意图;
图16是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(h)完成后的结构示意图;
图17是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(i)完成后的结构示意图
图18是本发明实施例一垂直型自对准悬浮漏极MOS三极管的制造方法步骤(j)完成后的结构示意图;
图19是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(a)完成后的结构示意图;
图20是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(b)完成后的结构示意图;
图21是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(c)完成后的结构示意图;
图22是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(d)完成后的结构示意图;
图23是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(e)完成后的结构示意图;
图24是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(f)完成后的结构示意图;
图25是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(g)完成后的结构示意图;
图26是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(h1)完成后的结构示意图;
图27是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(h3)完成后的结构示意图;
图28是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(i1)完成后的结构示意图;
图29是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(i3)完成后的结构示意图;
图30是本发明实施例八垂直型自对准悬浮漏极MOS三极管的制造方法步骤(h2’)完成后的结构示意图
图31是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(j)完成后源端的结构示意图;
图32是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(k)完成后漏端的结构示意图;
图33是本发明实施例五垂直型自对准悬浮漏极MOS三极管的制造方法步骤(l)完成后源端的结构示意图。
具体实施方式
实施例一:
如图3、图4所示,本实施例的垂直型自对准悬浮漏极MOS三极管为N沟道MOSFET,它包括N型硅衬底1,位于所述硅衬底1背面的漏极金属2,位于所述硅衬底1正面的N型外延层8,形成于所述外延层8正面的氧化层9,位于所述氧化层9正面的源极金属3、栅极金属4,植入到所述外延层8中的P型阱区51、N+源区52,生长于所述外延层8正面的栅氧化层I 60、栅氧化层II61,位于所述栅氧化层I 60、所述栅氧化层II61上的多晶硅栅极7,所述氧化层9内有五个接触孔90,位于所述栅氧化层II 61上的每条所述多晶硅栅极7中间断开分成两部分71、72,所述分成两部分的多晶硅栅极71、72之间相应的下方所述阱区51之间有N型悬浮漏区53,所述源区52位于所述阱区51内,每个所述阱区51内包含两个分离的所述源区52,所述源极金属3填充四个所述接触孔90并同时与所述阱区51及位于所述阱区51内部的两个所述源区52相连接,所述栅极金属4填充一个所述接触孔90并与所述多晶硅栅极7相连接,所述悬浮漏区53位于相邻的两个所述阱区51之间,所述源极金属3、所述栅极金属4为铝,当然也可以为铜或硅铝合金,所述漏极金属2为钛、镍、银三层金属,当然也可以为钛、镍、银、锡、银五层金属。
如图3、图6~图14、图16~图18所示,本实施例的垂直型自对准悬浮漏极MOS三极管的制造方法包括以下步骤:
(a)形成栅氧化层I:将所述外延层8的上表面在氧化炉管内热氧化生长出厚度为5000埃的氧化层保护膜,所述氧化层保护膜的厚度范围可控制在2000~8000埃,然后在光刻机上利用N+阻挡区光刻版进行光刻,用含HF的腐蚀液对氧化层保护膜蚀刻,形成所述栅氧化层I 60及N+阻挡区62,此步骤最后形成的断面图如图6所示;
(b)形成栅氧化层II:在氧化炉管内热氧化生长出厚度为250埃的所述栅氧化层II 61,所述栅氧化层II 61的厚度范围可控制在80~500埃,此步骤最后形成的断面图如图7所示;
(c)形成多晶硅栅极:以低压化学气相沉积法沉积厚度为5000埃的多晶硅,所述多晶硅的厚度范围可控制在2000~7000埃,然后在扩散炉管内对多晶硅掺杂N型杂质磷,当然也可以用离子注入机在50~200keV的能量下将1×1015~1×1016/cm2剂量的杂质磷离子或砷离子注入所述多晶硅,再在光刻机上利用栅极光刻版进行光刻,再用干法蚀刻工艺对多晶硅进行蚀刻,形成所述多晶硅栅极7、71、72,此步骤最后形成的断面图如图8所示;
(d)形成悬浮漏区:包括以下步骤:(d1)用离子注入机在50~200keV的能量下将0~1×1015/cm2剂量的N型杂质磷离子或砷离子注入所述外延层8,形成N型掺杂区;(d2)再在1000~1150℃的温度下予以高温驱入30分钟至10小时,形成深度为0~5微米的所述悬浮漏区53,此步骤最后形成的断面图如图9所示;
(e)形成阻挡区II:在光刻机上利用P型阱区光刻版进行光刻,剩余的光刻胶形成阻挡区II 63,此步骤最后形成的断面图如图10所示;
(f)形成阱区:包括以下步骤:(f1)将剂量为1×1013~5×1014/cm2的硼离子P型掺杂在50~200keV的能量下注入所述外延层8内,形成P型掺杂区,此步骤最后形成的断面图如图11所示;(f2)再用干法去胶工艺去除所述阻挡区II 63,当然也可以采用湿法蚀刻工艺去除所述阻挡区II 63;(f3)再在1000~1150℃的温度下予以高温驱入30分钟至10小时,形成深度为0.5~5微米的所述P型阱区51,当然硼离子也可以采用二氟化硼替代,此步骤最后形成的断面图如图12所示;
(g)形成源区:包括以下步骤:(g1)在光刻机上利用N型源区光刻板进行光刻,再次形成阻挡区II 63,然后用离子注入机在50~200keV的能量下将1×1015~1×1016/cm2剂量的N型杂质砷离子注入所述外延层8,形成N+重掺杂区,此步骤最后形成的断面图如图13所示;(g2)再用干法去胶工艺去除所述阻挡区II 63,当然也可以采用湿法蚀刻工艺去除所述阻挡区II 63;
(g3)再在800~1000℃的温度下予以高温驱入30分钟至5小时,形成深度为0.2~0.5微米的所述源区52,此步骤最后形成的断面图如图14所示;
(h)形成氧化层:以常压化学气相沉积法沉积厚度为12000埃的介质氧化层,所述介质氧化层的厚度范围可控制在8000~20000埃,形成所述氧化层9,此步骤最后形成的断面图如图16所示;
(i)形成接触孔:在光刻机上利用接触孔光刻版进行光刻,再用蚀刻工艺对所述氧化层9进行蚀刻,形成所述接触孔90,此步骤最后形成的断面图如图17所示;
(j)形成源极金属、栅极金属:以溅射或蒸镀的方法沉积厚度为30000埃的金属层,所述金属层的厚度范围可控制在10000~50000埃,然后在光刻机上利用金属层光刻掩模版进行光刻,再用干法蚀刻工艺对金属层进行蚀刻,当然也可以采用湿法蚀刻工艺进行蚀刻,形成所述源极金属3、所述栅极金属4,此步骤最后形成的断面图如图18所示;
(k)形成漏极金属:使用蒸镀的方法在所述硅衬底1的背面形成多层金属层,即形成漏极金属2,此步骤最后形成的断面图如图3所示。
实施例二:
本实施例与实施例一的不同之处在于制造方法:所述步骤(c)完成后进行所述步骤(e),所述步骤(e)完成后依次进行以下步骤:所述步骤(f1)、所述步骤(f2)、所述步骤(d1)、步骤(f3),即通过一次高温驱入步骤形成所述悬浮漏区53、所述阱区51,而后接着进行所述步骤(g)、所述步骤(h)、所述步骤(i)、所述步骤(j)、所述步骤(k)。
本实施例其余特征与实施例一相同。
实施例三:
本实施例与实施例一的不同之处在于制造方法:所述步骤(c)完成后进行所述步骤(e)、所述步骤(f),所述步骤(f)完成后依次进行以下步骤:所述步骤(g1)、所述步骤(g2)、所述步骤(d1)、步骤(g3),即通过一次高温驱入步骤形成所述悬浮漏区53、所述源区52,而后接着进行所述步骤(h)、所述步骤(i)、所述步骤(j)、所述步骤(k)。
本实施例其余特征与实施例一相同。
实施例四:
本实施例与实施例一的不同之处在于制造方法:实施例一所述步骤(f)、步骤(g)采用以下步骤代替:
(f’)形成阱区、源区:包括以下步骤:(f1’)将1×1013~5×1014/cm2剂量的硼离子P型掺杂在50~200keV的能量下注入所述外延层8内,形成P型掺杂区,此步骤最后形成的断面图如图11所示;(f2’)然后用离子注入机在50~200keV的能量下将1×1015~1×1016/cm2剂量的N型杂质砷离子注入所述外延层8,形成N+重掺杂区,此步骤最后形成的断面图如图15所示;(f3’)再用湿法去胶工艺去除所述阻挡区II63;(f4’)再在1000~1150℃的温度下予以高温驱入30分钟至10小时,形成深度为0.5~5微米的所述P型阱区51、深度为0.2~0.5微米的所述源区52,此步骤最后形成的断面图如图14所示。
本实施例利用源区砷离子在高温下的扩散系数比阱区硼离子慢很多的特性而同时进行阱区、源区驱入,此即习称的双扩散。
本实施例其余特征与实施例一相同。
实施例五:
如图5所示,本实施例的垂直型自对准悬浮漏极MOS三极管为P沟道MOSFET,它与实施例一的不同之处在于:本实施例还包括高压保护扩散区10,所述高压保护扩散区10位于所述外延层8内呈网状分布,所述高压保护扩散区10位于所述栅氧化层I 60的下方及填充所述源极金属3的所述接触孔90的下方,,所述硅衬底1为P型衬底,所述外延层8为P型外延,所述高压保护扩散区10为N型,所述阱区51为N型阱区,所述源区52为P+源区,所述悬浮漏区53为P型漏区。其余特征与实施例一相同。
如图5、图19~图29、图31~图33所示,本实施例的垂直型自对准悬浮漏极MOS三极管的制造方法包括以下步骤:
(a)形成保护环阻挡层:将所述外延层8的上表面在氧化炉管内热氧化生长出厚度为8000埃的氧化层保护膜,所述氧化层保护膜的厚度范围可控制在3000~10000埃,然后在光刻机上利用N+保护环光刻版进行光刻,用含HF的腐蚀液对氧化层保护膜蚀刻,形成保护环阻挡层64,并用离子注入机在50~200keV的能量下将1×1012~1×1014/cm2剂量的N型杂质砷离子或磷离子注入所述外延层8,此步骤最后形成的断面图如图19所示;
(b)形成高压保护扩散区:在氧化炉管内将砷离子或磷离子在1000~1150℃的温度下予以高温驱入30分钟至10小时,热氧化生长出厚度为5000埃的氧化层,最后形成N+区,即形成所述高压保护扩散区10,此步骤最后形成的断面图如图20所示;
(c)形成栅氧化层I:在光刻机上利用P+阻挡区光刻版进行光刻,用含HF的腐蚀液对氧化层蚀刻,形成所述栅氧化层I 60及P+阻挡区I 62,此步骤最后形成的断面图如图21所示;
(d)形成栅氧化层II:在氧化炉管内热氧化生长出厚度为1500埃的所述栅氧化层II 61,所述栅氧化层II 61的厚度范围可控制在500~2000埃,此步骤最后形成的断面图如图22所示;
(e)形成多晶硅栅极:以低压化学气相沉积法沉积厚度为5000埃的多晶硅,所述多晶硅的厚度范围可控制在2000~7000埃,然后用离子注入机在50~200keV的能量下将1×1015~1×1016/cm2剂量的N型杂质磷离子或砷离子注入所述多晶硅,当然也可以在扩散炉管内对多晶硅掺杂N型杂质磷,再在光刻机上利用栅极光刻版进行光刻,再用干法蚀刻工艺对多晶硅进行蚀刻,形成所述多晶硅栅极7,此步骤最后形成的断面图如图23所示;
(f)形成悬浮漏区:包括以下步骤:(f1)用离子注入机在50~200keV的能量下将0~1×1015/cm2剂量的P型杂质硼离子注入所述外延层8,形成P型掺杂区,当然,硼离子也可以采用二氟化硼替代;(f2)再在1000~1150℃的温度下予以高温驱入30分钟至10小时,形成深度为0~5微米的所述悬浮漏区53,此步骤最后形成的断面图如图24所示
(g)形成阻挡区II:在光刻机上利用N型阱区光刻版进行光刻,剩余的光刻胶形成阻挡区II 63,此步骤最后形成的断面图如图25所示;
(h)形成阱区:包括以下步骤:(h1)将剂量为1×1013~5×1014/cm2的磷离子N型掺杂在50~200keV的能量下注入所述外延层8内,形成N型掺杂区,此步骤最后形成的断面图如图26所示;(h2)用湿法蚀刻工艺去除所述阻挡区II 63,当然也可以采用干法蚀刻工艺去除所述阻挡区II 63;(h3)再在1000~1150℃的温度下予以高温驱入30分钟至10小时,形成深度为1~5微米的所述N型阱区51,此步骤最后形成的断面图如图27所示;
(i)形成源区:包括以下步骤:(i1)在光刻机上利用P型源区光刻板进行光刻,再次形成阻挡区II 63,然后用离子注入机在50~200keV的能量下将P型杂质二氟化硼在1×1014~1×1016/cm2的剂量下注入所述外延层8,形成P+重掺杂区,当然二氟化硼也可以采用硼离子替代,此步骤最后形成的断面图如图28所示;(i2)再用干法去胶工艺去除所述阻挡区II 63;(i3)再在800~1000℃的温度下予以高温驱入30分钟至1小时,形成深度为0.2~0.5微米的所述源区52,此步骤最后形成的断面图如图29所示
(j)形成氧化层:以常压化学气相沉积法沉积厚度为12000埃的介质氧化层,所述介质氧化层的厚度范围可控制在8000~20000埃,形成所述氧化层9,此步骤最后形成的断面图如图31所示;
(k)形成接触孔:在光刻机上利用接触孔光刻版进行光刻,再用蚀刻工艺对所述氧化层9进行蚀刻,形成所述接触孔90,此步骤最后形成的断面图如图32所示;
(l)形成源极金属、栅极金属:以溅射或蒸镀的方法沉积厚度为30000埃的金属层,所述金属层的厚度范围可控制在10000~50000埃,然后在光刻机上利用金属层光刻掩模版进行光刻,再用湿法蚀刻工艺对金属层进行蚀刻,当然也可以采用干法蚀刻工艺进行蚀刻,形成所述源极金属3、所述栅极金属4,此步骤最后形成的断面图如图33所示;
(m)形成漏极金属:使用蒸镀的方法在所述硅衬底1的背面形成多层金属层,即形成漏极金属2,此步骤最后形成的断面图如图5所示。
实施例六:
本实施例与实施例五的不同之处在于制造方法:所述步骤(e)完成后进行所述步骤(g),所述步骤(g)完成后依次进行以下步骤:所述步骤(h1)、所述步骤(h2)、所述步骤(f1)、步骤(h3),即通过一次高温驱入步骤形成所述悬浮漏区53、所述阱区51,而后接着进行所述步骤(i)、所述步骤(j)、所述步骤(k)、所述步骤(l)、所述步骤(m)。
本实施例其余特征与实施例五相同。
实施例七:
本实施例与实施例五的不同之处在于制造方法:所述步骤(e)完成后进行所述步骤(g)、所述步骤(h),所述步骤(h)完成后依次进行以下步骤:所述步骤(i1)、所述步骤(i2)、所述步骤(f1)、步骤(i3),即通过一次高温驱入步骤形成所述悬浮漏区53、所述源区52,而后接着进行所述步骤(j)、所述步骤(k)、所述步骤(l)、所述步骤(m)。
本实施例其余特征与实施例五相同。
实施例八:
本实施例的垂直型自对准悬浮漏极MOS三极管与实施例五的不同之处在于:本实施例的垂直型自对准悬浮漏极MOS三极管为N沟道MOSFET,它与实施例五的不同之处在于:本实施例所述硅衬底1为N型衬底,所述外延层8为N外延,所述高压保护扩散区10为P型,所述阱区51为P阱区,所述源区52为N源区,所述悬浮漏区53为N漏区。其余特征与实施例五相同。
本实施例的垂直型自对准悬浮漏极MOS三极管的制造方法与实施例五的不同之处在于:实施例五所述步骤(h)、步骤(i)采用以下步骤代替:
(h’)形成阱区、源区:包括以下步骤:(h1’)将1×1013~5×1014/cm2剂量的硼离子P型掺杂在50~200keV的能量下注入所述外延层8内,形成P型掺杂区,,此步骤最后形成的断面图如图26所示;(h2’)然后用离子注入机在50~200keV的能量下将1×1015~1×1016/cm2剂量的P型杂质砷离子注入所述外延层8,形成N+重掺杂区,此步骤最后形成的断面图如图30所示;(h3’)再用湿法去胶工艺去除所述阻挡区II63;(h4’)再在1000~1150℃的温度下予以高温驱入30分钟至10小时,形成深度为0.5~5微米的所述P型阱区51、深度为0.2~0.5微米的所述源区52,此步骤最后形成的断面图如图29所示。
以上步骤同实施例四中的步骤(f’)类似。本实施例同实施例四一样,也是利用源区砷离子在高温下的扩散系数比阱区硼离子慢很多的特性而同时进行阱区、源区驱入。
另外,本实施例的其它步骤与实施例五的区别在于:由于本实施例的垂直型自对准悬浮漏极MOS三极管与实施例五的沟道类型不同而引起的相应的掺杂的N型或P型杂质的材料不同。
本发明可广泛应用于集成电路领域。
Claims (11)
1、一种垂直型自对准悬浮漏极MOS三极管,包括硅衬底(1),位于所述硅衬底(1)背面的漏极金属(2),位于所述硅衬底(1)正面的外延层(8),形成于所述外延层(8)正面的氧化层(9),位于所述氧化层(9)正面的源极金属(3)、栅极金属(4),植入到所述外延层(8)中的阱区(51)、源区(52),生长于所述外延层(8)正面的栅氧化层I(60)、栅氧化层II(61),位于所述栅氧化层I(60)、所述栅氧化层II(61)上的多晶硅栅极(7),所述氧化层(9)内有若干个接触孔(90),其特征在于:位于所述栅氧化层II(61)上的每条所述多晶硅栅极(7)中间断开分成两部分(71、72),所述分成两部分的多晶硅栅极(71、72)之间相应的下方所述阱区(51)之间有悬浮漏区(53),所述源区(52)位于所述阱区(51)内,每个所述阱区(51)内包含两个分离的所述源区(52),所述源极金属(3)填充部分所述接触孔(90)并同时与所述阱区(51)及位于所述阱区(51)内部的两个所述源区(52)相连接,所述栅极金属(4)填充部分所述接触孔(90)并与位于所述栅氧化层I(60)上的所述多晶硅栅极(7)相连接。
2、根据权利要求1所述的垂直型自对准悬浮漏极MOS三极管,其特征在于:所述垂直型自对准悬浮漏极MOS三极管还包括高压保护扩散区(10),所述高压保护扩散区(10)位于所述外延层(8)内且所述高压保护扩散区(10)位于所述栅氧化层I(60)的下方及填充所述源极金属(3)的所述接触孔(90)的下方,所述高压保护扩散区(10)极性与所述硅衬底(1)极性相反。
3、根据权利要求1或2所述的垂直型自对准悬浮漏极MOS三极管,其特征在于:所述硅衬底(1)为N型衬底,所述外延层(8)为N型外延,所述阱区(51)为P型阱区,所述源区(52)为N+源区,所述悬浮漏区(53)为N型漏区。
4、根据权利要求1或2所述的垂直型自对准悬浮漏极MOS三极管,其特征在于:所述硅衬底(1)为P型衬底,所述外延层(8)为P型外延,所述阱区(51)为N型阱区,所述源区(52)为P+源区,所述悬浮漏区(53)为P型漏区。
5、根据权利要求1或2所述的垂直型自对准悬浮漏极MOS三极管,其特征在于:所述源极金属(3)、所述栅极金属(4)为铝或铜或硅铝合金,所述漏极金属(2)为钛、镍、银三层金属或钛、镍、银、锡、银五层金属。
6、一种用于制造权利要求1所述的垂直型自对准悬浮漏极MOS三极管的方法,其特征在于:包括以下步骤:
(a)形成栅氧化层I:将所述外延层(8)的上表面在氧化炉管内热氧化生长出氧化层保护膜,然后在光刻机上利用阻挡区光刻版进行光刻,用含HF的腐蚀液对氧化层保护膜蚀刻,形成所述栅氧化层I(60)及阻挡区I(62);
(b)形成栅氧化层II:在氧化炉管内热氧化生长出所述栅氧化层II(61);
(c)形成多晶硅栅极:以低压化学气相沉积法沉积多晶硅,然后在扩散炉管内对多晶硅掺杂N型杂质磷或者用离子注入法将杂质磷离子或砷离子注入所述多晶硅,再在光刻机上利用栅极光刻版进行光刻,再用干法蚀刻工艺对多晶硅进行蚀刻,形成所述多晶硅栅极(7)、(71)、(72);
(d)形成悬浮漏区:包括以下步骤:(d1)用离子注入机将与所述外延层(8)极性相同的N型杂质砷离子或磷离子、或P型杂质硼离子或二氟化硼注入所述外延层(8),形成N型或P型掺杂区;(d2)再予以高温驱入,形成所述悬浮漏区(53);
(e)形成阻挡区II:在光刻机上利用阱区光刻版进行光刻,剩余的光刻胶形成阻挡区II(63);
(f)形成阱区:包括以下步骤:(f1)将与所述外延层(8)极性相反的P型杂质硼离子或二氟化硼、或N型杂质磷离子掺杂注入所述外延层(8)内,形成P型或N型掺杂区;(f2)再用干法或湿法去胶工艺去除所述阻挡区II(63);(f3)再予以高温驱入,形成P型或N型区,即形成所述阱区(51);
(g)形成源区:包括以下步骤:(g1)在光刻机上利用源区光刻板进行光刻,再次形成阻挡区II(63),然后用离子注入机将与所述外延层(8)极性相同的N型杂质砷离子或磷离子、或P型杂质硼离子或二氟化硼注入所述外延层(8),形成N+或P+重掺杂区;(g2)再用干法或湿法去胶工艺去除所述阻挡区II(63);(g3)再予以高温驱入,即形成所述源区(52);
(h)形成氧化层:以常压化学气相沉积法沉积介质氧化层,即形成所述氧化层(9);
(i)形成接触孔:在光刻机上利用接触孔光刻版进行光刻,再用干法或湿法蚀刻工艺对所述氧化层(9)进行蚀刻,形成所述接触孔(90);
(j)形成源极金属、栅极金属:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属层光刻掩模版进行光刻,再用干法或湿法蚀刻工艺对金属层进行蚀刻,形成所述源极金属(3)、所述栅极金属(4);
(k)形成漏极金属:使用蒸镀的方法在所述硅衬底(1)的背面形成多层金属层,即形成漏极金属(2)。
7、根据权利要求6所述的方法,其特征在于:所述步骤(c)完成后进行所述步骤(e),所述步骤(e)完成后依次进行以下步骤:所述步骤(f1)、所述步骤(f2)、所述步骤(d1)、步骤(f3),形成所述悬浮漏区(53)、所述阱区(51),而后接着进行所述步骤(g)、所述步骤(h)、所述步骤(i)、所述步骤(j)、所述步骤(k)。
8、根据权利要求6所述的方法,其特征在于:所述步骤(c)完成后进行所述步骤(e)、所述步骤(f),所述步骤(f)完成后依次进行以下步骤:所述步骤(g1)、所述步骤(g2)、所述步骤(d1)、步骤(g3),形成所述悬浮漏区(53)、所述源区(52),而后接着进行所述步骤(h)、所述步骤(i)、所述步骤(j)、所述步骤(k)。
9、一种用于制造权利要求2所述的垂直型自对准悬浮漏极MOS三极管的方法,其特征在于:包括以下步骤:
(a)形成保护环阻挡层:将所述外延层(8)的上表面在氧化炉管内热氧化生长出氧化层保护膜,然后在光刻机上利用保护环光刻版进行光刻,用含HF的腐蚀液对氧化层保护膜蚀刻,形成保护环阻挡层(64),并用离子注入机将与所述外延层(8)极性相反的P型杂质硼离子或二氟化硼、或N型杂质磷离子或砷离子掺杂注入所述外延层(8);
(b)形成高压保护扩散区:在氧化炉管内将对应步骤(a)中掺杂注入的硼离子或二氟化硼或磷离子或砷离子予以高温驱入,热氧化生长出氧化层,最后形成P+或N+重掺杂区,即形成所述高压保护扩散区(10);
(c)形成栅氧化层I:在光刻机上利用阻挡区光刻版进行光刻,用含HF的腐蚀液对氧化层蚀刻,形成所述栅氧化层I(60)及阻挡区I(62);
(d)形成栅氧化层II:在氧化炉管内热氧化生长出所述栅氧化层II(61);
(e)形成多晶硅栅极:以低压化学气相沉积法沉积多晶硅,然后在扩散炉管内对多晶硅掺杂N型杂质磷或者用离子注入法将杂质磷离子或砷离子注入所述多晶硅,再在光刻机上利用栅极光刻版进行光刻,再用干法蚀刻工艺对多晶硅进行蚀刻,形成所述多晶硅栅极(7)、(71)、(72);
(f)形成悬浮漏区:包括以下步骤:(f1)用离子注入机将与所述外延层(8)极性相同的杂质N型杂质砷离子或磷离子、或P型杂质硼离子或二氟化硼注入所述外延层(8),形成N型或P型掺杂区;(f2)再予以高温驱入,形成所述悬浮漏区(53);
(g)形成阻挡区II:在光刻机上利用阱区光刻版进行光刻,剩余的光刻胶形成阻挡区II(63);
(h)形成阱区:包括以下步骤:(h1)将与所述外延层(8)极性相反的P型杂质硼离子或二氟化硼、或N型杂质磷离子掺杂注入所述外延层(8)内,形成P型或N型掺杂区;(h2)再用干法或湿法去胶工艺去除所述阻挡区II(63);(h3)再予以高温驱入,形成P型或N型区,即形成所述阱区(51);
(i)形成源区:包括以下步骤:(i1)在光刻机上利用源区光刻板进行光刻,再次形成阻挡区II(63),然后用离子注入机将与所述外延层(8)极性相同的N型杂质砷离子或磷离子、或P型杂质硼离子或二氟化硼注入所述外延层(8),形成N+或P+重掺杂区;(i2)再用干法或湿法去胶工艺去除所述阻挡区II(63);(i3)再予以高温驱入,即形成所述源区(52);
(j)形成氧化层:以常压化学气相沉积法沉积介质氧化层,即形成所述氧化层(9);
(k)形成接触孔:在光刻机上利用接触孔光刻版进行光刻,再用蚀刻工艺对所述氧化层(9)进行蚀刻,形成所述接触孔(90);
(l)形成源极金属、栅极金属:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属层光刻掩模版进行光刻,再用干法或湿法蚀刻工艺对金属层进行蚀刻,形成所述源极金属(3)、所述栅极金属(4);
(m)形成漏极金属:使用蒸镀的方法在所述硅衬底(1)的背面形成多层金属层,即形成漏极金属(2)。
10、根据权利要求9所述的方法,其特征在于:所述步骤(e)完成后进行所述步骤(g),所述步骤(g)完成后依次进行以下步骤:所述步骤(h1)、所述步骤(h2)、所述步骤(f1)、步骤(h3),形成所述悬浮漏区(53)、所述阱区(51),而后接着进行所述步骤(i)、所述步骤(j)、所述步骤(k)、所述步骤(l)、所述步骤(m)。
11、根据权利要求9所述的方法,其特征在于:所述步骤(e)完成后进行所述步骤(g)、所述步骤(h),所述步骤(h)完成后依次进行以下步骤:所述步骤(i1)、所述步骤(i2)、所述步骤(f1)、步骤(i3),形成所述悬浮漏区(53)、所述源区(52),而后接着进行所述步骤(j)、所述步骤(k)、所述步骤(l)、所述步骤(m)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101241388A CN100559590C (zh) | 2006-12-08 | 2006-12-08 | 垂直型自对准悬浮漏极mos三极管及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101241388A CN100559590C (zh) | 2006-12-08 | 2006-12-08 | 垂直型自对准悬浮漏极mos三极管及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101017823A CN101017823A (zh) | 2007-08-15 |
CN100559590C true CN100559590C (zh) | 2009-11-11 |
Family
ID=38726699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101241388A Expired - Fee Related CN100559590C (zh) | 2006-12-08 | 2006-12-08 | 垂直型自对准悬浮漏极mos三极管及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100559590C (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916744A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种晶体管中降低表面电场的方法 |
CN102569493B (zh) * | 2010-12-17 | 2014-04-30 | 上海凯世通半导体有限公司 | 太阳能晶片的掺杂方法以及掺杂晶片 |
CN102214685B (zh) * | 2011-06-03 | 2013-05-22 | 清华大学 | 具有悬空源漏的半导体结构及其形成方法 |
CN102214682B (zh) * | 2011-06-03 | 2013-07-17 | 清华大学 | 具有悬空源漏的半导体结构及其形成方法 |
CN102522335B (zh) * | 2011-12-31 | 2014-10-22 | 杭州士兰集成电路有限公司 | 一种功率器件终端环的制造方法及其结构 |
CN103311108A (zh) * | 2012-03-09 | 2013-09-18 | 北大方正集团有限公司 | 一种cmos晶体管及其多晶硅栅的制造方法 |
CN103367398B (zh) * | 2013-07-23 | 2017-03-15 | 上海北车永电电子科技有限公司 | 终端保护环及其制造方法 |
CN104835741B (zh) * | 2014-02-12 | 2018-04-27 | 北大方正集团有限公司 | 平面vdmos栅源漏电的处理方法 |
CN106158614B (zh) * | 2015-04-20 | 2019-06-14 | 北大方正集团有限公司 | 半导体器件的制备方法 |
WO2017044117A1 (en) | 2015-09-11 | 2017-03-16 | Intel Corporation | Aluminum indium phosphide subfin germanium channel transistors |
US9899529B2 (en) * | 2015-11-09 | 2018-02-20 | Samsung Electronics Co., Ltd. | Method to make self-aligned vertical field effect transistor |
CN109478566B (zh) * | 2016-06-17 | 2022-09-02 | 英特尔公司 | 一种场效应晶体管及其制作方法、cmos集成电路、移动计算机平台 |
CN110544693B (zh) * | 2018-05-29 | 2024-05-17 | 长鑫存储技术有限公司 | 半导体存储单元的制造方法及半导体存储单元 |
CN114362693B (zh) * | 2022-03-17 | 2022-05-17 | 壹甲子(成都)通讯有限公司 | 交流小信号驱动射频微波放大器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4974059A (en) * | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
-
2006
- 2006-12-08 CN CNB2006101241388A patent/CN100559590C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4974059A (en) * | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
Also Published As
Publication number | Publication date |
---|---|
CN101017823A (zh) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100559590C (zh) | 垂直型自对准悬浮漏极mos三极管及制造方法 | |
KR100415490B1 (ko) | 파워 모스 소자 및 그 제조 방법 | |
CN101542738B (zh) | 可应用于高频的功率金氧半场效晶体管组件结构 | |
CN107248533B (zh) | 一种碳化硅vdmos器件及其制作方法 | |
WO2021196605A1 (zh) | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 | |
CN102656697A (zh) | 半导体装置 | |
CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
CN110429033A (zh) | 屏蔽栅沟槽mosfet制造方法 | |
CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
CN107425068A (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
CN105957811A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
CN103730493A (zh) | 一种半导体功率器件的结构 | |
CN103337523B (zh) | 一种斜沟槽超势垒整流器件及其制造方法 | |
CN108336133A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
CN103872095B (zh) | P型ldmos器件的沟槽及工艺方法 | |
CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
CN205564757U (zh) | 一种超低功耗半导体功率器件 | |
CN111463282B (zh) | 集成启动管和采样管的低压超结dmos结构及制备方法 | |
CN204375757U (zh) | 能实现电流双向流通的功率mosfet器件 | |
CN100438074C (zh) | 平面型单硅双金属层功率器件及制造方法 | |
CN209029387U (zh) | 一种超低功耗半导体功率器件 | |
CN108493113A (zh) | 一种低电阻抗辐照vdmos芯片的制造方法 | |
CN114613846B (zh) | 一种sgt器件及其制备方法 | |
KR100597583B1 (ko) | 고집적 트렌치 게이트 전력소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091111 Termination date: 20111208 |