CN100555652C - 相变存储器件及其操作和制造方法 - Google Patents

相变存储器件及其操作和制造方法 Download PDF

Info

Publication number
CN100555652C
CN100555652C CNB200610142556XA CN200610142556A CN100555652C CN 100555652 C CN100555652 C CN 100555652C CN B200610142556X A CNB200610142556X A CN B200610142556XA CN 200610142556 A CN200610142556 A CN 200610142556A CN 100555652 C CN100555652 C CN 100555652C
Authority
CN
China
Prior art keywords
phase change
layer
lower electrode
main component
change layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610142556XA
Other languages
English (en)
Other versions
CN1956208A (zh
Inventor
徐东硕
朴泰相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1956208A publication Critical patent/CN1956208A/zh
Application granted granted Critical
Publication of CN100555652C publication Critical patent/CN100555652C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种相变存储器件及其操作和制造方法。在包括开关元件和连接至开关元件的存储节点的相变存储器件中，存储节点包括：连接至开关元件的下部电极；形成于下部电极上的相变层；以及形成于相变层上的上部电极，下部电极和上部电极由热电材料构成，热电材料具有高于相变层的熔点，并具有不同的导电类型。下部电极得上表面可以具有凹陷外形，可以在下部电极和相变层之间提供下部电极接触层。此外，相变层得厚度可以是100nm或更低，下部电极可以由n型热电材料构成，上部电极可以由p型热电材料构成，或者将二者的上述成分对调。下部电极、相变层和上部电极的塞贝克系数可以互不相同。

Description

相变存储器件及其操作和制造方法
技术领域
本发明涉及一种半导体存储器件及其操作和制造方法，更具体而言，涉及相变存储器件及其操作和制造方法。
背景技术
相变随机存取存储器(PRAM)是一种非易失性存储器件，例如闪速存储器、铁电随机存取存储器(FRAM)和磁随机存取存储器(MRAM)。PRAM和其他非易失性存储器件的差别在于存储节点的结构。
PRAM的存储节点包括相变层。在预定温度下，相变层的相态从晶态转变为非晶态，在低于预定温度的温度下从非晶态转变为晶态。如果当相变层的相态处于非晶态时相变层的电阻为第一电阻，当相变层的相态处于晶态时相变层的电阻为第二电阻，那么第一电阻大于第二电阻。
PRAM是一种记录和读取位数据的存储器件，其利用了相变层的电阻特性，其中，如上所述，相变层的电阻根据相变层的相态而变化。
图1示出了常规PRAM。
参考图1，常规PRAM包括位于硅衬底7上的晶体管Tr，所述晶体管Tr是由源极区S和漏极区D以及形成于位于所述源极区S和漏极区D之间的沟道区C上的栅极G构成的。此外，常规PRAM包括连接至晶体管Tr的两个区域S和D中的任意一个的存储节点10，例如，其连接至源极区S。存储节点10通过导电塞9连接至晶体管Tr的源极区S。存储节点10包括依次叠置的下部电极10a、下部电极接触层10b、其内记录位数据的相变层10c和上部电极10d。下部电极10a还起着为将要形成的下部电极接触层10b提供大面积的焊盘层的作用。下部电极接触层10b接触位于相变层10c的底面之下的有限面积。
图2示出了常规PRAM的操作方法。在图2中，为了方便起见只示出了存储节点10。
参考图2，认为常规PRAM处于置位(set)状态，并且当相变层10c的相态处于晶态时记录位数据0。在记录了位数据0的状态下，由上部电极10d通过相变层10c向下部电极10a施加第一相变电流I1。第一相变电流I1是将相变层10c的接触下部电极接触层10b的部分的相态变为非晶态的电流，因而称其为复位电流。第一相变电流I1为脉冲电流，其施加时间为几纳秒，并且具有高于置位电流的值。将第一相变电流I1集中在比相变层10c的宽度更窄的下部电极接触层10b上。因此，随着与下部电极接触层10b接触的相变层10c的部分A1(下文称为接触区域)的电阻的增大，在施加第一相变电流I1的过程中，接触区域A1的温度将升高至相变温度或更高。因此，相变层10c的接触区域A1的相态将从晶态变为非晶态。因此，认为常规PRAM处于复位状态，并且当相变层10c的接触区域A1处于非晶态时记录了数据1。图2(a)中的附图标记h1表示第一相变电流I1的高度。
同时，如图2(b)所示，当相变层10c的接触区域A1处于非晶态时，沿与第一相变电流I1相同的方向向存储节点10施加第二相变电流I2。由于第二相变电流I2将相变层10c的接触区域A1的相态从非晶态变为最初的晶态，因此将其称为置位电流。第二相变电流为脉冲电流。第二相变电流I2的强度低于第一相变电流I1的强度。第二相变电流I2的施加时间远大于或等于第一相变电流I1的施加时间。在向存储节点10施加第二相变电流I2的同时，增大了相变层10c的接触区域A1的电阻，并提高了接触区域A1的温度。但是，与施加第一相变电流I1时的情况不同，第二相变电流I2的强度低，并且其施加时间长，因此接触区域A1的温度不会升高至相变层10c的相变温度。因而，由于在低于相变层10c的相变温度的温度下对接触区域A1进行了相对较长时间的加热，因此，接触区域A1由非晶态转变为晶态，从而使相变层10c完全处于晶态。
如上所述，通过第一相变电流I1(即复位电流)和第二相变电流I2(即置位电流)确定常规PRAM中的相变层10c的电阻状态。
第一相变电流I1是将相变层10c的相态从晶态变为非晶态的电流，即产生熔化相变层10c的热量的电流。反之，第二相变电流I2是能够产生这样的热量的电流，即所述热量将通过第一相变电流I1处于非晶态的相变层10c的相态从非晶态变为晶态，第二相变电流I2的电流强度比第一相变电流I1的电流强度低得多。
在如上所述的常规PRAM中，通过晶体管Tr向存储节点10施加第一和第二相变电流I1和I2。因此，作为复位电流的第一相变电流I1的强度和作为置位电流的第二相变电流I2的强度必须都低于晶体管Tr所允许的电流强度。
如上所述，由于第一和第二相变电流I1和I2中的第一相变电流I1高得多，因此，必须使复位电流降低至不会限制将来的PRAM的集成密度。
因此，作为降低如上所述的常规PRAM的复位电流的方法，有人提出过降低下部电极接触层10b的宽度的方法，对下部电极接触层10b进行氧化的方法和采用高电阻TiAlN层作为下部电极接触层10b的方法。
由于下部电极接触层10b能够产生大量焦耳热，因此所述方法起到了降低复位电流的效果。但是，由于所述方法还提高了置位电阻，因此，可能降低PRAM的生产成品率和可靠性。
发明内容
本发明提供了一种能够在防止置位电阻增大的同时降低复位电流的相变存储器件。
本发明还提供了一种操作所述相变存储器件的方法。
本发明还提供了一种制造所述相变存储器件的方法。
根据本发明的一方面，提供了一种包括开关元件和连接至所述开关元件的存储节点的相变存储器件，所述存储节点包括：连接至所述开关元件的下部电极；形成于所述下部电极上的相变层；以及形成于所述相变层上的上部电极，其中，所述下部电极和所述上部电极由热电材料构成，所述热电材料具有高于所述相变层的熔点，并具有不同的导电类型。
所述下部电极的上表面可以具有凹陷外形。可以在所述下部电极和所述相变层之间提供下部电极接触层。此外，所述相变层的厚度可以是100nm或更低。
所述下部电极可以由n型热电材料构成，所述上部电极可以由p型热电材料构成，或者所述上部电极可以由n型热电材料构成，所述下部电极可以由p型热电材料构成。所述下部电极、所述相变层和所述上部电极的塞贝克系数可以互不相同。
所述n型热电材料可以是从下述集合中选出的一种：n-SiGe、Sb2Te3-Bi2Te3(Sb2Te3含量＜Bi2Te3含量)、以GeTe作为主要成分的材料、以SnTe作为主要成分的材料、以PbTe作为主要成分的材料和以TeAgGeSb作为主要成分的材料。所述材料可以包括少量的掺杂材料。
所述p型热电材料可以是从下述集合中选出的一种：p-SiGe、Sb2Te3-Bi2Te3(Sb2Te3含量＞Bi2Te3含量)、以GeTe作为主要成分的材料、以SnTe作为主要成分的材料、以PbTe作为主要成分的材料和以TeAgGeSb作为主要成分的材料。所述材料可以包括少量的掺杂材料。
此外，所述n型和p型热电材料可以是具有二元方钴矿结构和MX3组分的材料(这里，M＝Co、Rh或Ir；X＝P、As或Sb)。
此外，所述n型和p型热电材料可以是具有满充方钴矿结构和RT4X12组分的材料(这里，R＝镧系元素、锕系元素或碱土金属离子；T＝Fe、Ru或Os；X＝P、As或Sb)。
此外，所述n型和p型热电材料可以是具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料(这里，A＝碱土金属；B＝III族元素(Ga、Al)；E＝Si、Ge或Sn)。
所述下部电极接触层可以由具有与下部电极相同的导电类型的热电材料构成。
当所述下部电极、所述相变层和所述上部电极的塞贝克系数分别为S1、S2和S3时，S1、S2和S3可以满足从下述集合中选出的一种关系：S1＜S2＜S3的关系、S1＜S3＜S2的关系和S2＜S1＜S3的关系。在S1、S2和S3的关系中，S1和S3可以满足S3-S1＞100μV/K(K：绝对温度)的关系。
根据本发明的另一方面，提供了一种包括开关元件和连接至所述开关元件的存储节点的相变存储器件的操作方法，其中，所述存储节点包括连接至所述开关元件的下部电极；形成于所述下部电极上的相变层；以及形成于所述相变层上的上部电极，其中，所述下部电极和所述上部电极由热电材料构成，所述热电材料具有高于所述相变层的熔点，并具有不同的导电类型，所述操作方法包括：使所述开关元件保持导通状态；并且在所述上部电极和所述下部电极之间施加电压，使电流流过相变层。
所述开关元件可以是晶体管类型或二极管类型。
所述电流可以是用来在相变层内形成非晶区的复位电流，所述电压可以是写入电压。
此外，所述电流可以是将存在于所述相变层内的非晶区变为晶态的置位电流，所述电压可以是擦除电压。
所述下部电极、相变层和上部电极以及其他元件的材料特性和几何特征可以和为了实现本发明的目的而提供的存储器件中描述的相同。
根据本发明的另一方面，提供了一种相变存储器件的制造方法，所述方法包括：在衬底上形成开关元件；在所述衬底上形成覆盖所述开关元件的第一层间绝缘层；在所述第一层间绝缘层内形成暴露所述开关元件的接触孔；以导电塞填充所述接触孔；在所述第一层间绝缘层上形成覆盖所述导电塞的下部电极层，并形成第二层间绝缘层；在所述第二层间绝缘层内形成暴露所述下部电极层的通路孔；以相变层填充所述通路孔；在所述第二层间绝缘层上形成覆盖所述相变层的上部电极层；以及依次蚀刻所述上部电极层、所述第二层间绝缘层和所述下部电极层，以包括所述相变层。
在所述制造方法中，所述开关元件可以是晶体管类型或二极管类型。
所述下部电极层和所述上部电极层可以分别由具有互不相同的导电类型的热电材料构成。
所述下部电极层、所述相变层和所述上部电极层可以分别由具有互不相同的塞贝克系数的材料层形成。这时，当所述下部电极层、所述相变层和所述上部电极层的塞贝克系数分别为S1、S2和S3时，所述下部电极层、所述相变层和所述上部电极层可以分别由使S1、S2和S3满足从下述集合中选出的一种关系的材料层形成：S1＜S2＜S3的关系、S1＜S3＜S2的关系和S2＜S1＜S3的关系。在S1、S2和S3的关系中，S1和S3可以满足S3-S1＞100μV/K(K：绝对温度)的关系。
此外，所述下部电极层可以由n型热电材料层构成，所述上部电极层可以由p型热电材料层构成，或者，所述上部电极层可以由n型热电材料层构成，所述下部电极层可以由p型热电材料层构成。
以所述相变层填充所述通路孔可以包括：形成填充位于第二层间绝缘层上的通路孔的相变材料层；以及对所述相变材料层的上表面进行抛光，直到暴露所述第二层间绝缘层。
抛光之后，所述方法还可以包括：使所述第二层间绝缘层的上表面的高度低于经过抛光的相变材料层的上表面的高度；并且对所述的经过抛光的相变材料层的上表面进行抛光直到暴露所述第二层间绝缘层。
根据本发明的另一方面，提供了一种相变存储器件的制造方法，所述方法包括：在衬底上形成开关元件；在所述衬底上形成覆盖所述开关元件的第一层间绝缘层；在所述第一层间绝缘层内形成暴露所述开关元件的接触孔；以导电塞填充所述接触孔；在所述第一层间绝缘层上形成覆盖所述导电塞的下部电极；在所述第一层间绝缘层上形成覆盖所述下部电极的第二层间绝缘层；在所述第二层间绝缘层内形成暴露所述下部电极的通路孔；以下部电极接触层填充所述通路孔；在所述第二层间绝缘层上形成覆盖所述下部电极接触层的相变层和上部电极层；并且依次蚀刻所述上部电极层和所述相变层，其中，所述下部电极接触层和所述上部电极层分别由具有互不相同的导电类型的热电材料构成。
在所述制造方法中，当所述下部电极接触层、所述相变层和所述上部电极层的塞贝克系数分别为S1、S2和S3时，所述下部电极接触层、所述相变层和所述上部电极层可以分别由使S1、S2和S3满足从下述集合中选出的一种关系的材料层形成：S1＜S2＜S3的关系、S1＜S3＜S2的关系和S2＜S1＜S3的关系。在S1、S2和S3的关系中，S1和S3可以满足S3-S1＞100μV/K(K：绝对温度)的关系。
根据本发明，可以使复位电流降低得与通过珀尔帖效应得到的珀尔帖热增加得一样多。因此，降低了晶体管得允许电流，进一步降低了晶体管的尺寸，由此提供了提高PRAM得集成密度的效果。
此外，根据本发明，复位电流的降低使由珀尔帖热引起的，与下部电极接触层的尺寸减小无关。因此，根据本发明，可以在不增大置位电阻的情况下提高PRAM的集成密度。
附图说明
通过参考附图详细描述其示范性实施例，本发明的以上和其他特征和益处将变得更加显见，附图中：
图1是说明常规PRAM的截面图；
图2(a)-2(c)是说明图1的PRAM的操作方法的截面图；
图3是说明根据本发明实施例的相变存储器件的截面图；
图4是说明图3的存储器件的相变层的上表面发生了凹陷的截面图；
图5是说明根据本发明另一实施例的相变存储器件的截面图；
图6(a)-6(b)示出了代表在本发明的试验中采用的本发明的存储器件的存储节点和用于对比的常规存储器件的存储节点的截面图；
图7(a)到图9(c)是说明根据本发明实施例的相变存储器件的操作方法的截面图；
图10到图17是按照处理顺序说明根据本发明实施例的存储器件的制造方法的截面图；以及
图18到图21是按照处理顺序说明根据本发明另一实施例的存储器件的制造方法的截面图。
具体实施方式
在下文中，将参考附图更为充分地描述本发明，附图中展示了本发明的优选实施例。不过，本发明可以以许多不同的形式实施，不应被视为受限于此处所述的实施例。相反，提供这些实施例是为了使本公开透彻和完全，并将充分地把本发明的范围传达给本领域的技术人员。在整个说明书中类似的数字指示类似的元件。
在下文中，将参考附图详细描述根据本发明的实施例的相变存储器件及其操作和制造方法。在附图中，为了清晰起见夸大了层和区域的厚度。
首先，将说明根据本发明实施例的相变存储器件(下文中称为第一存储器件)。
参考图3，在第一存储器件的衬底40内提供保持预定距离的掺杂有诸如n型杂质的导电杂质的第一和第二杂质区S1和D1。衬底40可以是，例如，p型硅衬底。第一和第二杂质区S1和D1可以具有各种形状。第一和第二杂质区S1和D1之一，例如，第一杂质区S1可以是源极区，另一个可以是漏极区。在位于第一和第二杂质区S1和D1之间的衬底40上设置栅极氧化物层42，在栅极氧化物层42上设置栅电极44。衬底40、第一和第二杂质区S1和D1以及栅电极44构成了场效应晶体管。在衬底40上设置第一层间绝缘层46，以覆盖晶体管。在第一层间绝缘层46内形成暴露第一杂质区S1的接触孔48。可以在暴露第二杂质区D1而不是第一杂质区S1的位置形成接触孔48。以导电塞50填充接触孔48。在第一层间绝缘层46上设置覆盖导电塞50的暴露的上表面的下部电极52a。下部电极52a可以是这样的电极，即其由n型热电材料构成，所述材料的熔点高于将要形成的相变层56的熔点，并且具有第一塞贝克系数(seeback coefficient)S1。
所述n型热电材料可以是从下述集合中选出的一种：n-SiGe、Sb2Te3-Bi2Te3、以GeTe作为主要成分的材料、以SnTe作为主要成分的材料、以PbTe作为主要成分的材料和以TeAgGeSb作为主要成分的材料。所述材料可以包括少量的掺杂材料。
此外，所述n型热电材料可以是具有二元方钴矿结构和MX3组分的材料(这里，M＝Co、Rh或Ir；X＝P、As或Sb)。
或者，所述n型热电材料可以是具有满充方钴矿(filled skutterudite)结构和RT4X12组分的材料(这里，R＝镧系元素、锕系元素或碱土金属离子；T＝Fe、Ru或Os；X＝P、As或Sb)。
此外，所述n型热电材料可以是具有笼状包合物(clathrate)结构和带有少量掺杂的A8B16E30组分的材料(这里，A＝碱土金属；B＝III族元素(Ga、Al)；E＝Si、Ge或Sn)。
当下部电极52a是由作为n型热电材料的例子的Sb2Te3-Bi2Te3材料构成的电极时，下部电极52a的Sb2Te3含量低于Bi2Te3含量。在下部电极52a的上表面上设置第二层间绝缘层54。在第二层间绝缘层54内形成暴露下部电极52a的一部分的通路孔h1。以相变层56填充通路孔h1。相变层56可以是具有第二塞贝克系数S2的材料，例如GST层。第一塞贝克系数S1可以大于或小于第二塞贝克系数S2。由于以相变层56填充通路孔h1，因此，通路孔h1的深度决定了相变层56的厚度。由于相变层56的厚度可以是100nm或更低，优选为20nm左右，因此优选按照上述厚度形成通路孔h1。
之后，在第二层间绝缘层54上设置上部电极58a，以覆盖填充通路孔h1的相变层56的暴露部分。上部电极58a可以是由p型热电材料构成的电极，所述材料的熔点高于相变层56的熔点，并且具有第三塞贝克系数S3。
所述p型热电材料可以是从下述集合中选出的一种：例如，p-SiGe、Sb2Te3-Bi2Te3、以GeTe作为主要成分的材料、以SnTe作为主要成分的材料、以PbTe作为主要成分的材料和以TeAgGeSb作为主要成分的材料。所述材料可以具有少量的掺杂材料。
此外，所述p型热电材料可以是具有二元方钴矿结构和MX3组分的材料(这里，M＝Co、Rh或Ir；X＝P、As或Sb)。
或者，所述p型热电材料可以是具有满充方钴矿结构和RT4X12组分的材料(这里，R＝镧系元素、锕系元素或碱土金属离子；T＝Fe、Ru或Os；X＝P、As或Sb)。
此外，所述p型热电材料可以是具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料(这里，A＝碱土金属；B＝III族元素(Ga、Al)；E＝Si、Ge或Sn)。
当上部电极58a是由作为p型热电材料的例子的Sb2Te3-Bi2Te3材料构成的电极时，上部电极58a的Sb2Te3含量高于Bi2Te3含量。第三塞贝克系数S3高于第一塞贝克系数S1(S3＞S1)，但是，第三塞贝克系数S3可以高于或低于第二塞贝克系数S2(S3＞S2或S3＜S2)。当第三塞贝克系数S3高于第一塞贝克系数S1时，第一和第三塞贝克系数S1和S3优选满足下述公式。
<公式1>
S3-S1＞100μV/K，(K：绝对温度)
当下部电极52a是由n型热电材料构成的电极，上部电极58a是由p型热电材料构成的电极时，优选第一和第三塞贝克系数S1和S3满足公式1，第一到第三塞贝克系数S1到S3满足第一关系(S1＜S2＜S3)，但是第一到第三塞贝克系数S1到S3也可以满足第二关系(S2＜S1＜S3)或第三关系(S1＜S3＜S2)。
同时，下部电极52a和上部电极58a的热电材料类型可以是彼此相反的。例如，下部电极52a可以是p型热电材料电极，上部电极58a可以是n型热电材料电极。因而，当下部电极52a和上部电极58a的热电材料具有相反类型时，所述关系中的参考符号S1表示上部电极58a的塞贝克系数，所述关系中的参考符号S3表示下部电极52a的塞贝克系数。因此，发生珀尔帖效应的位置可以不同于用来形成下部电极52a和上部电极58a的热电材料类型彼此相反之前的位置。但是，如果在分别用来形成下部电极52a和上部电极58a的热电材料的导电类型彼此相反的同时，流经下部电极52a和上部电极58a的电流的方向发生逆转，那么发生珀尔帖效应的位置则不发生改变。
参考图4，填充通路孔h1的相变层56的上表面56s可以是凹陷表面，而不是像第二层间绝缘层54那样的平坦表面。因此，接触相变层56的上部电极58a的部分具有朝通路孔h1延伸的形状，即往下凸的形状。
现在，将说明根据本发明另一实施例的相变存储器件(下文中称为第二存储器件)。由于第二存储器件的结构与第一存储器件的结构非常类似，因此，下文的说明将集中在第二存储器件与第一存储器件的不同点上。
参考图5，在覆盖晶体管的第一层间绝缘层46上设置覆盖导电塞50的暴露上表面的下部电极60。下部电极60还起着焊盘层的作用。下部电极60可以是由与第一存储器件的下部电极52a相同的材料构成的电极。第二层间绝缘层62设置于第一层间绝缘层46上，以覆盖下部电极60。第二层间绝缘层62可以由与第一层间绝缘层46相同的绝缘材料构成。在第二层间绝缘层62内形成暴露下部电极60的上表面的接触孔h2。以下部电极接触层64填充接触孔h2。下部电极接触层64优选由与下部电极60相同的材料构成。在第二层间绝缘层62上设置覆盖下部电极接触层64的暴露上表面的相变层56，在相变层56上设置上部电极58a。相变层56和上部电极58a与在第一存储器件中描述的相同。
现在，将实施比较试验来检验如上所述的根据本发明的实施例的存储器件的复位电流特性。
在这一试验当中，制造与图3所示的第一存储器件具有相同结构的根据本发明的相变存储器件，制造与本发明的存储器件进行对比的常规存储器，使其下部和上部电极均由TiAlN构成。
图6(a)示出了在该试验中采用的本发明的存储器件的存储节点(下文中称为第一存储节点)，图6(b)示出了常规存储器件的存储节点(下文中称为第二存储节点)。参考图6(a)和图6(b)，第一存储节点和第二存储节点在结构上相同，但是上部和下部电极的材料不同。在第一和第二存储节点中，相变层P1和P11均由GST层形成，厚度t和直径D分别为20nm和50nm。
如果在该试验中检查第一存储节点的变化，那么当在向上部和下部电极T1和B1之间施加电压之后，上部和下部电极T1和B1之间的电流为0.69mA时，接触上部和下部电极T1和B1的相变层P1的部分变为了非晶态。之后，如果在该试验中检查第二存储节点的变化，那么当在向上部和下部电极T11和B11之间施加电压之后，上部和下部电极T11和B11之间的电流为0.79mA时，接触上部和下部电极T11和B11的相变层P11的部分变为了非晶态。
从该试验可以确认，第一存储节点，即本发明的存储器件的存储节点的复位电流低于第二存储节点的复位电流。
所述试验结果与预期相符，即可以在比常规存储器件的复位电流低的复位电流下将本发明的存储器件的相变层变为非晶态，因为除焦耳热以外还产生了由珀尔帖效应导致的热。
同时，由于珀尔帖效应与接触相变层的上部和下部电极的几何形状无关，因此，在本发明的第一和第二存储器件内不会产生与珀尔帖效应相关的诸如置位电阻增大的副作用。
现在，将参考图7到图9说明上文所述的根据本发明的实施例的存储器件的操作方法。由于在本发明的操作方法中，晶体管始终处于导通状态，因此为了方便起见在图7到图9中未示出晶体管。
图7到图9示出了图3所示的第一存储器件的操作方法，图7示出了当第一存储器件的下部电极52a、相变层56和上部电极58a的塞贝克系数，即第一到第三塞贝克系数S1到S3之间的关系为S1＜S3＜S2时的操作方法。图8示出了当第一到第三塞贝克系数S1到S3之间的关系为S2＜S1＜S3时的操作方法。此外，图9示出了当第一到第三塞贝克系数S1到S3之间的关系为S1＜S2＜S3时的操作方法。
<写入>
参考图7，如图7(a)所示，在上部和下部电极58a和52a之间施加持续预定时间(例如几十纳秒)的写入电压，使得复位电流Irs流入完全具有晶态的相变层56。复位电流Irs是具有预定高度I1h的脉冲电流，并且强度小于常规复位电流。在根据下部电极52a、相变层56和上部电极58a的塞贝克系数之间的关系(S1＜S3＜S2)在下部电极52a和上部电极58a之间施加写入电压时，接触下部电极52a的相变层56的部分的温度瞬间(momentarily)变为相变温度或更高。因此，如图7(b)所示，将接触下部电极52a的相变层56的部分变为了非晶区80。在将相变层56的部分变为非晶区80时，增大了相变层56的电阻。在按照上述说明形成非晶区80时，相变层56的电阻变大，因而认为在第一存储器件内记录了位数据1。
同时，当相变层56的非晶区80具有晶态，并且使整个相变层56由此具有晶态时，认为在第一存储器件内记录的位数据0。
为了将相变层56的非晶区80变为晶态，在下部电极58a和上部电极52a之间施加预定电压，从而在如图7(b)所示的在相变层56内存在非晶区80的状态下，使置位电流流入相变层56。这时，置位电流Is是具有电流强度I2h的脉冲电流，电流强度I2h小于复位电流Irs的电流强度。但是，置位电流Is的施加时间比复位电流Irs的施加时间长。
在施加置位电流Is时，将相变层56的非晶区80转变为晶态，由此使整个相变层56转变为晶态，如图7(c)所示。因此，图7(c)和图7(a)中相变层56的相应状态是相同的。因此，可以将图7(b)所示的向相变层56施加置位电流Is的过程视为擦除记录在相变层56内的位数据1的过程，或者向相变层56记录位数据0的过程。
参考图8，在下部电极52a、相变层56和上部电极58a的塞贝克系数之间的关系为S2＜S1＜S3时，并且在向下部电极52a和上部电极58a之间施加与图7所示的操作方法相同的写入电压时，如图8(a)所示，与上部电极58a接触的相变层56的部分的温度变为相变温度或更高，因此与上部电极58a接触的相变层56的部分变为非晶区90。但是，在与下部电极52a接触的相变层56的部分内未发现任何改变。
如上所述，当下部电极52a、相变层56和上部电极58a的塞贝克系数S1、S2和S3满足S2＜S1＜S3时，除了在第一存储器件的操作过程中非晶区90在相变层56内的形成位置以外，第一存储器件的工作特性与图7所示的特性相同。
如图7和图8所示，尽管在相变层56内形成非晶区的位置不同，但是，第一存储器件的电流-电阻特性不变。因此，图7和图8所示的操作方法基本相同。
参考图9，在下部电极52a、相变层56和上部电极58a的塞贝克系数S1、S2和S3满足S1＜S2＜S3的关系时，并且在向下部电极52a和上部电极58a施加与图7的操作方法中施加的写入电压相同的电压时，在相变层56内形成第一和第二非晶区100和110。第一非晶区100形成于相变层56与下部电极52a接触的位置，第二非晶区110形成于相变层56与上部电极58a接触的位置。
照此，非晶区100和110存在于相变层56的两个位置时相变层56的电阻高于如图7或图8所示非晶区80或90仅存在于相变层56的一个位置时的相变层56的电阻。
因此，在如图9所示的第一存储器件的操作方法中，当在相变层56内形成了第一和第二非晶区100和110时，即记录了位数据1时相变层56的电阻与当相变层56内不存在非晶区时，即记录了位数据0时相变层56的电阻之间的差值远大于图7或图8所示的操作方法中的电阻差值。
<读取>
首先，在读取过程中向上部电极58a和下部电极52a之间施加读取电压，使得不会改变形成于相变层56内的非晶区的相态的电流，即小于置位电流的电流流经相变层56。读取电压的作用在于测量相变层56的电阻。将通过读取电压测得的相变层56的电阻与基准电阻比较。作为比较结果，当相变层56的测量电阻高于基准电阻时，读出在第一或第二存储器件内记录了位数据1。但是，当相变层56的测量电阻低于基准电阻时，读出在第一或第二存储器件内记录了位数据0。
现在，将说明根据本发明实施例的相变存储器件的制造方法。
首先，将解释制造第一存储器件的方法。
参考图10，将衬底40划分为将要形成器件元件的有源区和不会形成器件元件的场效应区(field region)。衬底40可以由包括预定导电杂质，例如p型杂质的硅衬底形成。在场效应区内形成用来隔离元件的场氧化物层(未示出)。在衬底40的有源区的预定部分上依次形成栅极氧化物层42和栅电极44。之后，采用栅电极44作为掩模，向有源区掺杂具有与掺杂衬底40的杂质相反的导电类型的导电杂质，例如n型杂质。结果，形成了其间设置着栅电极44的第一和第二杂质区S1和D1。可以以轻掺杂漏极(LDD)类型形成第一和第二杂质区S1和D1。第一和第二杂质区S1和D1之一可以是源极区，而另一个可以是漏极区。因此，在衬底40内形成了场效应晶体管。场效应晶体管是开关元件之一，可以采用不同的开关元件，例如二极管等替代它。
之后，在衬底40上形成覆盖晶体管的第一层间绝缘层46，在第一层间绝缘层46内形成暴露第一杂质区S1的接触孔48。可以在暴露第二杂质区D1而不是第一杂质区S1的位置形成接触孔48。在第一层间绝缘层46上形成填充接触孔48的导电材料(未示出)，对所述导电材料的上表面进行平面化处理，直到暴露第一层间绝缘层46为止。于是，以导电塞50填充接触孔48。
之后，参考图11，在第一层间绝缘层46上形成覆盖导电塞50的暴露的上表面的下部电极层52。下部电极层52可以由n型热电材料构成，所述材料的熔点高于将要形成的相变层56的熔点，并且具有第一塞贝克系数S1。
所述n型热电材料层可以是从下述集合中选出的一种：n-SiGe层、Sb2Te3-Bi2Te3层、以GeTe作为主要成分的材料层、以SnTe作为主要成分的材料层、以PbTe作为主要成分的材料层和以TeAgGeSb作为主要成分的材料层。如有必要，可以向所述材料层中掺杂少量掺杂材料。
此外，所述n型热电材料层可以由具有二元方钴矿结构和MX3组分的材料层形成(这里，M＝Co、Rh或Ir；X＝P、As或Sb)。
或者，所述n型热电材料层可以由具有满充方钴矿结构和RT4X12组分的材料层形成(这里，R＝镧系元素、锕系元素或碱土金属离子；T＝Fe、Ru或Os；X＝P、As或Sb)。
此外，所述n型热电材料层可以由具有笼状包合物结构和带有少量掺杂的A8B16E30成分的材料层构成(这里，A＝碱土金属；B＝III族元素(Ga、Al)；E＝Si、Ge或Sn)。
在n型热电材料层的材料层中，Sb2Te3-Bi2Te3的Sb2Te3含量优选低于Bi2Te3含量。下部电极层52可以由p型热电材料层形成。在形成下部电极层52之后，在下部电极层52上形成第二层间绝缘层54。第二层间绝缘层54可以由，例如，氮氧化硅(SiON)层形成。将要在后续过程中形成的相变层的厚度基本由第二层间绝缘层54的厚度决定。因此，优选通过考虑相变层的厚度形成第二层间绝缘层54。例如，形成具有小于等于100nm的厚度的第二层间绝缘层54，其形成厚度可以是20nm左右。之后，在第二层间绝缘层54内形成暴露下部电极层52的通路孔h1。优选在接触孔48之上形成通路孔h1。
之后，参考图12，在第二层间绝缘层54上形成相变层56，以填充通路孔h1。之后，采用预定抛光方法，例如化学机械抛光(CMP)法或回蚀(etch-back)法对相变层56的上表面进行抛光。执行所述抛光方法直至暴露第二层间绝缘层54。作为抛光的结果，将形成于通路孔h1周围的相变层56的部分全部去除了，仅保留了位于通路孔h1内的相变层56。图13示出了结果。相变层56可以由熔点低于下部电极层52的熔点，并具有第二塞贝克系数S2的材料层形成，例如Ge2Sb2Te5层或掺杂Ge2Sb2Te5层。
之后，参考图14，在第二层间绝缘层54上形成上部电极层58，以覆盖填充通路孔h1的相变层56的暴露部分。上部电极层58可以由p型热电材料层构成，所述热电材料层的熔点高于相变层56的熔点，并且具有第三塞贝克系数S3。
所述p型热电材料层可以由从下述集合中选出的层形成：p-SiGe层、Sb2Te3-Bi2Te3层、以GeTe作为主要成分的材料层、以SnTe作为主要成分的材料层、以PbTe作为主要成分的材料层和以TeAgGeSb作为主要成分的材料层。在形成p型热电材料层的过程中，如有必要，可以向用作所述p型热电材料层的材料层内掺杂少量掺杂材料。
此外，所述p型热电材料层可以由具有二元方钴矿结构和MX3组分的材料层形成(这里，M＝Co、Rh或Ir；X＝P、As或Sb)。
或者，所述p型热电材料层可以由具有满充方钴矿结构和RT4X12组分的材料层形成(这里，R＝镧系元素、锕系元素或碱土金属离子；T＝Fe、Ru或Os；X＝P、As或Sb)。
此外，所述p型热电材料层可以由具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料层构成(这里，A＝碱土金属；B＝III族元素(Ga、Al)；E＝Si、Ge或Sn)。
当上部电极层58由Sb2Te3-Bi2Te3层形成时，Sb2Te3含量优选高于Bi2Te3含量。第三塞贝克系数S3高于第一塞贝克系数S1(S3＞S1)，但是，第三塞贝克系数S3可以高于或低于第二塞贝克系数S2(S3＞S2或S3＜S2)。当第三塞贝克系数S3高于第一塞贝克系数S1时，第一和第三塞贝克系数S1和S3优选满足公式1。
下部电极层52可以由n型热电材料层形成，上部电极层58可以由p型热电材料层形成，第一和第三塞贝克系数S1和S3优选满足公式1，第一到第三塞贝克系数S1到S3优选满足第一关系(S1＜S2＜S3)，或者可以满足第二关系(S2＜S1＜S3)或第三关系(S1＜S3＜S2)。
同时，下部电极层52可以由p型热电材料层形成，上部电极层58可以由n型热电材料层形成。如果上部电极层58和下部电极层52满足分别由具有相反的导电类型的热电材料层形成的条件，那么上部电极层58和下部电极层52之一可以由n型热电材料层和p型热电材料层中的任何一个形成。
当下部电极层52由任何一种p型热电材料层形成，上部电极层58由任何一种n型热电材料层形成时，那么塞贝克系数关系中的参考符号S1表示上部电极层58的塞贝克系数，参考符号S3表示下部电极层52的塞贝克系数。因此，发生珀尔帖效应的位置可以不同于用来形成下部电极层52和上部电极层58的热电材料层类型彼此相反之前的位置。但是，如果在操作过程中，使流经下部电极层52和上部电极层58的电流的方向发生反转，那么产生珀尔帖效应的位置不变。
在形成上部电极层58之后，在上部电极层58的预定部分上形成感光层图案(未示出)。优选在覆盖通路孔56的位置形成感光层图案。采用感光层图案作为蚀刻掩模依次对上部电极层58、第二层间绝缘层54和下部电极层52进行蚀刻。在蚀刻之后，去除感光层图案。结果，制造出了图3所示的第一存储器件。
同时，在对图12的相变层56进行平面化处理的过程中，可能使填充通路孔h1的相变层56的部分的上表面形成图15所示的凹陷，之后如图16所示，在如上状态下，可以在第二层间绝缘层54上形成填充通路孔h1的凹陷上表面的上部电极层58。
同时，在相变层56的凹陷上表面以图15所示的状态填充通路孔之后，可以在第二层间绝缘层54上形成上部电极层58。
具体而言，如图17所示，去除具有凹陷上表面的相变层56的周围的一部分第二层间绝缘层54，从而使第二层间绝缘层54的上表面的高度低于相变层56的凹陷上表面的高度。为了实现这一目的，可以采用蚀刻剂对图15所示的所得结构进行湿法蚀刻，所述蚀刻剂相对于第二层间绝缘层54的蚀刻选择性高于相对于相变层56的蚀刻选择性。
如上，由于降低了第二层间绝缘层54的高度，因此，填充通路孔h1的相变层56具有如图17所示的突出形状。在这种状态下，对相变层56的突出部分进行抛光，并将其去除。从而使相变层56的上表面变得像图13所示的那样平坦。之后，如图14所示，可以在第二层间绝缘层54上形成上部电极层58。
现在，将参考图18到图21说明根据本发明的实施例的第二存储器件的制造方法。
参考图18，通过制造第一存储器件的方法在第一层间绝缘层46内形成接触孔48，并以导电塞50填充接触孔48。之后，在第一层间绝缘层46上形成下部电极60。下部电极60可以由在说明第一存储器件的制造方法的过程中提及的用来形成下部电极层52的热电材料层形成。
参考图19，在第一层间绝缘层46上形成覆盖下部电极60的第二层间绝缘层62。第二层间绝缘层62可以由与第一层间绝缘层46相同的绝缘材料构成。在第二层间绝缘层62内形成暴露下部电极60的通路孔h2后，如图20所示，以下部电极接触层64填充通路孔h2。这时，在形成下部电极接触层64的过程中，可以根据不同情况的必要性使下部电极接触层64形成凹陷或平坦的上表面。下部电极接触层64优选由与下部电极60具有相同特性的热电材料构成。因此，下部电极接触层64优选具有与下部电极60相同的塞贝克系数。
之后，如图21所示，在第二层间绝缘层62上形成覆盖下部电极接触层64的暴露表面的相变层56，并在相变层56上形成上部电极层58。相变层56和上部电极层58与在第一存储器件的制造方法中描述的相同。在形成上部电极层58之后，在上部电极层58上形成限定存储节点区的感光层图案(未示出)，并采用所述感光层图案作为蚀刻掩模，依次对上部电极层58和相变层56进行蚀刻。在蚀刻之后，去除感光层图案。从而制造除了具有图5所示的结构的第二存储器件。
上文已经给出了大量的详细说明，但是必须将其解释为本发明的示范性实施例，而不应解释为对本发明范围的限定。例如，本领域技术人员应当理解，可以由除了上述p型和n型热电材料以外的热电材料形成下部电极52a、下部电极接触层64和上部电极58a。此外，可以由除GST层以外的材料层形成相变层56。此外，可以反转复位电流和置位电流的施加方向来实施相变存储器件的操作方法。因此，本发明的范围不限于上述实施例，其必须由权利要求限定。
如上所述，在本发明的相变存储器件中，存储节点的下部电极52a和上部电极58a，或者下部电极接触层64和上部电极58a由具有相反导电类型的热电材料构成。下部电极52a(或下部电极接触层64)、相变层56和上部电极58a的塞贝克系数S1、S2和S3满足第一关系(S1＜S2＜S3)、第二关系(S2＜S1＜S3)和第三关系(S1＜S3＜S2)。
因此，在塞贝克系数差的作用下，在下部电极52a与相变层56之间的界面处、上部电极58a与相变层56之间的界面处或上部和下部电极与相变层56之间的两个界面处生产珀尔帖热。因此，本发明能够使复位电流降低得与珀尔帖热增加得一样多。此外，可以降低晶体管的允许电流，还可以降低晶体管的尺寸，由此提高相变存储器件的集成密度。
此外，复位电流的降低是由珀尔帖热引起的，与下部电极接触层64的尺寸减小无关。因此，根据本发明，可以在不增大置位电阻的情况下提高相变存储器件的集成密度。
尽管已经参考其示范性实施例特别展示和描述了本发明，但是本领域的普通技术人员将要理解，可以在其中做出多种形式和细节上的变化而不脱离由权利要求所限定的本发明的精神和范围。

Claims (42)

1.一种包括开关元件和连接至所述开关元件的存储节点的相变存储器件，其中，所述存储节点包括：
连接至所述开关元件的下部电极；
形成于所述下部电极上的相变层；以及
形成于所述相变层上的上部电极，其中
所述下部电极和所述上部电极由具有不同的导电类型的热电材料构成，所述热电材料具有高于所述相变层的熔点。
2.根据权利要求1所述的相变存储器件，其中，所述开关元件为晶体管类型或二极管类型。
3.根据权利要求1所述的相变存储器件，其中，所述下部电极的上表面具有凹陷外形。
4.根据权利要求1所述的相变存储器件，其中，在所述下部电极和所述相变层之间提供下部电极接触层。
5.根据权利要求1所述的相变存储器件，其中，所述相变层的厚度为100nm或更低。
6.根据权利要求1所述的相变存储器件，其中，所述下部电极由n型热电材料构成，所述上部电极由p型热电材料构成。
7.根据权利要求1所述的相变存储器件，其中，所述上部电极由n型热电材料构成，所述下部电极由p型热电材料构成。
8.根据权利要求1所述的相变存储器件，其中，所述下部电极、所述相变层和所述上部电极的塞贝克系数互不相同。
9.根据权利要求6所述的相变存储器件，其中，所述n型热电材料是由下述集合中选出的一种：n-SiGe；Sb2Te3-Bi2Te3，其中Sb2Te3含量＜Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co、Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
10.根据权利要求6所述的相变存储器件，其中，所述p型热电材料是由下述集合中选出的一种：p-SiGe，Sb2Te3-Bi2Te3，其中Sb2Te3含量＞Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co、Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
11.根据权利要求4所述的相变存储器件，其中，所述下部电极接触层由具有与所述下部电极相同的导电类型的热电材料构成。
12.根据权利要求8所述的相变存储器件，其中，当所述下部电极、所述相变层和所述上部电极的塞贝克系数分别为S1、S2和S3时，S1、S2和S3满足从下述集合中选出的一种关系：S1＜S2＜S3的关系、S1＜S3＜S2的关系和S2＜S1＜S3的关系。
13.根据权利要求12所述的相变存储器件，其中，在S1、S2和S3的关系中，S1和S3满足S3-S1＞100μV/K，的关系，其中K是绝对温度。
14.根据权利要求7所述的相变存储器件，其中，所述n型热电材料是由下述集合中选出的一种：n-SiGe；Sb2Te3-Bi2Te3，其中Sb2Te3含量＜Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co、Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
15.根据权利要求7所述的相变存储器件，其中，所述p型热电材料是由下述集合中选出的一种：p-SiGe；Sb2Te3-Bi2Te3，其中Sb2Te3含量＞Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co，Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
16.一种包括开关元件和连接至所述开关元件的存储节点的相变存储器件的操作方法，其中，所述存储节点包括连接至所述开关元件的下部电极；形成于所述下部电极上的相变层；以及形成于所述相变层上的上部电极，其中，所述下部电极和所述上部电极由热电材料构成，所述热电材料具有高于所述相变层的熔点，并具有不同的导电类型，所述方法包括：
使所述开关元件保持导通状态；以及
在所述上部电极和所述下部电极之间施加电压，使电流流过所述相变层。
17.根据权利要求16所述的方法，其中，所述开关元件为晶体管类型或二极管类型。
18.根据权利要求16所述的方法，其中，所述电流是用来在所述相变层中形成非晶区的复位电流，所述电压为写入电压。
19.根据权利要求16所述的方法，其中，所述电流是用来将存在于所述相变层中的非晶区变为晶态的置位电流，所述电压为擦除电压。
20.根据权利要求16所述的方法，其中，所述下部电极的上表面具有凹陷外形。
21.根据权利要求16所述的方法，其中，在所述下部电极和所述相变层之间提供下部电极接触层。
22.根据权利要求16所述的方法，其中，所述相变层的厚度为100nm或更低。
23.根据权利要求16所述的方法，其中，所述上部电极由n型热电材料构成，所述下部电极由p型热电材料构成。
24.根据权利要求16所述的方法，其中，所述上部电极由n型热电材料构成，所述下部电极由p型热电材料构成。
25.根据权利要求16所述的方法，其中，所述下部电极、所述相变层和所述上部电极的塞贝克系数互不相同。
26.根据权利要求23所述的方法，其中，所述n型热电材料是由下述集合中选出的一种：n-SiGe；Sb2Te3-Bi2Te3，其中Sb2Te3含量＜Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co、Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
27.根据权利要求23所述的方法，其中，所述p型热电材料是由下述集合中选出的一种：p-SiGe；Sb2Te3-Bi2Te3，其中Sb2Te3含量＞Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co、Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
28.根据权利要求25所述的方法，其中，当所述下部电极、所述相变层和所述上部电极的塞贝克系数分别为S1、S2和S3时，S1、S2和S3满足从下述集合中选出的一种关系：S1＜S2＜S3的关系、S1＜S3＜S2的关系和S2＜S1＜S3的关系。
29.根据权利要求28所述的方法，其中，在S1、S2和S3的关系中，S1和S3满足S3-S1＞100μV/K的关系，其中K是绝对温度。
30.根据权利要求24所述的方法，其中，所述n型热电材料是由下述集合中选出的一种：n-SiGe；Sb2Te3-Bi2Te3，其中Sb2Te3含量＜Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co、Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
31.根据权利要求24所述的方法，其中，所述p型热电材料是由下述集合中选出的一种：p-SiGe；Sb2Te3-Bi2Te3，其中Sb2Te3含量＞Bi2Te3含量；以GeTe为主要成分的材料；以SnTe为主要成分的材料；以PbTe为主要成分的材料；以TeAgGeSb为主要成分的材料；具有二元方钴矿结构和MX3组分的材料，其中M＝Co、Rh或Ir，X＝P、As或Sb；具有满充方钴矿结构和RT4X12组分的材料，其中R＝镧系元素、锕系元素或碱土离子，T＝Fe、Ru、Os，X＝P、As或Sb；具有笼状包合物结构和带有少量掺杂的A8B16E30组分的材料，其中A＝碱土金属，B＝III族元素(Ga、Al)，E＝Si、Ge或Sn。
32.一种相变存储器件的制造方法，包括：
在衬底上形成开关元件；
在所述衬底上形成覆盖所述开关元件的第一层间绝缘层；
在所述第一层间绝缘层内形成暴露所述开关元件的接触孔；
以导电塞填充所述接触孔；
在所述第一层间绝缘层上形成覆盖所述导电塞的下部电极层，并形成第二层间绝缘层；
在所述第二层间绝缘层内形成暴露所述下部电极层的通路孔；
以相变层填充所述通路孔；
在所述第二层间绝缘层上形成覆盖所述相变层的上部电极层；以及
依次蚀刻所述上部电极层、所述第二层间绝缘层和所述下部电极层，以包括所述相变层，
其中所述下部电极和所述上部电极由具有不同导电类型的热电材料构成，其中该热电材料的熔点高于所述相变层的熔点。
33.根据权利要求32所述的方法，其中，所述开关元件为晶体管类型或二极管类型。
34.根据权利要求32所述的方法，其中，所述下部电极层、所述相变层和所述上部电极层的塞贝克系数互不相同。
35.根据权利要求34所述的方法，其中，当所述下部电极层、所述相变层和所述上部电极层的塞贝克系数分别为S1、S2和S3时，所述下部电极层、所述相变层和所述上部电极层分别由使S1、S2和S3满足从下述集合中选出的一种关系的材料层形成：S1＜S2＜S3的关系、S1＜S3＜S2的关系和S2＜S1＜S3的关系。
36.根据权利要求35所述的方法，其中，在S1、S2和S3的关系中，S1和S3满足S3-S1＞100μV/K的关系，其中K是绝对温度。
37.根据权利要求34所述的方法，其中，所述下部电极层由n型热电材料层形成，所述上部电极层由p型热电材料层形成，或者，所述下部电极层由p型热电材料层形成，所述上部电极层由n型热电材料层形成。
38.根据权利要求32所述的方法，其中，以相变层填充所述通路孔包括：
在所述第二层间绝缘层上形成填充所述通路孔的相变材料层；以及
对所述相变材料层的上表面进行抛光，直到暴露所述第二层间绝缘层。
39.根据权利要求38所述的方法，在抛光之后，所述方法还包括：
使所述第二层间绝缘层的上表面的高度低于经过抛光的相变材料层的上表面的高度；以及
对所述的经过抛光的相变材料层的上表面进行抛光直到暴露所述第二层间绝缘层。
40.一种相变存储器件的制造方法，包括：
在衬底上形成开关元件；
在所述衬底上形成覆盖所述开关元件的第一层间绝缘层；
在所述第一层间绝缘层内形成暴露所述开关元件的接触孔；
以导电塞填充所述接触孔；
在所述第一层间绝缘层上形成覆盖所述导电塞的下部电极；
在所述第一层间绝缘层上形成覆盖所述下部电极的第二层间绝缘层；
在所述第二层间绝缘层内形成暴露所述下部电极的通路孔；
以下部电极接触层填充所述通路孔；
在所述第二层间绝缘层上依次形成覆盖所述下部电极接触层的相变层和上部电极层；以及
依次蚀刻所述上部电极层和所述相变层，其中，所述下部电极接触层和所述上部电极层分别由具有互不相同的导电类型的热电材料构成，且该热电材料的熔点高于所述相变层的熔点。
41.根据权利要求40所述的方法，其中，当所述下部电极接触层、所述相变层和所述上部电极层的塞贝克系数分别为S1、S2和S3时，所述下部电极接触层、所述相变层和所述上部电极层分别由使S1、S2和S3满足从下述集合中选出的一种关系的材料层形成：S1＜S2＜S3的关系、S1＜S3＜S2的关系和S2＜S1＜S3的关系。
42.根据权利要求41所述的方法，其中，在S1、S2和S3的关系中，S1和S3满足S3-S1＞100μV/K的关系，其中K是绝对温度。
CNB200610142556XA 2005-10-28 2006-10-30 相变存储器件及其操作和制造方法 Expired - Fee Related CN100555652C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR102499/05 2005-10-28
KR1020050102499A KR100657972B1 (ko) 2005-10-28 2005-10-28 상변화 메모리 소자와 그 동작 및 제조 방법

Publications (2)

Publication Number Publication Date
CN1956208A CN1956208A (zh) 2007-05-02
CN100555652C true CN100555652C (zh) 2009-10-28

Family

ID=37733426

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610142556XA Expired - Fee Related CN100555652C (zh) 2005-10-28 2006-10-30 相变存储器件及其操作和制造方法

Country Status (4)

Country Link
US (3) US7476892B2 (zh)
JP (1) JP5073267B2 (zh)
KR (1) KR100657972B1 (zh)
CN (1) CN100555652C (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7740804B2 (en) * 2005-04-12 2010-06-22 Chromedx Inc. Spectroscopic sample holder
JP4353336B2 (ja) * 2006-12-26 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置及びそのプログラム方法
KR101296288B1 (ko) 2006-12-29 2013-08-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
US20080212625A1 (en) * 2007-01-15 2008-09-04 Kabusiki Kaisha Y.Y.L. Semiconductor device
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
SG183081A1 (en) * 2007-07-26 2012-08-30 Cabot Microelectronics Corp Compositions and methods for chemical-mechanical polishing of phase change materials
US8130533B2 (en) * 2008-10-03 2012-03-06 International Business Machines Corporation Thermoelectric device and method
US8989890B2 (en) * 2008-11-07 2015-03-24 Applied Materials, Inc. GST film thickness monitoring
US8639377B2 (en) * 2008-11-07 2014-01-28 Applied Materials, Inc. Metrology for GST film thickness and phase
US8012790B2 (en) * 2009-08-28 2011-09-06 International Business Machines Corporation Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell
US8283202B2 (en) 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US8283650B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US7943420B1 (en) * 2009-11-25 2011-05-17 International Business Machines Corporation Single mask adder phase change memory element
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
CN102544358B (zh) * 2010-12-27 2014-02-05 中芯国际集成电路制造(北京)有限公司 相变存储器及其制备方法
US8487178B2 (en) 2011-01-14 2013-07-16 Ut-Battelle, Llc Alkaline earth filled nickel skutterudite antimonide thermoelectrics
KR101304428B1 (ko) 2011-08-12 2013-09-05 국방과학연구소 열전 레그, 그 제조방법 및 발전용 열전 모듈
JP5826779B2 (ja) * 2013-02-27 2015-12-02 株式会社東芝 不揮発性半導体記憶装置
JP6014521B2 (ja) * 2013-03-11 2016-10-25 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
CN103325942B (zh) * 2013-06-24 2015-09-09 济南大学 铁电隧道结器件
CN106941129A (zh) * 2017-01-17 2017-07-11 杭州电子科技大学 一种用于低功耗相变存储器的GeTe/Bi2Te3超晶格结构存储介质
JP6602328B2 (ja) 2017-03-01 2019-11-06 株式会社東芝 半導体記憶装置
US10693060B2 (en) * 2018-04-27 2020-06-23 Taiwan Semiconductor Manufacturing Company Ltd. Phase change memory structure and the same
KR102471714B1 (ko) * 2020-08-28 2022-11-28 한국전자기술연구원 실리콘 나노와이어를 이용한 적외선 센서 및 그 제조방법
CN115502538B (zh) * 2022-09-19 2023-08-11 哈尔滨工业大学 一种方钴矿基热电材料与金属电极的连接方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091328B2 (ja) * 2002-03-29 2008-05-28 株式会社東芝 磁気記憶装置
US6707087B2 (en) * 2002-06-21 2004-03-16 Hewlett-Packard Development Company, L.P. Structure of chalcogenide memory element
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100668823B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100566699B1 (ko) * 2004-08-17 2006-04-03 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US20060249724A1 (en) * 2005-05-06 2006-11-09 International Business Machines Corporation Method and structure for Peltier-controlled phase change memory
US20080012079A1 (en) * 2006-07-17 2008-01-17 Shoaib Zaidi Memory cell having active region sized for low reset current and method of fabricating such memory cells
KR20110076394A (ko) * 2009-12-29 2011-07-06 삼성전자주식회사 상변화 메모리 장치

Also Published As

Publication number Publication date
US8742514B2 (en) 2014-06-03
US8120004B2 (en) 2012-02-21
US20090095952A1 (en) 2009-04-16
US20120127789A1 (en) 2012-05-24
KR100657972B1 (ko) 2006-12-14
JP5073267B2 (ja) 2012-11-14
CN1956208A (zh) 2007-05-02
JP2007123908A (ja) 2007-05-17
US20070108488A1 (en) 2007-05-17
US7476892B2 (en) 2009-01-13

Similar Documents

Publication Publication Date Title
CN100555652C (zh) 相变存储器件及其操作和制造方法
CN100557812C (zh) 相变随机存取存储器及其操作方法
US10424732B2 (en) Fin selector with gated RRAM
US7939816B2 (en) Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same
US7598512B2 (en) Thin film fuse phase change cell with thermal isolation layer and manufacturing method
KR100566699B1 (ko) 상변화 메모리 장치 및 그 제조 방법
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
WO2011086725A1 (ja) 不揮発性記憶装置およびその製造方法
KR100642634B1 (ko) 게이트 상전이막 패턴을 갖는 피이. 램들 및 그 형성방법들
KR100567067B1 (ko) 상변화 기억 소자 및 그 제조방법
JP2006344948A (ja) 相変化記憶素子及びその製造方法
KR100713943B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR101171874B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
JP2006332671A (ja) 相変化記憶素子及びその製造方法
KR101096436B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101006516B1 (ko) 상변화 기억 소자 및 그 제조방법
CN210897286U (zh) 内存单元及nand型内存
KR101078718B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100650720B1 (ko) 상변화 기억 소자 및 그 제조방법
KR100728984B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100895819B1 (ko) 상변화 기억 소자의 제조방법
KR100650723B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20090001206A (ko) 반도체 소자의 제조방법
CN114762044A (zh) 内存单元及其制造方法
KR20060001100A (ko) 상변화 기억 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

Termination date: 20211030