CN100557812C - 相变随机存取存储器及其操作方法 - Google Patents

相变随机存取存储器及其操作方法 Download PDF

Info

Publication number
CN100557812C
CN100557812C CNB200610087668XA CN200610087668A CN100557812C CN 100557812 C CN100557812 C CN 100557812C CN B200610087668X A CNB200610087668X A CN B200610087668XA CN 200610087668 A CN200610087668 A CN 200610087668A CN 100557812 C CN100557812 C CN 100557812C
Authority
CN
China
Prior art keywords
bottom electrode
layer
phase change
electrode contact
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200610087668XA
Other languages
English (en)
Other versions
CN1873996A (zh
Inventor
徐东硕
朴用永
朴泰相
姜闰浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1873996A publication Critical patent/CN1873996A/zh
Application granted granted Critical
Publication of CN100557812C publication Critical patent/CN100557812C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种相变随机存取存储器(PRAM)及其操作方法。该PRAM包括：连接到开关器件的下电极；形成在所述下电极上的下电极接触层；相变层，所述相变层形成在所述下电极接触层上并包括与所述下电极接触层的上表面相接触的底表面；以及形成在所述相变层上的上电极。其中，所述下电极接触层由塞贝克系数的绝对值高于TiAlN的塞贝克系数的绝对值且具有负的塞贝克系数、热导率低于TiAlN的热导率、并且电阻与TiAlN的电阻类似的材料形成。

Description

相变随机存取存储器及其操作方法
技术领域
本发明涉及一种半导体存储器件及其操作方法，更具体而言，涉及一种相变随机存取存储器(PRAM)及其操作方法。
背景技术
相变随机存取存储器(PRAM)是非易失性存储器件，比如闪存、铁电RAM(FeRAM)和磁性RAM(MRAM)。PRAM与其他类型的非易失性存储器之间的结构差异在于存储节点。
PRAM存储节点利用了相变层，该相变层在相变温度下从低电阻结晶态变成高电阻非晶态。相变层具有与接触层即下电极接触层相接触的部分，该接触层与下电极接触。因此，在相变温度下相变层的相变的部分是与下电极接触层相接触的局部区域。PRAM是利用相变层的电阻特性来写和读位数据的存储器件。所述电阻特性根据相变层的相而变化。
图1是常规PRAM的截面图。
参照图1，常规PRAM具有在硅衬底7上的晶体管Tr。晶体管Tr包括源极区S、漏极区D和形成在源极区S与漏极区D之间的沟道区C上的栅极G。常规PRAM还包括连接到晶体管Tr的源极区S和漏极区D之一(例如源极区S)的存储节点部分10。存储节点部分10通过导电插塞9连接到晶体管Tr的源极区S。存储节点部分10包括顺序堆叠的下电极10a、下电极接触层10b、相变层10c和上电极10d，相变层10c包含位数据。下电极10a还用作垫层(pad layer)，所述垫层提供其上能够形成下电极接触层10b的较大区域。下电极接触层10b与相变层10c的底表面相接触。
图2示出了图1的常规PRAM的操作方法。为方便起见，图2仅示出了存储节点部分10。
参照图2，相变层10c的结晶态被指定为置状态，其中假定记录了位值0。当位值0记录在相变层10c中时，第一相变电流I1从上电极10d通过相变层10c施加到下电极10a上。第一相变电流I1对应于重置电压，所述第一相变电流I1是将与下电极接触层10b接触的相变层10c的接触区域的相改变成非晶态的电流。第一相变电流I1作为脉冲电流，具有几纳秒的作用时间，并具有比以下描述的设置电流更高的值。该第一相变电流I1集中在宽度比相变层10c小得多的下电极接触层10b中。因此，与下电极接触层10b相接触的相变层10c上的区域(以下所述的“接触区域A1”)的电阻大大地增加，并且接触区域A1的温度在第一相变电流I1的作用期间升高到相变温度之上。因此，相变层10c的接触区域A1的相从结晶态变成非晶态。相变层10c的接触区域A1的非晶态被指定为重置状态，其中假定记录了位值1。在图2中，h1指的是第一相变电流I1的强度。
参照图2，当相变层10c的接触区域A1为非晶时，在与第一相变电流I1相同的方向上，将第二相变电流I2施加到存储节点10。因为第二相变电流I2将相变层10c的接触区域A1的相从非晶态变成其最初的结晶态，所以其被称为设置电流。第二相变电流I2是脉冲电流，并具有比第一相变电流I1更低的强度。然而，第二相变电流I2的作用时间等于或基本大于第一相变电流I1的作用时间。当第二相变电流I2施加到存储节点部分10上时，相变层10c的接触区域A1的电阻增大并且接触区域A1的温度升高。然而，因为第二相变电流I2的强度低并且其作用时间长于第一相变电流I1的作用时间，所以接触区域A1的温度不达到相变层10c的相变温度。同样地，因为接触区域A1被长时间加热至比相变层10c的相变温度更低的温度，所以接触区域A1从非晶态变成结晶态，并且整个相变层10c为结晶的。
如上所述，在图1的常规PRAM中，相变层10c的电阻由第一和第二相变电流I1和I2所确定。然而，第一相变电流I1、即重置电流是改善PRAM特性的阻碍。
更具体而言，考虑到半导体制造技术的发展，为了减小PRAM的尺寸而减小存储节点部分10和晶体管(Tr)的尺寸在技术上并不困难。然而，随着晶体管(Tr)的尺寸变得更小，晶体管(Tr)能够容纳的电流、即晶体管(Tr)能够承受的电流变得更小。因此，难以实现高集成度的PRAM而不减小重置电流。
因此，人们已经提出了通过减小下电极接触层10b的宽度而减小重置电流的方法。
图3示出了根据下电极接触层10b的宽度变化、即相变层10c的接触区域A1的尺寸变化的重置电流的变化。
参照图3，接触区域A1的尺寸与重置电流成比例，因此随着接触区域A1的尺寸减小，重置电流减小。
所提出的减小重置电流的其他方法包括氧化下电极接触层10b以及利用高电阻TiAlN层作为下电极接触层10b。
然而，由于下电极接触层10b能够产生大量焦耳热，所以尽管以上方法能够减小重置电流，但PRAM的制造成品率及其可靠性由于设置电阻(setresistance)的增大而降低。
发明内容
本发明提供了能够减小重置电流同时防止设置电阻增大的PRAM。
本发明还提供了一种PRAM的操作方法。
根据本发明的一个方面，提供了一种PRAM，其包括：开关器件；连接到所述开关器件的下电极；形成在所述下电极上的下电极接触层；相变层，所述相变层设置在所述下电极接触层上并包括在其底表面上的与所述下电极接触层的上表面相接触的局部区域；以及，形成在所述相变层上的上电极，其中，所述下电极接触层是这样的材料层，所述材料层的塞贝克系数的绝对值高于TiAlN的塞贝克系数的绝对值并且为负值，其热导率低于TiAlN的热导率，并且其电阻与TiAlN的电阻类似。
所述下电极接触层可以具有设置在其外围的间隔物。
所述下电极接触层的上端可以填充有所述相变层。
所述下电极接触层可以是掺杂的n型SiGe层、掺杂的PbTe层、掺杂的n型多晶硅层和掺杂的硅化钴层之一。并且，所述下电极接触层可以由Sb2Te3、Bi2Te3、GeTe、PbTe、SnTe及其合金所构成的组中选取的一种形成。
所述合金层可以由Sb、Te、Bi、Ge、Pb和Sn所构成的组中选取的至少两种形成。此处，尽管不同的合金层可以具有相同的成分，但是所述合金中的成分的比率可以不同。
所述合金层可以包括预定量的掺杂材料。所述掺杂成分使得所述合金层的电导率被调整成与TiAlN的电导率类似的水平，从1-10毫欧厘米。此处，所述合金层中的所述掺杂成分的掺杂量可以达到尚未被掺杂的合金层重量的10％。
所述上电极可以是TiN、TiAlN和所述下电极接触层之一。
所述间隔物可以是氧化硅层、氮化硅层或氧化铝层。
所述开关器件可以是晶体管或二极管型器件。
根据本发明的另一方面，提供了一种PRAM，其包括：连接到开关器件的下电极；覆盖所述开关器件和所述下电极的层间绝缘层；形成在所述层间绝缘层上并暴露所述下电极的接触孔；用于填充所述接触孔的第一下电极接触层；形成在所述层间绝缘层上并覆盖所述第一下电极接触层的暴露部分的第二下电极接触层；形成在所述第二下电极接触层上并包括暴露所述第二下电极接触层的接触孔的绝缘层；形成在所述绝缘层的上表面上并且部分地填充暴露所述第二下电极接触层的接触孔的相变层；以及，形成在所述相变层上的上电极，其中，所述第一下电极接触层和第二下电极接触层中每一个都是材料层，所述材料层的塞贝克系数的绝对值高于TiAlN的塞贝克系数的绝对值并且为负值，其热导率低于TiAlN的热导率，并且其电阻与TiAlN的电阻类似。
此处，所述第一和第二下电极接触层可以与所述下电极接触层相同。
所述第一下电极接触层可以具有设置在其外围的间隔物。
所述第一和第二下电极接触层中每一个可以是掺杂的n型SiGe层、掺杂的n型PbTe层、掺杂的n型多晶硅层和掺杂的硅化钴层之一。并且，所述第一下电极接触层和第二下电极接触层中每一个可以由Sb2Te3、Bi2Te3、GeTe、PbTe、SnTe及其合金所构成的组中选取的一种形成。所述合金层可以由Sb、Te、Bi、Ge、Pb和Sn所构成的组中选取的至少两种形成。此处，尽管不同的合金层可以具有相同的成分，但是所述合金中的成分的比率可以不同。
除了主要成分之外，所述合金层可以包括少量的掺杂材料。所述掺杂成分使得所述合金层的电导率被调整成与TiAlN的电导率类似的水平，从1-10毫欧厘米。此处，所述合金层中的所述掺杂成分的掺杂量可以达到尚未被掺杂的合金层重量的10％。
所述上电极、间隔物和开关器件可以与以上描述的相同。
根据本发明的另一方面，提供了一种PRAM的操作方法，所述PRAM包括：连接到开关器件的下电极；形成在所述下电极上的下电极接触层；相变层，所述相变层设置在所述下电极接触层上并包括在其底表面上的与所述下电极接触层的上表面相接触的局部区域；以及，形成在所述相变层上的上电极，其中，所述下电极接触层是这样的材料层，所述材料层的塞贝克系数的绝对值高于TiAlN的塞贝克系数的绝对值并且为负值，其热导率低于TiAlN的热导率，并且其电阻与TiAlN的电阻类似，其中所述操作方法包括：将重置电流施加到所述相变层和所述下电极接触层，从而将与所述下电极接触层接触的所述相变层的一部分变成非晶态。
在该操作方法中，所述重置电流可以小于当将TiAlN用作下电极接触层时的重置电流。在这种情况下，可以在所述下电极接触层的外围附近进一步设置间隔物，并且所述下电极接触层可以包括填充有所述相变层的上端。所述下电极接触层可以是n型SiGe层、PbTe层、多晶硅层和硅化钴层之一。并且，所述下电极接触层可以由Sb2Te3、Bi2Te3、GeTe、PbTe、SnTe及其合金所构成的组中选取的一种形成。所述合金层可以由Sb、Te、Bi、Ge、Pb和Sn所构成的组中选取的至少两种形成。此处，尽管不同的合金层可以具有相同的成分，但是所述合金中的成分的比率可以不同。
所述操作方法可以进一步包括：在施加所述重置电流之后，以比所述重置电流更长的持续时间施加通过所述相变层和所述下电极接触层的设置电流。
所述开关器件可以是晶体管或二极管型器件。
由此，利用本发明可以降低重置电流而不增大设置电阻，使得能够减小晶体管的尺寸并能够增大PRAM的集成度而不增大设置电阻。
附图说明
通过参照附图更详细的描述其示范性实施例，本发明的以上和其他特征和优点将变得更加明显，其中：
图1是常规PRAM的截面图；
图2示出了图1的常规PRAM的操作方法；
图3是示出根据图1的PRAM的相变层10c的接触区域A1尺寸变化的重置电流变化的曲线图；
图4是根据本发明实施例的PRAM的截面图；
图5是图4的PRAM的区域P1(未在图5中标出)的放大截面图；
图6是(区域P1的)放大截面图，示出了图4的PRAM的相变层朝向PRAM的下电极接触层的顶部扩展的情况；
图7A和7B示出了为测量利用TiAlN层作为下电极接触层的常规PRAM以及利用n型SiGe层的本发明的PRAM的相变层的温度分布所进行的仿真的结果；
图8是根据本发明另一实施例的PRAM的截面图；以及
图9包含了用于说明图4的PRAM的操作方法的截面图。
具体实施方式
现将参照附图更充分的说明本发明，附图中示出了本发明的示范性实施例。在附图中，为清楚起见，夸大了层和区域的厚度。
图4是根据本发明实施例的PRAM的截面图。参照图4，将具有预定电导率的杂质，例如n型杂质，注入到衬底40的第一区域S1和第二区域D1中。衬底40可以例如是p型硅衬底。第一杂质区域S1和第二杂质区域D1可以具有各种形式。第一杂质区域S1和第二杂质区域D1中的一个，例如第一杂质区域S1可以是源极区域，而另一个区域，例如第二杂质区域D1可以是漏极区域。在第一杂质区域S1和第二杂质区域D1之间的衬底40上形成栅极氧化层42，并且在栅极氧化层42上形成栅极44。衬底40、第一杂质区域S1和第二杂质区域D1以及栅极44形成了电场效应晶体管。在衬底40之上，形成第一层间绝缘层46以覆盖晶体管。在第一层间绝缘层46中形成用于暴露第一杂质区域S1的接触孔48。接触孔48也可以形成在暴露第二杂质区域D1而不是第一杂质区域S1的位置。导电插塞50填充接触孔48。在第一层间绝缘层46上形成覆盖导电插塞50的暴露的上表面的下电极52。下电极52还用作垫层。在第一层间绝缘层46上形成覆盖下电极52的第二层间绝缘层54，并且在第二层间绝缘层54中形成暴露下电极52的上表面的接触孔56。第二层间绝缘层54可以由与第一层间绝缘层46相同的材料形成。接触孔56被下电极接触层58所填充。
下电极接触层58比利用TiAlN材料的常规PRAM的下电极接触层(图2中的10b)具有更良好的珀耳帖效应(Peltier effect)，具有与TiAlN的电阻相类似的电阻，并且可以由热导率远低于TiAlN的物质形成。现将描述具有这些特性的下电极接触层58。
接着，在第二层间绝缘层54上形成覆盖下电极接触层58的暴露的上表面的相变层60。相变层60可以由例如Ge2Sb2Te5形成，并且可以在其中掺杂氮。在相变层60上形成上电极62。上电极62可以由氮化钛(TiN)或TiAlN形成。
图5是图4的PRAM的区域P1的放大截面图。在图5中，可以在下电极接触层58与第二层间绝缘层54之间形成间隔物70。间隔物70的作用是减小接触孔56的尺寸。间隔物70可以根据用于下电极接触层58的材料而变化，并且可以由SiN、SiO2、Al2O3或SiON形成。
图6是(区域P1的)放大截面图，示出了图4的PRAM的相变层60朝向下电极接触层58的顶部扩展的情况。如图6所示，接触孔56的顶部可以被相变层60填充。也就是说，接触孔56大部分被下电极接触层58填充，并且接触孔56可以部分地被相变层60的区域所填充。
现将进一步说明下电极接触层58的材料特性。
当重置电流施加到相变层60上时，在相变层60的部分区域中产生热量，并且一部分相变层60从结晶态变成非晶态。这是因为所述热量造成相变层60的部分区域的温度陡然升高到相变温度之上。
当重置电流施加到相变层60上时，相变层60的部分区域中所产生的总热量受到焦耳热、传导所致的热损失以及珀耳帖效应的影响。依据珀耳帖热(以下描述)来合计所得热量。
因为珀耳帖热依赖于珀耳帖效应，所以珀耳帖热与根据下电极接触层58尺寸的设置电阻的增大无关。因此，当珀耳帖热增大时，能够增大相变层60的部分区域中所产生的总热量，同时不会伴随有设置电阻的增大。这意味着重置电流可以与通过珀耳帖热所产生的总热量的增加成比例的减小。
珀耳帖热与相变层60的塞贝克(Seebeck)系数SB1(S1用于源极区域)和下电极接触层58的塞贝克系数SB2之间的差(ΔS＝SB1-SB2)成比例。
用于相变层60的材料不改变。因此，可以说珀耳帖热依赖于用于下电极接触层58的材料。也就是说，当下电极接触层58的塞贝克系数SB2具有负值并且塞贝克系数SB2的绝对值高于相变层60的塞贝克系数SB1时，珀耳帖热随着差(ΔS＞0)的增大而增大。为了增大珀耳帖热，在确定了用于下电极接触层58的材料时，接下来要考虑的因素是所确定的材料的热导率和电阻。
在考虑这些不同要素时，在相变层60的熔融温度(即，在相变层60的部分区域从结晶态变成非晶态的点附近的温度)或更低的温度下，下电极接触层58的塞贝克系数SB2具有负值，根据本发明本实施例的下电极接触层58可以由塞贝克系数SB2的绝对值远大于TiAlN、热导率远小于TiAlN且电阻与TiAlN类似的材料形成。
因此，当相变层60由GST形成时，根据本发明本实施例的下电极接触层58可以是n型SiGe层、n型PbTe层、n型多晶硅层和n型硅化钴(n-CoSix)层之一。下电极接触层58可以由Sb2Te3、Bi2Te3、GeTe、PbTe、SnTe及其合金所构成的组中选取的一种形成。
当下电极层58是以上合金层之一时，所述合金层包括从Sb、Te、Bi、Ge、Pb和Sn所构成的组中选取的至少两种成分。此处，即使存在具有相同成分的合金层，但成分的比率对于各个层是不同的。
除了以上组中的成分之外，所述合金层可以包括少量的掺杂成分。所述掺杂成分使得合金层的电导率被调整成与TiAlN类似的水平，从1-10毫欧厘米(mohm.cm)。合金层中掺杂成分的掺杂量可以达到尚未被掺杂的合金层重量的10％。
下电极接触层58也可以由CeFe4-xCoxSb12I形成。当用于相变层60的材料的溶解温度与GST不同时，下电极接触层58可以由与上述材料不同的材料形成。
通过将常规PRAM中用于下电极接触层的TiAlN层与用于本发明的下电极接触层58中的上述材料层(例如，SiGe层)相比，可以确定根据本发明本实施例的下电极接触层58的优点。对于TiAlN与SiGe之间的比较，使用n-Si0.7Ge0.3作为SiGe。
以下的表1概括了TiAlN和n-Si0.7Ge0.3的电阻、塞贝克系数和热导率方面的各个特性。表1中的值可以通过掺杂而轻微地改变，而并非精确值，但是反映了近似值。
表1
  材料类型   电阻率(mOhm·cm)   塞贝克系数(μV/K)   热导率(W/cm·K)
  TiAlN   1-4   10   0.3
  n-Si<sub>0.7</sub>Ge<sub>0.3</sub>   1-8   -100～-300   0.04
参照表1，TiAlN和n-Si0.7Ge0.3的电阻率处于相同的范围，n-Si0.7Ge0.3的塞贝克系数具有比TiAlN的塞贝克系数高得多的绝对值并具有负值，且n-Si0.7Ge0.3具有比TiAlN低得多的热导率。
在这些条件下，根据本发明本实施例的下电极接触层58具有比用于常规PRAM的下电极接触层的TiAlN层大得多的珀耳帖效应，低得多的热导率以及类似的电导率。
因此，与TiAlN下电极接触层相比，包括下电极接触层58的根据本发明本实施例的PRAM具有更大量的珀耳帖热，使得重置电流与珀耳帖热的增加成比例的降低。此处，因为不必改变下电极接触层58的尺寸，所以不会发生常规PRAM中设置电阻增大的问题。
图7A和7B示出了为测量利用TiAlN层作为下电极接触层58的常规PRAM(以下称为第一PRAM)以及利用n型SiGe层的本发明的PRAM(以下称为第二PRAM)的相变层60的温度分布所进行的仿真的结果，同时将相同的重置电流分别施加到每个PRAM。
图7A示出了第一PRAM的测量结果，而图7B示出了第二PRAM的测量结果。
比较图7A和7B，能够发现在相同的重置电流下，最靠近下电极接触层58的相变层60的温度在第二PRAM中要比在第一PRAM中高得多。
这些仿真结果表明，与第一PRAM的重置电流相比，能够降低第二PRAM的重置电流。
图8是根据本发明另一实施例的PRAM的截面图。此处，将省略在图4中说明的对于PRAM的相同部分的描述。根据本发明本实施例的PRAM的特性在于，下电极接触层在较宽的区域上平坦地形成，并且相变层的下部被层间绝缘层所限制且形成为T形。也就是说，下电极接触层与相变层之间的界面的结构被层间绝缘层所限制。
更具体而言，如图8所示，形成在第二层间绝缘层54中的接触孔56被第一下电极接触层59a所填充。可以在第一下电极接触层59a的外围进一步设置间隔物。形成第二下电极接触层59b以覆盖第一下电极接触层59a的暴露部分。第一和第二下电极接触层59a和59b可以按照需要由相同的材料或者不同的材料形成。形成第一和第二下电极接触层59a和59b的材料可以与形成图4的PRAM的下电极接触层58的材料相同。
第一和第二下电极接触层59a和59b可以在单一的制造工艺中形成，或者第二下电极接触层59b可以在形成第一下电极接触层59a之后形成。
在第二下电极接触层59b上形成绝缘层66。在绝缘层66中形成用于暴露第二下电极接触层59b的预定区域的接触孔68。相变层72填充接触孔68。相变层72可以由与包括在图4的PRAM中的相变层60相同的材料形成，或者也可以不同。在相变层72的顶部形成上电极74。
在图4和8所示的PRAM中，晶体管是开关器件的一个实例。因此，可以用另一开关器件例如二极管型开关器件来代替晶体管。
图9示出了图4的PRAM的操作方法。在该操作中的晶体管处于常“导通”状态；因此，为方便起见，从图9中省略了开关器件(例如晶体管或二极管)。
写
如图9(A)所示，以预定的持续时间(例如几纳秒)将重置电流Irs施加到完全结晶的相变层60上。此处，因为根据本发明本实施例的下电极接触层58产生比相关技术中大得多的珀耳帖热量，所以重置电流Irs小于图2所示的第一相变电流I1。例如，在16Mb PRAM的情况下，在相关技术中需要1.6mA的重置电流，但在本发明中需要小于1.6mA的重置电流Irs。此外，在64Mb PRAM的情况下，相关技术需要约1.1mA的重置电流，而比本发明需要小于1.1mA的重置电流Irs。即使在更高集成度的器件中，本发明的重置电流Irs也可以小于常规的重置电流。图9中的附图标记h2表示重置电流Irs的大小，即强度，所述强度h2低于图2中常规的重置电流I1的高度(h1)。
随着相变层60的重置电流Irs的施加，与下电极接触层58接触的相变层60的部分区域的温度陡然升高到相变温度之上，并且变成了非晶区域80，如图9(B)中所示。随着相变层60的部分区域变成了非晶区域80，相变层60的电阻增大。同样地，当相变层60的部分区域变成非晶区域80时，图4的PRAM假定已经写入了位值1。
当相变层60的部分区域变成结晶区域时，图4的PRAM假定已经写入了位数据0。
参照图9(B)，当设置非晶区域80且非晶区域80是相变层60的一部分时，施加强度小于相变层60的重置电流Irs的设置电流Is。然而，设置电流Is比重置电流Irs施加更长的持续时间。
在施加设置电流Is时，相变层60的非晶区域80变成结晶态，并且相变层60变成完全结晶，如图9(C)所示。在图9(C)和9(A)中相变层60的状态是相同的。因此，图9(B)中示出的将设置电流Is施加到相变层60可以被认为是删除了已写入到相变层60中的位值1或者将位值0写入到相变层60中。
读
在读时，当将不足以改变相变层60的相的电流施加到相变层60时，确定所测量的电阻是大还是小，从而确定记录在相变层60中的位数据是1还是0。因此，在读期间，施加到相变层60的电流可以低于重置电流Irs和设置电流(Is)。
上述操作方法可以同样地应用于图8所示的PRAM。
本领域普通技术人员应理解的是，下电极接触层58可以由珀耳贴效应比上述材料更大的材料形成。并且，相变层60可以由除GST之外的材料形成。此外，可以使用其中重置电流和设置电流在相反的方向上被施加的操作方法。因此，本发明不限于本文所述的实施例，而应由本文权利要求中所记载的技术构思所限定。
如上所述，本发明的PRAM利用了用于下电极接触层的材料层，所述下电极接触层与相变层的下表面相接触。当与由TiAlN形成的常规下电极接触层相比时，本发明的材料层具有更大的塞贝克系数绝对值，具有负的塞贝克系数值，具有更低的热导率以及类似的电导率。因为所述材料具有大的塞贝克系数绝对值，所以与相关技术相比，珀耳贴热量显著增大。因此，在本发明的PRAM中，重置电流能够与珀耳贴热的增加量成比例的减小。这使得与常规晶体管相比，能够减小晶体管的电流限制以及尺寸，由此实现增大的PRAM的集成度。
本发明的PRAM中重置电流的减小归因于珀耳贴效应，并且与下电极接触层尺寸的减小无关。因此，能够增大本发明的PRAM的集成度而不增大设置电阻。
尽管已经参考其示范性实施例具体表示并描述了本发明，但在不偏离由所附权利要求限定的本发明的主旨和范围的前提下，可以对本发明进行形式和细节上的各种变化。

Claims (20)

1.一种相变随机存取存储器，其包括：
开关器件；
连接到所述开关器件的下电极；
形成在所述下电极上的下电极接触层；
相变层，所述相变层形成在所述下电极接触层上并包括在其底表面上的与所述下电极接触层的上表面相接触的局部区域；以及
形成在所述相变层上的上电极，
其中，所述下电极接触层由塞贝克系数的绝对值高于TiAlN的塞贝克系数的绝对值且具有负的塞贝克系数、热导率低于TiAlN的热导率、并且电阻与TiAlN的电阻处于相同的范围的材料形成，且所述下电极接触层是增大了所述相变层的塞贝克系数与所述下电极接触层的塞贝克系数之间的差的材料。
2.根据权利要求1所述的相变随机存取存储器，其中所述开关器件是晶体管和二极管型器件之一。
3.根据权利要求1所述的相变随机存取存储器，其中所述下电极接触层的上端填充有所述相变层。
4.根据权利要求1所述的相变随机存取存储器，其中所述下电极接触层是n型SiGe层、PbTe层、多晶硅层和硅化钴层之一。
5.根据权利要求1所述的相变随机存取存储器，其中所述下电极接触层由Sb2Te3、Bi2Te3、GeTe、PbTe及SnTe所构成的组中选取的一种形成。
6.根据权利要求1所述的相变随机存取存储器，其中所述上电极是TiN、TiAlN和形成所述下电极接触层的材料之一。
7.根据权利要求3所述的相变随机存取存储器，其中所述下电极接触层由n型SiGe、PbTe、多晶硅和硅化钴所构成的组中所选取的一种形成。
8.根据权利要求3所述的相变随机存取存储器，其中所述下电极接触层由Sb2Te3、Bi2Te3、GeTe、PbTe和SnTe所构成的组中选取的一种形成。
9.一种相变随机存取存储器，其包括：
开关器件；
连接到所述开关器件的下电极；
覆盖所述开关器件和所述下电极的层间绝缘层；
形成在所述层间绝缘层中并暴露所述下电极的第一接触孔；
填充在所述接触孔中的第一下电极接触层；
形成在所述层间绝缘层上并覆盖所述第一下电极接触层的暴露部分的第二下电极接触层；
形成在所述第二下电极接触层上并包括暴露所述第二下电极接触层的第二接触孔的绝缘层；
形成在所述绝缘层的上表面上并且填充暴露所述第二下电极接触层的所述第二接触孔的相变层；以及
形成在所述相变层上的上电极，
其中，所述第一下电极接触层和第二下电极接触层中每一个都由塞贝克系数的绝对值高于TiAlN的塞贝克系数的绝对值且具有负的塞贝克系数、热导率低于TiAlN的热导率、并且电阻与TiAlN的电阻处于相同的范围的材料形成，且所述第一下电极接触层是增大了所述相变层的塞贝克系数与所述第一下电极接触层的塞贝克系数之间的差的材料，所述第二下电极接触层是增大了所述相变层的塞贝克系数与所述第二下电极接触层的塞贝克系数之间的差的材料。
10.根据权利要求9所述的相变随机存取存储器，其中所述开关器件是晶体管和二极管型器件之一。
11.根据权利要求9所述的相变随机存取存储器，其中所述第一下电极接触层和第二下电极接触层中每一个是n型SiGe层、PbTe层、多晶硅层和硅化钴层之一。
12.根据权利要求9所述的相变随机存取存储器，其中所述第一下电极接触层和第二下电极接触层中每一个由Sb2Te3、Bi2Te3、GeTe、PbTe及SnTe所构成的组中选取的一种形成。
13.根据权利要求9所述的相变随机存取存储器，其中所述上电极是TiN、TiAlN和形成所述第一下电极接触层和第二下电极接触层的材料之一。
14.一种相变随机存取存储器的操作方法，所述相变随机存取存储器包括：开关器件；连接到所述开关器件的下电极；形成在所述下电极上的下电极接触层；相变层，所述相变层形成在所述下电极接触层上并包括在其底表面上的与所述下电极接触层的上表面相接触的局部区域；以及，形成在所述相变层上的上电极，其中，所述下电极接触层由塞贝克系数的绝对值高于TiAlN的塞贝克系数的绝对值且具有负的塞贝克系数、热导率低于TiAlN的热导率、并且电阻与TiAlN的电阻处于相同的范围的材料形成，且所述下电极接触层是增大了所述相变层的塞贝克系数与所述下电极接触层的塞贝克系数之间的差的材料，所述操作方法包括：
将重置电流施加到所述相变层和所述下电极接触层，从而将与所述下电极接触层接触的所述相变层的一部分变成非晶态。
15.根据权利要求14所述的操作方法，其中所述重置电流小于当使用TiAlN形成所述下电极接触层时的重置电流。
16.根据权利要求14所述的操作方法，其中所述开关器件是晶体管和二极管型器件之一。
17.根据权利要求14所述的操作方法，其中所述下电极接触层的上端填充有所述相变层。
18.根据权利要求14所述的操作方法，其中所述下电极接触层是n型SiGe层、PbTe层、多晶硅层和硅化钴层之一。
19.根据权利要求14所述的操作方法，还包括：在施加所述重置电流之后，以比所述重置电流更长的持续时间向所述相变层和所述下电极接触层施加设置电流。
20.根据权利要求14所述的操作方法，其中所述下电极接触层由Sb2Te3、Bi2Te3、GeTe、PbTe及SnTe所构成的组中选取的一种形成。
CNB200610087668XA 2005-05-31 2006-05-31 相变随机存取存储器及其操作方法 Active CN100557812C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR46127/05 2005-05-31
KR1020050046127A KR100682946B1 (ko) 2005-05-31 2005-05-31 상전이 램 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN1873996A CN1873996A (zh) 2006-12-06
CN100557812C true CN100557812C (zh) 2009-11-04

Family

ID=37462222

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610087668XA Active CN100557812C (zh) 2005-05-31 2006-05-31 相变随机存取存储器及其操作方法

Country Status (4)

Country Link
US (1) US7705343B2 (zh)
JP (1) JP2006339642A (zh)
KR (1) KR100682946B1 (zh)
CN (1) CN100557812C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941129A (zh) * 2017-01-17 2017-07-11 杭州电子科技大学 一种用于低功耗相变存储器的GeTe/Bi2Te3超晶格结构存储介质

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332735B2 (en) * 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7943921B2 (en) 2005-12-16 2011-05-17 Micron Technology, Inc. Phase change current density control structure
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
TWI305678B (en) * 2006-08-14 2009-01-21 Ind Tech Res Inst Phase-change memory and fabricating method thereof
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
JP2008103541A (ja) * 2006-10-19 2008-05-01 Renesas Technology Corp 相変化メモリおよびその製造方法
US7728318B2 (en) * 2006-11-16 2010-06-01 Sandisk Corporation Nonvolatile phase change memory cell having a reduced contact area
US8163593B2 (en) * 2006-11-16 2012-04-24 Sandisk Corporation Method of making a nonvolatile phase change memory cell having a reduced contact area
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
KR100889743B1 (ko) * 2006-12-07 2009-03-24 한국전자통신연구원 상변화 메모리 소자 및 그 제조 방법
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
KR101177284B1 (ko) * 2007-01-18 2012-08-24 삼성전자주식회사 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
KR100858089B1 (ko) * 2007-03-06 2008-09-10 삼성전자주식회사 상변화 메모리 소자와 그 제조 및 동작 방법
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
KR101469831B1 (ko) * 2007-04-30 2014-12-09 삼성전자주식회사 향상된 읽기 성능을 갖는 멀티-레벨 상변환 메모리 장치 및그것의 읽기 방법
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
KR100895797B1 (ko) 2007-12-10 2009-05-08 한국전자통신연구원 상변화 소자 및 그 제조 방법
KR20090068816A (ko) * 2007-12-24 2009-06-29 삼성전자주식회사 상변화 물질층 및 이를 포함하는 상변화 메모리 소자
KR100935591B1 (ko) * 2007-12-26 2010-01-07 주식회사 하이닉스반도체 콘택 저항 및 리셋 커런트를 개선할 수 있는 상변화 메모리소자 및 그 제조방법
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
TWI384663B (zh) * 2008-06-11 2013-02-01 Univ Nat Chunghsing The method of styling a phase - changing memory cell and the phase - changing memory
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8664689B2 (en) * 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
KR20100053049A (ko) 2008-11-12 2010-05-20 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US20100182827A1 (en) * 2009-01-22 2010-07-22 Sergey Kostylev High Margin Multilevel Phase-Change Memory via Pulse Width Programming
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) * 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8488362B2 (en) 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8551850B2 (en) * 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
US8216862B2 (en) 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
EP2548238B8 (en) * 2010-03-16 2015-06-17 SanDisk 3D, LLC Method of forming bottom electrodes for use with metal oxide resistivity switching layers
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
CN102332530B (zh) * 2010-07-13 2013-08-14 中国科学院上海微系统与信息技术研究所 具有侧壁加热电极与相变材料的存储器单元及制备方法
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8389971B2 (en) 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
US8841648B2 (en) 2010-10-14 2014-09-23 Sandisk 3D Llc Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
JP5439420B2 (ja) * 2011-03-22 2014-03-12 株式会社東芝 記憶装置
US8735862B2 (en) 2011-04-11 2014-05-27 Micron Technology, Inc. Memory cells, methods of forming memory cells and methods of forming memory arrays
JP5674548B2 (ja) * 2011-04-28 2015-02-25 株式会社日立製作所 半導体記憶装置
JP6014521B2 (ja) * 2013-03-11 2016-10-25 株式会社日立製作所 相変化メモリおよび半導体記録再生装置
US9455343B2 (en) * 2013-09-27 2016-09-27 Intel Corporation Hybrid phase field effect transistor
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
GB201414427D0 (en) 2014-08-14 2014-10-01 Ibm Memory device and method for thermoelectric heat confinement
US9741930B2 (en) * 2015-03-27 2017-08-22 Intel Corporation Materials and components in phase change memory devices
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
JP6602328B2 (ja) 2017-03-01 2019-11-06 株式会社東芝 半導体記憶装置
US20200058859A1 (en) * 2018-08-14 2020-02-20 Macronix International Co., Ltd. Resistive memory device and method for fabricating the same
CN110838542A (zh) * 2018-08-15 2020-02-25 旺宏电子股份有限公司 电阻式存储器元件及其制作方法
JP2021040067A (ja) 2019-09-04 2021-03-11 キオクシア株式会社 半導体記憶装置
CN113410381B (zh) * 2021-05-07 2023-05-19 长江先进存储产业创新中心有限责任公司 一种三维相变存储器及其控制方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
JP2003224204A (ja) * 2002-01-29 2003-08-08 Mitsubishi Electric Corp キャパシタを有する半導体装置
KR100448893B1 (ko) * 2002-08-23 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
KR100546406B1 (ko) * 2004-04-10 2006-01-26 삼성전자주식회사 상변화 메모리 소자 제조 방법
KR100567067B1 (ko) * 2004-06-30 2006-04-04 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941129A (zh) * 2017-01-17 2017-07-11 杭州电子科技大学 一种用于低功耗相变存储器的GeTe/Bi2Te3超晶格结构存储介质

Also Published As

Publication number Publication date
US7705343B2 (en) 2010-04-27
CN1873996A (zh) 2006-12-06
KR20060124290A (ko) 2006-12-05
US20060266993A1 (en) 2006-11-30
JP2006339642A (ja) 2006-12-14
KR100682946B1 (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
CN100557812C (zh) 相变随机存取存储器及其操作方法
CN100555652C (zh) 相变存储器件及其操作和制造方法
CN1996608B (zh) 相变材料、含该材料的相变随机存取存储器及其操作方法
US10305036B2 (en) Thermally optimized phase change memory cells and methods of fabricating the same
Chen et al. Ultra-thin phase-change bridge memory device using GeSb
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
US7601995B2 (en) Integrated circuit having resistive memory cells
US7221579B2 (en) Method and structure for high performance phase change memory
US6404665B1 (en) Compositionally modified resistive electrode
US7956358B2 (en) I-shaped phase change memory cell with thermal isolation
US7932506B2 (en) Fully self-aligned pore-type memory cell having diode access device
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
US7692959B2 (en) Multilayer storage class memory using externally heated phase change material
US7768016B2 (en) Carbon diode array for resistivity changing memories
EP1878064B1 (en) Method and structure for peltier-controlled phase change memory
US20040069982A1 (en) Compositionally modified resistive electrode
CN101164176A (zh) 使用后端工艺的相变电阻器的制造
US8963116B2 (en) Wrap around phase change memory
WO2004057684A1 (en) Electric device comprising phase change material
US9082964B2 (en) Nonvolative memory with filament
US20060255328A1 (en) Using conductive oxidation for phase change memory electrodes
KR100967682B1 (ko) 상변화 기억 소자 및 그의 제조방법
Pirovano et al. Phase-change memory technology with self-aligned μTrench cell architecture for 90 nm node and beyond
KR100731117B1 (ko) 상변화 기억소자 및 그 동작방법
KR101096436B1 (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant