KR100731117B1 - 상변화 기억소자 및 그 동작방법 - Google Patents

상변화 기억소자 및 그 동작방법 Download PDF

Info

Publication number
KR100731117B1
KR100731117B1 KR1020050132254A KR20050132254A KR100731117B1 KR 100731117 B1 KR100731117 B1 KR 100731117B1 KR 1020050132254 A KR1020050132254 A KR 1020050132254A KR 20050132254 A KR20050132254 A KR 20050132254A KR 100731117 B1 KR100731117 B1 KR 100731117B1
Authority
KR
South Korea
Prior art keywords
phase change
electrode layer
change material
film pattern
material film
Prior art date
Application number
KR1020050132254A
Other languages
English (en)
Inventor
김광진
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132254A priority Critical patent/KR100731117B1/ko
Priority to US11/641,033 priority patent/US7613029B2/en
Application granted granted Critical
Publication of KR100731117B1 publication Critical patent/KR100731117B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 기억소자에서 상변화 물질을 상변화시키는 대신 상변화 물질내에 전자가 이동할 수 있는 채널을 형성함으로써 상변화에 따른 전력소모를 감소시킨 본 발명의 일 측면에 따른 상변화 기억소자는 반도체 기판 상에 형성되는 제1 전극층; 상기 제1 전극층과 접촉하도록 상기 제1 전극층 상에 형성되며, 전도도가 은(Ag) 보다 더 큰 전도성 물질을 포함하는 상변화 물질막 패턴; 및 상기 상변화 물질막 패턴과 접촉하도록 상기 상변화 물질막 패턴 상에 형성되는 제2 전극층; 을 포함하는 것을 특징으로 한다.
상변화 기억소자, 채널, 전도성 물질, PRAM

Description

상변화 기억소자 및 그 동작방법{Phase Change RAM and Method for Operating The Same}
도 1은 종래기술에 의한 상변화 기억소자의 단면도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 상변화 기억소자의 동작방법을 보여주는 도면.
<도면의 주요부분에 대한 부호의 설명>
22: 제1 전극층 24: 상변화 물질막 패턴
26: 전도성 물질 28: 제2 전극층
30: 전도성 채널
본 발명은 반도체 기억소자의 제조방법에 관한 것으로, 더욱 상세하게는 상변화 기억소자에 관한 것이다.
반도체 기억소자들은 전원 공급이 중단되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억소자 및 비휘발성 기억소자로 나누어 질 수 있다. 대표적인 휘발성 기억소자들에는 DRAM 및 SRAM이 있고, 대표적인 비휘발성 기억소자들에는 FLASH가 있다. 이와 같은 전형적인 기억소자들은 저장된 전하 유무에 따라 논리 "0" 또는 논리 "1"을 나타냄으로써 기억 소자로서의 기능을 하게 된다.
휘발성 기억소자인 DRAM은 주기적인 리프레쉬 동작이 필요하며, 높은 전하 저장능력이 요구된다. 따라서, DRAM의 경우, 커패시턴스를 증가시키키 위해 많은 노력들이 시도되고 있다. 그 예로서, 커패시터 전극의 표면적을 증가시켜 커패시턴스를 증가시키고 있으나, 커패시터 전극의 표면적 증가는 DRAM의 집적도 증가에 장애가 된다.
한편 통상적인 플래쉬 기억 셀들은 반도체 기판에 차례로 적층된 게이트 절연막, 부유게이트, 유전체막 및 제어게이트로 구성된 게이트 패턴을 갖는다. 플래쉬 기억 셀에 데이터를 기입 또는 소거하는 윈리는 게이트 절연막을 통하여 전하를 터널링시키는 방법을 사용한다. 이때, 전원 전압에 비하여 높은 동작 전압이 요구된다. 이로 인하여, 플래쉬 기억소자들은 기입동작 및 소거동작에 필요한 전압을 형성하기 위하여 승압 회로가 요구된다.
따라서 비휘발성 특성 및 임의 접근이 가능하고, 소자의 집적도도 증가시키면서 구조가 간단한 새로운 기억 소자를 개발하기 위한 많은 노력이 있었으며, 이에 따라 나타난 대표적인 것이 상변화 기억 소자(Phase Change RAM: PRAM)이다. 상변화 기억 소자는 그것에 제공되는 열(heat)에 의존하여 그 결정 상태가 변하는 상변화 물질을 사용하는데, 통상적으로 상변화 물질로서 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)으로 구성된 칼코겐 화합물(GST 또는 Ge-Sb-Te)이 사용된다. 상변화 물질에 열을 제공하기 위해서 상변화 물질막에 전류를 흘려보내게 되는데, 공급되 는 전류의 크기 및 공급 시간에 의존하여 GST의 결정 상태가 변하게 된다.
GST는 그 결정 상태에 따라서 저항의 크기가 달라지기 때문에(결정 상태는 저항이 낮고 비정질 상태는 저항이 높음), 이러한 저항의 차이를 이용하여 논리 정보를 결정할 수 있다.
구체적으로 설명하면, 상변화 물질막에 높은 크기의 전류 펄스를 단시간 인가하여(저항 가열) 상변화 물질막의 온도를 용융점 부근까지 높인 후 급냉(약 1ns 미만)시키면 열을 받은 상변화 물질막 부분이 비정질 상태로 된다(리세트 상태). 반면, 상대적으로 낮은 크기의 전류 펄스를 장시간 인가하여(저항 가열) 상변화 물질막의 온도를 용융 온도보다 낮은 결정화 온도로 유지하여 결정화시킨 후 냉각시키면 열을 받은 상변화 물질막 부분은 결정 상태가 된다(세트 상태).
도 1은 이와 같은 통상적인 상변화 기억소자 구조를 도시한 단면도이다. 도 1을 참조하면, 반도체 기판(2) 상에 형성된 제2 전극층(4) 상에 상변화 물질막 패턴(6)이 위치하고 그 위에 제2 전극층(8)이 형성되어 있다.
그러나 도 1에 도시된 종래의 상변화 기억소자에서는 상변화 물질을 결정질에서 비정질로 상변형하는 경우 상당한 크기의 에너지가 요구되고, 발생하는 열로 인해 반도체 소자의 제조장치가 오작동을 일으키기도 한다는 문제점이 있다.
또한, 상변형이 진행될 때 상변화 물질의 부피가 원래로 돌아가지 않으며, 이로 인해 반도체 소자의 제조장치의 수명이 단축된다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 상변화 기억소자에서 상변화 물질을 상변화시키는 대신 상변화 물질내에 전자가 이동할 수 있는 채널을 형성함으로써 상변화에 따른 전력소모를 감소시킨 상변화 기억소자 및 그 제조방법을 제공하는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 상변화 기억소자는 반도체 기판 상에 형성되는 제1 전극층; 상기 제1 전극층과 접촉하도록 상기 제1 전극층 상에 형성되며, 전도도가 은(Ag) 보다 더 큰 전도성 물질을 포함하는 상변화 물질막 패턴; 및 상기 상변화 물질막 패턴과 접촉하도록 상기 상변화 물질막 패턴 상에 형성되는 제2 전극층; 을 포함하는 것을 특징으로 한다.
이때, 상기 제1 전극층 및 상기 제2 전극층 사이에 소정의 전압을 인가하는 경우 상기 상변화 물질막 패턴 내부에 전도성 채널이 형성되고, 상기 채널은 상기 상변화 물질막 패턴 내부의 결정입계(Grain Boundary)를 따라서 형성되는 것을 특징으로 한다.
바람직한 실시예에 있어서, 상기 전도성 채널 형성을 위해 소정의 전압을 인가하는 경우, 상기 제1 전극층에는 양의 전압을 인가하고, 제2 전극층에는 음의 전압을 인가하는 것을 특징으로 한다.
또한, 상기 제1 전극층 및 제2 전극층 사이에 역전압을 인가하는 경우 형성된 상기 전도성 채널은 소멸되는 것을 특징으로 한다.
또한, 상기 전도성 물질은 전도도가 은(Ag) 보다 큰 물질인 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 상변화 기억소자의 동작방법은, 상기 상변화 기억소자의 제1 전극층 및 제2 전극층에 사이에 소정의 전압을 인가하여 상기 상변화 물질막 패턴 내부에 전도성 채널을 형성함으로써 저항값을 감소시키고, 상기 제1 전극층 및 상기 제2 전극층에 사이에 역전압을 인가하여 상기 상변화 물질막 패턴 내부에 형성된 전도성 채널을 소멸시킴으로써 저항값을 증가시켜 소정의 데이터를 기입 및 소거하는 것을 특징으로 한다.
이때, 상기 전도성 채널 형성을 위해 소정의 전압을 인가하는 경우, 상기 제1 전극층에는 양의 전압을 인가하고, 제2 전극층에는 음의 전압을 인가하는 것을 특징으로 한다.
이하, 첨부되는 도면을 참고하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 상변화 기억 소자의 동작방법을 도시한 도면으로서, 도 1에서 제1 전극층, 상변화 물질막 패턴, 및 제2 전극층 부분만을 확대하여 나타낸 것이다.
먼저, 본 발명의 일 실시예에 따른 상변화 기억소자의 구조를 간략히 설명하면, 도 2a 내지 도 2c에 도시된 바와 같이, 반도체 기판(미도시) 상에 제1 전극층(22)이 형성된다. 이때 제1 전극층(22)을 형성하는 데 사용되는 전극재료로는 텅스텐, 카본, 구리, 알루미늄, 텅스텐 실리사이드, 플라티늄, 은, 금, 티타늄, 질화 티타늄, 디퐁된 폴리 실리콘 등과 같은 다양한 전도성 재료가 사용될 수 있다.
제1 전극층(22) 상에 상변화 물질막 패턴(24)이 상기 제1 전극층(22)과 접촉 하도록 형성되는데, 상기 상변화 물질막 패턴(24)은 전도성 물질(26)을 포함하는 것이 바람직하며, 상변화 물질막 패턴(24)을 구성하는 물질은 상술한 바와 같이 열(heat)에 의존하여 그 결정 상태가 변하는 물질로서, 통상적으로 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)으로 구성된 칼코겐 화합물(GST 또는 Ge-Sb-Te)이 사용된다. 이때, 상변화 물질막 패턴(24)에는 상변화 물질이 성긴 부분인 결정입계(Grain Boundary)(29)가 형성되어 있다. 또한, 상변화 물질막 패턴(24)에 포함되는 전도성 물질(26)은 은(Ag)보다 전기전도도가 큰 물질을 사용하는 것이 바람직하다.
다음으로, 상변화 물질막 패턴(24) 상에 상변화 물질막 패턴(24) 과 접촉하도록 제2 전극층(28)이 형성된다.
이와 같은 전도성 물질(26)이 상변화 물질막 패턴(24)에 포함됨에 따라, 소정 전압이 인가될 경우, 전도성 물질(26)들이 집중되어 전자가 이동할 수 있는 채널(Channel)(30)을 형성함으로써 저항이 감소되게 되는 것이다.
상술한 바와 같은 본 발명의 일 실시예에 따른 상변화 기억소자는 다음과 같이 동작한다.
먼저, 도 2a에 도시된 바와 같이, 전압이 인가되지 않은 경우, 상변화 물질막 패턴(24)에 포함된 전도성 물질(26)들은 골고루 분포되어 있다. 이때 호핑(Hopping)효과가 발생되긴 하지만, 직접적으로 전자가 전달되는 통로가 없기 때문에 상변화 물질막 패턴(24)의 저항값은 여전히 크다.
다음으로, 도 2b에 도시된 바와 같이, 제1 전극층(22) 및 제2 전극층(28)에 임계치 이하의 전압을 인가하게 되면, 도금(Electroplate)현상처럼, 전도성 물질(26)이 상변화 물질막 패턴(24)의 결정입계(Grain Boundary)(29)를 따라서 채널(30)을 형성하기 시작한다. 즉, 제1 전극층(22)에는 양전압(+)을 인가하고, 제2 전극층(30)에는 음전압(-)을 인가하게 되면, 상변화 물질막 패턴(24) 내부에서 전도성 물질(26) 들이 전도성 채널(30)을 형성하여, 형성된 전도성 채널(30)을 통해 전자가 제2 전극층(28)에서 제1 전극층(22)으로 이동하게 되므로 저항값이 크게 감소하게 되는 것이다.
또한, 도 2b에 도시된 바와 같이 전도성 채널(30)이 형성된 상태에서, 역전압을 인가하게 되는 경우, 즉 도 2c에 도시된 바와 같이, 제1 전극층(22)에는 음전압(-)을 인가하고, 제2 전극층(30)에는 양전압(+)을 인가하게 되면, 전도성 물질(26) 들이 흩어지게 됨으로써 형성된 전도성 채널(30)은 소멸하게 되고, 다시 저항값이 상승하게 된다. 이러한 동작의 반복으로 인하여 소정 데이터의 기입 및 소거가 가능한 것이다.
이상에 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 바와 같이 본 발명에 따르면, 비휘발성 메모리의 특징을 유지하되, 종래의 상변화 기억소자에서와 같은 열발생을 이용하여 저항값을 조절하지 않고, 전도성 채널을 이용하여 저항값을 조절하게 되므로, 전력소모를 줄일 수 있다는 효과가 있다.
또한, 본 발명에 따르면 상변화를 이용하지 않기 때문에, 상변화시 생기는 부피 변화로 인한 반도체 소자의 수명단축을 방지할 수 있다는 효과가 있다.

Claims (10)

  1. 반도체 기판 상에 형성되는 제1 전극층;
    상기 제1 전극층과 접촉하도록 상기 제1 전극층 상에 형성되며, 전도도가 은(Ag) 보다 더 큰 전도성 물질을 포함하는 상변화 물질막 패턴; 및
    상기 상변화 물질막 패턴과 접촉하도록 상기 상변화 물질막 패턴 상에 형성되는 제2 전극층;
    을 포함하는 것을 특징으로 하는 상변화 기억소자.
  2. 제1항에 있어서, 상기 제1 전극층 및 상기 제2 전극층 사이에 소정의 전압을 인가하는 경우 상기 상변화 물질막 패턴 내부에 전도성 채널이 형성되는 것을 특징으로 하는 상변화 기억소자.
  3. 제2항에 있어서, 상기 제1 전극층에는 양의 전압을 인가하고, 제2 전극층에는 음의 전압을 인가하는 것을 특징으로 하는 상변화 기억소자.
  4. 제2항에 있어서, 상기 전도성 채널은 상기 상변화 물질막 패턴 내부의 결정입계(Grain Boundary)를 따라서 형성되는 것을 특징으로 하는 상변화 기억소자.
  5. 제2항에 있어서, 상기 제1 전극층 및 제2 전극층 사이에 역전압을 인가하는 경우 형성된 상기 전도성 채널이 소멸되는 것을 특징으로 하는 상변화 기억소자.
  6. 삭제
  7. 반도체 기판 상에 형성되는 제1 전극층과, 상기 제1 전극층과 접촉하도록 상기 제1 전극층 상에 형성되며, 전도성 물질을 포함하는 상변화 물질막 패턴과, 상기 상변화 물질막 패턴과 접촉하도록 상기 상변화 물질막 패턴 상에 형성되는 제2 전극층을 포함하는 상변화 기억소자의 동작방법으로서,
    상기 제1 전극층 및 상기 제2 전극층에 사이에 소정의 전압을 인가하여 상기 상변화 물질막 패턴 내부에 전도성 채널을 형성함으로써 저항값을 감소시키고, 상기 제1 전극층 및 상기 제2 전극층에 사이에 역전압을 인가하여 상기 상변화 물질막 패턴 내부에 형성된 전도성 채널을 소멸시킴으로써 저항값을 증가시켜 소정의 데이터를 기입 및 소거하는 것을 특징으로 하는 상변화 기억소자의 동작방법.
  8. 제7항에 있어서, 상기 전도성 채널 형성을 위해 소정의 전압을 인가하는 경우, 상기 제1 전극층에는 양의 전압을 인가하고, 제2 전극층에는 음의 전압을 인가하는 것을 특징으로 하는 상변화 기억소자의 동작방법.
  9. 제7항에 있어서, 상기 전도성 채널은 상기 상변화 물질막 패턴 내부의 결정 입계(Grain Boundary)를 따라서 형성되는 것을 특징으로 하는 상변화 기억소자의 동작방법.
  10. 제7항에 있어서, 상기 전도성 물질은 전도도가 은(Ag) 보다 큰 물질인 것을 특징으로 하는 상변화 기억소자의 동작방법.
KR1020050132254A 2005-12-28 2005-12-28 상변화 기억소자 및 그 동작방법 KR100731117B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050132254A KR100731117B1 (ko) 2005-12-28 2005-12-28 상변화 기억소자 및 그 동작방법
US11/641,033 US7613029B2 (en) 2005-12-28 2006-12-19 Phase change memory and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132254A KR100731117B1 (ko) 2005-12-28 2005-12-28 상변화 기억소자 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR100731117B1 true KR100731117B1 (ko) 2007-06-22

Family

ID=38193500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132254A KR100731117B1 (ko) 2005-12-28 2005-12-28 상변화 기억소자 및 그 동작방법

Country Status (2)

Country Link
US (1) US7613029B2 (ko)
KR (1) KR100731117B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295888B1 (ko) 2010-05-10 2013-08-12 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964861B2 (en) * 2007-11-06 2011-06-21 Ovonyx, Inc. Method and apparatus for reducing programmed volume of phase change memory
WO2010077247A1 (en) * 2008-12-31 2010-07-08 Hewlett-Packard Development Company, L.P. Electrically and/or thermally actuated device
US10903273B2 (en) 2019-01-04 2021-01-26 International Business Machines Corporation Phase change memory with gradual conductance change

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093763A (ko) * 2003-04-30 2004-11-09 삼성전자주식회사 상변화 기억 소자 구조
KR20050059855A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US20050162907A1 (en) 2004-01-28 2005-07-28 Campbell Kristy A. Resistance variable memory elements based on polarized silver-selenide network growth

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040093763A (ko) * 2003-04-30 2004-11-09 삼성전자주식회사 상변화 기억 소자 구조
KR20050059855A (ko) * 2003-12-15 2005-06-21 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US20050162907A1 (en) 2004-01-28 2005-07-28 Campbell Kristy A. Resistance variable memory elements based on polarized silver-selenide network growth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101295888B1 (ko) 2010-05-10 2013-08-12 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20070147109A1 (en) 2007-06-28
US7613029B2 (en) 2009-11-03

Similar Documents

Publication Publication Date Title
KR100796430B1 (ko) 메모리를 위한 상 변화 액세스 디바이스
KR100650761B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100668824B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100655082B1 (ko) 상변화 메모리 소자 및 그 제조방법
US9747975B2 (en) Multi-level phase change memory
US7709822B2 (en) Phase change memory and manufacturing method thereof
US7649191B2 (en) Forming a carbon layer between phase change layers of a phase change memory
US20060197130A1 (en) Phase change memory devices and fabrication methods thereof
US9412939B2 (en) Forming sublithographic heaters for phase change memories
JP2006165553A (ja) 相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法
JP2008053494A (ja) 半導体装置及びその製造方法
US20090184307A1 (en) Phase change memory device and method of fabricating the same
JP2003298013A (ja) 相変化材料素子および半導体メモリ
KR100731117B1 (ko) 상변화 기억소자 및 그 동작방법
KR100567067B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20060089401A (ko) 상변화 메모리 소자
US20050029504A1 (en) Reducing parasitic conductive paths in phase change memories
KR20130079773A (ko) 상변화 메모리 저항 소자 및 그 제조방법
KR20050001169A (ko) 상변화 기억소자 형성방법
KR100536599B1 (ko) 상변화 기억 소자 구조
KR20060002133A (ko) 상변화 기억 소자의 제조방법
CN113594361B (zh) 相变薄膜、相变存储器及相变存储器的操作方法
US11508906B2 (en) Semiconductor memory device
KR101006517B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20060002129A (ko) 상변화 기억 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee