CN100538532C - 用于x-架构布局设计的图样识别及度量结构 - Google Patents

用于x-架构布局设计的图样识别及度量结构 Download PDF

Info

Publication number
CN100538532C
CN100538532C CNB2004800252149A CN200480025214A CN100538532C CN 100538532 C CN100538532 C CN 100538532C CN B2004800252149 A CNB2004800252149 A CN B2004800252149A CN 200480025214 A CN200480025214 A CN 200480025214A CN 100538532 C CN100538532 C CN 100538532C
Authority
CN
China
Prior art keywords
wafer
alignment mark
diagonal line
light shield
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800252149A
Other languages
English (en)
Other versions
CN1879064A (zh
Inventor
K·A·潘
B·兰加拉赞
B·辛格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1879064A publication Critical patent/CN1879064A/zh
Application granted granted Critical
Publication of CN100538532C publication Critical patent/CN100538532C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及检查方法和系统,其用于提供一种检查晶圆(900,1250)的最佳方式。此方法和系统包含有晶圆与光罩对准,层与层对准以及晶圆表面特征检查。通过在已有的对准记号(102,104,210A,210B,210C,210D)上增加额外的对角线(112,114)来减少交叉的尺寸及可安置期望点的相对应范围,来改善晶圆(900,1250)与光罩(1226)的对准。以类似的方式,可通过在已有的重叠目标(330)上增加斜的和/或非线性的线段来改善层与层的对准。同时通过提供数个所需斜轴来检查晶圆表面,从而提供更精确的特征测量。

Description

用于X-架构布局设计的图样识别及度量结构
技术领域
本发明一般涉及半导体制程,具体是在使用传统垂直线检查之外,亦使用对角线(45度)检查以便改善晶圆制造的检查,且因此可制造改进的半导体设计。
背景技术
半导体工业具有不断朝高装置密度发展的趋势。为了达到高密度,人们一直在努力缩小半导体晶圆上装置的尺寸(举例而言,次微米级)。为了达到如此高的装置封装密度,需要不断缩小在晶圆细小矩形部分(一般称为晶粒(die))上所制作的集成电路(ICs)的特征尺寸。这可以包括有内部连接线的宽度与间隔,接触孔的直径与间隔,各种特征的表面几何形状(如弯角和边缘等),以及其它特征的表面几何形状。为了缩小装置尺寸,需要更精密的制程控制。特征及特征间彼此的尺寸可视为临界尺寸(critical dimension;CDs)。缩小临界尺寸及复制更精确的临界尺寸有助于通过缩小装置尺寸以及提高封装密度来达到更高的装置密度。
典型的半导体或ICs制程包含有许多的步骤(举例而言,曝光、烘干、显影),在这些过程中数以百计的集成电路复制品会在单一晶圆上形成,更特别的是在晶圆的每一个晶粒上形成。在这些步骤中,有很多是将材料从现有层的特定位置加以重叠或移除以便在集成电路上形成所要的组件。大体而言,制程包括在最后将形成完整集成电路的硅基板表面及其内部建立数个图样(pattern)层。在堆积成层的过程中会在半导体晶圆表面上建立电的作用区。
将图像放置在晶圆表面上的准确度可通过使用最小定位公差(minimum registration tolerance)加以量化。定位公差大部分是以在第一个罩幕层上重叠第二个罩幕层时所存在的不确定性为基础。两层不能完全地重叠可能是由于各种因素,例如制作罩幕的设备,每次曝光之间的温度差所造成的罩幕扩张或收缩,以及对准工具定位能力的限制。
对准准确度(alignment accuracy)和重叠准确度(overlay accuracy)两者皆提供有关第一层图样位置与第二层图像(此乃期望精确地重叠在第一层图样)上的图样位置之间最大误差的信息。对准准确度具体指定对准记号的位置。一旦决定之后,晶圆将尽可能与光罩(reticle,用以依一定图样曝光的屏蔽,本文中称为光罩)对准,步进对准系统的不精确将决定此两层间的位置对准误差。
相反地,重叠准确度是指光罩图像与晶圆上的图样之间在晶圆上任何点的位置误差,其不仅仅是在对准记号造成误差的位置。由于误差能存在于对准系统之外,举例而言,透镜失真、轻击导致晶圆失真以及图像在光罩上的误差,所以即使是完全的对准,主要的重叠误差也会存在。
因为电路的所有特征必须在可接受的公差内彼此重叠,微影制程的实际重叠误差将决定制造芯片的产量与性能。如果全部的重叠误差超过所设计芯片图样的尺寸的公差值,则产量将会减少。
一个图样层与前一层对准是借助于同时在芯片与每一个光罩图样上建立的特殊对准图样来完成。光罩图样与先前在晶圆上建立特征对准的程序包含有移动晶圆台直到光罩对准记号与晶圆上的对准记号一致。一旦这个步骤完成,便可假定在光罩上的电路图样正确地对准先前制作在晶圆上的特征(在许可的重叠公差之内)。
从晶圆层第N层的重叠目标中心到第N+1层抗蚀层的重叠目标中心的平面距离被定义为重叠误差。在半导体技术中对准与重叠误差是以其x和y分量来表示。因此,若以遍及晶圆各处的点的x轴重叠误差制作成长方条统计图,其结果大概呈高斯分布。引用作为x轴重叠(或对准误差)的数是平均误差的绝对值加上分布在平均值附近的标准差的三倍。也就是,x轴重叠误差,Overlayx,将表示为:Overlayx=(|X|+3σx)。y轴重叠和对准误差也是使用相同的方式来描述。
缩小整体重叠误差的动力在于如何能达到更小的重叠误差,以便使用更严格的公差来设计电路图样。举例而言,可以使用更小的金属间距,在许多实例中这是决定装置晶粒尺寸的重要因素。而晶粒尺寸则是制作一个指定电路整体价格的主要因素,因为晶粒尺寸表示在每一片晶圆可以制作多少零件。如果设计规则对重叠误差没有足够的容许度,则很多装置均可能会失败。每一台步进机(stepper)的重叠误差皆有差异,而且生产线上的晶圆可能在任意的步进机间交换处理。这意味着,在设计规则所内含的公差必须将给定制程中所有步进机的一般特性考虑在内。
总体的制程重叠预算包含有在微影程序中所发现的所有误差来源,该误差包含步进机台和透镜差异、抗蚀应用和显影差异,晶圆不一致以及测量误差。重叠测量工具的任务是要量化由每一个来源所引起误差的大小并且核对当程序进行改善时所减少的误差。
在ICs制造中重叠测量有两个重要的功能。第一个是监督微影对准程序的性能。为达到这个目的,从每个批次的晶圆抽样,以统计方式获得整批的重叠效能。重叠测量的第二个功能是帮助设定微影程序。重叠测量在步进机系统进行初始安装时有助于使该步进机系统最佳化,而且在稍后通过周期性评估重叠而用于使步进机的性能维持在最佳状态。
重叠可简单地通过在某一层印记某一图样及连续层印记第二个图样,然后测量(在独立度量系统)两个图样在位置、方向和失真的差异。如果两个图样在相同的曝光工具下印记,则结果是工具对本身(tool-to-itself)重叠。如果两个图样在不同的曝光工具下印记,则结果是工具对工具(tool-to-tool)重叠。
对准记号通常是用来执行微影程序的步进机所特有的。简单的十字形图样常被用在早期的IC制程中,但是现在这种记号通常类似格栅的图样,在垂直的x和y方向具有延伸的结构。
使用很多对准策略试图使晶圆上每一个曝光区域的图样与光罩上的图样产生符合要求的对准结果。有一种方法称为两点整体对准(two-point global alignment),其使用两个间隔数英寸的记号。使晶圆上第一个记号与光罩上相对应的记号对准以确保晶圆和光罩对准到正确的x和y位置。通过对准第二组记号确保晶圆和光罩图样也对准到相同的旋转角度,θ。在两个对准动作完成后,晶圆对所有的曝光区域均是"无步进的(blindstepped)",其依赖机台移动的精确度使每一个曝光区域正确对准。这种策略仅能成功应用于当机台的垂直性非常良好以及在一段时间内区域间的误差非常小且稳定的场合。
第二种对准策略称为整体映像对准(global mapping alignment)。在这种方法中,步进机需要5到10个对准记号的x和y位置,然后计算符合这些数据的最小平方数。也就是每一个测量误差是取N次测量的平均,使得净位移误差为一次测量除以N的平方根。根据计算所得的误差,对系统区域内部和步进参数(区域之间)作修正(举例而言,每一个地点的曝光位置均是参考计算资料修正)。假设这些修正在晶圆曝光所需的1或2分钟内是稳定的。
先进的半导体装置制造商持续缩小特征尺寸到100nm的技术节点或更高。问题是传统临界尺寸度量技术举例而言,临界尺寸扫描电子显微镜(critical-dimension scanning electron microscopy;CD-SEM)及传统(CCD影像)光学度量缺乏提供有关特征临界尺寸和外观的正确资料的分辨率。重要的限制是这些方法仅提供从特征的整体观点并且很少或没有提供有关结构的侧边和底部特性的资料。
当CD的要求越来越小,所需要的是一个系统和方法用来帮助在半导体芯片上制作更小的零件。为了增加零件密度,可使用更精确的方法和系统更精确地放置零件,来降低因使用CD-SEM和缺陷/薄膜厚度对准记号(defect/film thickness alignment marks)而在多个轴上导致不正确测量引起的误差。
发明内容
下文中提出本发明的简要概论以提供对本发明一些观点的基本认识。此概论并非本发明的广泛的概要。既不是本发明的识别要点或关键要素也不是本发明目的的描述。其目的仅是以简单的形式提出本发明的一些观念作为下文中所提出详细说明的前奏。
本发明提供一种系统和方法,其有助于提高半导体芯片制造的精确度。在制作芯片期间所发生的检查程序,和传统上使用双轴检查以验证CDs的位置及芯片的其它特征均是精确的。不精确会导致整个产能下降,因为芯片可能由于一个缺陷而无法运作。此外,由于工业趋势朝向更小的组件及相对应的CDs,所以在制造上精确性是极其重要的。
本发明提供可在整个制程中在数个不同站上与传统垂直的X和Y轴检查一起使用的斜(45度)轴。增加数个斜(45度)轴检查使得可以测量电路设计中普遍使用的对角线路。举例而言,为了测量芯片特征第三轴的角度,必须间接使用由传统X和Y轴检查所测量的值计算第三轴特征的值。通过使用斜(45度)接线可谓依随X架构的设计标准的半导体电路提供下一代的新半导体电路。
尤甚者,当为微影制程使用光罩与芯片对准时,斜(45度)测量可更精确地用来决定对准记号的位置。斜(45度)线的测量可与传统的X和Y轴检查一起使用,其中水平X轴与Y轴互相垂直。
斜(45度)轴测量可与各种测量度量技术一起用于执行位置测量。举例而言,斜(45度)轴可与重叠目标,CD-SEM目标一起使用,或用于测量缺陷和/或薄膜厚度或对准记号。
本发明的再一个方面为同时使用对角线和传统的水平和垂直线以协助使用重叠度量目标的重叠精确度检查。
本发明的又一个方面为使用多重的斜(45度)线提供CD-SEM依循的途径。当CD-SEM与一个和/或数个半导体特征相关联时,它可以沿着额外的线以便提供更精确和/或精密的测量。应该了解的是斜(45度)线可与传统的X和Y轴测量同时使用。
附图说明
图1示出了传统对准记号,其具有从各原始记号以45度角绘制的两条额外的线;
图2示出了在半导体晶圆上使用传统对准记号使光罩与晶圆对准的现有技术;
图3所示的已分段框架内含框架(frame-in-frame)使用两个耦合在一起的检查轴;
图4示出了使用X架构普遍采用的斜(45度)布线的电路设计图;
图5示出了使用水平和垂直布线的传统电路设计的现有技术;
图6示出了连结两个或多个点的传统布线结构;
图7示出了使用X架构连结两个或多个点的斜(45度)布线结构;
图8示出了使用传统设计法和使用X架构设计法其导线长度的比较;
图9示出了使用斜(45度)线检查以便提供适当表面检查的CD-SEM检查系统;
图10示出了一种使用斜(45度)检查线测量重叠目标的度量方法;
图11示出了一种和CD-SEM一起使用以便提供沿着斜检查线进行检查的检查度量法;
图12示出了一种依据本发明的晶圆对准系统概要图;
图13示出了在例子的操作环境中的一种晶圆对准系统;以及
图14示出了一种用于其它例子制程的典型晶圆对准度量方法。
具体实施方式
图1示出了本发明的实施例,在此加入两条斜(45度)线112和114,以便与使用X架构的设计一起改善半导体的对准。线112和114与放置在晶圆100上以两条垂直线102和104绘制而成的传统对准记号一起使用。希望线102、104、112和114在所显示的四个位置其彼此间相对长度、宽度和位置大体上是相同的。
在这个特定实施例中,两条额外的线112和114与原始作为对准记号使用的两条线呈45度角放置。如图所示,两条额外加入的线其中心大体上与原始对准记号相同。应该理解的是,两条额外的斜(45度)线至少可以放置在光罩和/或晶圆上。应该理解的是,此额外记号的中线大体上没有必要与两个原始对准记号相同。如果用户因制造目的要求特征有一个偏移量,则此偏移量可并入额外的倾斜非线性直线的位置内。此外,在此特定实施例中所显示的记号角度不限于45度而可以是任何非线性(例如:曲线)或者是相对于原始给定对准记号的任意倾斜角度。
通过例子,一个依照X架构设计的电路可以在电路中采用广泛被使用的斜的线路布线。除了传统垂直线路通过采用斜的线路可以减少线路长度和功率散逸,这些相当于降低在晶圆的晶粒尺寸及改善信号的完整性。因此在光罩和晶圆对准时采用对角线可供X架构的电路设计做适当的对准。
简要地参考到图2示出了现有的技术,是一种在半导体表面放置对准记号的传统方法。传统方法使用数个对准记号,每个记号包含有两条交叉的线彼此互相垂直。
图2提供了现有技术的图标,其中刻在表面(举例而言,晶圆)200的对准记号210A-210D是用来帮助光罩和晶圆对准以正确地将图样投射在晶圆表面上。传统上,采用两条垂直线制作对准记号,其交叉点可建立期望的中心点将光罩和晶圆对准。举例而言,这个交叉点可用来将光罩和晶圆对准。
图3示出了一个分段的框架目标310,其中两个分段的框架定义为312和314。两个额外的分段框架322和324定义另外一个分段的框架目标320。分段框架320是由两个额外方向的对角线所组成。在此特定的实施例中,此额外的线与定义在分段的框架目标310中的原始直线呈45度角。
在一相当直的水平和垂直位置上,初始的重叠目标提供直线作为目标。测量装置可以依照此分段的框架决定中心到中心的容许公差。因此,在晶圆的空间上外部和内部的框架位置具有某种程度的位置公差。每一个个别框架的公差用来决定框架(层)间彼此的整体位置公差所在。
使用传统分段的框架内含框架目标310执行重叠度量之后,采用第二个分段的框架320。分段框架重叠目标320的外部框架324和外部框架312具有相同的面积、长度和宽度。同样地,内部框架322和内部框架314具有相同的面积、长度和宽度。然而,重叠目标320相对于重叠目标310旋转了45度。
应该理解的是,X架构电路设计将提供邻近各层依循不同的布局方法。举例而言,集成电路设计可以在需要组件和接线必须彼此呈水平和垂直的层3上使用传统的布局。下一个邻近的层,层4,可以采用X架构其中所有的接线与层3的接线是倾斜的(45度)。因此,第二个重叠目标可以用来决定制作在层4的电线管道(wireways)和/或信道(tunnels)是与层3的电线管道和/或信道对准的。
重叠目标330相当于目标310和320的组合。目标330可用来确认在制造中每一层相对于邻近的层和/或非邻近的层彼此之间的位置在公差之内。当电路设计中要实施倾斜的(45度)接线时,目标330可用来替代传统的重叠目标310。
图4示出了采用X结构以沿着X架构设计法的电路设计400。X架构设计不但使用传统垂直线410连接,而且也用与传统线路呈斜420(45度)放置的连接线连接点422和424。
应该理解的是,对角线路并非传统垂直布线从法线旋转45度。更确切地说,X架构倾斜布线允许通过混合垂直和斜(45度)的线路连接各点。同时采用传统和对角线路执行电路设计称为不固定的布线法(liquid routing)。特别是不固定的布线法允许电路设计者决定点对点以最佳路径连接,藉此达到接线长度、功率散逸和/或电路尺寸最有效的应用。因此,在电路中使用斜(45度)的线路与传统电路设计的限制并不相同。
在此特定实施例中,电路设计400采用双层布线以提供芯片上所有点的实质连接。第一层采用接线430提供两点之间的连接。接线430是同时由对角线432和传统(垂直)线434所组成。例子接线430的布局提供比传统设计所采用的接线长度更短。同样地,第二层采用接线440连接两点。接线440的布局依照不固定布线法的原理同时采用倾斜和垂直线。
现在参考图5,图中显示的电路500实质上表示与电路400具有相同的连接要求的相同电路。然而不同于电路400,在布线上电路500是依照传统(垂直)布线法本身所具有的设计限制来布线。为了比较方便,与电路400相同点的连接线也显示在采用传统布线法的电路500上。特别的是点522到点524的连接是通过依照传统设计方法以水平和垂直方向进行的线路520来完成。相较之下,以倾斜进行的单一线路提供点422和424两点之间的连接完成在电路400中点422到点424的连接。应该理解的是,在电路500中其余的连接采用传统布线法以提供点与点之间的连接。
现在参考图6和图7,示出了采用传统(垂直)架构600和X-架构700连接点AB和AD的线路长度。在每张图的尺寸“X”是一单位长度,因此在600和700中的每一个方块表示0.2单位长度。
布局600示出了采用传统(垂直)电路架构连接两点AB和AD。为了以最短线路长度的连接点A到点D,布线是先从点A到点E再由点E到点D。线路AE的长度为1单位而线路ED的长度为0.4单位。因此,采用传统(垂直)架构连接点A到点D的总线路长度是1.4单位。
相较之下,采用X-架构700,点A到点D可以经由斜的线路连接,此法可较600设计出较短的线路连接点A到点D。首先用来连接点A和点F的线路是0.6单位长。接着,使用斜的线路路径连接点F到点D。此斜路径的长度可以下式计算:
FD = 0.4 2 + 0.4 2 = 0.57 单位
结合这两个长度可得:
AD=AF+FD=0.6+0.57=1.17单位
比较采用传统和X-架构两种方法的线路长度AD可得:
传统:AD=AE+ED=1.0+0.4=1.4单位
X-架构:AD=AF+FD=0.6+0.57=1.17单位
针对此特殊的例子决定减少的线路长度:
1.4单位-1.17单位=0.23单位
0.23单位/1.4单位=17%
不用传统架构而用X-架构可减少17%的线路长度。
同样地,可以计算出在600和700中线路AB的线路长度。架构600以连接点AC和CB来连接点A和B。线段AC和CB各为1.0单位长使得连接点A和B为2.0单位长。相对地,架构700采用单一线路连接点A和B。
比较采用传统和X-架构两种方法的线路长度AB可得:
传统:AB=AC+CB=1.0+1.0=2.0单位
X-架构: AB = 1.0 2 + 1.0 2 = 2 = 1.4 单位
针对此特殊的例子决定减少的线路长度:
2.0单位
Figure C200480025214D0012094032QIETU
1.4单位=0.6单位
0.6单位/2.0单位=30%
不用传统架构而用X-架构可减少30%的线路长度。
如上述两架构600和700所示,根据X-架构提供电路两点之间的连接可以缩短线路长度。如第二个例子所示,使用X-架构连接两点在线路长度上最大可减少30%。举例而言,当单一对角线可代替两条等长的垂直线连接两点时,将会发生此最大减少量。
现在参考图8,示出了采用传统架构810(菱形ACEG)、X-架构820(八角形ABCDEFGH)和一个完全弹性的架构830(圆OA),从点O长度为一单位的布线资源的可布线区域。在半导体电路设计当组件的尺寸缩小时,电阻值随每个组件彼此间的接近程度成比例的增加。然而,当组件的尺寸缩小时,布线电容值并没有相对应地减少而且由互相连接所造成的信号延迟随着每一代包含有越来越小组件的芯片而增加。因此,芯片的性能对布线的依赖程度也增加。X-架构的具体化有助于缓和伴随着越来越小的组件尺寸所造成的时序收敛的问题。这是因为任何特别的布线网络以X-架构所包含的芯片面积大于传统布线的情况。因此可布线面积越大,就时序为考量的布线功能而言效能越好。
图8示出了采用不同架构从点O长度为一单位的可布线区域。传统的(垂直)架构所包含的区域以菱形ACEG表示(举例而言,经由P从O到Q需要长度为一单位的线路),然而在一个布线方向完全弹性的架构中,我们可以到达环绕O半径为1所画出的圆上任何一点。在X-架构中除水平和垂直的方向之外,允许以45度和135度方向布线。因此,八角形ABCDEFGH表示长度为一单位的线路的可布线区域(举例而言,经由R从O到S的距离是1)。
从图8可看出,假设使用具有特定长度线路的传统架构,其可布线的区域是1单位,则可计算出X-架构和完全弹性的架构的可布线区域为:
传统架构:
AREA ACEG / 2 = ( 2 * 2 ) / 2 = 2 / 2 = 1 单位
X架构:
AREA ABCDEFGH / 2 = ( ( 4 * ( 2 / 2 ) ) * ( 1 - 2 / 2 ) + 2 ) / 2 = ( 2 2 - 2 + 2 ) / 2 = 2 = 1.41 单位
完全弹性的架构:
AREAOA/2=π(1)2/2=π/2=1.57单位
因此,如上所示X架构在相同的布线长度之下比传统架构提供更大的重叠区域。应该理解的是,完全弹性的架构是以图标的方式说明,并不局限于如图所示可能为下一代电路设计的这种形式。
也可以使用临界尺寸扫描电子显微镜(CD-SEM)来完成度量。CD-SEM以由整体的方式量测目标物(举例而言,与测量表面垂直)。此项限制会阻碍正确地测量要求的尺寸,因为特征是在无法正确测量的角度。
图9、10和11示出了依据本发明的方法。为方便说明起见,以一系列的动作描绘说明此方法。应该理解的是,本发明并不局限于图标的动作和/或动作的顺序,举例而言,动作可以各种不同的顺序出现和/或同时并存,以及与其它未在此出现或描述的动作配合。此外,根据本发明将方法具体化时,并不需要包含所有图标的动作。另外,本领域技术人员将了解并体会一种方法可以用其它一系列有互相关系的状态(举例而言,状态图)或情况的形式来表现。
图9示出了一个使用CD-SEM检查晶圆900的系统和方法,其执行时首先检查直线930-940,接着检查斜(45度)线950-960。在此特定实施例中,图标中逐步显示的方法用于说明检查发生的步骤。首先,使用CD-SEM检查晶圆的表面,其大体上是以相对于晶圆表面0度930的方式进行。CD-SEM检查表面的角度由晶圆相对于CD-SEM的位置来决定。
代表一给定轴的直线932表示检查线。在使用CD-SEM检查每条线之后,CD-SEM大体上依照直线934的路线检查下一条直线。应该理解的是,在每条线均检查完成之后,接着检查与上一个检查相邻的直线。此外,可以使用数个检查线以提高晶圆表面或其它基板检查的分辨率。
大体上在以零度轴检查完成晶圆的检查之后,使用CD-SEM依照与相对于原始检查路线呈90度的路线940检查晶圆。举例而言,原始的检查轴如果是2度,则第二个检查轴基本将会是92度。第二个检查路线可以运用晶圆与CD-SEM的相对关系来决定。或者,可旋转CD-SEM以提供相对于原始(第一个)的检查轴呈90度的检查线。
之后,可以依照数个斜(45度)的检查线950-960以便提供相对于原始检查直线呈多个角度的检查轴。因为使用传统直线检查的方法无法提供所期望的检查结果,所以可利用期望检查的表面特征决定斜的检查线。
在此特定实施例中,使用单一个检查轴作为晶圆表面的检查路线。应该理解的是,可以依序采用数个斜的检查线以便提供所期望特征的检查。用户可选择检查线,以便提供自数个检查角度检查数个特征。
图10示出了一种可用于对如重叠目标430等的重叠度量目标进行检查的方法。在1010中,使用一般系统的初始化以便可定位作为坐标系统的资料的参考位置,但初始化并不是仅局限于此。当系统完成所有初始化的程序后,在1020中,通过使用CCD摄影机或一些类似的装置执行"直线"重叠目标的测量。接着在1030使用算法处理所获得的量测资料,以便决定内外环已分段框架盒在水平和垂直方向的中心。
之后,在1040中,沿着与1020相同的中心点利用斜(45度)的线提供另一个检查线。应该理解的是,对角线可以由多个方向和/或角度提供(举例而言,45度、135度、225度和315度)。此外,在1050中会检查数个不同的对角线直到全部都已处理为止。
然后从1030中的直线和1050中的斜检查线所获得的结果会在1060中相比较,以便决定目标物的重叠度量是否在制造的容许公差之内。使用演绎法以便决定由直线测量与对角线测量获得的结果是否在1070为制造所设定的公差范围内。
图11所示的方法1100用于协助检查晶圆表面,例如,使用CD-SEM。在1110中,检查系统初始化可包含有找出作为坐标系统资料的参考位置。之后,沿着测量的X轴1120,使用检查系统以整体方式检查表面。X轴的测量关系到直线的检查,基本上其与诸如半导体晶圆的表面上的水平资料的关系是0度。应该理解的是,通过沿着固定的平面移动检查系统(举例而言,CD-SEM),和/或对应于检查系统移动平面,可对沿着X轴的测量有所助益。
沿着Y轴1130的平面检查,大体上是以与1120阶段相同的方式执行,其中Y轴的检查线几乎垂直于X轴的检查线。检查是沿着Y轴的检查线执行,其中资料的收集是在执行检查的同一时间内完成。
一旦完成Y轴检查阶段1130,必须决定是否需要沿着其它的检查线1140检查表面。CD-SEM可具有处理器和内存以便协助决定是否需要其它的检查线。如果决定不需要其它的检查线,CD-SEM就完成检查1150并提供一种手段传送停止检查的信号。
然而,如果决定需要其它的检查线,CD-SEM会按照斜的路线执行下一个检查1160。举例而言,如果采用X架构,就会执行检查以确认组件和接线是位于制造公差之内。将会沿着其它的检查线执行检查,直到不再有检查线需要遵循,检查才算完成。
应该理解的是,为了有助于正确地检查受检查的平面,阶段1120、1130和1140大体上可以任意顺序执行。举例而言,如果以对角线检查可得到较正确的结果,这个阶段可以在X轴或Y轴执行之前首先执行。
图12示出了根据本发明作为晶圆对准的代表系统1200。系统1200包含具有设计图样1224的光罩1226。光源1220通过光罩1226投射灯光1222以便将设计图样1224投影在晶圆1250之上。来自光源1220的灯光1222会经过光罩1226和经过投影透镜系统1230的光学轴。投影透镜系统1230将光罩1226的设计图样1224投影在晶圆1250之上,同时,在大部分的情况下影像设计图样会因而简化。应该理解的是,在实现本发明时可以采用反射形式的系统、扫描系统和其它适合的系统。
晶圆夹具1260以真空吸附晶圆1250提供相较于平台1270的微量旋转,此平台1270可沿着x-方向和y-方向做二维的移动。控制器1210控制平台1270和晶圆夹具1260。控制器1210会影响用于使晶圆对准和定位的晶圆夹具1260的旋转和平台1270的移动(通过数个马达(未图标))。为了完成在此所描述的各项功能,控制器1210包含有程序化的处理器1212,以便控制和操作系统1200内的各种零件。根据在此所提出的描述,将处理器1212程序化以完成本发明相关功能的方法对本领域技术人员而言将是显而易见的。
与处理器1212结合操作的内存1214也是包含在控制器1210内,用于存储处理器1212所执行的程序代码,以及完成在此所描述系统1200的各项操作功能。内存1214包含有诸如:只读内存(read onlymemory;ROM)及随机存取内存(random access memory;RAM)。RAM是主内存,操作系统和应用程序会装载于此。内存1214也充当存储媒介用于暂存存储的信息包含有:光罩位置、晶圆位置、光罩坐标表、对准记号信息、印刷对准记号信息、虚拟对准记号信息、决定虚拟对准记号位置的程序及其它可用来完成本发明的资料。对于大量资料的存储,内存1214也可以包含硬盘机(举例而言,50G字节的硬盘)。
电源1280提供系统1200的操作电力,可采用任何合适的电源(举例而言,蓄电池、线电源(line power))来实现本发明。
在一种特定情况下,系统1200还包含有离轴形式的晶圆对准显微镜1240a和1240b(其由附图标记1240统称)。举例而言,显微镜1240具有与投影系统1230的光轴平行的光轴及在晶圆1250上的带状雷射光点影像(未图标)。带状雷射光点是一种光,其波长无法活化在晶圆1250上的光敏剂(光阻)。每个显微镜1240均具有光组件(未图标),其用于接收从印在晶圆表面(光阻)的对准记号散射的光和衍射(diffracted)的光。显微镜1240也包含有一些系统,在光点振动期间,分别使由光组件输出的光电信号同步和整流并且输出对应于与光点震动中心相关的对准记号偏移量对准讯号。应该理解的是,晶圆对准记号定位系统正快速地成长,而任何适合的定位系统(举例而言,通过透镜系统)都可用来完成本发明且均是涵盖在所附权利要求范围。
晶圆对准系统是本领域公知的系统。因此应该理解的是,为了简洁起见,前述系统1200的传统观点是以高阶或省略的方式加以说明。对本领域技术人员而言将可以轻易地根据在此所讲授的内容以本发明建构一个晶圆对准系统。
图13示出了一种例子系统1300,在此系统内可建置晶圆检查系统和晶圆对准系统。应该理解的是,此系统可包含有一个通过使用重叠目标提供重重叠齐(未图标)的系统。再者,如图所示的系统可以包含数个系统(未图标)用于在制造期间提供品质控制。
用户接口1320可用来输入数个与设置在光罩和/或晶圆上的对准记号相关的属性。举例而言,1320可以是图形用户接口(graphical userinterface;GUI)或是命令行接口。GUI可以包含有已知的文字和/或包含有对话框、静态控制、下拉式菜单、列表菜单、快捷菜单及绘图框等的图形显示区域。显示区域更可以包含对显示有帮助的功能。举例而言,显示区域可包含有帮助完全浏览前述项目的垂直和/或水平滚动条以及决定是否该区域为可视区域的工具列按钮。用户接口可与显示区域互动,通过各种装置诸如:鼠标、旋转球、键盘、笔和/或声控来选择和提供信息。
用来获得信息的输入区可以使用相同的机制(举例而言,对话框等)及额外提供诸如:编辑控制、复合框、选择钮、确认框及按钮等功能,其中GUI可以使用与上述机构和功能相关的各种输入装置(举例而言,鼠标、旋转球、按键、键盘、笔和/或声控)。如按钮等机构通常是用于连续输入信息以便初始信息的传达。然而,应该理解的是,本发明并不局限于此。举例而言,仅确认框即可以开始传达信息。
可以存取资料存储1310以便使得可存取适用的历史资料且与将其与有关半导体制造的目前已知数据相比较。资料存储1310可提供更有效率的系统,因为用于晶圆对准、晶圆检查等的参数不需要在每次执行新的制造时重新决定。举例而言,如果半导体制造需要最小公差,可以存取资料存储1310以协助满足期望公差的最佳方式。
使用晶圆装载系统1350为与晶圆对准系统1330相关的晶圆定位和放置。晶圆装载系统可以是一种装置使得用户可装载零件或者是将零件自动装载在所需的位置以帮助光罩和晶圆间得到最佳的对准。
一旦晶圆已经正确地装载,通过建立对准记号及增加与对准记号交叉的线,对准系统1330可提供一种使对准光罩和晶圆对准的手段。所增加直线的数量和尺寸可根据用户的精确度要求而决定。举例而言,如果在过程中(如:芯片制造)需要某种程度的标准差,此标准差可对应到交叉尺寸以便帮助光罩和晶圆对准。
晶圆检查系统1340(如图所示)是在晶圆已经确实对准且半导体制程已经完成之后使用。然而,应该理解的是,检查系统可在整个制造过程中使用而不需要等到制造完成之后。举例而言,在半导体制造中,临界尺寸扫描电子显微镜(CD-SEM)可以用来作为晶圆检查系统。
图14示出了一种在量产设定时,用于为所制造晶圆提供晶圆对准和检查的方法。在1410的用户接口可用来获得/存储数个关于放置在光罩和/或晶圆上的对准记号的属性。举例而言,1410可以是图形用户接口(GUI)或是命令列的接口。GUI可以包含有已知的文字和/或包含有对话框、静态控制、下拉式菜单、列表菜单、快捷菜单及绘图框等的图形显示区域。显示区域还可以包含对显示有帮助的功能。举例而言,显示区域可包含有帮助前述项目完全浏览的垂直和/或水平滚动条以及决定是否该区域为可视区域的工具列按钮。用户接口可与显示区域互动,通过各种装置诸如:鼠标、旋转球、键盘、笔和/或声控来选择和提供信息。
用来获得信息的输入区可以使用相同的机制(举例而言,对话框等)及额外提供诸如:编辑控制、复合框、选择钮、确认框及按钮等功能,其中GUI可以使用与上述机构和功能相关的各种输入装置(举例而言,鼠标、旋转球、按键、键盘、笔和/或声控)。如按钮等机构通常是用于连续输入信息以便初始信息的传达。然而,应该理解的是,本发明并不局限于此。举例而言,仅确认框即可以开始传达信息。
可以存取资料存储以便使得可存取适用的历史资料且与将其与有关半导体制造的目前已知数据相比较。资料存储可提供更有效率的系统,因为用于晶圆对准、晶圆检查等的参数不需要在每次执行新的制造时重新决定。举例而言,如果半导体制造需要最小公差,可以存取资料存储以协助满足期望公差的最佳方式。
在1420,使用晶圆装载系统为与晶圆对准系统1430相关的晶圆定位和放置。晶圆装载系统1420可以是一种装置使得用户可装载零件或者是将零件自动装载在所需的位置以帮助光罩和晶圆间得到最佳的对准。
一旦晶圆已经正确地装载,通过建立对准记号及增加与对准记号交叉的线,对准系统1430可提供一种使对准光罩和晶圆对准的手段。所增加直线的数量和尺寸可根据用户的精确度要求而决定。举例而言,如果在过程中(如:芯片制造)需要某种程度的标准差,此标准差可对应到交叉尺寸以便帮助光罩和晶圆对准。
晶圆检查系统1440是在晶圆已经确实对准且半导体制程已经完成之后使用。然而,应该理解的是,检查系统可在整个制造过程中使用而不需要等到制造完成之后。举例而言,在半导体制造中,临界尺寸扫描电子显微镜(CD-SEM)可以用来作为晶圆检查系统。
在1450,根据从晶圆检查所接收的资料做判断,决定晶圆制造是否在期望的公差之内。如果晶圆是在期望的公差之内的话,晶圆将送到销售管道1455以便分配给顾客。如果晶圆检查1440发现制造没有在期望的公差之内的话,必须判断是否晶圆可以在新的制程中重工(rework)1460使用。如果晶圆无法重工,就送到废料处理1465。然而,如果判断晶圆可以在新的制程重工使用,就送到重工程序1470为晶圆准备新的制程。重工程序1470完成之后,将晶圆装载1480在1430的晶圆对准。
上述已经说明的是本发明的最佳实施例。当然,不可能为了描述本发明而描述每种可想象的构成要素和方法的组合,但对本领域技术人员而言将了解本发明尚可有许多另外的组合和变更。因此,本发明希望能够包含所有由所附权利要求范围的精神和范围涵盖的置换、修改和变动都在之内。

Claims (10)

1.一种用于使晶圆(900,1250)与光罩(1226)对准的系统,该系统包括:
光罩(1226),其包含:
设计区域;
第一个对准记号(102,104,210A,210B,210C,210D);和
第二个对准记号(102,104,210A,210B,210C,210D),其依光罩
中心点,对称于第一个对准记号(102,104,210A,210B,210C,210D);
依据X架构至少使用一条与至少一个对准记号(102,104,210A,210B,210C,210D)交叉的额外对角线(112,114),使组件和接线的对准更加正确。
2.如权利要求1所述的系统,还包含有处理器(1212),其允许用户选择和放置至少一额外的对角线(112,114)以与至少一个对准记号(102,104,210A,210B,210C,210D)交叉。
3.如权利要求1所述的系统,其中该对角线(112,114)为相对于第一个和第二个对准记号(102,104,210A,210B,210C,210D)的角度呈45、135、225和315度的其中之一,其中对准记号(102,104,210A,210B,210C,210D)包含有两条相交且互相垂直的直线。
4.如权利要求2所述的系统,还包含有内存(1214),其操作上与该处理器(1212)耦接,以便依据前述的操作协助增加额外的对角线(112,114)。
5.如权利要求2所述的系统,其中该处理器(1212)决定所需要的该额外对角线(112,114)的数量以得到在对准记号(102,104,210A,210B,210C,210D)范围内的期望精确度。
6.一种晶圆制造系统,使用如权利要求1所述的系统。
7.一种帮助晶圆对准的方法,包括下列步骤:
使用光罩(1226),其包含有:
设计区域;
第一个对准记号(102,104,210A,210B,210C,210D);和
第二个对准记号(102,104,210A,210B,210C,210D),其依光罩中心点,对称于第一个对准记号(102,104,210A,210B,210C,210D);增加至少一条与至少一个对准记号(102,104,210A,210B,210C,210D)交叉的额外对角线(112,114),以便提供更正确的对准。
8.如权利要求7所述的方法,还包含:使用处理器选择和放置至少一条额外的对角线(112,114)以与至少一个对准记号(102,104,210A,210B,210C,210D)交叉。
9.如权利要求8所述的方法,其中该对角线至少包含有相对于该对准记号(102,104,210A,210B,210C,210D)的角度呈0、45、90、135、180、225、270、315和360度的其中之一。
10.一种对准晶圆(900,1250)和测量重叠误差的方法,该方法包括:
用于为对准记号(102,104,210A,210B,210C,210D)至少增加一条额外对角线(112,114)以便提供更精确的对准晶圆的手段;
用于增加至少一条额外对角线(112,114)以便提供更精确重叠的手段;和
用于利用处理器选择和放置至少一额外的对角线(112,114)以与至少一个对准记号(102,104,210A,210B,210C,210D)交叉的手段。
CNB2004800252149A 2003-09-02 2004-08-30 用于x-架构布局设计的图样识别及度量结构 Active CN100538532C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/653,309 US7001830B2 (en) 2003-09-02 2003-09-02 System and method of pattern recognition and metrology structure for an X-initiative layout design
US10/653,309 2003-09-02

Publications (2)

Publication Number Publication Date
CN1879064A CN1879064A (zh) 2006-12-13
CN100538532C true CN100538532C (zh) 2009-09-09

Family

ID=34217862

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800252149A Active CN100538532C (zh) 2003-09-02 2004-08-30 用于x-架构布局设计的图样识别及度量结构

Country Status (7)

Country Link
US (2) US7001830B2 (zh)
EP (1) EP1660948A2 (zh)
JP (1) JP2007504664A (zh)
KR (1) KR101138449B1 (zh)
CN (1) CN100538532C (zh)
TW (1) TWI348728B (zh)
WO (1) WO2005022269A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084413B2 (en) * 2002-08-08 2006-08-01 Micron Technology, Inc. Photolithographic techniques for producing angled lines
KR100578916B1 (ko) * 2003-12-19 2006-05-11 삼성에스디아이 주식회사 옵셋공정의 얼라인 마크 형성방법 및 그 장치
US7363601B2 (en) * 2004-10-15 2008-04-22 International Business Machines Corporation Integrated circuit selective scaling
US20100015534A1 (en) * 2008-07-17 2010-01-21 Chien-Min Wu Method for monitoring photolithography process and monitor mark
US8143731B2 (en) * 2009-07-14 2012-03-27 Nanya Technology Corp. Integrated alignment and overlay mark
US9117775B2 (en) * 2011-05-25 2015-08-25 Texas Instruments Incorporated Alignment to multiple layers
US8781211B2 (en) * 2011-12-22 2014-07-15 Kla-Tencor Corporation Rotational multi-layer overlay marks, apparatus, and methods
US9134628B2 (en) * 2012-01-13 2015-09-15 Nanya Technology Corporation Overlay mark and application thereof
CN103063185B (zh) * 2012-12-31 2017-04-19 中国电子科技集团公司第四十五研究所 单点确定晶圆测试范围的方法
US9136223B2 (en) * 2013-07-26 2015-09-15 Globalfoundries Inc. Forming alignment mark and resulting mark
CN104416461A (zh) * 2013-09-02 2015-03-18 无锡华润上华科技有限公司 Cmp研磨速率的精确量测方法
US9518932B2 (en) * 2013-11-06 2016-12-13 Kla-Tencor Corp. Metrology optimized inspection
KR20230110835A (ko) 2015-04-21 2023-07-25 케이엘에이 코포레이션 기울어진 디바이스 설계를 위한 계측 타겟 설계
CN105204299B (zh) * 2015-10-14 2018-06-26 上海华力微电子有限公司 对准精度测量的图形结构
US10692227B2 (en) * 2017-01-05 2020-06-23 Kla-Tencor Corporation Determination of sampling maps for alignment measurements based on reduction of out of specification points
CN110191568B (zh) * 2018-02-22 2022-05-13 奥特斯奥地利科技与系统技术有限公司 使用物理对准标记和虚拟对准标记进行对准
US10446367B2 (en) 2018-03-07 2019-10-15 Kla-Tencor Corporation Scan strategies to minimize charging effects and radiation damage of charged particle beam metrology system
KR102625260B1 (ko) * 2018-09-20 2024-01-16 삼성디스플레이 주식회사 마스크 기판 검사 시스템
CN111413847A (zh) * 2019-01-08 2020-07-14 长鑫存储技术有限公司 光掩膜以及光刻光学式叠对标记测量方法
US11302030B2 (en) * 2020-05-14 2022-04-12 Kla Corporation System, method, and target for wafer alignment
US11959961B2 (en) 2022-04-08 2024-04-16 Orbotech Ltd. Method of determining an X and Y location of a surface particle

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3861798A (en) 1972-05-22 1975-01-21 Hitachi Ltd Mask for aligning patterns
JPH0616476B2 (ja) * 1984-05-11 1994-03-02 株式会社ニコン パターン露光方法
JPS62126634A (ja) * 1985-11-28 1987-06-08 Canon Inc 半導体ウエハの位置合せマ−ク
JPS62173716A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Works Ltd マスク合わせ方法
JPS62286224A (ja) * 1986-06-04 1987-12-12 Fuji Electric Co Ltd 半導体装置の製造方法
JPS63311798A (ja) * 1987-06-15 1988-12-20 Hitachi Ltd 位置合せマ−ク
JPH02119116A (ja) * 1988-10-28 1990-05-07 Hitachi Ltd 半導体集積回路装置の製造方法及びそれに使用する露光装置
JP2587292B2 (ja) * 1989-04-14 1997-03-05 キヤノン株式会社 投影露光装置
US5049925A (en) 1990-04-20 1991-09-17 Micron Technology, Inc. Method and apparatus for focusing a wafer stepper
JPH0513306A (ja) * 1991-07-03 1993-01-22 Fujitsu Ltd マスク位置測定装置
JP2773708B2 (ja) * 1995-10-31 1998-07-09 日本電気株式会社 露光用マスク
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置
AU3538599A (en) * 1998-04-28 1999-11-16 Nikon Corporation Exposure system and method of manufacturing micro device
US6728008B1 (en) * 1998-09-04 2004-04-27 Kabushiki Kaisha Toshiba Method for diagnosing optical devices installed in image reading apparatus and image forming apparatus
US6269322B1 (en) 1999-03-11 2001-07-31 Advanced Micro Devices, Inc. System and method for wafer alignment which mitigates effects of reticle rotation and magnification on overlay
US6084679A (en) 1999-04-02 2000-07-04 Advanced Micro Devices, Inc. Universal alignment marks for semiconductor defect capture and analysis
WO2001009927A1 (en) 1999-07-28 2001-02-08 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
JP2001051402A (ja) * 1999-08-06 2001-02-23 Hitachi Denshi Ltd フォトマスクの位置合わせ用バーニアおよびその構成方法
US6342735B1 (en) 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
TW563178B (en) * 2001-05-07 2003-11-21 Nikon Corp Optical properties measurement method, exposure method, and device manufacturing method

Also Published As

Publication number Publication date
TWI348728B (en) 2011-09-11
WO2005022269A3 (en) 2005-04-21
CN1879064A (zh) 2006-12-13
KR20060118428A (ko) 2006-11-23
KR101138449B1 (ko) 2012-04-26
US7001830B2 (en) 2006-02-21
WO2005022269A2 (en) 2005-03-10
US20050048741A1 (en) 2005-03-03
US7221060B1 (en) 2007-05-22
JP2007504664A (ja) 2007-03-01
EP1660948A2 (en) 2006-05-31
TW200518177A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
CN100538532C (zh) 用于x-架构布局设计的图样识别及度量结构
US8339605B2 (en) Multilayer alignment and overlay target and measurement method
US5877861A (en) Method for overlay control system
US6975974B2 (en) Overlay error model, sampling strategy and associated equipment for implementation
US6963389B2 (en) Alignment method, exposure apparatus and device fabrication method
US7084957B2 (en) Scanning exposure technique
US7259828B2 (en) Alignment system and method and device manufactured thereby
US5403754A (en) Lithography method for direct alignment of integrated circuits multiple layers
US20060238761A1 (en) Method for analyzing overlay errors
US11687010B2 (en) System and method for correcting overlay errors in a lithographic process
KR20170047101A (ko) Opc 이용한 마스크 제조방법 및 반도체 소자 제조방법
JP5792431B2 (ja) 半導体装置の製造方法
US5005046A (en) Pattern forming method
US7463333B2 (en) Multi-exposure lithography system providing increased overlay accuracy
US6854105B2 (en) Chip arrangement determining apparatus and method
US5770337A (en) Method of inspection to determine reticle pitch
KR100271048B1 (ko) 얼라인먼트 방법
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
JP2002057103A (ja) 半導体装置の製造のための露光方法
US20060274935A1 (en) Method for measuring registration of overlapping material layers of an integrated circuit
WO2021130142A1 (en) Metrology method
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
TWI330761B (en) System and method for processing masks with oblique features
JP2001093818A (ja) 露光方法及びレチクル
KR20060133220A (ko) 오버레이 마크 및 그의 위치 검출방법 계측방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GLOBALFOUNDRIES INC.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20100730

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, USA TO: CAYMAN ISLANDS GRAND CAYMAN ISLAND

TR01 Transfer of patent right

Effective date of registration: 20100730

Address after: Grand Cayman, Cayman Islands

Patentee after: Globalfoundries Semiconductor Inc.

Address before: American California

Patentee before: Advanced Micro Devices Inc.

TR01 Transfer of patent right

Effective date of registration: 20210302

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

TR01 Transfer of patent right