JPH02119116A - 半導体集積回路装置の製造方法及びそれに使用する露光装置 - Google Patents

半導体集積回路装置の製造方法及びそれに使用する露光装置

Info

Publication number
JPH02119116A
JPH02119116A JP63270669A JP27066988A JPH02119116A JP H02119116 A JPH02119116 A JP H02119116A JP 63270669 A JP63270669 A JP 63270669A JP 27066988 A JP27066988 A JP 27066988A JP H02119116 A JPH02119116 A JP H02119116A
Authority
JP
Japan
Prior art keywords
alignment
light
illumination
wafer
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63270669A
Other languages
English (en)
Inventor
Susumu Komoriya
進 小森谷
Takao Kawanabe
川那部 隆夫
Shinya Nakagawa
慎也 中川
Takayoshi Oosakaya
大坂谷 隆義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63270669A priority Critical patent/JPH02119116A/ja
Priority to US07/313,180 priority patent/US5094539A/en
Priority to KR1019890002738A priority patent/KR0130773B1/ko
Publication of JPH02119116A publication Critical patent/JPH02119116A/ja
Priority to US07/811,059 priority patent/US5260771A/en
Priority to US08/111,310 priority patent/US5432608A/en
Priority to KR94004069A priority patent/KR0130778B1/ko
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アライメント技術に関し、特に、半導体装置
の製造における縮小投影露光での原版に対する半導体ウ
ェハのアライメントに適用して有効な技術に関する。
〔従来の技術〕
半導体装置の製造において、レチクルなどの原版に拡大
して形成された集積回路パターンを本来の寸法に縮小1
−て半導体ウェノ・に転写する縮小投影露光におけるア
ライメント技術については、株式会社工業調査会、昭和
56年11月10日発行、[′Iti子材料J1981
年11月号別冊、P103〜P109に記載されている
その概要は、半導体ウェノ・の一部に凹凸をなして形成
されたアライメントマークに対して、縮小投影レンズを
通じて照明光を照射し、この時、アライメントマークか
ら発生され、照明光の光路を逆進する反射光を)・−フ
ミラーなどを介してTVカメラに入射させ、この反射光
の光量に基づいて、アライメントマークの形状を反映し
た電気信号の波形を検出することにより、当該アライメ
ントマークの位置を把握し、原版に対する半導体ウェハ
の目的の露光領域の位置決めを行うものである。
この場合、照明光の照射領域における照度を均一にする
などの観点から、従来では、光ファイバなどの同一の点
光源から出た照明光を平行光線束として半導体ウェハに
照射する、いわゆるケーラー照明を用いることが一般的
である。
〔発明が解決しようとする課題〕
ところで、前記のようなケーラー照明では、照明光が同
一の点光源から放射され、しかも平行光として半導体ウ
ェハに照射されるため、強い干渉性を有することとなり
、半導体ウェハの表面に塗布された透明なフォトレジス
ト層からの反射光と半導体ウェハ表面からの反射光とに
よって強い干渉縞を生じ、一方、回転塗布などによって
半導体ウェハの表面に形成されるフォトレジスト層の被
着状態は凹凸をなすアライメントマークの近傍において
非対称であるため、フォトレジスト層による干渉縞はア
ライメントマークの形状を反映しない乱雑な状態となる
この結果、アライメントマークの形状を反映した反射光
の強弱に基づく検出信号K、乱雑な干渉縞による信号が
混入してアライメントマークの検出が困難となり、レチ
クルなどの原版に対する半導体ウェハのアライメント精
度が低下するという問題があることを本発明者は見出し
た。
本発明の1つの目的は、被露光物の原版に対するアライ
メント精度を向上させることが可能なアライメント技術
を提供することにある。
本発明の1つの目的は、不要な干渉縞を除去しうる位置
合せ用単色光学系を有するステッピング露光装置を提供
することにある。
本発明の1つの目的は、ステッピング縮小投影露光にお
けるタイ・パイ・ダイ(Die−by−Die )アラ
イメント等の高速化及び高精度化を図ることにある。
本発明の1つの目的は、明視野によるチップ・アライメ
ントの高精度化を図ることにある。
本発明の1つの目的は、半導体ICの製造プロセスにお
いて、露光プロセスのスループット向上を図ることにあ
る。
本発明の1つの目的は、強度の損失が少なくコヒーレン
シーの小さい比較的均一なステッピング投影露光技術に
おけるアライメント用の照明技術を提供することにある
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、縮小投影露光におけるアライメント技術であ
って、光源と、この光源から放射される照明光の光軸の
回りに配設され、照明光を光軸側に反射する反射手段と
を設け、被露光物に凹凸をなして形成されたアライメン
トマークに非平行光線束からなる照明光を照射する非ケ
ーラー照明によってアライメントマークの位置検出を行
うようKしたものである。
すなわち、この発明は、gMにより縮小ステツピング・
グロジェクション露光する際に、E線等の単色光により
ウェハ上の位置合せマークをオン・アクシス(0n−A
xis )でT T L (ThroughThe L
ens)方式で検出して、ダイ・パイ・ダイ又はそれと
グローバル・アライメントの中間的な方式でレチクルと
ウェハのアライメントを行なうにあたり、検出した上記
位置合せマークのレジスト膜厚のむらに帰因する不要な
干渉パターンを除去するために、ケーラー照明による照
明光の内、投影光学系の入射瞳上で細いリング状をなす
照明光を主に用いてアライメント用の照明を構成するこ
とを特徴とするものである。
〔作用〕
本発明者らの研究によれば、第7図に示されるように、
被露光物に被着されたフォトレジスト膜における照明光
の干渉強度は、光源2oの像を収束レンズ21によって
縮小投影レンズ22の前側焦点位置である入射瞳23の
位置に作り、被露光物24に対して照明光25が平行光
線束として照射される第8図のケーラー照明の場合に最
大となリ、光源20の像を被露光物24に作り、照明光
25が収束光として被露光物24に照射される第9図の
クリティカル照明の場合に最小となることが判明した。
従って、上記した手段によれば、被露光物に形成された
アライメントマークに照射される照明光が非平行光線束
からなる非ケーラー照明であるため、たとえば、被露光
物の表面に乱雑な厚さに形成された透明なフォトレジス
)781などにおいて、アライメントマークの形状を反
映しない、複雑で強い干渉縞が発生することが回避され
る。
これにより、アライメントマークの形状を反映した反射
光の強弱に基づく検出信号に、乱雑な干渉縞による信号
が混入することがなく、アライメントマークの位置を明
瞭に検出することができ、アライメントマークに基づく
被露光物の原版に対するアライメント精度を向上させる
ことができる。
〔実施例〕
第1図は本発明の一実施例であるアライメント装置を備
えた縮小投影露光装置の要部を示す斜視図であり、第2
図および第3図は、その光源部分を取り出して示す説明
図である。
本実施例における縮小投影露光装置は、たとえば水銀ラ
ンプなどからなる露光光源1と、この露光光源1から放
射される露光光を収束する集光レンズ2と、縮小投影レ
ンズ3とからなる露光光学系を備えている。
水銀ランプその他ステッピング・縮小プロジェクシヨン
・アライナについては、鳳紘一部(はうこういちろう)
著[半導体リングラフィ技術J第2刷昭和61年5月3
0日(産業図書株式会社発行)の81〜102頁に説明
されているので、それをもって本願の記載にかえる。
集光レンズ2と縮小投影レンズ3との間には、透明なガ
ラス基板などに、目的の集積回路パターンを所定の倍率
(たとえば5倍)に拡大した図形の遮光膜を被着して製
作されたレチクルなどの原版4が着脱自在に配設されて
いる。
また、縮小投影レンズ3の下方には、X−Yステージに
載置され、水平面内において移動自在にされているとと
もに、前段の塗布工程などにおいて表面に7オトレジス
ト膜5aが回転塗布などによって被着された半導体ウェ
ノ・5(被露光物)が位置されている。
そして、露光光源1から放射され、原版4を透過した露
光光を縮小投影レンズ3によって所定の倍率(たとえば
115)に縮小して半導体ウニ・・5に投影することに
より、半導体ウヱハ5の表面に塗布されたフォトレジス
)[5aが本来の寸法の集積回路パターンに露光される
ものである。
露光光学系の近傍には、照明光源6が設けられ、この照
明光源6かも放射された単色光からなる照明光7が、該
照明光7を収束する集光レンズ8゜ビームスプリッタ9
.中継レンズ101反射鏡11を経て縮小投影レンズ3
に導かれ、当該縮小投影レンズ3を介して半導体ウェノ
・5の所定の領域が照明されるように構成されている。
ビームスプリッタ9を介して中継レンズ100光軸に対
向する位置には、TV左カメラ2が配設されており、半
導体ウエノ・5の照明光7の照射部位から発生され、照
明光7の光路を逆進する反射光7aが、ビームスプリッ
タ9を介して検出されるものである。
TV左カメラ2は、信号ケーブル12aを介して信号処
理部に接続されており、アライメントマーク5bの形状
を反映したTV左カメラ2からの検出信号の波形に基づ
いて当該アライメントマーク5bの位置が算出されるよ
うに構成されている。
この場合、照明光源6は、第2図に示されるように、水
銀ランプなどの光源から目的の波長の光を照明光7とし
て導出する光ファイバ6a(多点光源)と、この光ファ
イバ6aの端部に同軸に装着され、内周が円筒面または
円錐面からなる鏡面6Cを呈する円筒鏡6b(反射手段
)とで構成されており、光ファイバ6aの端部かも放射
されて拡散する照明光7を、円筒鏡6bの内周で光軸側
に反射した後に外部に射出される構造とされている。
なお、ここで使用する円筒鏡については、それを露光光
学系の照明系に応用した例が8hibaらによる日本特
許公開公報昭和61−251858号(1986年11
月8日公開、出願番号60−92302号、出願口19
85年5月1日)に示めされているので、これをもって
本願の記載にかえる。
すなわち、第4図援示されるように、本実施例の場合に
は、光7アイパ6aから放射された照明光7は、円筒鏡
6bの内周で反射されることにより、縮小投影レンズ3
における入射11!!i3aの位置においてリング状の
光束となり、半導体ウェハ5の目的の領域を、非平行光
線束からなる非干渉性の照明光7によってスポット状に
照明する非ケーラー照明が行われるものである。
以下、本実施例の作用について説明する。
まず、X−Yステージを移動させることによって、照明
光源6の光ファイバ6aかも放射され、円筒鏡6b、集
光レンズ8.ビームスプリッタ9゜中継レンズ10.反
射鏡11および縮小投影レンズ3を経て半導体ウェハ5
に入射する照明光7が、当該牛導体ウェハ5の所定の部
位に形成されたアライメントマーク5bを照射するよう
にする。
この時、本実施例の場合には、縮小投影レンズ30入射
瞳3aの位置には、第5図に示されるように、照明光源
6の光ファイバ6aの断面像と、この断面像を取り囲む
リング状光束からなる照明光源6の「虚像」が形成され
、半導体ウェハ5の表面におけるアライメントマーク5
bを照射する照明光7は、非平行光線束となり、非干渉
性となる。
このため、半導体ウェハ5の表面に被着されている透明
なフォトレジストWX5aにおける照明光7の干渉縞の
強度が小さくなり、半導体ウェハ5の表面に凹凸をなし
て形成されたアライメントマーク5bの表面から反射さ
れ、当該アライメントマーク5bの形状を反映した反射
光7aがTV右カメラ2に入射することとなる。
この結果、第6図の線図に実線で示される検出信号Aの
ように、アライメントマーク5bの形状を明瞭に反映し
た検出信号が得られ、たとえば、アライメントマーク5
bの段差部に対応する検出信号Aの極小点を検出し、そ
の中点を算出することによって、当該アライメントマー
ク5bの位置を正確に把握することができる。
これにより、アライメントマーク5bの位置に基づく、
原版4に対する半導体ウェハ5の目的の部位のアライメ
ントを高精度に行うことができ、アライメント精度を向
上させることができる。
一方、照明光7が平行光線束として半導体ウェハ5に照
射される従来のケーラー照明の場合には、フォトレジス
ト膜5aにおいて強い干渉縞を生じるため、干渉縞によ
る検出信号Bが、アライメントマーク5bの形状を反映
した検出信号Aに混入し、アライメントマーク5bの形
状を反映しない波形の不明瞭な検出信号Cが検出される
こととなる。このためアライメントマーク5−bの位置
を正確に把握することが困難となり、原版4に対する半
導体ウェハ5のアライメント精度が低下することは避け
られないものである。
こうして、正確に把握されたアライメントマーク5bの
位置に基づいて、半導体ウェハ5の目的の部位が、露光
光学系の光軸上に正確に位置決めされ、その後、露光光
源1から放射され、集光レンズ2.原版4.縮lト投影
し/ズ3を経た露光光により、原版4に形成された集積
回路パターンなどが半導体ウェハ5の7オトレジスト膜
5aに転写される。
以下拠更に、本発明の技術を用いた具体的な半導体集積
回路の製造プロセス及び露光装置の構造及び動作につい
【説明する。
@10図は位置合せ用光源6すなわちチッグアライメン
ト光源の波長の分布を示す。この分布は、水銀ランプの
E線(546nm)のみを透過するようなバンド・パス
・フィルターを介して供給される。
第11図は、投影用レンズ筒3(十数枚のレンズ群から
なる)及びグローバル・アライメント又はグリアライメ
ント用の一対の光学筒25a 、 bとの相互関係を示
す。
第12図は第1図に示すステッピング・縮小グロジェク
シ四ノ露光装置において、露光光学系の主光線の経路を
示す。この図かられかるように、ウェハすなわち像側か
テレ七ントリックになっていることがわかる。
第18図は被処理体であるウエノ1上でのプリアライメ
ント・マーク(粗位置合せ及びθ方位合せ用)の位置を
示す。
第19図は、チップ・アライメント又はファイン・アラ
イメント用の合せマークの配置を示す。
第20図は、ウェハ上のデバイス面上のスクライブ・ラ
インすなわちストリー)(X方向)及びアベニ、−(X
方向)の配置を示す。
第21図は、ファイン・アライメント及びプリアライメ
ントに用いるスクライプ・ライン上の位置合せマークの
形状を示す。
上記第11及び12図並びに第18〜21図において、
3は10:1又は5:1等の縮小投影露光レンズ筒で十
数枚のレンズ(g線又はi線等の単色光用)からなり、
20wX20fi程度のウェハ上の領域をワン・シ璽ッ
トで露光可態である。
2681bはグローバル・アライメント、又はダイ・パ
イ・ダイ、サイト・パイ・サイト・アライメント等のプ
リアライメント(粗合せ及びθ方位合せ)用の光学筒で
投影筒と軸を共有しない位置に設けられている。このプ
リアライメントは、ノ10ゲン・ランプ等の可視白色光
源からフィルターにより紫外領域を除去することにより
、レジストが感光しないようにした光を用いて行なわれ
る。
1は線光源としての水銀ラング、2はコンデンサーレン
ズ、3は投影レンズ群(投影レンズ筒)、3aは入射瞳
面、3bは投影レンズの一つの例示である。4はレチク
ル又はマスク、5はウェノ15aはレジスト膜、27は
ステッピング露光用のXYステージでレーザー干渉計に
より制御されている。28は、入射瞳の中心を通る主光
線を示す。
41a、bは半導体ウェノ・のデバイス面上のプリアラ
イメント・マーク、42a〜Jは同様にチップ・アライ
メント(ファイン・アライメント)用の合せマークで、
これらは全て同じ形状をしており、その詳細は第21図
示す。これらは、ワン・ショットの面積に1個づつ全つ
ェノ・にわたりスクライブ・ライン(43はストリート
、44はアベニュー)上に設けられており、その中から
適宜、選択して使用される。
第21図において、44はスクライプ・ライン(アベニ
ュー)で幅は約150μm、45a及びbはチップ領域
、46a及びbはX方向の合せパターン要素で幅は2μ
mで長さは50μm、 47 a及びbはY方向合せパ
ターン要素でサイズは上記と同じである。48a〜dは
その他の斜め方向のパターン要素である。
第13〜17図において、5はウェハ 30はLOCO
8酸化膜、31はゲート酸化膜、32はPSG膜(第1
パツシベーシヨンすなわちPSG・I)、33はWc1
層アルミニウム配線(Al−■)、33aは合せマーク
用開口部50を形成する上記33と同層のアルミニウム
配線、合せマーク用開口部50は、たとえば第21図の
合せパターン要素47aに対応する。34は眉間PSG
膜(PSG・l[)、35はポジ型フォトレジスト・フ
ィルムでスピンナにより約1μmの厚さで塗布されたも
のである。36はPSG・■にスルーホールを開口する
ためのレジスト膜の開口部、及び当該スルーホール、3
7は第2層アルミニウム配線(i・■)である。
以下、露光プロセスの説明を2層AJメモリ・プロセス
のAI層間スルホール・コンタクト穴アけを例にとり説
明する。なお、グローバル・アライメント又はブリ・ア
ライメント法の詳細については、申訳ら(Nakaza
wa )の日本特許公開昭和56−102823号(1
981年8月17日公開)に詳述されており、又、DR
AMの2層Alプロセス等に関しては清水ら(Shim
izu )の日本特許出願昭和62−235906号(
1987年9月19日出願)に説明されているので、そ
れらをもって本願の記述の一部となす。
まず、第13図のようなレジスト膜を全面に形成したウ
ェハな第12図に示す如(XYステージ27上にウェハ
のオリエンテーション・フラットがほぼ一定の配位にな
るように載置吸着する。次に、第11図のグローバル・
アクイメント用光学系26a、bKより第18図の如く
一対の合せマーク41albに上記先筒を一致させるこ
とKより、θ方位とXY位置を1次合せする。これをオ
フ・アクシス・ブリ・アライメントとよぶことKする。
これにつづいて、XYテーブルを移動させて、第1図に
示すように、TTL方弐によりE線を用いて非ケーラー
照明により第19図の各合せマーク42a〜j(8〜1
0個をより多い合せマーク中から選択する)を順次検出
する。各検出は、第21図に示す46a(X方向)、4
7a(Y方向)を明視野で見ることによって行なわれる
。これらの多点のずれ量を基づいて全チップの合せずれ
が最適になるようにステッピング露光をステージの移動
により順次行なう。露光は第12図のように行なわれる
この露光によりコンタクト・ホール部のレジスト膜のみ
が除去されやすくなり、開口36が形成され、それを用
いてPSG・■すなわち34の選択エツチングにより第
15図に示すようにPSG・Hの所定の位置にスルーホ
ールが形成される。つづいて、フォトレジスト膜35が
全面除去され、PSG・■上に第2層アルミニウム膜3
7が全面にスパッタリングにより形成される。
なお、照明光源6の構造としては、第2図に示されるも
のに限らず、たとえば第3図に示されるように、円筒鏡
6bの両端部に、複数の集光レンズ5d、5eを装着し
た構造としてもよく、この場合も、縮小投影レンズ3の
入射瞳上にリング状の光束が結像され、照明光7による
半導体ウェハ5の照明は非干渉性の非ケーラー照明とな
り、前述の円筒鏡6bの場合と同様の効果を得ることが
できる。
このように、本実施例においては以下の効果を得ること
ができる。
(1)照明光源6が、光ファイバ6aなどの多点光源と
、この光ファイバ6aから放射される照明光70光軸の
回りに配設され、内周が鏡面6Cを呈する円筒@6bと
から構成され、円筒鏡6bに反射された後に射出される
照明光7が、縮小投影レンズ3の入射瞳の位置において
リング状の光束となり、非平行光線束の干渉性の低い非
ケーラー照明として半導体ウェハ5の表面を照射するの
で、半導体ウェハ5の表面に被着された透明なフォトレ
ジスト膜5aによって強い干渉縞などを生じることなく
、アライメントマーク5bからの反射光7aに基づいて
アライメントマーク5bの形状を明瞭に反映した検出信
号Aを得ることができ、当該アライメントマーク5bの
位置を正確に把握することが可能となる。
これにより、アライメントマーク5bの位置に基づく、
原版4に対する半導体ウェハ5の目的の部位のアライメ
ントを高精度に行うことができ、アライメント精度を向
上させることができる。
(2)前記(1)の結果、半導体ウェハ5に積層して形
成される集積回路パターンの相互における重ね合わせ精
度を向上させることができ、半導体素子の歩留りを向上
させることができる。
(3)前記(1) 、 (2)の結果、半導体装置の型
造におけるウェハ処理工程での生産性を向上させること
ができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、反射手段としては、円筒鏡などに限らず、多
角形柱筒体、多角錐筒体などいかなる形状のものであっ
てもよい。
また、照明光源の光ファイバを露光光源に接続し、露光
光の一部を照明光として利用する構造であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体ウェハの縮小
投影露光におけるアライメント技術に適用した場合につ
いて説明したが、これに限定されるものではなく、一般
の縮小投影露光におけるアライメント技術に広く適用で
きる。
〔発明の効果〕
本発明によって得られる効果を簡単に説明すれば、下記
の通りである。
すなわち、縮小投影露光におけるアライメント装置であ
って、光源と、この光源から放射される照明光の光軸の
回りに配設され、前記照明光を前記光軸側に反射する反
射手段とを備え、被露光物に凹凸をなして形成されたア
ライメントマークに非平行光線束からなる前記照明光を
照射する非ケーラー照明によって当該アライメントマー
クの位置検出が行われる構造であるため、被露光物に形
成されたアライメントマークに照射される照明光が非干
渉性となり、たとえば、被露光物の表面に乱雑な厚さに
形成された透明なフォトレジスト層などにおいて、アラ
イメントマークの形状を反映しない、複雑で強い干渉縞
が発生することが回避される。
これKより、アライメントマークの形状を反映した反射
光の強弱に基づく検出信号に、乱雑な干渉縞による信号
が混入することがなく、アライメントマークの位置を明
瞭に検出することができ、アライメントマークに基づく
被露光物の原版に対するアライメント精度を向上させる
ことができる。
【図面の簡単な説明】
第1図は本発明の一実施例であるアライメント装置を備
えた縮小投影露光装置の要部を示す研視図、 第2図はその照明光源部分を取り出して示す説明図、 第3図は照明光源の変形例を示す説明図、第4図は非ケ
ーラー照明の原理を説明する説明図、 第5図は縮小投影レンズの入射瞳の位置における虚像を
示す図、 第6図はアライメントマークの形状と検出信号との対応
関係を説明する説明図、 第7図はケーラー照明とクリティカル照明におけるフォ
トレジスト膜での干渉強度の変化を示す線図、 第8図はケーラー照明の原理図、 第9図はクリティカル照明の原理図である。 第10図は、チップ・アライメントに用いる参照光の波
長構成を示す波長・光強度分布概略図、第11図はブリ
・アライメントに用いるオフ・アクシス・グローバル・
アライメン)(Off−Axis Global Al
ignment )用の一対の先筒と投影露光系レンズ
・システムの平面レイアウト図、 第12図は、露光状態での主光線の経路を示す模式光線
追跡図、 第13〜17図は半導体集積回路装置の製造プロセス・
フローの一部を示す断面フロー図、第18図はグローバ
ル・アライメント用の一対の合せパターンの位置を示す
ウェハの上面図、第19図はチップ・アライメント用の
合せパターンのうち主要なものの位置を示す模式ウェハ
上面図、 第20図はウェハ上のスクライブ・ラインの様子を示す
ウェハ上面図、 第21図は上記グローバル及びチップ・アライメントの
双方に用いる合せマークの形状及び平面レイアウトを示
すウェハ上面図である。 代理人 弁理士  小 川 勝 男、・′二1−〇 第    1 図 ]・・・先遁 第 図 第 図 第 図 第 図 イす L 第 図 八〇 装置 第 図 第 図 第 図 第 図 第 図 bQ Z61) 第 図 第 図 第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 1、縮小投影露光におけるアライメント方法であって、
    被露光物に凹凸をなして形成されたアライメントマーク
    の位置検出を、非平行光線束からなる照明光を当該アラ
    イメントマークに照射する非ケーラー照明を用いて行う
    ことを特徴とするアライメント方法。 2、前記照明光が、同一の点光源から放射されることを
    特徴とする請求項第1項記載のアライメント方法。 3、前記照明光は、縮小投影レンズを通じて前記アライ
    メントマークに照射されるとともに、当該縮小投影レン
    ズに設けられた入射瞳の位置において環状または円弧状
    の光線束となるようにしたことを特徴とする請求項第1
    項記載のアライメント方法。 4、縮小投影露光におけるアライメント装置であって、
    光源と、この光源から放射される照明光の光軸の回りに
    配設され、前記照明光を前記光軸側に反射する反射手段
    とを備え、被露光物に凹凸をなして形成されたアライメ
    ントマークに非平行光線束からなる前記照明光を照射す
    る非ケーラー照明によって当該アライメノトマークの位
    置検出が行われることを特徴とするアライメント装置。 5、前記光源が光ファイバからなる多点光源であり、前
    記反射手段は、該光ファイバから放射される前記照明光
    の光軸に同軸に配設され、内周が鏡面をなす円筒鏡であ
    ることを特徴とする特許請求の範囲第4項記載のアライ
    メント装置。 6、前記円筒鏡には複数の集光レンズが設けられている
    ことを特徴とする請求項第4項記載のアライメント装置
    。 7、前記照明光は、縮小投影レンズを通じて前記アライ
    メントマークに照射されるとともに、当該縮小投影レン
    ズに設けられた入射瞳の位置において環状または円弧状
    の光線束となるようにしたことを特徴とする請求項第4
    項記載のアライメント装置。 8、半導体集積回路装置の製造方法は、以下の工程より
    なる: (a)多数のチップパターン、多数の個別位置合せパタ
    ーンがその第1主面に形成された半導体製造用ウェハの
    前記第1の主面上に露光用波長光に感応し、それよりも
    長波長の位置合せ用波長光に感応しないフォトレジスト
    ・フィルムをほぼ全面に形成する工程; (b)前記レジスト・フィルムが形成されたウェハをそ
    の第2の主面により露光装置の所定のステージ上に載置
    する工程; (c)上記ステージ上のウェハの第1主面上の上記多数
    の個別位置合せマークの内少なくとも一つの位置を、上
    記長波長単色光により非ケーラー照明してその反射光を
    TTL方式により明視野で観察することにより検出する
    工程; (d)上記検出された少なくとも一つの位置合せパター
    ンの位置情報にもとづいて、各ショットに対応する最適
    座標を算出して、XYステージを対応する座標に移動さ
    せる工程; (e)上記の移動した場所に対応する部分に投影レンズ
    により、レチクル上のパターンを上記短波長光からなる
    露光用単色光により、像側がテレセントリックになるよ
    うに上記ウェハの第1主面上のレジスト膜上に縮小結像
    させることにより、上記レジスト膜を露光する工程;と (f)上記d及びeの工程を交互に実行してウェハ全面
    の所望の露光を実行する工程。 9、上記長波長光は、上記投影レンズの入射瞳の位置に
    光軸を中心とする円環状の光帯又は円弧状の光帯をなす
    光束であることを特徴とする請求項第8項記載の製造方
    法。 10、上記長波長光は、ほぼ点状の光源から円筒内面反
    射により上記円環又は円弧状の領域に変換されたことを
    特徴とする請求項第9項記載の製造方法。 11、露光用光学系とその露光用光学系の光軸の一部を
    共有する位置合せ用光学系を有する縮小投影露光装置に
    おいて、上記位置合せ用光学系は円筒内面鏡を有するこ
    とを特徴とする。 12、上記円筒内面鏡はほぼ点光源からなる位置合せ光
    をその内面で軸対称に反射することによって、上記露光
    用光学系の入射瞳の位置に位置合せ光を結像させること
    を特徴とする請求項第11項記載の露光装置。 13、レチクル上のパターンを単色光によりウェハ上に
    縮小結像させて、前記ウェハ上のレジスト膜を露光感光
    するための露光装置は以下の構成よりなる: (a)上記ウェハ上の位置合せパターンを上記レチクル
    上のパターンをウェハ上に投影結像するためのレンズ系
    の一部を共有する上記又はその他の単色光を用いる位置
    合せ光学系と; (b)上記位置合せ光学系の照明光のコヒーレンシーを
    低下させる手段。 14、上記手段は、照明光の空間コヒーレンシーを低下
    させることを特徴とする請求項第13項の露光装置。
JP63270669A 1988-03-07 1988-10-28 半導体集積回路装置の製造方法及びそれに使用する露光装置 Pending JPH02119116A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP63270669A JPH02119116A (ja) 1988-10-28 1988-10-28 半導体集積回路装置の製造方法及びそれに使用する露光装置
US07/313,180 US5094539A (en) 1988-03-07 1989-02-21 Method of making semiconductor integrated circuit, pattern detecting method, and system for semiconductor alignment and reduced stepping exposure for use in same
KR1019890002738A KR0130773B1 (ko) 1988-03-07 1989-03-06 반도체 집적회로의 제조방법 및 패턴검출방법과 그것에 사용되는 반도체 위치맞춤 및 스테핑 축소 노출장치
US07/811,059 US5260771A (en) 1988-03-07 1991-12-20 Method of making semiconductor integrated circuit, pattern detecting method, and system for semiconductor alignment and reduced stepping exposure for use in same
US08/111,310 US5432608A (en) 1988-03-07 1993-08-24 Method of making semiconductor integrated circuit, pattern detecting method, and system for semiconductor alignment and reduced stepping exposure for use in same
KR94004069A KR0130778B1 (en) 1988-03-07 1994-03-03 Mehtod of making semiconductor integrated circuit, pattern detecting method and system for semiconductor alignment and reduced stepping exposure for use in same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63270669A JPH02119116A (ja) 1988-10-28 1988-10-28 半導体集積回路装置の製造方法及びそれに使用する露光装置

Publications (1)

Publication Number Publication Date
JPH02119116A true JPH02119116A (ja) 1990-05-07

Family

ID=17489299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63270669A Pending JPH02119116A (ja) 1988-03-07 1988-10-28 半導体集積回路装置の製造方法及びそれに使用する露光装置

Country Status (1)

Country Link
JP (1) JPH02119116A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106444B2 (en) 1999-03-24 2006-09-12 Nikon Corporation Position measuring device, position measurement method, exposure apparatus, exposure method, and superposition measuring device and superposition measurement method
JP2007504664A (ja) * 2003-09-02 2007-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Xイニシアティブレイアウト設計のためのパターン認識および方法のための構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106444B2 (en) 1999-03-24 2006-09-12 Nikon Corporation Position measuring device, position measurement method, exposure apparatus, exposure method, and superposition measuring device and superposition measurement method
JP2007504664A (ja) * 2003-09-02 2007-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド Xイニシアティブレイアウト設計のためのパターン認識および方法のための構造

Similar Documents

Publication Publication Date Title
KR100583693B1 (ko) 실질적으로 투과성인 공정층내에 정렬마크가 제공된 기판,상기 마크를 노광하는 마스크, 디바이스 제조방법 및 그디바이스
US6992780B2 (en) Position detecting method and apparatus, exposure apparatus and device manufacturing method
JPH04273008A (ja) 表面状態検査装置
JPS6352768B2 (ja)
JPS6313330A (ja) 位置合せ装置
JPH11251226A (ja) X線投影露光装置
KR0130773B1 (ko) 반도체 집적회로의 제조방법 및 패턴검출방법과 그것에 사용되는 반도체 위치맞춤 및 스테핑 축소 노출장치
JP2000081320A (ja) 面位置検出装置及びそれを用いたデバイスの製造方法
JP3544986B2 (ja) オンアクシス型マスクおよびウェーハ位置合わせ装置
JP2683075B2 (ja) 半導体製造装置及び方法
TW200839460A (en) Exposure apparatus and semiconductor device fabrication method
JP4005881B2 (ja) 露光装置の検査方法
US6265119B1 (en) Method for producing semiconductor devices
JP3392034B2 (ja) 照明装置及びそれを用いた投影露光装置
JP2962972B2 (ja) 表面状態検査装置及び該装置を備える露光装置
JPH02119116A (ja) 半導体集積回路装置の製造方法及びそれに使用する露光装置
JP2006332480A (ja) 位置計測方法、露光方法、デバイスの製造方法及び位置計測装置並びに露光装置
JP2000021761A (ja) 露光方法及び露光装置
JPH01145811A (ja) アライメント方法および装置
US6300020B1 (en) Ball-shaped device exposure apparatus and ball-shaped device manufacturing method
JPH0672766B2 (ja) 位置検出装置
JPS6321337B2 (ja)
JP2003075990A (ja) 検査用マスクおよび露光装置の検査方法
JPH0743311A (ja) 表面状態検査装置及び該装置を備える露光装置
JP3049911B2 (ja) 焦点検出手段を有したアライメントスコープ