CN100530971C - 延时锁定环路及具有该延时锁定环路的半导体存储器 - Google Patents

延时锁定环路及具有该延时锁定环路的半导体存储器 Download PDF

Info

Publication number
CN100530971C
CN100530971C CNB2005101203216A CN200510120321A CN100530971C CN 100530971 C CN100530971 C CN 100530971C CN B2005101203216 A CNB2005101203216 A CN B2005101203216A CN 200510120321 A CN200510120321 A CN 200510120321A CN 100530971 C CN100530971 C CN 100530971C
Authority
CN
China
Prior art keywords
phase
clock signal
signal
delay
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101203216A
Other languages
English (en)
Other versions
CN1801625A (zh
Inventor
全英珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1801625A publication Critical patent/CN1801625A/zh
Application granted granted Critical
Publication of CN100530971C publication Critical patent/CN100530971C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Dram (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

在一延时锁定环路和一具有有它的半导体存储器中，延时锁定环路包括一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。

Description

延时锁定环路及具有该延时锁定环路的半导体存储器
技术领域
本发明涉及一延时锁定环路，特别是涉及其能产生相位相互不同的多个时钟信号的一延时锁定环路，以及一具有该延时锁定环路的半导体存储器。
背景技术
通常在控制器和半导体存储器中采用延时锁定环路以产生相位相互不同的多个时钟信号。每个器件使用该延时锁定环路产生的多个时钟信号来产生比外部施加的时钟信号速率高的数据选通信号，并响应于该数据选通信号接收或输出数据。
图1是表示一传统延时锁定环路的框图。图1的延时锁定环路包括分频器10和20、一鉴相器12、一第一计数器14、一第二计数器16、以及一延时电路18。延时电路18包括以级联连接结构连接的延时单元18-1至18-4。
下面解释图1中各部分的功能。
分频器(divider)10对外部施加的时钟信号CLK分频，并产生分频时钟信号DCLK。鉴相器12检测初始级的反馈时钟信号FCLK和分频时钟信号DCLK间的相位差，且如果反馈时钟信号的相位先于分频时钟信号DCLK的相位，则产生第一上升信号(up signal)CUP，如果分频时钟信号DCLK的相位先于反馈时钟信号的相位，则产生第一下降信号(down signal)CDN。在产生第一下降信号CDN之后，如果反馈时钟信号的相位先于分频时钟信号DCLK的相位，则鉴相器12产生第二上升信号FUP，且如果分频时钟信号DCLK的相位先于反馈时钟信号的相位，则产生第二下降信号FDN。即，在初始级中鉴相器12连续地产生第一上升信号CUP直至在反馈时钟信号FCLK与分频时钟信号DCLK之间的相位差处于预定范围内为止，且之后产生第二上升信号FUP和第二下降信号FDN。第一计数器14响应于第一上升信号CUP执行上升计数(up count)，以产生一m位第一控制信号CON1。响应于第一下降信号CDN使能第二计数器16，并响应于第二上升信号FUP执行上升计数，且响应于第二下降信号FDN执行下降计数(down count)，以产生一n位第二控制信号CON2。延时电路18接收时钟信号CLK，并响应于m位第一控制信号CON1和n位第二控制信号CON2调整延时单元18-1和18-2的延迟时间，以产生4个时钟信号CLK0、CLK90、CLK180和CLK270，其相互间的相位差为90°。分频器20对延时器18输出的时钟信号分频，以产生反馈时钟信号FCLK。
可是，由于操作期间出现的电源电压变化和外部噪声而产生瞬时相位变化(噪声)，传统延时锁定环路产生的时钟信号CLK0、CLK90、CLK180和CLK270没有精确的0°、90°、180°和270°相位差。
发明内容
本发明的一目的是提供一延时锁定环路，其通过抵消电源电压变化所产生的瞬时相位变化(噪声)，可产生有精确相位差90°的多个时钟信号。
本发明的另一目的是提供一具有延时锁定环路的半导体存储器，其通过抵消电源电压变化所产生的瞬时相位变化(噪声)，可产生有精确相位差90°的多个时钟信号。
本发明延时锁定环路的第一方面包括一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。
鉴相和控制信号发生器包括一第一分频器，用于对时钟信号分频，以产生分频时钟信号；一第二分频器，用于对第一延时器输出的反馈时钟信号分频，以产生分频反馈时钟信号；一鉴相器，用于检测分频时钟信号和分频反馈时钟信号之间的相位差，以产生鉴相信号；以及一计数部分，用于响应于鉴相信号执行计数操作，以产生多位控制信号。
初始级中如果分频时钟信号的相位先于分频反馈时钟信号，鉴相器产生一第一上升信号作为鉴相信号，且如果分频反馈时钟信号的相位先于分频时钟信号，则产生一第一下降信号作为鉴相信号，在产生第一下降信号之后，如果分频时钟信号的相位先于分频反馈时钟信号，则产生一第二上升信号，且如果分频反馈时钟信号的相位先于分频时钟信号，则产生一第二下降信号。计数部分包括一第一计数器，用于响应于第一上升信号执行一上升计数操作，以产生一预定位第一控制信号；以及一第二计数器，其响应于第一下降信号启用，并响应于第二上升信号执行一上升计数操作，且响应于第二下降信号执行一下降计数操作，以产生一预定位第二控制信号；其中多位控制信号由预定位第一和第二控制信号组成。
每个预定数目的第一延时单元包括一第一缓冲器，用于延迟前一延时单元的输出信号；以及多对第一开关晶体管和第一电容器，其相互间并联，第一开关晶体管和第一电容器对串联在第一缓冲器的输出端与地电压之间，其中多个第一开关晶体管中每个响应于预定位第一控制信号转换。每个预定数目的第二延时单元包括一第二缓冲器，用于延迟前一延时单元的输出信号；以及多对第二开关晶体管和第二电容器，其相互间并联，第二开关晶体管和第二电容器对串联在第二缓冲器的输出端与地电压之间，其中多个第二开关晶体管中每个响应于预定位第二控制信号转换。
第一计数器包括预定数目的第一计数单元，用于产生各个位的预定位第一控制信号，其中初始级中第一计数单元产生具有低电平的预定位第一控制信号，并响应于第一上升信号执行上升计数操作，以增加具有高电平的预定位第一控制信号的位数。每个预定数目的第一计数单元包括一锁存器，用于将高电平数据输出到第一节点，将第一节点数据反相并输出到第二节点，且将第二节点数据反相并输出到第一节点；以及一复位电路，用于响应于第一上升信号和下一计数单元的第二节点信号，使第一节点成为低电平。
第二计数器包括预定数目的第二计数单元，用于产生各个位的预定位第二控制信号，且第二计数单元产生预定位第二控制信号，其较高位有高电平，且剩余位有低电平，响应于第一下降信号启用，并响应于第二上升信号执行上升计数操作，以增加具有高电平的预定位第二控制信号的位数，以及响应于第二下降信号执行下降计数操作，以减少具有高电平的预定位第二控制信号的位数。每个预定数目的第一计数单元包括一锁存器，用于最初将高电平数据输出到第一节点，将第一节点数据反相并输出到第二节点，且将第二节点数据反相并输出到第一节点；一第一复位电路，用于响应于第一上升信号和下一计数单元的第二节点信号，使第一节点成为低电平；一第二复位电路，用于响应于第二下降信号和前一计数单元的第一节点信号，使第二节点成为低电平；以及一启用电路，用于响应于第一下降信号为第一和第二复位电路提供一低电平。
本发明延时锁定环路的第二方面包括一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的控制电压；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于控制电压产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟反相时钟信号，以响应于控制电压产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。
延时锁定环路还包括一第一分频器，用于对时钟信号分频，以产生分频时钟信号；一第二分频器，用于对第一延时器输出的反馈时钟信号分频，以产生分频反馈时钟信号；一鉴相器，用于检测分频时钟信号和分频反馈时钟信号之间的相位差，以产生鉴相信号；以及一充电泵，用于响应于鉴相信号执行泵操作，以产生控制电压。
每个预定数目的第一延时单元包括一第一缓冲器，并采用控制电压作为第一缓冲器的电源电压以控制延迟时间。每个预定数目的第二延时单元包括一第二缓冲器，并采用控制电压作为第二缓冲器的电源电压以控制延迟时间。
混相器通过混合多个输出时钟信号和多个反相输出时钟信号中有相同相位和不同相位变化的输出时钟信号和反相输出时钟信号的相位，以产生多个校正输出时钟信号，且包括一第一电流发生器，用于响应于第一和第二输入信号产生一第一电流；一第二电流发生器，用于响应于第三和第四输入信号产生一第二电流；一第一电流镜象器，用于对第一电流进行镜象，以产生一第三电流；一第二电流镜象器，用于对第二电流进行镜象，以产生一第四电流；一第三电流镜象器，用于对第四电流进行镜象，以产生一输出电压，其中在多个输出时钟信号和多个反相输出时钟信号中，有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第一和第二输入信号，且有相反相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第三和第四输入信号。
本发明半导体存储器的第一方面包括一延时锁定环路，用于接收一时钟信号和一反相时钟信号，以产生多个校正输出时钟信号；以及一输出数据选通信号发生器，用于组合多个校正输出时钟信号，以产生多个输出数据选通信号，其中延时锁定环路包括一鉴相和控制信号发生器，用于检测时钟信号与反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。
本发明半导体存储器的第二方面包括一延时锁定环路，用于接收一时钟信号和一反相时钟信号，以产生多个校正输出时钟信号；以及一输出数据选通信号发生器，用于组合多个校正输出时钟信号，以产生多个输出数据选通信号，其中延时锁定环路包括一鉴相和控制信号发生器，用于检测时钟信号与反馈时钟信号之间的相位差，并产生一随相位差变化的控制电压；一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于控制电压产生多个输出时钟信号和反馈时钟信号；一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟反相时钟信号，以响应于控制电压产生多个反相输出时钟信号；以及一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。
附图说明
通过参照附图对优选实施例的详细描述，对本领域的普通技术人员而言本发明的上述及其他特性和优点将变得更明显，其中：
图1是表示一传统延时锁定环路的框图；
图2是表示根据本发明一实施例的延时锁定环路的框图；
图3是表示图2延时锁定环路中鉴相器的电路图；
图4是表示图2延时锁定环路中第一计数器的电路图；
图5是表示图2延时锁定环路中第二计数器的电路图；
图6是表示图2延时锁定环路中延时单元的框图；
图7是表示图2延时锁定环路中混相器的电路图；
图8是表示根据本发明另一实施例的延时锁定环路的框图；以及
图9是表示包具有本发明的延时锁定环路的半导体存储器的框图。
具体实施方式
现在将参照附图中表示的本发明优选实施例，更完整描述本发明。然而，该发明可体现为不同形式，且不应认为仅限制在这里提出的实施例。相反，提供这些实施例是为了使公开内容更彻底和完整，并将本发明的范围完全传达给本领域的专业人员。附图中，为清楚起见，将各层和区域的厚度进行放大。整个说明书中，相同标号指同一元件。
图2是表示根据本发明一实施例的延时锁定环路的框图。除图1结构之外，图2的延时锁定环路还包括一延时电路22和一混相器(phase mixer)24。延时电路22包括以级联连接结构连接的延时单元22-1至22-4。
图1和2中的相同标号代表相同部分并执行相同功能，因此省略了对其的描述。
延时电路22接收一反相时钟信号CLKB，并响应于m位第一控制信号CON1和n位第二控制信号CON2控制延时单元22-1和22-4的延迟时间，以产生4个反相时钟信号CLKB0、CLKB90、CLKB180和CLKB270，其相互间的相位差为90°。混相器24接收时钟信号CLK0、CLK90、CLK180和CLK270和反相时钟信号CLKB0、CLKB90、CLKB180和CLKB270，并混合相应时钟信号和反相时钟信号，以产生校正的时钟信号CCLK0、CCLK90、CCLK180和CCLK270。
下面详细解释混相器24的操作。
将延时单元18-1至18-4和延时单元22-1至22-4连接相同的电源电压，因此如果电源电压发生变化，则时钟信号CLK0、CLK90、CLK180和CLK270经历相同相位变化(噪声)。例如，假定电源电压瞬间发生改变，则所有时钟信号CLK90、CLK180、CLK270、CLKB90、CLKB180和CLKB270中出现一相位变化″α″。同样，由于时钟信号CLK180和CLKB180的相位差为180°，可假定时钟信号CLK180和CLKB180的相位分别为0和π。时钟信号CLK90与时钟信号CLK180的相位差为-π/2-α，且时钟信号CLK270与时钟信号CLK180的相位差为π/2+α。时钟信号CLKB90与时钟信号CLKB180的相位差为π/2-α，且时钟信号CLK270与时钟信号CLKB180的相位差为-π/2+α。混相器24混合时钟信号CLK270和CLKB90的相位，以抵消相位变化α，因此产生校正的时钟信号CCLK90，其与时钟信号CLK180的相位差为π/2(90°)。同样，混相器24混合时钟信号CLK90和CLKB270的相位，以抵消相位变化α，因此产生校正的时钟信号CCLK270，其与时钟信号CLK180的相位差为-π/2(270°)。如果参考时钟信号变化，则相位混合的时钟信号同样地变化。
因此，本发明的混相器混合相位相同但相位变化不同的时钟信号和反相时钟信号，以抵消相位变化，从而产生校正的时钟信号。
图3是表示图2延时锁定环路中鉴相器的电路图。图3的鉴相器包括一脉冲发生器30、一第一鉴相器32、以及一第二鉴相器34。脉冲发生器30包括一NAND门NA1、一延时器DL1、一反相器I1、以及一NOR门NOR1。第一鉴相器32包括锁存器LA1和LA3以及NAND门NA6和NA7。第二鉴相器34包括锁存器LA2和LA4、NAND门NA10和NA11以及一反相器I2。锁存器LA1至LA4分别包括2个NAND门NA2和NA3、NA8和NA9、NA4和NA5、以及NA12和NA13。
下面解释图3中各部分的功能。
脉冲发生器30产生一信号b，当反馈时钟信号FCLK和延时时钟信号DCLK都为高电平时，其变为高电平，且在一预定时间延迟之后，变为低电平。NAND门NA1产生一信号a，如果反馈时钟信号FCLK和延时时钟信号DCLK都为高电平时，其为低电平。由延时器DL1、反相器I1和NOR门NOR1构成的电路产生一信号b，如果信号a和反相并延时信号a的信号都为低电平时，其变为高电平，且在一预定时间延迟之后，变为低电平。
如果反馈时钟信号FCLK的相位先于延时时钟信号DCLK，则第二鉴相器34产生第一上升信号CUP，且如果延时时钟信号DCLK的相位先于反馈时钟信号FCLK，则产生第一下降信号CDN。在产生第一下降信号CDN时，禁止第一鉴相器32操作，且使能第二鉴相器34操作。
延时器DL2延迟反馈时钟信号FCLK。如果延时器DL2的输出信号为高电平，且延时时钟信号DCLK为低电平时，则锁存器LA2产生一低电平信号c和一高电平信号d，且如果延时器DL2的输出信号为低电平，且延时时钟信号DCLK为高电平时，则锁存器LA2产生一高电平信号c和一低电平信号d。如果信号b为高电平，且第一下降信号CDN为低电平时，则NAND门NA10和NA11分别反相并输出信号c和d。即，如果信号c和d分别为低电平和高电平时，则产生一高电平信号和一低电平信号，且如果信号c和d分别为高电平和低电平时，则产生一低电平信号和一高电平信号。锁存器LA4执行与锁存器LA2同样的操作，以产生第一下降信号CDN和第一上升信号CUP。
响应于第一下降信号CDN启用第一鉴相器32，且如果反馈时钟信号FCLK的相位先于延时时钟信号DCLK，则产生第二上升信号FUP，以及如果延时时钟信号DCLK的相位先于反馈时钟信号FCLK，则产生第二下降信号FDN。
如果延时器DL2的输出信号为高电平，且延时时钟信号DCLK为低电平时，锁存器LA1产生一低电平信号e和一高电平信号f，且如果延时器DL2的输出信号为低电平，且延时时钟信号DCLK为高电平时，则产生一高电平信号e和一低电平信号f。如果信号e和第一下降信号CDN都为高电平时，NAND门NA6和NA7分别反相并输出信号e和f。即，如果信号e和f分别为低电平和高电平时，则产生一高电平信号和一低电平信号，且如果信号e和f分别为高电平和低电平时，则产生一低电平信号和一高电平信号。锁存器LA3执行与锁存器LA1同样的操作，以产生第二下降信号FDN和第二上升信号FUP。
图4是表示图2延时锁定环路的第一计数器的电路图。第一计数器包括m个计数单元40-1至40-m以及一NMOS晶体管N5，且m个计数单元40-1至40-m每个包括由一NAND门NA14和一反相器I3组成的一锁存器LA5、一反相器I4、以及NMOS晶体管N1至N4。
图4中，启用信号EN为一信号，当施加电源电压时，其变为高电平，且C11至C1m表示一m位第一控制信号CON1。
下面解释图4中第一计数器的操作。
如果初始时施加一低电平启用信号EN，则计数输出信号C11至C1m维持低电平。之后，如果施加电源电压从而产生一高电平启用信号EN，则m个计数单元40-1至40-m的NMOS晶体管N4导通。在该状态下，如果施加高电平的第一个第一上升信号CUP，则计数单元40-1的NM0S晶体管N3导通，从而一节点x成为低电平。反相器I4反相节点x处的低电平信号，以产生一高电平的第一控制信号C11。锁存器LA5锁存节点x处的低电平信号，从而一节点y成为高电平。因此，计数单元40-2的NMOS晶体管N4导通。此时，剩余计数单元40-3至40-m的NMOS晶体管N4维持截止状态。
在该状态下，如果施加高电平的第二个第一上升信号CUP，则每个计数单元40-1和40-2的NMOS晶体管N3导通，从而节点x成为低电平。反相器I4反相节点x处的低电平信号，以产生高电平的第一控制信号C11和C12。锁存器LA5锁存节点x处的低电平信号，从而一节点y成为高电平。因此，计数单元40-2和40-3的NMOS晶体管N4导通。此时，剩余计数单元40-4至40-m的NMOS晶体管N4维持截止状态。
按上述方式，每当第一上升信号CUP变为高电平时，第一计数器14将高电平的第一控制信号C11至C1m的位数增加一位。即，第一计数器14按″0...000″，″0...001″，″0...011″，...，″1...111″的顺序改变第一控制信号C11至C1m。
如果在第一控制信号C11至C1m为″0...011″的状态下，第一下降信号CDN变为高电平，NMOS晶体管N5导通，从而将一低电平施加到m个计数单元40-1至40-m的NMOS晶体管N1，因此NMOS晶体管N1截止。因此，计数单元40-1至40-m维持一由锁存器LA5锁存的信号，这样使第一控制信号C11至C1m维持为″0...011″。
图4的第一计数器在将m个计数单元40-1至40-m的NMOS晶体管N1和N2去除的另一结构中可执行同样的操作，因此第一计数器结构中可不包括NMOS晶体管N1和N2。
图5是表示图2延时锁定环路的第二计数器的电路图。图5的第二计数器包括n个计数单元50-1至50-n。每个计数单元50-1至50-2/n包括由一NAND门NA15和一反相器I5组成的一锁存器LA6、以及NMOS晶体管N1至N5。每个计数单元50-(2/n+1)至50-n包括由一NAND门NA14和一反相器I3组成的一锁存器LA5、以及NMOS晶体管N1至N5。
图5中，对计数单元50-(2/n+1)至50-n的锁存器LA5加以配置，以将NMOS晶体管N5添加到图4的m个计数单元40-1至40-m结构之中，并对计数单元50-1至50-2/n的锁存器LA6加以配置，以将构成图4的m个计数单元40-1至40-m的锁存器LA5的NAND门NA14和反相器I3相反方向连接，且添加NMOS晶体管N5。
下面解释图5中第二计数器的操作。
如果初始时施加一低电平启用信号EN，则计数输出信号C21至C2(2/n)维持高电平，且计数输出信号C2(2/n)至C2n维持低电平。之后，如果施加电源电压从而产生一高电平的启用信号EN，n个计数单元50-1至50-n的NMOS晶体管N4导通，且如果产生高电平的第一下降信号CDN，则NMOS晶体管N5导通，从而使能n个计数单元50-1至50-n的计数操作。在该状态下，如果施加高电平的第一个第二上升信号FUP，计数单元50-(2/n+1)的NM0S晶体管N3导通，从而一节点x成为低电平。反相器I4反相节点x处的低电平信号，以产生一高电平的第二控制信号C2(2/n+1)。锁存器LA5锁存节点x处的低电平信号，从而一节点y成为高电平。因此，计数单元50-(2/n+2)的NMOS晶体管N4导通。此时，剩余计数单元50-(2/n+3)至50-n的NMOS晶体管N4维持截止状态。
在该状态下，如果施加高电平的第二个第二上升信号FUP，则计数单元50-1至50-(2/n+3)产生高电平的第二控制信号C21至C2(2/n+3)，且计数单元50-(2/n+4)至50-n产生低电平的第二控制信号C2(2/n+4)至C2n。
在该状态下，如果施加高电平的第一个第二下降信号FDN，则计数单元50-1至50-(2/n+2)产生高电平的第二控制信号C21至C2(2/n+2)，且计数单元50-(2/n+3)至50-n产生低电平的第二控制信号C2(2/n+3)至C2n。
按上述方式，每当第二上升信号FUP变为高电平时，则第二计数器16将高电平的第二控制信号C21至C2n的位数增加一位。即，如果连续产生第二上升信号FUP，则第二计数器16按″0...0001...1″，″0...11...1″，″0...111...1″的顺序改变第二控制信号C21至C2n。同样，每当第二下降信号FDN变为高电平时，第二计数器16将高电平的第二控制信号C21至C2n的位数减少一位。即，如果连续产生第二下降信号FDN，则第二计数器16按″0...0111...1″，″0...0011...1″，″0...0001...1″的顺序改变第二控制信号C21至C2n。
图6是表示图2的延时锁定环路的延时单元的框图。图6的延时单元包括一缓冲器BUF、一第一延时电路60、以及一第二延时电路62。第一延时电路60包括NMOS晶体管N71至N7m以及电容器C71至C7m，且第二延时电路62包括NMOS晶体管N81至N8n以及电容器C81至C8n。
图6的延时单元为一电路，其接收时钟信号CLK0，以产生时钟信号CLK90。尽管未示出，其他延时单元有相同结构。
下面解释图6中延时单元的操作。
缓冲器BUF缓冲时钟信号CLK0。NMOS晶体管N71至N7m分别响应于m位第一控制信号C11至C1m导通，以分别将电容器C71至C7m连接到缓冲器BUF的输出端。NMOS晶体管N81至N8n分别响应于n位第二控制信号C21至C2n导通，以分别将电容器C81至C8n连接到缓冲器BUF的输出端。如果所有m位第一控制信号C11至C1m为高电平，则所有NMOS晶体管N71至N7m和N81至N8n导通，从而将所有电容器C71至C7m和C81至C8n连接到缓冲器BUF的输出端。因此，缓冲器BUF的输出端有最大电容。另一方面，如果m位第一控制信号C11至C1m和n位第二控制信号C21至C2n为低电平，则缓冲器BUF的输出端有最小电容。即，随着高电平的m位第一控制信号C11至C1m和n位第二控制信号C21至C2n的位数增加，缓冲器输出端的电容同样地增加，且缓冲器BUF的输出信号的延迟时间增加。
在图6延时单元的一个实施例中，n大于m，且每个电容器C71至C7m的容量大于每个电容器C81至C8n的容量。因此，初始时响应于m位第一控制信号C11至C1m对缓冲器BUF输出信号的延迟时间进行相对粗的控制，之后响应于n位第二控制信号C21至C2n进行精控制。
图7是表示图2延时锁定环路中混相器的电路图。图7的混相器包括PMOS晶体管P1至P4以及NMOS晶体管N9至N14。PMOS晶体管P1和P2构成一第一电流镜(current mirror)M1，PMOS晶体管P3和P4构成一第二电流镜M2，且NMOS晶体管N9和N10构成一第三电流镜M3。
图7中，启用信号EN为一信号，如果如图4那样施加电源电压时，其变为高电平。
下面解释图7中混相器的操作。
如果输入信号IN1和IN2从低电平变为高电平，且所有输入信号IN1B和IN2B从高电平变为低电平，则电流i3增加，且电流i2降低。因此，PMOS晶体管P1和P2开始截止，且PM0S晶体管P3和P4开始导通，从而电流i1开始降低，且电流i4开始增加。如果电流i1降低，则NMOS晶体管N9和N10开始截止，并最终截止。因此，输出信号OUT变为高电平。
即，电流i2和i3由输入信号IN1和IN2以及输入信号IN1B和IN2B控制，且电流i1和i4由电流i2和i3控制。因此，如果电流i4大于电流i1，则产生高电平的输出信号OUT，且如果电流i4小于电流i1，则产生低电平的输出信号OUT。
如果输入信号IN1和IN2为时钟信号CLK270和CLKB90，且输入信号IN1B和IN2B为时钟信号CLK90和CLKB270，则产生校正时钟信号CCLK90作为输出信号OUT，且如果输入信号IN1和IN2为时钟信号CLK90和CLKB270，且输入信号IN1B和IN2B为时钟信号CLK270和CLKB90，则产生校正时钟信号CCLK270作为输出信号OUT。如果输入信号IN1和IN2为时钟信号CLK180，且输入信号IN1B和IN2B为时钟信号CLKB180，则产生校正时钟信号CCLK0作为输出信号OUT，且如果输入信号IN1和IN2为时钟信号CLKB180，且输入信号IN1B和IN2B为时钟信号CLK180，则产生校正时钟信号CCLK180作为输出信号OUT。
图7的混相器产生电流i3和i2，从而将作为输入信号IN1和IN2施加的时钟信号的相位混合以抵消相位变化，并将作为输入信号IN1B和IN2B施加的时钟信号的相位混合以抵消相位变化，且还产生输出信号OUT，从而对混合时钟信号相位所产生的电流i3和i2被镜象以产生电流i4和i1。
图8是表示根据本发明另一实施例的延时锁定环路的框图。图8的延时锁定环路包括分频器60和68、一鉴相器62、一充电泵64、延时电路66和70、以及一混相器72。延时电路66包括延时单元66-1至66-4，且延时电路70包括延时单元70-1至70-4。
下面解释图8中各部分的功能。
分频器60对外部施加的时钟信号CLK分频，并产生分频时钟信号DCLK。鉴相器62检测反馈时钟信号FCLK和分频时钟信号DCLK之间的相位差，且如果反馈时钟信号的相位先于分频时钟信号DCLK的相位，则产生一上升信号UP，如果分频时钟信号DCLK的相位先于反馈时钟信号的相位，则产生一下降信号DN。充电泵64执行泵操作，以响应于上升信号UP提升一电压Vc，并执行泵操作，以响应于下降信号DN降低一电压Vc。延时电路66接收一时钟信号CLK，并将一电压Vc用作延时单元66-1至66-4的电源电压，以便控制一延时时间以产生4个时钟信号CLK0、CLK90、CLK180和CLK270，其相互间相位差为90°。延时电路70接收一反相时钟信号CLKB，并将一电压Vc用作延时单元70-1至70-4的电源电压，以便控制一延时时间以产生4个时钟信号CLKB0、CLKB90、CLKB180和CLKB270，其相互间相位差为90°。分频器68对延时器66输出的时钟信号分频，以产生反馈时钟信号FCLK。混相器72接收时钟信号CLK0、CLK90、CLK180和CLK270以及反相时钟信号CLKB0、CLKB90、CLKB180和CLKB270，并按2个信号混合相应时钟信号和反相时钟信号，以产生校正的时钟信号CCLK0、CCLK90、CCLK180和CCLK270。
图1的延时锁定环路控制构成延时器18和22的延时单元的电容，以响应于一预定位的第一和第二控制信号改变延时时间，而图8的延时锁定环路控制施加到构成延时器66和70的延时单元的电源电压，以响应于一电压Vc改变延时时间。
本发明的延时锁定环路接收外部施加的时钟信号和反相时钟信号，以产生具有不同相位差的多个时钟信号和多个反相时钟信号，并混合相应时钟信号和反相时钟信号，以抵消由于电源电压变化而出现的瞬时相位变化。因此，本发明的延时锁定环路可产生多个校正时钟信号，其具有精确的相位差90°。
图9是表示包具有本发明的延时锁定环路的半导体存储器的框图。图9的半导体存储器包括一存储单元阵列100、一并串转换电路102、一数据输出缓冲器104、一延时锁定环路106、一输出数据选通信号产生电路108、以及一输出数据选通信号缓冲器110。
图9的半导体存储器的脉冲串长度为4，且响应于4个输出数据选通信号DQS1至DQS4，每次输出4位输出数据DQ1至DQ4。
下面解释图9中各部分的功能。
在读取操作期间，存储单元阵列100输出16位数据。并串转换电路102将16位并行数据转换成4位串行数据并输出该串行数据。数据输出缓冲器104接收4位串行数据，并响应于各自的数据选通信号DQS1至DQS4，按顺序输出输出数据DQ1至DQ4。延时锁定环路106接收时钟信号CLK和反相时钟信号CLKB，并输出4个校正时钟信号CCLK0、CCLK90、CCLK180和CCLK270。输出数据选通信号产生电路108将4个校正的时钟信号CCLK0、CCLK90、CCLK180和CCLK270按2个进行组合，以输出4个数据选通信号DQS1至DQS4。例如，数据选通信号DQS1是通过将校正的时钟信号CCLK0和CCLK270“与”产生的，数据选通信号DQS2是通过将校正的时钟信号CCLK0和CCLK90“与”产生的，数据选通信号DQS3是通过将校正的时钟信号CCLK90和CCLK180“与”产生的，且数据选通信号DQS4是通过将校正时钟信号CCLK180和CCLK270“与”产生的。输出数据选通信号缓冲器110缓冲4个输出数据选通信号DQS1至DQS4，以产生输出数据选通信号DQSO1至DQSO4。
在图9的半导体存储器中采用与图2或图8有关的上述延时锁定环路，以产生相互间有精确相位差90°的4个校正时钟信号，并组合4个校正时钟信号，以产生4个稳定的数据选通信号。
上面已描述与产生4个时钟信号的一延时锁定环路结构有关的本发明实施例，可是本发明同样适用于产生5个或更多时钟信号的一延时锁定环路。
如前所述，本发明的延时锁定环路通过相位混合来抵消由电源电压变化所产生的相位变化(噪声)，以产生相互间有精确相位差的多个时钟信号。此外，具有本发明延时锁定环路的半导体存储器在读取操作期间可产生输出数据选通信号，其有精确的相位差。
尽管参照其中的优选实施例对本发明作了特别的展示和描述，本领域的技术人员应理解可作形式和细节上的不同变化而不偏离如权利要求中所定义的本发明实质和范围。

Claims (36)

1.一种延时锁定环路，包括：
一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随该相位差变化的多位延时控制信号；
一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；
一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及
一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正的输出时钟信号。
2.根据权利要求1的延时锁定环路，其中所述鉴相和控制信号发生器包括：
一第一分频器，用于对所述时钟信号分频，以产生一分频时钟信号；
一第二分频器，用于对所述第一延时器输出的反馈时钟信号分频，以产生一分频的反馈时钟信号；
一鉴相器，用于检测分频时钟信号和分频反馈时钟信号之间的相位差，以产生一鉴相信号；以及
一计数部分，用于响应于鉴相信号执行一计数操作，以产生多位控制信号。
3.根据权利要求2的延时锁定环路，其中在初始级中如果分频时钟信号的相位先于分频反馈时钟信号，则鉴相器产生一第一上升信号作为鉴相信号，且如果分频反馈时钟信号的相位先于分频时钟信号，则产生一第一下降信号作为鉴相信号，以及在产生第一下降信号之后，如果分频时钟信号的相位先于分频反馈时钟信号，则产生一第二上升信号，且如果分频反馈时钟信号的相位先于分频时钟信号，则产生一第二下降信号。
4.根据权利要求3的延时锁定环路，其中所述计数部分包括：
一第一计数器，用于响应于第一上升信号执行一上升计数操作，以产生一预定位的第一控制信号；以及
一第二计数器，其响应于第一下降信号启用，并响应于第二上升信号执行一上升计数操作，且响应于第二下降信号执行一下降计数操作，以产生一预定位的第二控制信号；
其中多位控制信号由预定位第一和第二控制信号组成。
5.根据权利要求4的延时锁定环路，其中每个所述预定数目的第一延时单元包括：
一第一缓冲器，用于延迟前一延时单元的输出信号；以及
多个第一开关晶体管和第一电容器对，其相互并联，所述第一开关晶体管和第一电容器对串联在所述第一缓冲器的输出端与一地电压之间，
其中多个第一开关晶体管的每个响应于预定位的第一控制信号转换。
6.根据权利要求4的延时锁定环路，其中每个所述预定数目的第二延时单元包括：
一第二缓冲器，用于延迟前一延时单元的输出信号；以及
多个第二开关晶体管和第二电容器对，其相互并联，所述第二开关晶体管和第二电容器对串联在所述第二缓冲器的输出端与一地电压之间，
其中多个第二开关晶体管的每个响应于预定位的第二控制信号转换。
7.根据权利要求4的延时锁定环路，其中所述第一计数器包括预定数目的第一计数单元，用于产生各个位的预定位第一控制信号，其中初始级中第一计数单元产生具有低电平的预定位的第一控制信号，并响应于第一上升信号执行上升计数操作，以增加具有高电平的预定位的第一控制信号的位数。
8.根据权利要求7的延时锁定环路，其中每个所述预定数目的第一计数单元包括：
一锁存器，用于初始地将高电平数据输出到一第一节点，将第一节点的数据反相并输出到一第二节点，且将第二节点的数据反相并输出到第一节点；以及
一复位电路，用于响应于第一上升信号和下一计数单元的第二节点信号，使第一节点成为低电平。
9.根据权利要求4的延时锁定环路，其中所述第二计数器包括预定数目的第二计数单元，用于产生各个位的预定位第二控制信号，且第二计数单元产生预定位的第二控制信号，其较高位具有高电平，且剩余位具有低电平，响应于第一下降信号启用，并响应于第二上升信号执行一上升计数操作，以增加具有高电平的预定位的第二控制信号的位数，以及响应于第二下降信号执行一下降计数操作，以减少具有高电平的预定位的第二控制信号的位数。
10.根据权利要求9的延时锁定环路，其中每个所述预定数目的第一计数单元包括：
一锁存器，用于初始地将高电平数据输出到一第一节点，将第一节点数据反相并输出到一第二节点，且将第二节点数据反相并输出到第一节点；
一第一复位电路，用于响应于第一上升信号和下一计数单元的第二节点信号，将第一节点设置成为低电平；
一第二复位电路，用于响应于第二下降信号和前一计数单元的第一节点信号，将第二节点成设置为低电平；以及
一启用电路，用于响应于第一下降信号为第一和第二复位电路提供一低电平。
11.根据权利要求1的延时锁定环路，其中所述混相器通过混合多个输出时钟信号和多个反相输出时钟信号中有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号的相位，以产生多个校正输出时钟信号。
12.根据权利要求11的延时锁定环路，其中所述混相器包括：
一第一电流发生器，用于响应于第一和第二输入信号产生一第一电流；
一第二电流发生器，用于响应于第三和第四输入信号产生一第二电流；
一第一电流镜，用于对第一电流进行镜象，以产生一第三电流；
一第二电流镜，用于对第二电流进行镜象，以产生一第四电流；
一第三电流镜，用于对第四电流进行镜象，以产生一输出电压，
其中在多个输出时钟信号和多个反相输出时钟信号中，有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第一和第二输入信号，且有相反相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第三和第四输入信号。
13.一种延时锁定环路，包括：
一鉴相和控制信号发生器，用于检测一时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的控制电压；
一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于控制电压产生多个输出时钟信号和反馈时钟信号；
一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于控制电压产生多个反相输出时钟信号；以及
一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。
14.根据权利要求13的延时锁定环路，还包括：
一第一分频器，用于对所述时钟信号分频，以产生一分频时钟信号；
一第二分频器，用于对所述第一延时器输出的反馈时钟信号分频，以产生一分频反馈时钟信号；
一鉴相器，用于检测分频时钟信号和分频反馈时钟信号之间的相位差，以产生一鉴相信号；以及
一充电泵，用于响应于鉴相信号执行泵操作，以产生控制电压。
15.根据权利要求14的延时锁定环路，其中如果分频时钟信号的相位先于分频反馈时钟信号，则所述鉴相器产生一上升信号作为鉴相信号，如果分频反馈时钟信号的相位先于分频时钟信号，则产生一下降信号作为鉴相信号。
16.根据权利要求13的延时锁定环路，其中每个预定数目的第一延时单元包括一第一缓冲器，并采用控制电压作为第一缓冲器的电源电压以控制一延迟时间。
17.根据权利要求13的延时锁定环路，其中每个预定数目的第二延时单元包括一第二缓冲器，并采用控制电压作为第二缓冲器的电源电压以控制一延迟时间。
18.根据权利要求14的延时锁定环路，其中所述混相器通过混合多个输出时钟信号和多个反相输出时钟信号中有相同相位和不同相位变化的一输出时钟信号和反相输出时钟信号的相位，以产生多个校正的输出时钟信号。
19.根据权利要求18的延时锁定环路，其中所述混相器包括：
一第一电流发生器，用于响应于第一和第二输入信号产生一第一电流；
一第二电流发生器，用于响应于第三和第四输入信号产生一第二电流；
一第一电流镜，用于对第一电流进行镜象，以产生一第三电流；
一第二电流镜，用于对第二电流进行镜象，以产生一第四电流；
一第三电流镜，用于对第四电流进行镜象，以产生一输出电压，
其中在多个输出时钟信号和多个反相输出时钟信号中，有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第一和第二输入信号，且有相反相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第三和第四输入信号。
20.一种半导体存储器，包括：
一延时锁定环路，用于接收一时钟信号和一反相时钟信号，以产生多个校正输出时钟信号；以及
一输出数据选通信号发生器，用于组合多个校正输出时钟信号，以产生多个输出数据选通信号，
其中所述延时锁定环路包括：
一鉴相和控制信号发生器，用于检测所述时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的多位延时控制信号；
一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于多位延时控制信号产生多个输出时钟信号和反馈时钟信号；
一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于多位延时控制信号产生多个反相输出时钟信号；以及
一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正输出时钟信号。
21.根据权利要求20的半导体存储器，其中所述鉴相和控制信号发生器包括：
一第一分频器，用于对所述时钟信号分频，以产生一分频时钟信号；
一第二分频器，用于对所述第一延时器输出的反馈时钟信号分频，以产生一分频反馈时钟信号；
一鉴相器，用于检测分频时钟信号和分频反馈时钟信号之间的相位差，以产生一鉴相信号；以及
一计数部分，用于响应于鉴相信号执行一计数操作，以产生多位控制信号。
22.根据权利要求21的半导体存储器，其中初始级中如果分频时钟信号的相位先于分频反馈时钟信号，所述鉴相器产生一第一上升信号作为鉴相信号，且如果分频反馈时钟信号的相位先于分频时钟信号，则产生一第一下降信号作为鉴相信号，以及在产生第一下降信号之后，如果分频时钟信号的相位先于分频反馈时钟信号，则产生一第二上升信号，且如果分频反馈时钟信号的相位先于分频时钟信号，则产生一第二下降信号。
23.根据权利要求21的半导体存储器，其中所述计数部分包括：
一第一计数器，用于响应于第一上升信号执行一上升计数操作，以产生一预定位的第一控制信号；以及
一第二计数器，其响应于第一下降信号启用，并响应于第二上升信号执行一上升计数操作，且响应于第二下降信号执行一下降计数操作，以产生一预定位第二控制信号；
其中多位控制信号由预定位的第一和第二控制信号组成。
24.根据权利要求23的半导体存储器，其中每个所述预定数目的第一延时单元包括：
一第一缓冲器，用于延迟前一延时单元的输出信号；以及
多个第一开关晶体管和第一电容器对，其相互并联，所述第一开关晶体管和第一电容器对串联在所述第一缓冲器的输出端与一地电压之间，
其中多个第一开关晶体管中每个响应于预定位第一控制信号转换。
25.根据权利要求23的半导体存储器，其中每个所述预定数目的第二延时单元包括：
一第二缓冲器，用于延迟前一延时单元的输出信号；以及
多个第二开关晶体管和第二电容器对，其相互并联，所述第二开关晶体管和第二电容器对串联在所述第二缓冲器的输出端与一地电压之间，
其中多个第二开关晶体管中每个响应于预定位的第二控制信号转换。
26.根据权利要求23的半导体存储器，其中所述第一计数器包括预定数目的第一计数单元，用于产生各个位的预定位第一控制信号，其中初始级中第一计数单元产生具有低电平的预定位第一控制信号，并响应于第一上升信号执行上升计数操作，以增加具有高电平的预定位第一控制信号的位数。
27.根据权利要求23的半导体存储器，其中所述第二计数器包括预定数目的第二计数单元，用于产生各个位的预定位第二控制信号，且第二计数单元产生预定位的第二控制信号，其较高位有高电平，且剩余位有低电平，第二计数单元响应于第一下降信号启用，并响应于第二上升信号执行一上升计数操作，以增加具有高电平的预定位第二控制信号的位数，以及响应于第二下降信号执行一下降计数操作，以减少具有高电平的预定位第二控制信号的位数。
28.根据权利要求20的半导体存储器，其中所述混相器通过混合多个输出时钟信号和多个反相输出时钟信号中有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号的相位，以产生多个校正输出时钟信号。
29.根据权利要求28的半导体存储器，其中所述混相器包括：
一第一电流发生器，用于响应于第一和第二输入信号产生一第一电流；
一第二电流发生器，用于响应于第三和第四输入信号产生一第二电流；
一第一电流，用于对第一电流进行镜象，以产生一第三电流；
一第二电流，用于对第二电流进行镜象，以产生一第四电流；
一第三电流，用于对第四电流进行镜象，以产生一输出电压，
其中在多个输出时钟信号和多个反相输出时钟信号中，有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第一和第二输入信号，且有相反相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第三和第四输入信号。
30.一种半导体存储器，包括：
一延时锁定环路，用于接收一时钟信号和一反相时钟信号，以产生多个校正输出时钟信号；以及
一输出数据选通信号发生器，用于组合多个校正输出时钟信号，以产生多个输出数据选通信号，
其中所述延时锁定环路包括：
一鉴相和控制信号发生器，用于检测所述时钟信号与一反馈时钟信号之间的相位差，并产生一随相位差变化的控制电压；
一第一延时器，具有预定数目的第一延时单元，通过级联连接来延迟时钟信号，以响应于控制电压产生多个输出时钟信号和反馈时钟信号；
一第二延时器，具有预定数目的第二延时单元，通过级联连接来延迟一反相时钟信号，以响应于控制电压产生多个反相输出时钟信号；以及
一混相器，用于混合多个输出时钟信号和多个反相输出时钟信号中相应时钟信号的相位，以输出多个校正的输出时钟信号。
31.根据权利要求30的半导体存储器，还包括：
一第一分频器，用于对所述时钟信号分频，以产生一分频时钟信号；
一第二分频器，用于对所述第一延时器输出的反馈时钟信号分频，以产生一分频反馈时钟信号；
一鉴相器，用于检测分频时钟信号和分频反馈时钟信号之间的相位差，以产生一鉴相信号；以及
一充电泵，用于响应于鉴相信号执行泵操作，以产生控制电压。
32.根据权利要求31的半导体存储器，其中如果分频时钟信号的相位先于分频反馈时钟信号，则所述鉴相器产生一上升信号作为鉴相信号，如果分频反馈时钟信号的相位先于分频时钟信号，则产生一下降信号作为鉴相信号。
33.根据权利要求30的半导体存储器，其中每个预定数目的第一延时单元包括一第一缓冲器，并采用控制电压作为第一缓冲器的电源电压以控制一延迟时间。
34.根据权利要求30的半导体存储器，其中每个预定数目的第二延时单元包括一第二缓冲器，并采用控制电压作为第二缓冲器的电源电压以控制一延迟时间。
35.根据权利要求30的半导体存储器，其中所述混相器通过混合多个输出时钟信号和多个反相输出时钟信号中有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号的相位，以产生多个校正输出时钟信号。
36.根据权利要求35的半导体存储器，其中所述混相器包括：
一第一电流发生器，用于响应于第一和第二输入信号产生一第一电流；
一第二电流发生器，用于响应于第三和第四输入信号产生一第二电流；
一第一电流镜，用于对第一电流进行镜象，以产生一第三电流；
一第二电流镜，用于对第二电流进行镜象，以产生一第四电流；
一第三电流镜，用于对第四电流进行镜象，以产生一输出电压，
其中在多个输出时钟信号和多个反相输出时钟信号中，有相同相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第一和第二输入信号，且有相反相位和不同相位变化的一输出时钟信号和一反相输出时钟信号为第三和第四输入信号。
CNB2005101203216A 2004-11-08 2005-11-08 延时锁定环路及具有该延时锁定环路的半导体存储器 Expired - Fee Related CN100530971C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040090599A KR100641360B1 (ko) 2004-11-08 2004-11-08 지연 동기 루프 및 이를 구비한 반도체 메모리 장치
KR90599/04 2004-11-08

Publications (2)

Publication Number Publication Date
CN1801625A CN1801625A (zh) 2006-07-12
CN100530971C true CN100530971C (zh) 2009-08-19

Family

ID=36315706

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101203216A Expired - Fee Related CN100530971C (zh) 2004-11-08 2005-11-08 延时锁定环路及具有该延时锁定环路的半导体存储器

Country Status (4)

Country Link
US (1) US7202721B2 (zh)
JP (1) JP4309392B2 (zh)
KR (1) KR100641360B1 (zh)
CN (1) CN100530971C (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009434B2 (en) * 2003-12-12 2006-03-07 Micron Technology, Inc. Generating multi-phase clock signals using hierarchical delays
US7158443B2 (en) * 2005-06-01 2007-01-02 Micron Technology, Inc. Delay-lock loop and method adapting itself to operate over a wide frequency range
JP5143370B2 (ja) * 2006-03-23 2013-02-13 富士通セミコンダクター株式会社 遅延制御回路
US7675333B2 (en) * 2006-06-09 2010-03-09 Cosmic Circuits Private Limited Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof
KR100795004B1 (ko) * 2006-06-09 2008-01-16 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR100854496B1 (ko) 2006-07-03 2008-08-26 삼성전자주식회사 지연 동기 루프 및 이를 구비한 반도체 메모리 장치
KR100809714B1 (ko) * 2007-01-03 2008-03-06 삼성전자주식회사 멀티 위상 생성 방법 및 이에 적합한 장치
TWI331453B (en) * 2007-01-17 2010-10-01 Nanya Technology Corp Delay locked loop
KR100968447B1 (ko) * 2007-11-13 2010-07-07 주식회사 하이닉스반도체 반도체 집적 회로
JP2009177778A (ja) * 2008-01-25 2009-08-06 Elpida Memory Inc Ｄｌｌ回路及びこれを用いた半導体装置、並びに、ｄｌｌ回路の制御方法
KR100942950B1 (ko) * 2008-09-02 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치
US7872507B2 (en) * 2009-01-21 2011-01-18 Micron Technology, Inc. Delay lines, methods for delaying a signal, and delay lock loops
KR20100129017A (ko) * 2009-05-29 2010-12-08 칭화대학교 지연 동기 루프 및 이를 포함하는 전자 장치
KR101034617B1 (ko) * 2009-12-29 2011-05-12 주식회사 하이닉스반도체 지연 고정 루프
KR101811020B1 (ko) * 2010-10-26 2017-12-20 마벨 월드 트레이드 리미티드 Pll 듀얼 에지 로크 검출기
KR101208026B1 (ko) * 2011-02-08 2012-12-04 연세대학교 산학협력단 에지컴바이너, 이를 이용한 주파수 체배기 및 주파수 체배방법
WO2013011972A1 (ja) * 2011-07-19 2013-01-24 川崎マイクロエレクトロニクス株式会社 位相比較装置およびｄｌｌ回路
CN102957422B (zh) * 2011-08-30 2015-06-03 中国科学院电子学研究所 一种数字延时锁定环电路
JP5910383B2 (ja) * 2012-07-19 2016-04-27 株式会社ソシオネクスト スキュー低減回路
KR102079630B1 (ko) * 2013-03-13 2020-04-07 삼성전자주식회사 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법
CN103532544B (zh) * 2013-09-24 2016-06-01 南京中科微电子有限公司 一种带选通功能的低功耗除二分频器
CN105337611A (zh) * 2014-07-04 2016-02-17 硅存储技术公司 数控延迟锁定环基准发生器
CN104615192B (zh) * 2015-01-23 2017-08-11 西安智多晶微电子有限公司 一种强化异步时钟管理的复杂可编程逻辑器件
US10164574B2 (en) * 2015-07-07 2018-12-25 Mediatek Inc. Method for generating a plurality of oscillating signals with different phases and associated circuit and local oscillator
CN105306068B (zh) * 2015-10-30 2018-10-02 南京理工大学 一种基于时钟调相的并串转换电路
US10110208B2 (en) * 2015-11-25 2018-10-23 Micron Technology, Inc. Apparatuses and methods for providing a signal with a differential phase mixer
US10594309B2 (en) * 2018-07-02 2020-03-17 Apple Inc. Phase modulation systems and methods
CN110348253B (zh) * 2018-08-20 2020-10-13 广州知弘科技有限公司 基于大数据的信息安全系统的延时处理电路和方法
KR102158376B1 (ko) * 2018-12-26 2020-09-21 서울과학기술대학교 산학협력단 능동형 위상 분배기
CN111404514B (zh) * 2020-05-12 2024-03-22 杰华特微电子股份有限公司 时钟产生电路和多相开关电路
CN117526924B (zh) * 2024-01-08 2024-03-22 杭州宇称电子技术有限公司 用于产生激光驱动脉冲信号的低延时分频器结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3573661B2 (ja) 1999-06-24 2004-10-06 Ｎｅｃエレクトロニクス株式会社 クロック信号制御方法及び回路とこれを用いたデータ伝送装置
KR100424181B1 (ko) * 2001-12-21 2004-03-24 주식회사 하이닉스반도체 제어된 타이밍을 갖는 출력 클록 신호를 생성하는 회로 및방법
KR100557550B1 (ko) * 2001-12-21 2006-03-03 주식회사 하이닉스반도체 클럭 동기 회로
US6911853B2 (en) * 2002-03-22 2005-06-28 Rambus Inc. Locked loop with dual rail regulation
JP3761858B2 (ja) * 2002-10-16 2006-03-29 株式会社半導体理工学研究センター クロック信号発生回路
KR100483825B1 (ko) 2002-11-19 2005-04-20 주식회사 버카나와이어리스코리아 어레이 지연-로킹 루프를 이용한 고해상도 다 위상 클럭발생기 회로
KR100578232B1 (ko) * 2003-10-30 2006-05-12 주식회사 하이닉스반도체 지연 고정 루프

Also Published As

Publication number Publication date
US20060097762A1 (en) 2006-05-11
KR100641360B1 (ko) 2006-11-01
JP2006148891A (ja) 2006-06-08
CN1801625A (zh) 2006-07-12
US7202721B2 (en) 2007-04-10
JP4309392B2 (ja) 2009-08-05
KR20060041117A (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
CN100530971C (zh) 延时锁定环路及具有该延时锁定环路的半导体存储器
US7046059B2 (en) Delay locked loop and its control method
US6445231B1 (en) Digital dual-loop DLL design using coarse and fine loops
US10158352B2 (en) Delay signal generating apparatus using glitch free digitally controlled delay line and associated delay signal generating method
CN100470670C (zh) 延迟锁定回路及其锁定方法
US8125260B2 (en) Phase mixer with adjustable load-to-drive ratio
JP3690899B2 (ja) クロック発生回路及び半導体装置
US20040239388A1 (en) Register controlled delay locked loop with low power consumption
US7659759B2 (en) Phase synchronous circuit
US8427211B2 (en) Clock generation circuit and delay locked loop using the same
US10128853B2 (en) Delay locked loop circuit and integrated circuit including the same
US11025255B2 (en) Signal generation circuit synchronized with a clock signal and a semiconductor apparatus using the same
CN111147075B (zh) 相位检测电路及包括其的时钟发生电路和半导体装置
US7403056B2 (en) Delay apparatus and method thereof
US20030052719A1 (en) Digital delay line and delay locked loop using the digital delay line
US7279944B2 (en) Clock signal generator with self-calibrating mode
US6603687B2 (en) Semiconductor devices, circuits and methods for synchronizing the inputting and outputting data by internal clock signals derived from single feedback loop
US7109767B1 (en) Generating different delay ratios for a strobe delay
US20040212413A1 (en) DLL Circuit
US6894539B2 (en) Delay locked loop having phase comparator
US9467152B2 (en) Output circuit
JP2008172574A (ja) クロック位相シフト回路
US8498175B2 (en) Burst order control circuit
US7804727B2 (en) Semiconductor device having multiple I/O modes
US20080094115A1 (en) DLL circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20141108

EXPY Termination of patent right or utility model