CN105306068B - 一种基于时钟调相的并串转换电路 - Google Patents
一种基于时钟调相的并串转换电路 Download PDFInfo
- Publication number
- CN105306068B CN105306068B CN201510733235.6A CN201510733235A CN105306068B CN 105306068 B CN105306068 B CN 105306068B CN 201510733235 A CN201510733235 A CN 201510733235A CN 105306068 B CN105306068 B CN 105306068B
- Authority
- CN
- China
- Prior art keywords
- circuit
- clock
- phase modulation
- parallel
- clock phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000000630 rising effect Effects 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 241001269238 Data Species 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种基于时钟调相的并串转换电路。该电路由多级采样电路，多级时钟调相电路、同步复位电路、并串转换电路四部分组成。多级时钟调相电路由锁相环电路与基本时钟相位延时电路组成。输入的低频时钟经过多级时钟调相电路后，输出多级经过调相的时钟信号。并串转换电路采用多级调相时钟作为时钟信号，可以将输入的高速并行数据转换为串行数据输出。本发明使用FPGA设计实现，并通过布局布线约束技术使时钟相位精确可控，从而实现了用低频时钟对低速并行信号的采样并输出高速串行信号的功能。该电路具有精确性高、通用性好、稳定性强的特点。
Description
技术领域
本发明属于电路领域，具体是一种基于时钟调相的并串转换电路。
背景技术
并串转换电路将低速时钟下的并行数据信号转换成高速时钟下的串行数据信号。目前并串数据转换的功能主要依靠专用芯片来实现，增加了系统设计的成本，且由于芯片引脚数量较多，增加了系统设计的难度，给实际应用带来了极大的不便。
发明内容
本发明的目的在于克服现有技术的不足，提供一种实现并串转换功能的电路。该电路基于时钟调相的方法，用于将低速并行信号转换为高速串行信号输出。
其技术实现方案为：一种基于时钟调相的并串转换电路，利用时钟调相电路实现对数据的并串转换功能。所述电路由四个电路组成：
所述的多级采样电路，由多个寄存器组成；每个寄存器的数据输入端连接输入数字信号，时钟端连接低频时钟，数据输出端连接至并串转换电路的数据输入端。多级采样电路中寄存器的数量与多级时钟调相电路中输出的调相时钟数量相同。
所述的多级时钟调相电路，对输入的低频时钟进行调相，输出多级经过调相的时钟信号，由多级基本时钟调相电路级联而成；基本时钟调相电路由锁相环及多级基本时钟相位延时电路组成，前一级时钟调相电路时钟的输出作为后一级时钟调相电路的时钟输入。
所述的同步复位电路，对输入时钟和输入信号进行同步，以防止数据丢失，并确保采样到稳定的信号。同时，该电路能对整个电路进行复位。
所述的并串转换电路，采用经过多级调相的时钟作为时钟信号，利用多级时钟调相电路输出的经过调相的多级时钟驱动输出寄存器采样多级采样电路输出的并行信号，并将其转换为高速串行信号输出。
所述的基本时钟调相电路，由锁相环及多级时钟相位延时电路组成；多级时钟相位延时电路由时钟相位延时电路级联而成，前一级时钟相位延时电路的输出作为后一级时钟相位延时电路的输入。
所述的基本时钟调相电路的锁相环及基本时钟相位延时单元的个数可以灵活设置。即锁相环电路可以选择为使用或不使用，基本时钟相位延时单元的个数可以根据系统要求选择1~N个，N由实际电路资源决定。
所述的同步复位电路，可对输入时钟和输入信号进行同步，以防止数据丢失；在多级采样电路进行采样时，该电路可提高数据稳定性，增强抗干扰能力，提高数据采样的正确率。同时，可通过外部输入对整个系统进行复位，提高系统的稳定性。
所述的并串转换电路由输出多级寄存器及或门选择电路组成，多路采样电路的输出信号一一对应连接至并串转换电路的输出寄存器，所有输出寄存器的输出均连接至或门选择电路。并串转换电路的每一级输出寄存器在输入经过调相的M级时钟的上升沿，读取多级采样电路对应的并行数据，并复位前一级时钟对应的输出寄存器；所有的输出寄存器的输出均连接至一个或门选择电路，并转换为一路串行信号输出，从而完成并串转换功能。
所述时钟调相电路中的锁相环电路对时钟相位进行粗调，基本时钟相位延时电路由FPGA内部的查找表实现，可实现纳秒级的精确延时，实现对时钟相位的细调，以实现对时钟的相位调整。
经过调相的时钟相当于将原时钟信号的频率提高了M，因此可以利用高速时钟将低速并行信号转换为高速串行信号，并输出。
本发明与现有技术相比，其显著优点是：
（1）电路灵活性好，可通过扩展实现任意位数的并串转换。
（2）创造性地对时钟进行调相，避免了对信号延时容易出现的干扰。
（3）使用FPGA实现，成本大大降低。
附图说明
图1 是本发明电路结构图。
图2是本发明时钟调相电路图。
图3是本发明并串转换电路图。
图4是本发明并串转换信号波形图。
具体实施方式
下面参照附图对本发明进一步详细说明。
本发明为基于时钟调相的并串转换电路。该电路由多级采样电路，多级时钟调相电路，同步复位电路，并串转换电路四部分组成。其结构如图1所示。
多级时钟调相电路如图2所示，由时钟调相电路级联而成；多级时钟调相电路的调相值等于级联的时钟调相电路数目乘以最小调相值；通过改变级联的时钟调相电路数目，可以得到需要的多级时钟调相电路的调相值。上一级时钟调相电路的输出作为下一级时钟调相电路的输入，最后一级时钟调相电路的输出作为多级时钟调相电路的输出。
多级时钟调相电路由基本时钟调相电路级联而成，基本时钟调相电路由锁相环和基本时钟相位延时单元级联而成。基本时钟调相电路的锁相环及基本时钟相位延时单元的个数可以灵活设置。即锁相环电路可以选择为使用或不使用，基本时钟相位延时单元的个数可以根据系统要求选择1~N个，N由实际电路资源决定。
并串转换电路如图3所示，为N路输出寄存器与门选择电路组成。N路输出寄存器采用经过多级调相的时钟作为各个输出寄存器的驱动时钟信号，其输入信号为多级采样电路输出的N路并行数据。调相时钟逐一驱动N路输出寄存器，输出寄存器在调相时钟的上升沿采样多级采样电路输出的信号，并复位前一级输出寄存器的数据，所有并串转换电路输出寄存器的数据连接至或门选择电路，转换为一路串行数据输出。
串并数据转换电路信号波形如图4所示。当调相时钟1的上升沿来临时，读取并行数据1并存放在寄存器中，其复位前一级输出寄存器数据；以此类推，当调相时钟n的上升沿来临时，读取并行数据n并存放在寄存器中，并复位n-1级的输出寄存器的数据；读取的n路并行数据作为或门选择电路的输入，输入的并行信号转换为串行信号输出，从而完成并串转换。
Claims (6)
1.一种基于时钟调相的并串转换电路，其特征在于：实现将低速并行数据转换为高速串行数据的功能，该电路包括：
多级采样电路，由多个寄存器组成；每个寄存器的数据输入端连接输入数字信号，时钟端连接低频时钟，数据输出端连接并串转换电路的数据输入端；多级采样电路中寄存器的数量与多级时钟调相电路中输出的调相时钟数量相同；
多级时钟调相电路，输入为低频时钟信号，其对输入的低频时钟进行调相，输出多级经过调相的时钟信号连接至并串转换电路；
同步复位电路，对输入时钟和输入信号进行同步，同时，该电路可对整个电路进行复位；
并串转换电路，采用经过多级调相的时钟作为时钟信号，将多级采样电路输出的并行信号转换为高速串行信号输出；并串转换电路由多级输出寄存器及或门选择电路组成，并串转换电路利用多级时钟调相电路输出的M级经过调相的时钟驱动多级输出寄存器一一对应多级采样电路的输出信号，所有输出寄存器的输出均连接至或门选择电路；并串转换电路的每一级输出寄存器在M级调相时钟的上升沿，读取多级采样电路对应的并行数据，并复位前一级时钟对应的输出寄存器；所有的输出寄存器的输出均连接至一个或门选择电路，并转换为一路串行信号输出，从而完成并串转换功能。
2.根据权利要求1所述的基于时钟调相的并串转换电路，其特征在于：所述的多级时钟调相电路，由若干基本时钟调相电路级联而成；基本时钟调相电路由锁相环及多级时钟相位延时电路组成；多级时钟相位延时电路由时钟相位延时电路级联而成，前一级时钟相位延时电路的输出作为后一级时钟相位延时电路的输入。
3.根据权利要求1所述的基于时钟调相的并串转换电路，其特征在于：所述的同步复位电路，可对输入时钟和输入信号进行同步，同时，可通过外部输入对整个系统进行复位。
4.根据权利要求2所述的基于时钟调相的并串转换电路，其特征在于：所述时钟调相电路中的锁相环电路对时钟相位进行粗调，基本时钟相位延时电路由FPGA内部的查找表实现，可实现纳秒级的精确延时，实现对时钟相位的细调，以实现对时钟的相位调整。
5.根据权利要求2所述的基于时钟调相的并串转换电路，其特征在于：所述时钟相位延时电路由FPGA内部的查找表实现对时钟相位的精确调整，信号从查找表的输入到输出的延时为100ps，即通过一个或多个查找表，经过延时，即可完成对时钟相位的精确调整。
6.根据权利要求2所描述的基于时钟调相的并串转换电路，其特征在于：每个基本时钟调相电路中的锁相环电路及基本时钟相位延时电路的个数可以设置，即锁相环电路可以选择为使用或不使用，基本时钟相位延时电路的个数可以根据系统要求选择1~N个，N由实际电路资源决定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510733235.6A CN105306068B (zh) | 2015-10-30 | 2015-10-30 | 一种基于时钟调相的并串转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510733235.6A CN105306068B (zh) | 2015-10-30 | 2015-10-30 | 一种基于时钟调相的并串转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105306068A CN105306068A (zh) | 2016-02-03 |
| CN105306068B true CN105306068B (zh) | 2018-10-02 |
Family
ID=55202906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510733235.6A Active CN105306068B (zh) | 2015-10-30 | 2015-10-30 | 一种基于时钟调相的并串转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105306068B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108121676B (zh) * | 2016-11-28 | 2020-09-11 | 上海贝岭股份有限公司 | 数字信号并行输入转串行输出电路 |
| CN113626355B (zh) * | 2020-05-06 | 2023-11-14 | 华润微集成电路(无锡)有限公司 | 实现串行接口全双工通信的从机芯片的电路结构 |
| CN111651402A (zh) | 2020-07-16 | 2020-09-11 | 深圳比特微电子科技有限公司 | 时钟树、哈希引擎、计算芯片、算力板和数字货币挖矿机 |
| CN112327693A (zh) * | 2020-11-02 | 2021-02-05 | 南京理工大学 | 一种基于fpga多通道数据同步电路 |
| CN116137535B (zh) * | 2023-02-09 | 2023-08-29 | 上海奎芯集成电路设计有限公司 | 并串转换电路及并串转换时钟信号的生成方法 |
| CN117457048B (zh) * | 2023-12-20 | 2024-05-14 | 长鑫存储技术(西安)有限公司 | 信号处理电路、存储器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1801625A (zh) * | 2004-11-08 | 2006-07-12 | 三星电子株式会社 | 延时锁定环路及具有该延时锁定环路的半导体存储器 |
| CN101017383A (zh) * | 2006-11-01 | 2007-08-15 | 王文华 | 一种基于fpga的高速任意波形发生器 |
| CN102789815A (zh) * | 2012-05-10 | 2012-11-21 | 北京时代民芯科技有限公司 | 一种用于fpga配置的prom电路架构 |
| CN103425614A (zh) * | 2012-05-24 | 2013-12-04 | 中国科学院空间科学与应用研究中心 | 一种用于单片机系统的同步串行数据发送装置 |
-
2015
- 2015-10-30 CN CN201510733235.6A patent/CN105306068B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1801625A (zh) * | 2004-11-08 | 2006-07-12 | 三星电子株式会社 | 延时锁定环路及具有该延时锁定环路的半导体存储器 |
| CN101017383A (zh) * | 2006-11-01 | 2007-08-15 | 王文华 | 一种基于fpga的高速任意波形发生器 |
| CN102789815A (zh) * | 2012-05-10 | 2012-11-21 | 北京时代民芯科技有限公司 | 一种用于fpga配置的prom电路架构 |
| CN103425614A (zh) * | 2012-05-24 | 2013-12-04 | 中国科学院空间科学与应用研究中心 | 一种用于单片机系统的同步串行数据发送装置 |
Non-Patent Citations (1)
| Title |
|---|
| 基于SPI协议的新型高速ADC芯片配置;严宇 等;《信息与电子工程》;20091031;第7卷(第5期);第455,457页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105306068A (zh) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105306068B (zh) | 一种基于时钟调相的并串转换电路 | |
| US7109756B1 (en) | Synchronization of programmable multiplexers and demultiplexers | |
| CN105049043B (zh) | 一种带有失调校正功能的高速比较器 | |
| CN103888147B (zh) | 一种串行转并行转换电路和转换器以及转换系统 | |
| CN102437852A (zh) | 一种利用低速ADC实现2.5GSa/s数据采集电路及方法 | |
| CN105162437B (zh) | 一种波形发生装置及方法 | |
| CN108736897B (zh) | 应用于高速接口物理层芯片的并串转换电路及装置 | |
| CN103731136B (zh) | 基于延时信号的顺序等效采样电路及采样方法 | |
| CN102062798A (zh) | 一种具有高速adc芯片的示波器 | |
| CN102868406A (zh) | 一种多通道高速并行交替adc采样电路 | |
| JP2012039448A (ja) | 送信回路および通信システム | |
| CN108964660A (zh) | 一种基于相位延时补偿的高分辨率低功耗展频控制电路 | |
| CN103018512A (zh) | 一种具有外触发功能的示波器 | |
| CN104218921B (zh) | 一种超高速脉冲信号发生器 | |
| CN110658884B (zh) | 一种基于fpga多通道信号发生器波形同步方法及系统 | |
| CN104283561B (zh) | 一种异步时钟并串转换半周期输出电路 | |
| CN109861690A (zh) | 输出反馈时钟占空比调节装置、方法及系统 | |
| US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
| CN101917194B (zh) | 双沿触发高速数模转换器 | |
| CN105245235A (zh) | 一种基于时钟调相的串并转换电路 | |
| CN104714774A (zh) | 一种基于数字电路的真随机数的产生方法 | |
| CN109687860B (zh) | 一种多相时钟串行器及信号转换系统 | |
| CN109687846A (zh) | 一种低相噪宽带有源单片集成宽带梳谱发生器 | |
| CN103684473A (zh) | 基于fpga的高速串并转换电路 | |
| CN103795402A (zh) | 同步分频电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231204 Address after: 241000 No.01 Eshan Road, high tech Development Zone, Yijiang District, Wuhu City, Anhui Province Patentee after: ANHUI HUADONG PHOTOELECTRIC TECHNOLOGY INSTITUTE Co.,Ltd. Address before: 210094 No. 200, Xiaolingwei, Jiangsu, Nanjing Patentee before: NANJING University OF SCIENCE AND TECHNOLOGY |
|
| TR01 | Transfer of patent right |