CN111404514B - 时钟产生电路和多相开关电路 - Google Patents
时钟产生电路和多相开关电路 Download PDFInfo
- Publication number
- CN111404514B CN111404514B CN202010396161.2A CN202010396161A CN111404514B CN 111404514 B CN111404514 B CN 111404514B CN 202010396161 A CN202010396161 A CN 202010396161A CN 111404514 B CN111404514 B CN 111404514B
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- delay
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 19
- 230000003111 delayed effect Effects 0.000 description 17
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 230000001939 inductive effect Effects 0.000 description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003797 telogen phase Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Abstract
本发明公开了一种时钟产生电路和多相开关电路，产生Mmax路时钟，包括Mmax个延时电路和延时锁定环，第k延时电路包括：第一端：接收第k时钟；第二端：根据第一端的第k时钟，产生第k+1时钟；第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟接近。
Description
技术领域
本发明涉及电力电子技术领域，具体涉及一种时钟产生电路和多相开关电路。
背景技术
多相开关电路并联可方便提高供电电流等级，以满足大电流的需求，例如处理器。同时，通过控制驱动信号使得每相开关电路交错导通，可在减小单相开关电路电感量的同时减小输入输出电流纹波，可有效减小输入、输出电容。电感量的减小不仅降低了电感尺寸和电容数量，提升功率密度，同时还能提升电压调节器的动态响应速度。传统的多相开关电路的结构有以下几种：第一种为所有电感都耦合；第二种为相数为偶数且每两相开关电流之间的电感耦合；第三种为所有电感都为分立电感。前面两种结构在轻载的时候，转换效率低，并且控制复杂；第三种结构由于没有耦合电感，各相之间的电流均衡效果差，动态响应差。
在多相开关电路中，还需要移相的时钟。现有做法为系统产生高频时钟，高频时钟进行分频，产生多个相对低频的移相时钟。该方法所需工作电流偏大，移相的分频器设计相对复杂。
发明内容
有鉴于此，本发明的目的在于提供一种多相开关电路，所述多相开关电路包括N相开关电路，每相开关电路共输入端形成多相开关电路的输入端；在每相开关电路中，所述多相开关电路的输入端通过主开关管连接到电感；每个电感都连接到所述多相开关电路的输出端；当N为偶数时，有两相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合；当N为奇数时，有一相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合。
作为可选，所述分立的电感的电感值大于等于耦合电感的漏感值。
作为可选，电感耦合的两相开关电路的主开关管错相180度开关；
当N为偶数时，第一相和第二相开关电路为分立电感，错相180度开关；第m相和第m+1相的电感耦合，并且错相180度开关；第m+2相比第m相的主开关管延迟第360/N度开关，m为大于2并且小于N的奇数；
当N为奇数时，第一相为分立电感；第n相和第n+1相的电感耦合，并且错相180度开关；第n+2相比第n相的主开关管延迟360/(N+1)度开关，n为小于N的偶数。
作为可选，当N为偶数时，电感耦合的两相开关电路的主开关管错相180度开关；第一相和第二相开关电路为分立电感，错相180度开关；第m相和第m+1相的电感耦合，并且错相180度开关；第m+2相比第m相的主开关管延迟第360/N度开关，m为小于N的奇数；
当N为奇数时，第一相为分立电感；第n相和第n+1相的电感耦合，并且错相180*(N-1)/N度开关；第二相比第一相延迟360/N度开关，第n+2相比第n相的主开关管延迟360/N度开关，n为小于N的偶数。
作为可选，随着负载的减轻，电感耦合的开关电路依次由开关状态进入关断状态，并且电感耦合的两相开关电路同时为开关状态或者关断状态；当N为偶数时，当电感耦合的开关电路都为关断状态时，两个分立电感的开关电路随着负载的减轻，其中一个处于关断状态；当N为奇数时，分立电感的开关电路一直保持在开关状态。
作为可选，随着负载的加重，耦合电感成对依次由关断状态进入开关状态，并且电感耦合的两相开关电路同时为开关状态或者关断状态；至少有一个分立电感的开关电路一直保持在开关状态；当N为偶数时，当电感耦合的开关电路都为关断状态时，两个分立电感的开关电路随着负载的加重，从其中一个处于关断状态，变成两个都处于开关状态。
本发明的又一技术解决方案是，提供一种时钟产生电路，其特征在于：产生Mmax路时钟，包括Mmax个延时电路和延时锁定环，第k延时电路包括：
第一端：接收第k时钟；
第二端：根据第一端的第k时钟，产生第k+1时钟；
第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；
所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟接近；
其中，Mmax为大于等于2的自然数，M为小于等于Mmax的自然数，k为1～M的自然数。
作为可选，当第k时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较。
作为可选，当M为偶数时，第(M+2)/2时钟为中间时钟；当M为奇数时，第(M+1)/2时钟为中间时钟；当所述中间时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较。
作为可选，所述延时锁定环包括逻辑电路，所述逻辑电路接收所述第一时钟、所述第M+1时钟和所述中间时钟，所述中间时钟触发使能所述逻辑电路对所述第M+1时钟和下一个第一时钟的先后时序比较；所述逻辑电路通过调节给所述延时电路的电流，从而使得第M+1时钟和下一个第一时钟接近。
作为可选，所述延时锁定环包括第一选择电路和第二选择电路；所述第一选择电路接收第二时钟到第Mmax时钟，还接收M数值，输出中间时钟；所述第二选择电路接收第二时钟到第Mmax+1时钟，还接收M数值，输出第M+1时钟。
作为可选，当第一时钟的频率由低到高跳变时，所述延时锁定环调节所述延时电路的时钟输出信号相对于时钟输入信号的延时重置到最小值，再调节到稳态。
本发明还提供一种多相开关电路，其特征在于：所述M路时钟分别为多相开关电路的时钟信号。
采用本发明的电路结构和方法，与现有技术相比，具有以下优点：提高轻载时的系统效率，并且容易实现。
附图说明
图1为本发明多相开关电路的电路示意图；
图2为本发明三相开关电路在一种实施例下的每相的电感电流和开关信号的波形图；
图3为本发明四相开关电路在一种实施例下的每相的电感电流和开关信号的波形图；
图4为本发明五相开关电路在一种实施例下的开关信号相位示意图；
图5为本发明六相开关电路在一种实施例下的开关信号相位示意图；
图6为本发明五相开关电路在另一种实施例下的开关信号相位示意图；
图7为本发明时钟电路的电路示意图；
图8为本发明时钟电路，当第M+1时钟比下一个第一时钟早的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图；
图9为本发明时钟电路，当第M+1时钟比下一个第一时钟晚的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图；
图10为本发明时钟电路，当第M+1时钟和下一个第一时钟接近的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图。
具体实施方式
以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。
为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的技术解决方案是，提供一种多相开关电路，所述多相开关电路包括N相开关电路，每相开关电路共输入端形成多相开关电路的输入端；在每相开关电路中，所述多相开关电路的输入端通过主开关管连接到电感；每个电感都连接到所述多相开关电路的输出端；当N为偶数时，有两相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合；当N为奇数时，有一相开关电路的电感为分立的电感，其余每两相开关电路的电感耦合。请参考图1所示，为N为奇数时的多相开关电路的电路原理图。第一相开关电路的电感是分立的。
由于电感值越大，电感上的纹波越小，电感和功率管的损耗会减小，因此，作为优选，设置所述分立电感的电感值大于等于耦合电感的漏感值。
在一个实施例中，电感耦合的两相开关电路的主开关管错相180度开关；当N为偶数时，第一相和第二相开关电路为分立电感，错相180度开关；第m相和第m+1相的电感耦合，并且错相180度开关；第m+2相比第m相的主开关管延迟第360/N度开关，m为大于2并且小于N的奇数；当N为奇数时，第一相为分立电感；第n相和第n+1相的电感耦合，并且错相180度开关；第n+2相比第n相的主开关管延迟360/(N+1)度开关，n为小于N的偶数。
请参考图2所示，为本发明三相开关电路的每相的电感电流和开关信号的波形图。第二相和第三相电感耦合，并且第二相和第三相主开关管错相180度开关，第一相比第二相的主开关管延迟90度开关。在另一个实施例中，也可以第二相和第三相主开关管错相180度开关，第二相比第一相的主开关管延迟90度开关。
请参考图3所示，为本发明四相开关电路的每相的电感电流和开关信号的波形图。第一相和第二相开关电路为分立电感，错相180度开关；第三相和第四相电感耦合，错相180度开关；第三相比第一相的主开关管延迟90度开关。
请参考图4所示，为本发明五相开关电路在一种实施例下的开关信号相位示意图；第二相和第三相电感耦合，第四相和第五相电感耦合，并且第二相和第三相主开关管错相180度开关，第四相和第五相主开关管错相180度开关，第一相比第二相的主开关管提前60度开关。
请参考图5所示，为本发明六相开关电路在一种实施例下的开关信号相位示意图；第一相和第二相开关电路为分立电感，错相180度开关；第三相和第四相电感耦合，错相180度开关；第五相和第六相电感耦合，错相180度开关；第三相比第一相的主开关管延迟60度开关，第五相比第三相的主开关管延迟60度开关。
在另一个实施例中，当N为偶数时，电感耦合的两相开关电路的主开关管错相180度开关；第一相和第二相开关电路为分立电感，错相180度开关；第m相和第m+1相的电感耦合，并且错相180度开关；第m+2相比第m相的主开关管延迟第360/N度开关，m为小于N的奇数；当N为奇数时，第一相为分立电感；第n相和第n+1相的电感耦合，并且错相180*(N-1)/N度开关；第二相比第一相延迟360/N度开关，第n+2相比第n相的主开关管延迟360/N度开关，n为小于N的偶数。也就是说，N为偶数时，和前面的实施例是一样的，当N为奇数时，会有所不同。请参考图6所示，为本发明五相开关电路在一种实施例下的开关信号相位示意图；五相开关是均分的，第一相是分立的电感，第二相和第三相耦合，错相144度开关；第四相和第五相耦合，错相144度开关；第二相比第一相延迟72度开关；第四相比第二相延迟72度开关。
随着负载的减轻，电感耦合的开关电路依次由开关状态进入关断状态，并且电感耦合的两相开关电路同时为开关状态或者关断状态；当N为偶数时，当电感耦合的开关电路都为关断状态时，两个分立电感的开关电路随着负载的减轻，其中一个处于关断状态；当N为奇数时，分立电感的开关电路一直保持在开关状态。
采用本发明的电路，当轻载时，只有一相开关电路处于开关状态，剩余几相开关电路处于关断状态，控制方式非常简单。
随着负载的加重，耦合电感成对依次由关断状态进入开关状态，并且电感耦合的两相开关电路同时为开关状态或者关断状态；至少有一个分立电感的开关电路一直保持在开关状态；当N为偶数时，当电感耦合的开关电路都为关断状态时，两个分立电感的开关电路随着负载的加重，从其中一个处于关断状态，变成两个都处于开关状态。
在多相开关电路中，时钟产生方式如图7所示，时钟产生电路产生Mmax路时钟，包括Mmax个延时电路110和延时锁定环120，第k延时电路包括：
第一端：接收第k时钟；
第二端：根据第一端的第k时钟，产生第k+1时钟；
第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；
所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟接近。理想情况为第M+1时钟和下一个第一时钟重合，而实际情况为，当第M+1时钟和下一个第一时钟的时间差小于一定值，就认为是重合。因此，这里采用第M+1时钟和下一个第一时钟接近。
其中，Mmax为大于等于2的自然数，M为小于等于Mmax的自然数，k为1～M的自然数。
该时钟产生电路适用于多相开关电路，当相数M发生变化时，延时锁定环可以非常方便调节延时电路的时钟输出信号相对于时钟输入信号的延时。这里的相数M对应前面提到的相数N。
需要说明的是，所述的时钟产生电路不限于用于本发明提到的多相开关电路，还可以用于各种多相开关电路中，或者其他需要多路时钟的开关电路中。一般，在多相开关电路中，会有最大相数，最大相数对应Mmax。而实际工作的相数M，是小于等于最大相数Mmax的。比如，16相开关电路中，可以只有10相开关电路工作，或者8相开关电路工作，等等。因此本发明的时钟产生电路特别适合多相开关电路中相数的调节。
一般，会在第M+1时钟之前，需要一个使能信号，来触发使能第M+1时钟和下一个第一时钟的先后时序比较；可以选取其中一个时钟信号作为使能信号。作为优选，时钟信号为短脉冲。
一种简单的方式是选取中间时钟，触发使能第M+1时钟和下一个第一时钟的先后时序比较。当M为偶数时，第(M+2)/2时钟为中间时钟；当M为奇数时，第(M+1)/2时钟为中间时钟；当所述中间时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较。图8为本发明时钟电路，当第M+1时钟比下一个第一时钟早的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图；图9为本发明时钟电路，当第M+1时钟比下一个第一时钟晚的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图；图10为本发明时钟电路，当第M+1时钟和下一个第一时钟接近的时候的第一时钟、中间时钟、和第(M+1)时钟的时序图。
请参考图7所示，所述延时锁定环包括逻辑电路121，所述逻辑电路121接收所述第一时钟CLK1、所述第M+1时钟CLK(M+1)和所述中间时钟CLK_mid，所述中间时钟CLK_mid触发使能所述逻辑电路对所述第M+1时钟CLK(M+1)和下一个第一时钟CLK1的先后时序比较；所述逻辑电路121通过调节给所述延时电路110的电流，从而使得第M+1时钟CLK(M+1)和下一个第一时钟CLK1接近。
在一个实施例中，延时锁定环还包括电流源I121、开关K121、开关K122、电容C121、开关管M121、电阻R121和由M122、M131、M132、M133等开关管组成的电流镜。以给延时电路110的电流越大，时钟输出信号相对于时钟输入信号的延时越小为例。当第M+1时钟比下一个第一时钟晚，则逻辑电路的UP信号控制开关K121导通，DOWN信号控制开关K122关断，电容C122上电压变大，则电流镜M122的电流变大，给延时电路110的电流变大，延时减小；当第M+1时钟比下一个第一时钟早，则逻辑电路的UP信号控制开关K121关断，DOWN信号控制开关K122导通，电容C122上电压变小，则电流镜M122的电流变小，给延时电路110的电流变小，延时增大。
请继续参考图7所示，逻辑电路121接收的中间时钟CLK_mid和第M+1时钟CLK(M+1)的产生方法为：延时锁定环包括第一选择电路122和第二选择电路123；所述第一选择电路122接收第二时钟CLK2到第Mmax时钟CLKMmax，还接收M数值，输出中间时钟CLK_mid；所述第二选择电路123接收第二时钟CLK2到第Mmax+1时钟CLK(Mmax+1)，还接收M数值，输出第M+1时钟CLK(M+1)。
当第一时钟的频率由低到高跳变时，所述延时锁定环调节所述延时电路的时钟输出信号相对于时钟输入信号的延时到最小值，再调节到稳态。
虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (3)
1.一种用于多相开关电路的时钟产生电路，其特征在于：产生Mmax路时钟，所述Mmax路时钟分别为多相开关电路的时钟信号，包括Mmax个延时电路和延时锁定环，第k延时电路包括：
第一端：接收第k时钟；
第二端：根据第一端的第k时钟，产生第k+1时钟；
第三端：接收所述延时锁定环的输出电压，调节时钟输出信号相对于时钟输入信号的延时；
所述延时锁定环接收所述第一时钟到所述第M+1时钟，通过调节所述延时电路的时钟输出信号相对于时钟输入信号的延时，使得第M+1时钟和下一个第一时钟接近；
当第一时钟的频率由低到高跳变时，所述延时锁定环调节所述延时电路的时钟输出信号相对于时钟输入信号的延时重置到最小值，再调节到稳态；
当M为偶数时，第（M+2）/2时钟为中间时钟；当M为奇数时，第（M+1）/2时钟为中间时钟；当所述中间时钟有效时，触发使能第M+1时钟和下一个第一时钟的先后时序比较；
其中，Mmax为大于等于2的自然数，M为小于等于Mmax的自然数，k为1~M的自然数；
所述延时锁定环包括逻辑电路，所述逻辑电路接收所述第一时钟、所述第M+1时钟和所述中间时钟，所述中间时钟触发使能所述逻辑电路对所述第M+1时钟和下一个第一时钟的先后时序比较；所述逻辑电路通过调节给所述延时电路的电流，从而使得第M+1时钟和下一个第一时钟接近。
2.根据权利要求1所述的时钟产生电路，其特征在于：所述延时锁定环包括第一选择电路和第二选择电路；所述第一选择电路接收第二时钟到第Mmax时钟，还接收M数值，输出中间时钟；所述第二选择电路接收第二时钟到第Mmax+1时钟，还接收M数值，输出第M+1时钟。
3.一种多相开关电路，其特征在于：采用如权利要求1~2任意一项所述的时钟产生电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010396161.2A CN111404514B (zh) | 2020-05-12 | 2020-05-12 | 时钟产生电路和多相开关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010396161.2A CN111404514B (zh) | 2020-05-12 | 2020-05-12 | 时钟产生电路和多相开关电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111404514A CN111404514A (zh) | 2020-07-10 |
| CN111404514B true CN111404514B (zh) | 2024-03-22 |
Family
ID=71431778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010396161.2A Active CN111404514B (zh) | 2020-05-12 | 2020-05-12 | 时钟产生电路和多相开关电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111404514B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304116B1 (en) * | 1999-01-26 | 2001-10-16 | Samsung Electronics Co., Ltd. | Delay locked looped circuits and methods of operation thereof |
| CN1440123A (zh) * | 2002-02-18 | 2003-09-03 | 松下电器产业株式会社 | 多相时钟传送电路及多相时钟传送方法 |
| CN1801625A (zh) * | 2004-11-08 | 2006-07-12 | 三星电子株式会社 | 延时锁定环路及具有该延时锁定环路的半导体存储器 |
| CN104753343A (zh) * | 2014-03-31 | 2015-07-01 | 成都芯源系统有限公司 | 具有环路相位时钟的多相开关电源及其控制器和控制方法 |
| US10063234B1 (en) * | 2017-07-13 | 2018-08-28 | Micron Technology, Inc. | Half-frequency command path |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10202879B4 (de) * | 2002-01-25 | 2004-01-29 | Infineon Technologies Ag | DLL-(Delay-Locked-Loop)Schaltung |
| US20060038596A1 (en) * | 2004-08-18 | 2006-02-23 | Binan Wang | Delay locked loop circuitry and method for optimizing delay timing in mixed signal systems |
| US8085893B2 (en) * | 2005-09-13 | 2011-12-27 | Rambus, Inc. | Low jitter clock recovery circuit |
| US7199625B1 (en) * | 2005-09-20 | 2007-04-03 | Infineon Technologies Ag | Delay locked loop structure providing first and second locked clock signals |
-
2020
- 2020-05-12 CN CN202010396161.2A patent/CN111404514B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304116B1 (en) * | 1999-01-26 | 2001-10-16 | Samsung Electronics Co., Ltd. | Delay locked looped circuits and methods of operation thereof |
| CN1440123A (zh) * | 2002-02-18 | 2003-09-03 | 松下电器产业株式会社 | 多相时钟传送电路及多相时钟传送方法 |
| CN1801625A (zh) * | 2004-11-08 | 2006-07-12 | 三星电子株式会社 | 延时锁定环路及具有该延时锁定环路的半导体存储器 |
| CN104753343A (zh) * | 2014-03-31 | 2015-07-01 | 成都芯源系统有限公司 | 具有环路相位时钟的多相开关电源及其控制器和控制方法 |
| US10063234B1 (en) * | 2017-07-13 | 2018-08-28 | Micron Technology, Inc. | Half-frequency command path |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111404514A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9190909B2 (en) | Control device for multiphase interleaved DC-DC converter and control method thereof | |
| EP2328263B1 (en) | Multi-phase DC-to-DC converter with daisy chained pulse width modulation generators | |
| KR100186815B1 (ko) | 클럭신호 발생회로 및 반도체장치 | |
| US6483360B2 (en) | Digital phase control using first and second delay lines | |
| JP2009290857A (ja) | 半導体装置 | |
| US6798248B2 (en) | Non-overlapping clock generation | |
| CN105577142A (zh) | 时钟占空比调整装置及方法 | |
| KR20010095133A (ko) | 디지털 위상 제어회로 | |
| JP4094045B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP5500227B2 (ja) | クロック生成回路、及びクロック生成方法 | |
| US20150381191A1 (en) | Variable delay component ring oscillator with phase shifting select switch | |
| CN111404514B (zh) | 时钟产生电路和多相开关电路 | |
| US6147532A (en) | PLL circuit capable of preventing malfunction of FF circuits connected thereto and semiconductor integrated circuit including the PLL circuit | |
| US8310288B2 (en) | PLL circuit | |
| US20030210758A1 (en) | Recovered clock generator with high phase resolution and recovered clock generating method | |
| JPS63211919A (ja) | クロツク発生回路 | |
| CN112421953B (zh) | 多相变换器及其控制电路和控制方法 | |
| CN111446951A (zh) | 多相开关电路 | |
| US20050053180A1 (en) | Integrated circuit capable of high speed operations | |
| WO2008051499A2 (en) | Pwm modulator for scalable converters | |
| KR100568106B1 (ko) | 지터억제회로를 갖는 지연동기루프회로 | |
| CN111541446B (zh) | 时钟同步电路 | |
| CN110262609B (zh) | 电路驱动控制方法、系统、功率调节系统和设备终端 | |
| JP2000092851A (ja) | Ｐｗｍ方式回転機制御装置 | |
| CN112421954B (zh) | 多相变换器及其控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant after: Jiehuate Microelectronics Co.,Ltd. Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |