CN100507713C - 光掩模及其制造方法和使用光掩模的半导体装置制造方法 - Google Patents

光掩模及其制造方法和使用光掩模的半导体装置制造方法 Download PDF

Info

Publication number
CN100507713C
CN100507713C CN200410085582.4A CN200410085582A CN100507713C CN 100507713 C CN100507713 C CN 100507713C CN 200410085582 A CN200410085582 A CN 200410085582A CN 100507713 C CN100507713 C CN 100507713C
Authority
CN
China
Prior art keywords
exposure light
mentioned
semiconductor device
shadow tone
photomask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200410085582.4A
Other languages
English (en)
Other versions
CN1603949A (zh
Inventor
田中稔彦
中尾修治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1603949A publication Critical patent/CN1603949A/zh
Application granted granted Critical
Publication of CN100507713C publication Critical patent/CN100507713C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/29—Rim PSM or outrigger PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
    • G03F7/701—Off-axis setting using an aperture
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种光掩模，具有对于进行复制的主体图形(5)曝光光线的相位成同相并减弱曝光光线的外围区域部分(4)和使曝光光线透过主体图形(5)的边缘部分并使之与主体图形透过光反相的边缘图形(6)。使用本光掩模，具有可适应65nm节点的实用分辨率，可以提供无缺陷并可检查缺陷的光掩模和半导体装置的制造方法。

Description

光掩模及其制造方法和使用光掩模的半导体装置制造方法
技术领域
本发明涉及半导体装置和电子器件等的制造方法，特别是涉及适用于具有微孔图形的半导体装置制造的半导体装置的制造方法，用于该方法的光掩模及该光掩模的制造方法。
背景技术
在半导体集成电路装置的制造中，作为将微孔图形复制到半导体晶片上的的方法，使用了光刻技术。对于光刻技术，主要是使用投影曝光装置，将安装在投影曝光装置上的光掩模的图形复制到半导体晶片上，形成器件图形。
近年来，为了适应器件的高集成化、提高器件工作速度的要求，推进了需要形成的图形的微细化。在这样的背景下，使用了称之为半色调相移法的曝光方法。半色调相移型的光掩模(以下称为半色调相移掩模)是将对于曝光光线半透明的膜(称为半色调膜)形成在透明基体(坯料)上形成的掩模。相对于该膜的曝光光线的透光率通常被调整在1％至25％的范围内。另外，调整透过该膜的曝光光线，使之相对于没有该膜时产生相位差。得到最高分辨性能的相位差是180度及其奇数倍，若在180度前后90度范围内，也能具有提高分辨的效果。据知，若使用半色调相移掩模，一般可提高分辨率5％至20％左右。作为半色调膜，可使用MoSi、ZrSixOy、CrFxOy、SiNx、SiON等的无机膜。其中，x和y是表示成分比率的下标。
用半色调相移法形成孔图形时，如图2所示，使用了将外围区域部分覆有半色调膜22，在形成孔的部分的半色调膜上形成开口23的半色调相移掩模。另外，对于图2A、2B的透明基体21，一般使用石英玻璃。再者，这里的图2A是掩模平面图，图2B是表示沿图2A的IIB-IIB切开时的断面的剖面图。作为有关半色调相移的记载，有例如特开平5-181257号公报等。
另外，作为对于开孔图形提高分辨率和曝光裕度的方法，有人提出了被称为OL-PSM(OutLine-Phase Shifting Mask：轮廓-相移掩膜)的光掩膜。用作为掩膜平面图的图3A和表示沿图3A中的IIIB-IIIB切开时的断面的剖面图的图3B来概要说明该掩膜。图中，标明了玻璃基片31、半色调膜32、主体图形33以及辅助图形34。半色调膜32是使透过的曝光光线的相位反转，且使曝光光线减弱至所要的值的膜。作为上述的半色调相移掩模的半色调膜被经常使用。
在主体图形部分33处，基片31被形成坑洞，并调整其深度以使透过主体部分的曝光光线与透过半色调膜32的曝光光线同相位。靠近主体图形的周围设置辅助图形34。辅助图形34具有其自身不被复制的尺寸，通常为主体图形32的1/10至1/3。辅助图形34靠近主体图形而设置，但仍有一个距离，并不紧挨着。因而，如图3(b)所示，在辅助图形与主体图形之间形成微细的半色调膜图形。透过该辅助图形的曝光光线的相位相对于透过主体图形和半色调膜的曝光光线成反相。
通过使用该光掩模增加了焦深，改善了光学像对比度，所以，提供了曝光量容限，且后述的MEF的值小到接近于1，因此对掩模尺寸偏差的容限也增加。关于OL-PSM，记载于SPIE学报5040卷(2003)的第一220页至第一230页(Improvedoutline phase shifting mask(OL-PSM)for reduction of the mask error enhancement factor，Optical Microlithography XVI，Anthonyyen，Editor，Proceedingof SPIE Vol.5040(2003)，pp1220-1230)。
所谓MEF(掩模误差增大系数)，是表示相对于掩模上的尺寸差ΔLw所复制的图形的尺寸差ΔLm被放大了多少的一个指标，若将投影透镜的缩小率设为M，则用下式(1)表示。这里，例如在使用4x透镜的情况下，M为1/4。
MEF＝△Lm/(M·△Lm)...式(1)
在使用半色调相移掩模的微细图形中，通常，MEF为2至3，亦即掩模的尺寸偏差在复制时被放大了2M至3M倍。例如，在使用缩小率为4的析像器(scanner)时，相对于掩模上的尺寸偏差，复制尺寸的变化应为1/4，但MEF＝4时为1，即表示掩模上的尺寸变化与晶片上的尺寸变化是相同的。
上述的现有方法存在着以下所示的问题。
半色调相移掩模与通常的Cr掩模相比，提高了分辨率，分辨率提高的效果限制在5％至20％。现在开发研制中的65nm节点(node)的SoC(System on Chip：系统级芯片)中，要求用波长193nm的ArF光刻术从200nm间距中形成隔离的90nm或80nm直径的孔。
提高透镜的NA可以谋求分辨率的提高，但利用折衷关系降低焦深后，考虑了焦深后的实际分辨率就到了头。90nm孔的焦深是150nm左右，MEF约为5。若考虑晶片平坦度、透镜畸变、焦点检测精度、焦点控制精度等，则在65nm节点时所需的焦深是250nm，故焦深不足。这就意味着会经常发生分辨不良。另外，MEF增大，掩模制造也变得困难。光刻胶孔径的精度要求达到11nm左右，为了达到这个精度，仅考虑掩模的因素也必须以8.8nm的尺寸精度制作掩模。由于晶片上的尺寸精度不仅是掩膜因素，因此用半色调相移掩模形成65nm节点的开孔图形是极为困难的。
在OL-PSM掩模中，由于90nm孔的焦深是250nm的水平，MEF也是1左右，晶片的分辨率处于可能的水平。但是，图3B所示的辅助图形36的线宽在掩模上要求200nm左右的值，在辅助图形与主体图形之间形成的半色调间壁图形37的宽度在掩模上达到80nm左右。该间壁图形与玻璃基片的接触面小，在进行掩模无缺陷化所需的掩模清洗时会剥落。主体图形和辅助图形由不同的描画过程形成，而由于其描画过程之间存在重合偏差，会令某一方的间壁图形宽度变得更窄，于是使剥落更容易发生。虽然是这种剥落多发的构造，掩模缺陷检查也极为困难。
掩模缺陷检查装置因生产率的要求采用光检测方式，但在这样微细图形中，对于检测光，即使可用例如短波长的ArF受激准分子激光，其波长也是193nm，其尺寸与辅助图形大致相等，间壁图形37的尺寸甚至只有它的一半。而且，由于这些微细图形密集配置，不能进行检查。不仅不能发现辅助图形的缺陷，由于经常发生作为疑似缺陷的误检，造成连主体图形也不能检查的状况。
用以上的半色调相移曝光法，不能得到应对65nm节点的实用分辨率。用0L-PSM法进行无缺陷掩模的制造是极为困难的，并且还存在不能进行掩模缺陷检查的问题。
发明内容
本发明的目的在于解决上述现有方法的课题，提供具有可适应65nm节点的实用分辨率的、无缺陷且可进行缺陷检查的光掩模及半导体装置的制造方法。
为了解决上述课题，本发明的特征在于：构思了一种光掩模，包括对于曝光光线透明的基体；上述基体具有单一或多个的透明部件；在上述基体上，形成主体图形；在上述基体上、设置围绕上述主体图形、减弱曝光光线的半色调材料，用以限定上述基体的表面露出的区域即边缘部分；设曝光光线的波长为λ，在上述边缘部分正下方的上述基体部分的对于曝光光线的折射率为n1，则上述边缘部分的上述基体的表面和上述主体图形的上述基体的表面的距离约为λ/2(n1-1)；设上述半色调材料对于曝光光线的折射率为n2，则上述半色调材料的膜厚约为λ/2(n2-1)。
本发明的特征还在于：用上述光掩模来制造半导体装置。
本发明可确保对65nm节点也可适应的实用分辨率，且所供给的光掩模无缺陷，并可进行缺陷检查。这样一来，也提高了所制造的半导体装置的合格率。
附图说明
图1是本发明实施例中的光掩模要部的剖面结构图。
图2A和图2B是说明现有光掩模结构的结构图，图2A是平面图，图2B是要部剖面结构图。
图3A和图3B是说明第二现有光掩模结构的结构图，图3A是平面图，图3B是要部剖面结构图。
图4A和图4B是说明本发明实施例中的光掩模结构的结构图，图4A是平面图，图4B是要部剖面结构图，
图5A-5D是用要部结构图表示本发明实施例1中的光掩模的制造工序的光掩模制造工序图。
图6A-6D是用要部结构图表示接着图5A-5D所示的制造工序的本发明实施例1中的光掩模的制造工序的光掩模制造工序图。
图7A-7E是用要部结构图表示本发明另一实施例中的光掩模制造工序的光掩模制造工序图。
图8A-8E是用要部结构图表示半导体装置的制造工序的半导体装置制造工序图。
图9是本发明实施例中的半导体装置的第一图形布置图。
图10是本发明实施例中的半导体装置的第二图形布置图。
图11是本发明实施例中的半导体装置的第三图形布置图。
具体实施方式
(实施例1)
这里，用表示本发明实施例中的光掩模结构的图1概要说明本发明，然后依照掩模要部的剖面结构，用表示掩模制造工序的图5A-5D和图6A-6D说明本光掩模的第一制造方法。
本光掩模由石英玻璃等的玻璃基片1、对于曝光光线透明的移相材料2、减弱曝光光线的半色调材料3构成。这里，所谓透明指的是使曝光光线透过70％以上的状态，一般是90％以上。另外，这里的减弱指的是透光量为25％以下，而4％以上9％以下可得到必要的分辨率，且希望防止形成异常图形的所谓子峰复制(sub peak transfer)，即在不发生主体图形复制的外围区域部分因从周围图形迂回的光引起于涉而形成光点。在形成了半色调材料3的地方形成外围区域部分4，用开口5形成主体图形。在主体图形5的开口的外侧，形成连接于开口的边缘部分6，该处由玻璃基片和透明移相材料构成。
因而，透过外围区域部分的曝光光线8透过玻璃基片、透明移相材料和半色调材料，透过边缘部分的曝光光线9透过玻璃基片和透明移相材料，而透过作为主体图形的开口部5的曝光光线7只透过玻璃基片。这里，透明移相材料2是在玻璃基片上层叠的透明膜，例如，可以是SOG(Spin On Glass：玻璃上旋涂)和CVD(Chemical VaporDeposition：化学气相沉积)形成的SiO2膜，也可以是玻璃基片自身。也就是抠挖玻璃基片的一部分，利用其膜厚差来获得该功能。在成膜的场合，其优点是：可选取对玻璃基片部分的蚀刻选择比，膜厚控制性即相位控制性优越。
另一方面，在抠挖玻璃基片的场合，具有坯料的材料费便宜，且不存在曝光照射耐受性问题的特点。这里，调整透明移相材料2的膜厚，使透过主体图形部分的曝光光线7与透过边缘部分的曝光光线9的相位反转，亦即产生180°或其奇数倍的相差。该相位设定在180±5°以内，要求更高的尺寸控制性时，设定在180±2°以内。若透明移相材料对曝光光线的折射率设为n1、曝光光线的波长设为λ，则相位反转的膜厚为λ/2(n1-1)。另外，调整半色调材料3的膜厚和该膜对曝光光线的折射率n2，使透过外围区域部分的曝光光线8与透过边缘部分的曝光光线的相位也同样反转。该相位设定在180±5°，要求更高的尺寸控制性时，设定在180±2°以内。相位的180°反转发生在半色调材料的膜厚为λ/2(n2-1)时。若如此，则外围区域部分与主体开口图形部分的曝光光线变成没有相位差，成为相位相同(0°)的状态。边缘部分的宽度设为主体图形宽度的1/6至1/3。不管是比它大或比它小，制作曝光波长一半左右尺寸的微小图形时，对比度都会降低。
以斜入射状态向该掩模照射曝光光线。通过环状照明和四极照明或二极照明达到曝光光线斜入射照明。如果透过外围区域部分的曝光光线与透过主体图形部分的曝光光线发生干涉，则形成对比度会不足但散焦依存性低的光学像。另外，来自边缘部分的相位反转的曝光光线与透过主体图形部分的光和少量从外围区域部分漏出的光发生干涉，使光学像的对比度提高。其结果，可以进行分辨率高且曝光裕度大的曝光。再者，在该掩模结构中，发生相位差的级差按半色调部、透明移相部的顺序形成台阶状，由于每一级差的壁比较低，因侧壁反射引起的光学像恶化小，可以进行高对比度、高分辨率的复制。
下面，用图5A-5D和图6A-6D说明本掩模的制造方法。首先，如图5A所示，在玻璃基片1上形成半色调膜3。这里，预先设定半色调膜3赋予上述的透过率和相位差的条件。再在它的上面形成光刻胶11，用电子束12或光线描画所要的图形。之后，如图5B所示，进行显影并形成光刻胶图形13。然后，如图5C所示，以光刻胶图形13为掩模，蚀刻半色调膜和玻璃基片的一部分，在半色调膜和玻璃上形成开口14。之后，如图5D所示，除去光刻胶13。
接着，如图6A所示，涂敷光刻胶15，用电子束16或光线描画包含主体图形在内的更大的区域。进行显影，如图6B所示，形成与主体图形14相比开口更大的光刻胶图形17，露出主体图形外侧的边缘部分。然后，如图6C所示，以光刻胶图形17作为掩膜，蚀刻半色调膜。最后，如图6D所示，剥离光刻胶图形17，进行清洗，制成由外围区域部分4、边缘部分6和主体图形部分5构成的本掩模。
在本掩模中，由于掩模上没有宽度低于100nm的微细间壁图形等，形成图形即使最小，掩模上的线宽也在120nm以上，不会产生剥落的问题。另外，由于掩模上也没有200nm线宽的微细开口图形等，可以进行外观缺陷检查，没有观测到疑似缺陷。
本掩模用0.78NA的ArF析像器进行曝光复制检查时，以晶片的尺寸来说，可以确保90nm直径的开孔图形的焦深为250nm以上，将190nm间距完全隔离出来，不会发生由于焦深不足引起的分辨不良。另外，因MEF大致为1，也不会产生掩模精度的问题。这里，边缘部分的宽度为25nm，在20nm至35nm的范围内可确保上述的焦深；成为对边缘部分宽度的复制尺寸带来的影响小的具有控制性的掩模。再者，形成的开孔图形的大小是90nm，而掩模上的主体开口部的开口宽度(图4B中的w1)在掩膜上的尺寸为440nm(换算到晶片上是110nm)。
(实施例2)
用图7A-7E说明第二实施例。在本实施例中，提供了简便的掩模制法。首先如图7A所示，在玻璃基片1上形成半色调膜3和光刻胶图形13。与实施例1一样，预先设定半色调膜3赋予上述的透过率和相位差的条件。之后，如图7B所示，以光刻胶图形13为掩膜蚀刻半色调膜，继之，如图7C所示蚀刻玻璃基片，形成所要的主体图形开口部14。选择玻璃基片的蚀刻深度，使之满足曝光光线的相位相对于玻璃基片表面得到反转的上述条件。然后，如图7D所示，对半色调膜进行选择性的各向同性蚀刻，直至所要的边缘宽度，形成缩进的半色调图形18。之后，除去光刻胶图形13，进行清洗，制成如图7E所示的由外围区域部分4、边缘部分6、主体图形部分5构成的、外围区域部分与主体图形部分同相位、与边缘部分反相位的本发明的光掩模。
在本制造方法中，描画工序为一个工序，且可以制造主体图形与边缘图形没有对合偏移的掩模。由于描画工序少，故成本低。且具有制造TAT(周转时间)短的特点。在要求TAT的SoC中，具有很大的效果，因为制造90nm线径的LSI要花费约12小时至24小时的掩模描画时间。
(实施例3)
参照表示晶片加工流程的图8A-8E来说明第三实施例。在本实施例中，基于第一实施例中所示的光掩模，使用再次加大主体图形开口部尺寸(扩大)的掩模。具体地说，在实施例1中，在掩模上将主体开孔图形开口部的宽度(图4B中的w1)取值为440nm，而在这里使用了取值为520nm(换算到晶片上是130nm)的掩模。最小的图形间距在晶片上是200nm，在掩模上是800nm。边缘宽度(图4B中的w2)在掩模上取值为100nm(换算到晶片上是25nm)。
因而，图形间的最小半色调图形宽度(图4中的w3)在掩模上为80nm。80nm也是很微细的，但是到邻接图形的距离(图4B中的w1+w2+w2)在掩模上是720nm，微细的半色调图形不剥落了。剥落在晶片的清洗工序中发生，而由于图形间的距离加大，发生在清洗工序干燥时的毛细管力(界面张力引起的毛细管力)减弱。另外，由于没有低于200nm的微细宽度图形，进行掩模外观检查成为可能，疑似缺陷也不发生了。
另一方面，在外围区域部分和主体图形部分依然对曝光光线构成同相位地设定的OL-PSM的场合，若将主体开口图形与本实施例一样在掩模上增宽80nm，则半色调间壁图形宽度(图3B中的d2)在掩模上为70nm，辅助图形宽度(图3B中的d3)为140nm。由于半色调间壁图形以140nm这样的短距离邻接，掩模清洗时会受强烈的毛细管力作用，因此会产生剥落。另外，由于宽度70nm、140nm、70nm的微细图形邻接地并排，不能进行掩模外观检查。
如图8A所示，将用本实施例的光掩模81曝光在晶片82上形成的光致光刻胶84通过投影透镜进行曝光。这里，采用了斜入射照明85。本掩模提高了斜入射照明时的分辨率和曝光裕度。这里，使用2/3环形照明作为斜入射照明。对于其它的图形布置，也可以使用四极照明和二极照明。另外，在图8A-8E中，作为防反射膜83，这里使用了涂敷系列的防反射膜。也可以用CVD成膜的防反射膜。在基片反射小的情况下，也可以省掉该防反射膜。
接着，如图8B所示进行显影，形成光刻胶图形86。其开孔图形87的尺寸是110nm，比所要的尺寸90nm大。由于设为这样大尺寸的孔，曝光裕度比实施例1的情况更加改善。达到从200nm间距的图形中隔离出来的图形，焦深可以确保300nm。然后，如图8C所示，通过对光刻胶上方的热处理，涂敷形成与光刻胶相混合层的膜88，再进行热处理。之后进行显影，如图8D所示形成包围光刻胶图形86的混合层89，缩小了图形开口。然后，如图8E所示，蚀刻防反射膜83，形成具有所要孔径的光刻胶图形90。
将这一系列的孔缩小步骤称为孔收缩。这里的孔径是90nm，最小图形间距是200nm。如前所述，可以确保300nm的焦深。掩模缺陷也不会发生，也可以进行掩模缺陷检查，因而提高了形成该图形的合格率。再者，本方法也适用于80nm孔径、最小间距180nm的图形形成，可以确保250nm的焦深。
另外，在本实施例中，对于孔收缩，使用了被覆与光刻胶混合的膜的方法，但是此外还有如下形成微细图形的方法：在存在酸的条件下通过加热进行交联、残留被膜的方法；通过对热收缩膜进行涂敷形成后热处理，吸引软化后的光刻胶图形进行孔收缩方法；以及单纯进行热处理，使光刻胶热流动来进行孔收缩方法。单纯热处理法具有简便、材料费便宜的特点。热收缩膜涂敷法由于按照埋入孔内的热收缩膜的体积进行收缩，大的图形的收缩量大，小的图形的收缩量小，从而使图形尺寸接近于定值，适合于尺寸精度的提高。另外，作为热收缩涂膜，可以使用基于聚乙烯吡咯烷酮树脂的树脂和材料等。
以下，用图9、10和11说明将本发明的技术用于逻辑LSI的例子。图9表示逻辑部、图10表示SRAM(静态随机存取存储器)存储单元部、图11表示SRAM周边电路部的图形布置。两图中公示了扩散层(活性区)101，栅布线102，接触孔(导通孔)103、104和105。在65nm节点应用中，最小的接触孔直径为90nm，最小图形间距为200nm。适用本曝光技术的是接触孔部分。逻辑部比接触孔103的间隔宽，在SRAM存储单元部使用长方形孔104，在SRAM周边电路部使用了密集的接触孔105，但可同时以±11nm的尺寸精度来提高这些接触孔的合格率。采用现有的半色调相移法不能作图形分辨，而用OL-PSM法不能解决掩模缺陷的问题。
(实施例4)
本例涉及用本实施例4的光掩模来制造定制的LSI。采用本光掩模的工序是：取得与扩散层电连接的接触孔层形成工序和取得栅布线与最初布线层电连接的第一通孔层形成工序。制造了5层布线的定制LSI，但是在采用与其它布线层连接的第二层后的通孔层的形成中，使用了外围区域部分与主体图形部分的(对于曝光光线的)相位差为π的通常的半色调相移掩模。在接触孔层的形成中，由于孔径小至90nm，使用了分辨率高的实施例2的掩模。在通路1层的形成中，与最小直径为100nm相比是比较大的，但是由于需要加工厚的层间膜，光刻胶膜厚也要达到300nm，为了确保充分的曝光对比度，使用了实施例2的掩模。在通路2层以后的形成中，作为定制品用户的规格变动多，由于要求掩模TAT，使用了掩模制造TAT好的半色调相移掩模。使用本方法可以制造具有约90nm最小直径的定制LSI。

Claims (13)

1.一种半色调相移型光掩模，其特征在于：
包括对于曝光光线透明的基体；
上述基体具有单一或多个的透明部件；
在上述基体上，形成主体图形；
在上述基体上、设置围绕上述主体图形、减弱曝光光线的半色调材料，用以限定上述基体的表面露出的区域即边缘部分；
设曝光光线的波长为λ，在上述边缘部分正下方的上述基体部分的对于曝光光线的折射率为n1，则上述边缘部分的上述基体的表面和上述主体图形的上述基体的表面的距离为λ/2(n1-1)；
设上述半色调材料对于曝光光线的折射率为n2，则上述半色调材料的膜厚为λ/2(n2-1)。
2.如权利要求1所述的光掩模，其特征在于：所述边缘部分的线宽是所述图形部分的线宽的1/6至1/3。
3.一种半导体装置的制造方法，其特征在于：
使用半色调相移型光掩模形成半导体装置，该光掩模包括：
对于曝光光线透明的基体；
上述基体具有单一或多个的透明部件；
在上述基体上，形成主体图形；
在上述基体上、设置围绕上述主体图形、减弱曝光光线的半色调材料，用以限定上述基体的表面露出的区域即边缘部分；
设曝光光线的波长为λ，在上述边缘部分正下方的上述基体部分的对于曝光光线的折射率为n1，则上述边缘部分的上述基体的表面和上述主体图形的上述基体的表面的距离为λ/2(n1-1)；
设上述半色调材料对于曝光光线的折射率为n2，则上述半色调材料的膜厚为λ/2(n2-1)。
4.如权利要求3所述的半导体装置的制造方法，其特征在于：利用所述半色调相移型的光掩模来形成开孔图形。
5.如权利要求4所述的半导体装置的制造方法，其特征在于还包括：
为了形成与基片活性层连接的接触孔层的图形并进行栅电极与布线层的连接，在最初的通孔层图形的形成中采用所述半色调相移型光掩模的工序。
6.如权利要求4所述的半导体装置的制造方法，其特征在于包括：
用所述半色调相移型光掩模形成具有比所要尺寸大的开口的光刻胶开孔图形的工序；以及
用光刻胶收缩法将所述光刻胶开孔图形调整至所要大小的工序。
7.如权利要求6所述的半导体装置的制造方法，其特征在于：所述光刻胶收缩法是采用热处理的方法。
8.如权利要求6所述的半导体装置的制造方法，其特征在于：所述光刻胶收缩法由形成被膜的工序、进行热处理的工序和除去所述被膜的工序组成。
9.如权利要求8所述的半导体装置的制造方法，其特征在于：所述被膜具有热收缩性。
10.如权利要求8所述的半导体装置的制造方法，其特征在于：所述被膜具有可与光刻胶混合的性质。
11.如权利要求8所述的半导体装置的制造方法，其特征在于：所述被膜具有存在酸的条件下进行热处理而不熔化的性质。
12.如权利要求3所述的半导体装置的制造方法，其特征在于：所述曝光光线是斜入射光。
13.如权利要求3所述的半导体装置的制造方法，其特征在于：进一步用使透过外围区域部分和图形部分的曝光光线的相位反转的半色调移相掩模来形成半导体装置。
CN200410085582.4A 2003-09-30 2004-09-30 光掩模及其制造方法和使用光掩模的半导体装置制造方法 Expired - Fee Related CN100507713C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP341023/03 2003-09-30
JP341023/2003 2003-09-30
JP2003341023A JP2005107195A (ja) 2003-09-30 2003-09-30 ホトマスク、ホトマスクの製造方法、およびそのホトマスクを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1603949A CN1603949A (zh) 2005-04-06
CN100507713C true CN100507713C (zh) 2009-07-01

Family

ID=34373431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200410085582.4A Expired - Fee Related CN100507713C (zh) 2003-09-30 2004-09-30 光掩模及其制造方法和使用光掩模的半导体装置制造方法

Country Status (5)

Country Link
US (1) US20050069788A1 (zh)
JP (1) JP2005107195A (zh)
KR (1) KR100647182B1 (zh)
CN (1) CN100507713C (zh)
TW (1) TWI268399B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016065816A1 (zh) * 2014-10-28 2016-05-06 京东方科技集团股份有限公司 一种掩模板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4634849B2 (ja) * 2005-04-12 2011-02-16 株式会社東芝 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法
KR100688562B1 (ko) * 2005-07-25 2007-03-02 삼성전자주식회사 림 타입 포토 마스크의 제조방법
US7524593B2 (en) * 2005-08-12 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Exposure mask
US7812926B2 (en) 2005-08-31 2010-10-12 Nikon Corporation Optical element, exposure apparatus based on the use of the same, exposure method, and method for producing microdevice
TWI450044B (zh) * 2005-08-31 2014-08-21 尼康股份有限公司 An optical element, an exposure apparatus using the same, an exposure method, and a manufacturing method of the micro-element
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009053575A (ja) * 2007-08-29 2009-03-12 Panasonic Corp フォトマスク及びそれを用いたパターン形成方法
JP2009058877A (ja) * 2007-09-03 2009-03-19 Panasonic Corp フォトマスク及びそれを用いたパターン形成方法
JP2009075207A (ja) * 2007-09-19 2009-04-09 Panasonic Corp フォトマスク及びそれを用いたパターン形成方法
KR100914291B1 (ko) * 2007-10-31 2009-08-27 주식회사 하이닉스반도체 림 타입의 포토마스크 제조방법
US20090226823A1 (en) * 2008-03-06 2009-09-10 Micron Technology, Inc. Reticles including assistant structures, methods of forming such reticles, and methods of utilizing such reticles
JP5160286B2 (ja) * 2008-04-15 2013-03-13 Ｈｏｙａ株式会社 多階調フォトマスク、パターン転写方法、及び薄膜トランジスタの製造方法
KR20100055731A (ko) * 2008-11-18 2010-05-27 삼성전자주식회사 레티클 및 반도체 소자의 형성 방법
KR101656456B1 (ko) * 2009-10-30 2016-09-12 삼성전자주식회사 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법
CN102213913A (zh) * 2010-04-09 2011-10-12 中国科学院微电子研究所 一种增强光学掩模分辨率及制造高分辨率光学掩模的方法
KR102004399B1 (ko) 2012-11-05 2019-07-29 삼성디스플레이 주식회사 패턴 형성용 광 마스크
JP5538513B2 (ja) * 2012-12-12 2014-07-02 Ｈｏｙａ株式会社 多階調フォトマスク、パターン転写方法及び薄膜トランジスタの製造方法
CN104345544B (zh) * 2013-07-31 2016-08-31 北京京东方光电科技有限公司 掩膜板
CN104199209A (zh) * 2014-07-28 2014-12-10 京东方科技集团股份有限公司 掩膜板及其制造方法和目标图形的制造方法
WO2016032270A1 (ko) * 2014-08-29 2016-03-03 부산대학교 산학협력단 식각용 마스크, 이의 제조 방법, 이를 이용한 다공성 멤브레인의 제조 방법, 다공성 멤브레인, 이를 포함하는 미세먼지 차단용 마스크 및 표면증강라만산란 활성기판의 제조 방법
CN107731663A (zh) * 2017-10-20 2018-02-23 上海华力微电子有限公司 一种增加高深宽比层次光刻工艺窗口并减小线宽的方法
KR101986525B1 (ko) * 2018-08-29 2019-06-07 주식회사 티지오테크 마스크의 제조 방법
WO2020045900A1 (ko) * 2018-08-29 2020-03-05 주식회사 티지오테크 마스크의 제조 방법, 마스크 및 프레임 일체형 마스크
CN115542655A (zh) * 2022-09-21 2022-12-30 京东方科技集团股份有限公司 相移掩膜版、制备方法及膜层开孔方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302477A (en) * 1992-08-21 1994-04-12 Intel Corporation Inverted phase-shifted reticle
KR0179164B1 (ko) * 1995-09-25 1999-04-01 문정환 위상 반전 마스크의 제조방법
KR20020001230A (ko) * 2000-06-27 2002-01-09 박종섭 반도체 소자의 위상반전 마스크 제조방법
US6737200B2 (en) * 2001-01-29 2004-05-18 Micron Technology, Inc. Method for aligning a contact or a line to adjacent phase-shifter on a mask
US7045255B2 (en) * 2002-04-30 2006-05-16 Matsushita Electric Industrial Co., Ltd. Photomask and method for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016065816A1 (zh) * 2014-10-28 2016-05-06 京东方科技集团股份有限公司 一种掩模板
US9766537B2 (en) 2014-10-28 2017-09-19 Boe Technology Group Co., Ltd. Mask

Also Published As

Publication number Publication date
JP2005107195A (ja) 2005-04-21
TWI268399B (en) 2006-12-11
CN1603949A (zh) 2005-04-06
TW200516343A (en) 2005-05-16
US20050069788A1 (en) 2005-03-31
KR100647182B1 (ko) 2006-11-23
KR20050031952A (ko) 2005-04-06

Similar Documents

Publication Publication Date Title
CN100507713C (zh) 光掩模及其制造方法和使用光掩模的半导体装置制造方法
US5702847A (en) Phase shift photomask, phase shift photomask blank, and process for fabricating them
KR0139030B1 (ko) 감쇠 위상-쉬프트 마스크 구조 및 제조 방법
KR100749077B1 (ko) 전자장치의 제조방법, 패턴형성방법 및 이들을 이용한포토마스크
JP3368947B2 (ja) レティクル及びレティクル・ブランク
US20050084768A1 (en) Attenuated phase shift mask for extreme ultraviolet lithography and method therefore
US5853923A (en) Double layer method for fabricating a rim type attenuating phase shifting mask
US6495297B1 (en) Type mask for combining off axis illumination and attenuating phase shifting mask patterns
JPH10186632A (ja) ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク
US20080090157A1 (en) Photo mask with improved contrast and method of fabricating the same
US7022438B2 (en) Photomask for forming small contact hole array and methods of fabricating and using the same
JPH06289589A (ja) 位相シフトマスクとその製造方法そしてそれに用いるブランク
JP2004251969A (ja) 位相シフトマスク、位相シフトマスクを用いたパターンの形成方法および電子デバイスの製造方法
US5604060A (en) Halftone phase shift photomask comprising a single layer of halftone light blocking and phase shifting
JP2003173014A (ja) 位相シフトマスクの製造方法、位相シフトマスク、および、装置
JPH06250376A (ja) 位相シフトマスク及び位相シフトマスクの製造方法
JPH05289305A (ja) 位相シフトフォトマスク
US6852455B1 (en) Amorphous carbon absorber/shifter film for attenuated phase shift mask
JP4753248B2 (ja) マスクブランクス、マスクブランクスの製造方法、転写マスクの製造方法及び半導体装置の製造方法
KR100239960B1 (ko) 위상(位相) 쉬프트 포토마스크
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
JPH0580492A (ja) 位相シフト層を有するフオトマスクの製造方法
JPH10333318A (ja) 位相シフトフォトマスク及びその製造方法
KR100249725B1 (ko) 위상쉬프트포토마스크
Zurbrick et al. Effects of transparent and transmission reduction reticle defects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20101019

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KAWASAKI CITY, KANAGAWA PREFECTURE, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20101019

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20100930