CN100479186C - 功率半导体器件 - Google Patents

功率半导体器件 Download PDF

Info

Publication number
CN100479186C
CN100479186C CNB2005100882262A CN200510088226A CN100479186C CN 100479186 C CN100479186 C CN 100479186C CN B2005100882262 A CNB2005100882262 A CN B2005100882262A CN 200510088226 A CN200510088226 A CN 200510088226A CN 100479186 C CN100479186 C CN 100479186C
Authority
CN
China
Prior art keywords
semiconductor substrate
electrode zone
power semiconductor
main electrode
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100882262A
Other languages
English (en)
Other versions
CN1805150A (zh
Inventor
大田贤儿
山口义弘
山口博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1805150A publication Critical patent/CN1805150A/zh
Application granted granted Critical
Publication of CN100479186C publication Critical patent/CN100479186C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

本发明的目的在于，提供一种为降低恢复损耗而能够使阳极电极区域的杂质扩散深度减小的功率半导体器件。备有半导体衬底(1)、栅极电极区域(控制电极区域)(2)、阴极电极区域(第一主电极区域)(3)、阳极电极区域(第二主电极区域)(4)以及护圈(5)。半导体衬底(1)从剖视图看具有侧面部，该侧面部具有与主面大致垂直地形成的垂直部(1a)和与该垂直部(1a)连接的台面部(1b)。栅极电极区域(2)形成在半导体衬底(1)的第一主面(1c)内。阴极电极区域(3)形成在栅极电极区域(2)的表面内的一部分上。阳极电极区域(4)形成在半导体衬底(1)的第二主面(1d)内。护圈(5)形成在半导体衬底(1)的第二主面(1d)内，并包围阳极电极区域(4)。

Description

功率半导体器件
技术领域
本发明涉及一种功率半导体器件，例如能够适用于可控硅以及IGBT等。
背景技术
在以往一般的反向阻止可控硅的结构中，在第一导电类型的半导体衬底的下表面内形成第二导电类型的阳极电极区域。
这里，半导体衬底的两侧面部为台面(mesa)结构。但是，为了防止在制造途中等时产生裂缝，半导体衬底的下部侧面端部具有与下表面大致垂直的部分(以下，称作垂直部)。即，从半导体衬底的下表面起的规定范围内，该半导体衬底的侧面部为垂直部，该垂直部与上方的台面连接。
从剖视图看，阳极电极区域形成在半导体衬底的整个下表面。在施加反向电压时，为了由半导体衬底的台面部来缓和电场，阳极电极区域的杂质扩散深度(高度)，达到形成在上述垂直部更上方的台面部。
作为与该以往结构相关的技术，有专利文献1。
【专利文献1】特开平10-190012号公报
如上所述，从防止产生裂缝的观点出发，在半导体衬底的下部侧面端部，可控硅需要为约40～50μm并且需要垂直部。在施加反向电压时，由半导体衬底侧面部的台面部缓和电场，为了使该可控硅能够耐受该反向电压，阳极电极区域的杂质扩散深度(高度)需要达到位于垂直部上方的台面部。
从以上的内容可知，在以往的结构中，阳极电极区域的杂质扩散深度(高度)已经为非常深(高)了(至少50μm以上)。
如此，当阳极电极区域的杂质扩散深度(高度)变深(该高)时，则会产生截止时的反向电流变大的问题(即，恢复损耗变大)。这样，在规定的系统等中装载该恢复损耗大的可控硅的情况下，系统整体的效率变差。
发明内容
因此，本发明的目的在于，提供一种为降低恢复损耗而能够使阳极电极区域的杂质扩散深度(高度)减小(降低)的功率半导体器件。
为了达成上述目的，本发明第1方面记载的功率半导体器件具备：第一导电类型的半导体衬底，从剖视图看具有由与主面大致垂直形成的垂直部和形成在该垂直部的侧面的倾斜部构成的台面部；第一导电类型的第一主电极区域，形成在所述半导体衬底的第一主面内；第二导电类型的控制电极区域，形成在所述第一主面内的一部分；第二导电类型的第二主电极区域，形成在所述半导体衬底的与第一主面相对的第二主面内；以及环状的护圈，形成在所述第二主面内，且包围所述第二主电极区域，所述第二主电极区域的杂质扩散深度设定得小于所述垂直部的高度。
由于本发明的第1方面记载的功率半导体器件具备：第一导电类型的半导体衬底，从剖视图看具有由与主面大致垂直形成的垂直部和形成在该垂直部的侧面的倾斜部构成的台面部；第一导电类型的第一主电极区域，形成在所述半导体衬底的第一主面内；第二导电类型的控制电极区域，形成在所述第一主面内的一部分；第二导电类型的第二主电极区域，形成在所述半导体衬底的与第一主面相对的第二主面内；以及环状的护圈，形成在所述第二主面内，且包围所述第二主电极区域，因此，不需要由台面部来承担施加反向电压时的电场缓和功能(或者，能够减少对具有电场缓和功能的台面部的依赖性)。由此，能够将第二主电极区域的杂质扩散深度设定得小于垂直部的高度。如此，由于能够减小第二主电极区域的杂质扩散深度，因此，能够减小截止时的反向电流。由此，在系统中装载第1方面的功率半导体器件的情况下，能够进一步提高系统整体的效率。
附图说明
图1是表示实施方式1的功率半导体器件的结构的剖视图。
图2是表示实施方式1的功率半导体器件的制造方法的工序剖视图。
图3是说明实施方式1的功率半导体器件的制造方法的工序剖视图。
图4是说明实施方式1的功率半导体器件的制造方法的工序剖视图。
图5是说明实施方式1的功率半导体器件的制造方法的工序剖视图。
图6是用于说明实施方式1的功率半导体器件的效果的图。
图7是表示在施加反向电压时耗尽层的端部未达到台面结构的状态下的功率半导体器件的剖视图。
图8是表示在施加反向电压时耗尽层的端部还达到台面结构的状态下的功率半导体器件的剖视图。
图9是表示实施方式2的功率半导体器件的结构的剖视图。
图10是表示阳极电极区域的剖面宽度较宽情况的剖视图。
图11是表示阳极电极区域的剖面幅度较窄情况的剖视图。
图12是表示实施方式3的功率半导体器件的结构的剖视图。
图13是表示实施方式3的功率半导体器件的其他结构的剖视图。
符号说明
1半导体衬底，2栅极电极区域，3阴极电极区域，4阳极电极区域，5护圈，11、12耗尽层，1a垂直部，1b台面部，1c第一主面，1d第二主面
具体实施方式
<实施方式1>
图1是表示本实施方式1的功率半导体器件的结构的剖视图。以下，将对可控硅(特别是NPNP型可控硅)的情况进行说明，然而，本发明也能够适用于IGBT(绝缘栅双极性晶体管)等的功率晶体管等。
图1所示的半导体衬底1是N型(可理解为第一导电类型)。这里，从剖视图看，半导体衬底1的侧面部具有以下的形状。即，半导体衬底1的侧面部具有与主面大致垂直形成的垂直部1a和与该垂直部1a连接的台面部1b。
即，如图1所示，从剖视图看，具有由与主面大致垂直地形成的垂直部1a和形成在该垂直部1a的侧面的倾斜部所构成的台面1b。
如图1所示，在半导体衬底1的第一主面1c内(也包含从该第一主面突出的部分)形成栅极电极区域(可理解为控制电极区域)2。这里，栅极电极区域2是P型(可理解为第二导电类型)。
即，如图1所示，栅极电极区域2形成在第一主面1c内的一部分中。
在栅极电极区域2的表面内的一部分(在图1中，突出的栅极电极区域2)中，分别形成阴极电极区域(第一主电极区域)3。这里，阴极电极区域3是N型(可理解为第一导电类型)。
即，如图1所示，阴极电极区域3形成在半导体衬底1的第一主面1c内。
如图1所示，在半导体衬底1的第二主面1d内，形成阳极电极区域(可理解为第二主电极区域)4。这里，阳极电极区域4是P型(可理解为第二导电类型)。
即，如图1所示，阳极电极区域4形成在半导体衬底1的与第一主面1c相对的第二主面1d内。
再有，在半导体衬底1的第二主面1d内，形成环状的护圈5以包围阳极电极区域4。这里，在图1中，形成多个护圈5，然而，也可以是一个。
接着，参照剖视图对于本实施方式的功率半导体器件(可控硅)的制造方法进行说明。
首先，准备N型半导体衬底1。此后，对该半导体衬底1的第一主面1c注入硼。由此，如图2所示，在半导体衬底1的第一主面1c内，形成规定深度的栅极电极区域2。
接着，对栅极电极区域2的规定区域注入磷。由此，如图3所示，在栅极电极区域2的表面内的规定区域，分别形成规定深度的阴极电极区域3。
接着，对半导体衬底1的第二主面1d的规定区域注入硼。由此，如图4所示，在半导体衬底1的第二主面1d内的规定区域，形成规定深度的阳极电极区域4。进一步地，在半导体衬底1的第二主面1d内形成多个护圈5以环状地包围该阳极电极区域4。
这里，也可以用其他工序来形成阳极电极区域4和护圈5。
然而，通过同时形成阳极电极区域4和护圈5，能够简化制造工序。如此，在同时形成阳极电极区域4和护圈5的情况下，阳极电极区域4的杂质扩散深度和护圈5的杂质扩散深度大致为相同。
阳极电极区域4的杂质扩散深度与垂直部1a的高度相比很小。例如，垂直部1a的高度是40～50μm，阳极电极区域4的杂质扩散深度是10μm。
接着，对栅极电极区域2的一部分实施蚀刻处理，以使得形成阴极电极区域3的区域突出。由此，形成如图5所示形状的栅极电极区域2。
此后，在侧面端部残留下垂直部1a，将半导体衬底1的侧面部磨削成规定的形状。进一步，为了使得磨削面平滑，对该磨削面实施蚀刻处理。由此，如图1所示，制造成具有台面结构的本实施方式1的功率半导体器件(NPNP型可控硅)。
如上所述，本实施方式的功率半导体器件中，在阳极电极区域4的周围形成护圈5。因此，不需要由台面部1b来负担施加反向电压(即，在阳极电极区域4施加负电压、在阴极电极区域3施加正电压)时的电场(该电场在半导体衬底1和阳极电极区域4的界面上为最大)的缓和功能(或者，能够进一步减轻台面部1b负担的电场缓和功能)。即，能够由护圈5来负担电场缓和功能。因此，能够将阳极电极区域4的杂质扩散深度设定为小于垂直部1a的高度。
如此，由于能够减小阳极电极区域4的杂质扩散深度(使得变浅)，故能够如图6所示地减小截止时的反向电流。
这里，在图6中，纵坐标是电流值，横坐标是时间。虚线表示以往技术的功率半导体器件从导通状态变为截止时的反向电流的变动(反向回复特性)。实线表示本实施方式的功率半导体器件从导通变为截止时的反向电流的变动(反向回复特性)。由图6可知，本发明的功率半导体器件的最大反向电流值较小。
因此，将本实施方式的功率半导体器件装载在规定系统中的情况下，能够进一步提高系统整体的效率。例如，通过适用本实施方式的功率半导体器件，能够比适用以往技术的功率半导体器件情况减少约20％的恢复损耗。
如图1所示，栅极电极区域2的杂质扩散深度比垂直部1a的高度更深。因此，施加正向电压(即，在阳极电极区域4施加正电压、在阴极电极区域3施加负电压)时的电场(该电场在半导体衬底1和栅极电极区域2的界面上最大)由台面部1b缓和。
然而，也能够仅由护圈5来缓和施加反向电压时的电场(即，仅由护圈5来耐受反向电压)。在图7中表示该电场缓和的情况。如图7所示，耗尽层11的端部仅达到护圈5，而粘到达台面部1b。这表示施加反向电压时的电场未达到台面部1b。
如此，在仅由护圈5来缓和施加反向电压时的电场的情况下，能够防止施加反向电压时在台面部1b产生表面泄漏电流。因此，对于功率半导体器件整体来说，能够减小施加反向电压时产生的泄漏电流。
对此，也能够由护圈5以及台面部1b来缓和施加反向电压时的电场(即，由护圈5以及台面部1来耐受反向电压)。在图8中表示该电场缓和的情况。如图8所示，耗尽层12的端部达到台面部1b。这表示施加反向电压时的电场达到台面部1b。因此，由护圈5以及台面部1b来缓和施加反向电压时的电场。
通过调整护圈5的条数、护圈5的间隔、护圈5的浓度、护圈5的高度以及台面部1b的倾斜角度等，能够选择图7、图8所示的各个耗尽层11、12。例如，若增加护圈5的条数，则倾向于形成图7所示的耗尽层11。
因此，在使得形成如图8所示的耗尽层12的情况下，由于只要较少条数的护圈5即可，因此，能够缩小功率半导体器件整体在平面方向上的面积。
护圈5的深度越深、护圈的浓度越稀，则耗尽层越倾向于从达到护圈5和台面部两者的形状变化成仅达到护圈5的形状。
<实施方式2>
本实施方式的功率半导体器的特征在于，对阳极电极区域4的剖面宽度进行特定。在图9中表示本实施方式的功率半导体器件的剖视图。
首先，如图9所示，在从剖视图看，在图面的水平方向上排列形成多个(在图中为3个)阴极电极区域3。这里，在该剖视图上，关注位于最外侧的二个阴极电极区域3L、3R。
阴极电极区域3L(图面的最左侧)的外侧端部和阳极电极区域4的一端，在平面上大致对齐。即，如图9所示，阴极电极区域3L的外侧端部的垂直方向(图面下方向)下，存在阳极电极区域4的一端(请参见图面左侧的虚线)。
阴极电极区域3R(图面的最右侧)的外侧端部和阳极电极区域4的另一端，在平面上大致对齐。即，如图9所示，阴极电极区域3R的外侧端部的垂直方向(图面下方向)下，存在阳极电极区域4的另一端(请参见图面右侧的虚线)。
然而，如图10所示，阳极电极区域4的剖面宽度比图9所示的宽度更宽的情况下，恢复损耗会增大。对此，如图11所示，在阳极电极区域4的剖面宽度比图9所示的宽度更窄的情况下，贡献给通电用的面积会变小。结果，功率半导体器件的无效面积增大。
如以上可知，通过使得阳极电极区域4的剖面宽度为图9所示的结构，能够在抑制恢复损耗降低的同时，抑制无效面积的增大。
<实施方式3>
图12扩大地表示本实施方式的功率半导体器件的下部侧面的剖视结构。
如图12所示，最外侧的护圈5形成在半导体器件1的第二主面1d的端部。即，最外侧的护圈5和垂直部1a相连接。
通过如上述那样形成护圈5，能够抑制施加反向电压时的电场集中到垂直部1a的情况。
在图12中，对于护圈5的杂质扩散深度比半导体衬底1的垂直部1a的高度低的情况，已经作了说明。
这里，如图13所示，也可以是，护圈5的杂质扩散深度比半导体衬底1的垂直部1a的高度要高。即，最外侧的护圈5的扩散深度也可以达到台面部1b。此时，最外侧的护圈5与垂直部1a以及台面部1b连接。
通过采用如图13所示的护圈构造，施加反向电压时的电场达到台面部1b。因此，能够由台面部1b来缓和该电场，能够进一步提高半导体衬底1的侧面的电场缓和。

Claims (5)

1.一种功率半导体器件，其特征在于，具备：
第一导电类型的半导体衬底，从剖视图看具有侧面部，该侧面部具有与主面大致垂直形成的垂直部和与该垂直部连接的台面部；
第二导电类型的控制电极区域，形成在所述半导体衬底的第一主面内；
第一导电类型的第一主电极区域，形成在所述控制电极区域的表面内的一部分；
第二导电类型的第二主电极区域，形成在与所述第一主面相对的所述半导体衬底的第二主面内；以及
环状的护圈，形成在所述半导体衬底的所述第二主面内，且包围所述第二主电极区域，
所述第二主电极区域的杂质扩散深度设定得小于所述垂直部的高度。
2.如权利要求1所述的功率半导体器件，其特征在于，
从剖视图看，多个所述第一主电极区域在水平方向上排列，
从剖视图看，位于最外侧的2个所述第一主电极区域中，一个所述第一主电极区域的外侧端部和所述第二主电极区域的一端在平面上看大致对齐，另一个所述第一主电极区域的外侧端部和所述第二主电极区域的另一端在平面上看大致对齐。
3.如权利要求1所述的功率半导体器件，其特征在于，
所述半导体衬底的最外侧的所述护圈与所述垂直部相连接。
4.如权利要求3所述的功率半导体器件，其特征在于，
所述护圈的高度达所述台面部。
5.如权利要求1所述的功率半导体器件，其特征在于，
所述第二主电极区域的高度和所述护圈的高度大致相同。
CNB2005100882262A 2005-01-11 2005-07-29 功率半导体器件 Active CN100479186C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005003653A JP4936670B2 (ja) 2005-01-11 2005-01-11 電力用半導体装置
JP003653/05 2005-01-11

Publications (2)

Publication Number Publication Date
CN1805150A CN1805150A (zh) 2006-07-19
CN100479186C true CN100479186C (zh) 2009-04-15

Family

ID=36178983

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100882262A Active CN100479186C (zh) 2005-01-11 2005-07-29 功率半导体器件

Country Status (6)

Country Link
US (1) US7244969B2 (zh)
JP (1) JP4936670B2 (zh)
KR (1) KR100670212B1 (zh)
CN (1) CN100479186C (zh)
CH (1) CH695408A5 (zh)
DE (1) DE102005035732B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011103230B4 (de) * 2010-09-27 2021-11-25 Abb Schweiz Ag Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
EP3113219B1 (de) * 2015-06-30 2020-03-11 SEMIKRON Elektronik GmbH & Co. KG Halbleiterbauelement und verfahren zu dessen herstellung
JP2018044811A (ja) * 2016-09-13 2018-03-22 株式会社村田製作所 ピエゾ抵抗型センサ
CN111834451B (zh) * 2019-04-23 2023-04-07 株洲中车时代半导体有限公司 一种逆阻型门极换流晶闸管及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393995A (en) * 1992-06-04 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor thyristor device with recess

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56126968A (en) * 1980-03-10 1981-10-05 Mitsubishi Electric Corp Semiconductor device
JPS61108170A (ja) * 1984-10-31 1986-05-26 ゼネラル・エレクトリツク・カンパニイ 電力半導体装置に２重正ベベル溝を形成する方法
JP2755761B2 (ja) * 1990-01-26 1998-05-25 株式会社東芝 半導体装置
JPH0888351A (ja) * 1994-09-20 1996-04-02 Meidensha Corp ゲートターンオフサイリスタ
JP3789580B2 (ja) * 1996-12-25 2006-06-28 関西電力株式会社 高耐圧半導体装置
WO2000065661A1 (fr) * 1999-04-22 2000-11-02 Mitsubishi Denki Kabushiki Kaisha Dispositif semi-conducteur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393995A (en) * 1992-06-04 1995-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor thyristor device with recess

Also Published As

Publication number Publication date
US20060151805A1 (en) 2006-07-13
KR100670212B1 (ko) 2007-01-16
CN1805150A (zh) 2006-07-19
US7244969B2 (en) 2007-07-17
CH695408A5 (fr) 2006-04-28
JP2006196502A (ja) 2006-07-27
DE102005035732B4 (de) 2008-06-19
DE102005035732A1 (de) 2006-07-20
JP4936670B2 (ja) 2012-05-23
KR20060082023A (ko) 2006-07-14

Similar Documents

Publication Publication Date Title
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
CN1228858C (zh) 电力半导体器件
US6849900B2 (en) Semiconductor device
US9653595B2 (en) Semiconductor device and semiconductor device fabrication method
WO2019111572A1 (ja) 半導体装置
JP3929557B2 (ja) 半導体装置およびその製造方法
JP7101593B2 (ja) 半導体装置
JP5711646B2 (ja) ダイオード
JP2009289904A (ja) 半導体装置
JPH07115189A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2012069634A (ja) 半導体装置
CN100479186C (zh) 功率半导体器件
WO2014087499A1 (ja) 半導体装置
CN102315220A (zh) 一种半导体集成电路及其制造方法
EP3167489A1 (en) Flat gate commutated thyristor
US11233141B2 (en) Self-aligned and robust IGBT devices
EP2463913A1 (en) Bipolar reverse-blocking non-punch-through power semiconductor device
KR100689208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2000150859A (ja) ダイオード
CN103518252B (zh) 双极穿通半导体器件和用于制造这样的半导体器件的方法
KR20240018881A (ko) 전력 반도체 소자 및 제조 방법
JP6935373B2 (ja) 半導体装置
CN113284942B (zh) 一种具有终端保护区的超结mos型器件
US12002849B2 (en) Super junction semiconductor device and method of manufacturing the same
EP4439633A1 (en) Power semiconductor device and method for producing a power semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant