CN103518252B - 双极穿通半导体器件和用于制造这样的半导体器件的方法 - Google Patents

双极穿通半导体器件和用于制造这样的半导体器件的方法 Download PDF

Info

Publication number
CN103518252B
CN103518252B CN201280021867.4A CN201280021867A CN103518252B CN 103518252 B CN103518252 B CN 103518252B CN 201280021867 A CN201280021867 A CN 201280021867A CN 103518252 B CN103518252 B CN 103518252B
Authority
CN
China
Prior art keywords
wafer
layer
particulate
depth
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280021867.4A
Other languages
English (en)
Other versions
CN103518252A (zh
Inventor
C.冯阿尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB T&D Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB T&D Technology AG filed Critical ABB T&D Technology AG
Publication of CN103518252A publication Critical patent/CN103518252A/zh
Application granted granted Critical
Publication of CN103518252B publication Critical patent/CN103518252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

提供用于制造双极穿通半导体器件的方法，其中进行下面的步骤：（a）提供具有第一和第二侧（11，2）的第一高掺杂晶圆（10），其至少在第一侧（11）上采用第一导电类型的第一微粒掺杂，（b）提供第一导电类型的第二低掺杂晶圆（20），其具有第三侧和第四侧，（c）形成晶圆叠层，其通过使第一晶圆（10）在其第一侧（11）上与第二晶圆（20）在其第四侧（22）上接合在一起而具有晶圆叠层厚度，（d）之后进行扩散步骤，由此形成扩散的间隙层（31），其包括第一晶圆（10）的第一侧部分和第二晶圆（20）的第四侧部分，其中在完成器件中具有未更改掺杂浓度的第二晶圆的那部分形成漂移层（2），（e）之后在第三侧（21）上形成第二导电类型的至少一个层，（f）之后在间隙层（31）内且第二晶圆（20）内从第二侧（12）减少晶圆叠层厚度使得形成缓冲层（3），其包括在第四侧（22）上具有比漂移层（2）更高的掺杂浓度的晶圆叠层的剩余部分。

Description

双极穿通半导体器件和用于制造这样的半导体器件的方法
技术领域
本发明涉及功率电子器件的领域并且更具体地涉及根据本申请的用于制造双极穿通半导体器件的方法和根据本申请的双极穿通半导体器件。
背景技术
在EP1017093A1中描述用于制造具有第一主侧13（发射极侧）和第二主侧14（集电极侧）的IGBT的方法。在（n-）掺杂晶圆的集电极侧14上，n掺杂层通过扩散而形成。在发射极侧13上，然后形成p基极层4、n源区5和栅电极6。在该阶段中，晶圆必须具有至少400μm左右的厚度以便有效地使制造过程期间断裂的风险降低。之后施加发射极电极82。现在在集电极侧14上减少晶圆的厚度使得扩散的n掺杂层的末尾部分保留为缓冲层3。最后，施加p集电极层75和集电极电极92。
通过这样的方法，形成具有低掺杂缓冲层3的IGBT。这样的器件因此叫作软穿通器件。然而，需要多至几天的长的扩散时间来使掺杂剂足够深地扩散到晶圆内。即使具有这样长的时间，扩散限制在150μm左右的深度，使得其中需要薄的漂移层的低压器件无法通过该方法来制造，因为需要在具有至少400μm厚度的晶圆上工作。
这样的现有技术的方法用于具有多至2000V左右的阻断电压的器件，因为这样的器件是相对薄的。如果这样的器件直接在薄的晶圆上制造，这将是困难的，因为如果晶圆在低压IGBT中是薄的，则直接在薄晶圆上的工作需要相对复杂的工艺以用于形成正面层（包括发射极MOS单元和端接）和背面层（包括阳极和缓冲区）。然而，即使利用上文描述的方法的实施，这样的器件需要采用许多限制性工艺选项来针对提高的静态和动态性能进行优化。
在基于薄晶圆加工而设计快恢复二极管时遇到相似的挑战。另外，晶圆直径越大，薄晶圆加工遇到的困难越多。因此，现有技术的方法受到较小晶圆直径的限制。最后，硅衬底材料的质量和可用性对于使用例如深扩散方法的薄晶圆技术（尤其对于200mm以上的较大晶圆直径）也是个问题。
EP0889509A2描述了用于形成寿命控制层的晶圆到晶圆接合方法。在完成器件中形成漂移层的一个晶圆接合到形成缓冲层的另一个晶圆。在中间形成具有复合中心的接合层。这些复合中心通过不使两个晶圆的晶轴对齐或通过在接合以及之后应用加热步骤之前使重金属掺杂剂蒸发到一个晶圆表面上而形成。
发明内容
本发明的目的是提供用于制造双极穿通半导体器件的方法，该双极穿通半导体器件甚至能适用于低压器件和大的晶圆，与现有技术的方法相比其工艺的可靠性（例如关于断裂）更高。
该目的通过根据本申请的用于制造双极穿通半导体器件的方法以及根据本申请的双极穿通半导体器件来实现。
利用发明性方法制造双极穿通半导体器件，其根据半导体类型包括具有第一和第二导电类型的层的至少双层结构，该第二导电类型与该第一导电类型不同，其中这些层中的一个是第一导电类型的漂移层。
在发明性方法中，进行下面的制造步骤：
(a)提供第一高掺杂晶圆，其采用第一导电类型的第一微粒掺杂，该晶圆具有第一侧和与该第一侧相对的第二侧。
(b)提供第一导电类型的第二低掺杂晶圆，其具有第三侧和与该第三侧相对的第四侧。
(c)形成晶圆叠层，其通过使第一晶圆在其第一侧上与第二晶圆在其第四侧上接合在一起而具有晶圆叠层厚度。
(d)之后进行扩散步骤，由此形成扩散的间隙层，其包括第一晶圆的第一侧部分和第二晶圆的第四侧部分，所述部分邻近彼此而设置，该间隙层具有的掺杂浓度高于原始第二晶圆的掺杂浓度并且低于原始第一晶圆的掺杂浓度，其中在完成器件中具有未更改掺杂浓度的第二晶圆的该部分形成漂移层。
(e)之后在第三侧上形成第二导电类型的至少一个层。
(f)之后从第二侧减少晶圆叠层厚度使得形成缓冲层，其包括在具有比漂移层更高掺杂浓度的第二侧上的晶圆叠层的剩余部分。
制造方法可以有利地用于大的晶圆，例如6或甚至8英寸晶圆，并且用于形成低压器件，因为由于厚的高掺杂晶圆的使用以及将它接合到薄的低掺杂晶圆，晶圆叠层厚度可以独立于需要的层厚度而选择。通过发明性方法，即使在完成的半导体器件中需要的漂移层非常薄，在厚晶圆上的第三侧（正面）上形成层，这是可能的。当扩散从晶圆叠层内部的平面开始时，需要短得多的扩散时间并且甚至可以制造如在低压器件中使用的薄的漂移层。
该工艺和设计可以容易地适应于较大晶圆直径加工。在现有技术的方法中，难以为较大的晶圆形成深扩散缓冲层，因为在工艺期间缓冲的形成需要在非常早的阶段的薄晶圆操纵，由此需要晶圆载体工艺技术方案。根据该发明，由于该工艺与其他缓冲设计和工艺以及甚至对于大晶圆的甚至可控工艺相比仅需要在后端阶段的薄晶圆操纵，更好的操纵是可能的。对于6英寸晶圆，示范性地需要至少400μm晶圆厚度用于加工并且对于8英寸晶圆需要甚至更高的至少500μm的厚度。
发明性缓冲设计可以示范性地作为双扩散缓冲层而进行，通过该设计能实现与现有技术的单缓冲设计相比的工艺步骤的更好控制。尽管在制造期间，在掺杂浓度的上升部分内去除晶圆的部分，切割深度变化的效应在发明性方法中不太简单，因为由于双分布曲线（doubleprofile）而在掺杂浓度曲线的不太陡的部分中进行切割。
利用发明性方法，形成其中缓冲层示出具有上升的掺杂浓度的区以及朝向第二主侧的具有恒定掺杂浓度的区的器件，这也是可能的。利用这样的设计，新的缓冲设计向现有技术的软穿通设计提供相似的最终厚度同时消除与现有技术的缓冲形成工艺有关的许多工艺问题。例如，因为在该示范性实施例中在高掺杂层的非分布曲线化的部分（nonprofiledpart）中（即，在具有恒定掺杂浓度的部分中）进行减薄，实现要好很多的深度控制，其中高掺杂层被减薄以便形成缓冲层。这意指在上升的掺杂浓度梯度内未进行研磨或蚀刻，否则这会可导致在不同条件下双极增益的变化和非均匀电流流动。因此，可以实现制造方法本身更好的可控性以及因此实现器件的电气性质更好的可控性。
发明性器件从器件性能方面提供具有较低泄漏电流、提高的短路能力和更软的关断行为的更好的设计控制和工艺。
在从属的权利要求中公开发明性主旨的另外的优选实施例。
附图说明
本发明的主旨将在下文中参照附图更详细地说明，其中：
图1示出关于具有平面栅电极的现有技术的IGBT的横截面图；
图2示出根据图1的现有技术的IGBT的掺杂分布曲线；
图3示出关于具有平面栅电极的发明性IGBT的横截面图；
图4示出根据图3的发明性IGBT的掺杂分布曲线；
图5更详细地示出根据图4的发明性IGBT的掺杂分布曲线；
图6至10示出用于制造发明性半导体器件的制造步骤；
图10示出关于发明性二极管的横截面图；
图11示出关于发明性发明性二极管的横截面图；以及
图12示出关于发明性沟槽型IGBT的横截面图。
在图中使用的标号和它们的意思在标号列表中总结。一般，相像或者相像功能的部件给予相同的标号。描述的实施例意为示例并且不应该限制本发明。
具体实施方式
根据本发明如在图3、11至12中示出的双极穿通半导体器件包括第一主侧13和第二主侧14，其设置在第一主侧13的相对侧。第一电接触8设置在第一主侧13上，并且第二电接触9设置在第二主侧14上。该器件具有至少双层结构，其具有第一和第二导电类型的层，该第二导电类型与该第一导电类型不同。这些层中的一个是第一导电类型的低掺杂漂移层2，即在图中是n型。
如在图3a）至c）中示出的发明性器件是绝缘栅双极晶体管（IGBT）1，其中第一电接触8形成为发射极电极82并且第二电接触9形成为集电极电极92。
采用基极层4形式的p型层设置在第一主侧13（发射极侧）上。至少一个n型源区5设置在第一主侧13上并且被基极层4环绕。该至少一个源区5具有比漂移层2更高的掺杂浓度。第一电绝缘层62设置在第一主侧13上且在漂移层2、基极层4和源区5的顶上。它至少部分覆盖源区5、基极层4和漂移层2。导电栅电极6设置在第一主侧13上且通过电绝缘层62而与至少一个基极层4、源区5和漂移层2电绝缘，该电绝缘层62典型地由二氧化硅制成。优选地，栅电极6嵌入电绝缘层62中并且被另一个第二绝缘层64（优选地具有与第一绝缘层62相同的材料）覆盖。
漂移层2的掺杂浓度和厚度的选择取决于阻断能力要求。低掺杂漂移层2是用于支持主PN结侧（对于IGBT是发射极，对于二极管是阳极）上的阻断电压的主区，而较高掺杂缓冲层靠近第二主侧14（对于IGBT是集电极侧或者在二极管的情况下是阴极侧）并且具有例如30至190μm的厚度。对于600V器件的漂移层的示范性厚度是30至70μm，对于1200V器件是80至120μm并且对于1700V器件是150至190μm。对于较低压器件的掺杂浓度典型地高于较高压器件，例如对于600V器件的掺杂浓度是1.5*1014cm-3左右，对于1700V器件的掺杂浓度下降至1.5*1013cm-3。然而，对于器件的具体值可根据它的应用而变化。
对于具有形成为如在图3a）至c）中示出的平面栅电极9的栅电极的IGBT，第一电绝缘区62设置在发射极侧的顶上。在第一和第二电绝缘层62、64中间嵌入栅电极6，典型地它完全嵌入。栅电极6典型地由重度掺杂的多晶硅或像铝的金属制成。
至少一个源区5、栅电极6和电绝缘层62、64采用在基极层4上形成开口这样的方式形成。该开口被至少一个源区5、栅电极6和电绝缘层62、64环绕。
第一电接触8设置在第一主侧13上，从而覆盖开口使得它与基极层4和源区5直接电接触。该第一电接触8典型地也覆盖电绝缘层62、64，但通过第二电绝缘层64而与栅电极6分开并且从而与之电绝缘。
作为是具有平面栅电极6的发明性IGBT1的替代，发明性IGBT1可包括形成为如在图11a）至c）中示出的沟槽型栅电极6’的栅电极。该沟槽型栅电极6’设置在与基极层4相同的平面中并且邻近源区5而设置、通过第一绝缘层62而与源区5彼此分开，该第一绝缘层62也使栅电极6与漂移层2分开。第二绝缘层64设置在形成为沟槽型栅电极9’的栅电极的顶上，从而使沟槽型栅电极6’与第一电接触8绝缘。
在图12中，示出采用双极二极管100形式的发明性双极穿通半导体器件。该二极管100包括第一导电类型（即，n型）的漂移层2，其具有第一主侧13和与该第一主侧13相对的第二主侧14。采用阳极层7形式的p掺杂层设置在第一主侧13上。作为阳极电极84、典型地采用金属层形式的第一电接触8设置在阳极侧7的顶上（即，在层7的位于漂移层2的相对侧的那一侧上）。
朝向第二主侧14，设置发明性（n）掺杂缓冲层3。该缓冲层3在任何情况下具有比漂移层2更高的掺杂浓度。作为阴极电极94、典型地采用金属层形式的第二电接触9设置在缓冲层3的顶上（即，在缓冲层3的位于漂移层2的相对侧的那一侧上）。
如在图3b）和11b）中示出的IGBT以及如在图12b）中示出的二极管包括缓冲层3，其具有比漂移层2更高的掺杂浓度。该缓冲层朝向第二主侧14设置在漂移层2上。该缓冲层3包括朝向第二主侧14的高掺杂区38（其是恒定高掺杂的），以及在高掺杂区38与漂移层2之间的间隙层31，其是扩散层并且具有的掺杂浓度从高掺杂区的掺杂浓度平稳地减小至漂移层的低掺杂浓度。在间隙层31内并且接近高掺杂区38设置接合层37。
在扩散的间隙层31中，掺杂浓度典型地从第二主侧14处的原始第一晶圆的高掺杂浓度的值朝向原始第二晶圆的低掺杂浓度以高斯函数来减小。然而，如果通过扩散实现掺杂浓度的另一个连续减小的分布曲线，这也应被本发明所涵盖。
在图3a）和11a）中，示出IGBT和二极管（图12a）），其中缓冲层3由间隙层31或间隙层31的一部分组成。在这些器件中，第一晶圆的恒定高掺杂部分已经从晶圆叠层去除。示范性地，该去除在第二晶圆20内并且在间隙层31内进行使得接合层37不是完成器件（在图3a）和12a）中示出）的部分。因此，可能在接合工艺期间出现的缺陷也将不会成为完成器件的部分，并且因此电气性质可以改进。备选地，在图11a）中示出，接合层37可以是缓冲层3的部分。间隙层31的掺杂浓度连续减小并且从而平稳地减小到漂移层的低掺杂浓度。
发明性双极穿通半导体器件还可以是反向导通IGBT，其在与第二主侧14并行的平面中具有交替的p掺杂集电极层和n+掺杂附加层。
任何发明性双极穿通半导体器件例如可以在转换器中使用。
为了制造发明性双极穿通半导体器件，进行下面的步骤：
(a)提供第一高掺杂晶圆10，其采用第一n型微粒类型来掺杂，该晶圆具有第一主侧11和与该第一主侧11相对的第二主侧12（图6）。示范性地，第一晶圆10具有5*1014至5*1016cm-3的掺杂浓度。
(b)提供第二低掺杂晶圆20，其是（n-）掺杂，其具有第三侧21和与该第三侧21相对的第四侧22（图6）。示范性地，第二晶圆具有3*1013cm-3至2*1014cm-3的掺杂浓度。示例地，在步骤（b）中，第二晶圆20具有2*1012cm-3至2*1014cm-3的掺杂浓度。
(c)具有第三侧21与第二侧12之间的晶圆叠层厚度的晶圆叠层通过使第一晶圆10在其第一侧11上与第二晶圆20在其第四侧22上接合在一起而形成，从而在第一与第二晶圆10、20之间在第一和第四侧11、22处形成接合层37（图7）。
(d)之后进行扩散步骤，由此扩散的间隙层31形成，该扩散的间隙层31包括第一晶圆10的第一侧部分和第二晶圆20的第四侧部分（图8）。这些部分邻近彼此而设置。间隙层31具有的掺杂浓度高于原始第二晶圆（如在步骤（b）中提供的第二晶圆）的掺杂浓度并且低于原始第一晶圆（如在步骤（a）中提供的第一晶圆）的掺杂浓度，其中在完成器件中具有未更改掺杂浓度的第二晶圆的那一部分形成漂移层2。在图8中，设置在第一与第二晶圆10、20之间的原始边界处的接合层37示出为虚线。
(e)之后第二导电类型的至少一个层在第三侧21上且在漂移层2的顶上形成（图9，其示出对于二极管的制造方法）。当然，p掺杂层也可以扩散到漂移层2内使得p掺杂层设置在第一主侧13上并且其中漂移层2设置在p掺杂层下面。
(f)之后从第二侧12减少晶圆叠层厚度使得形成缓冲层3，其包括在第二侧12上具有比漂移层2更高的掺杂浓度的第一导电类型的晶圆叠层的剩余部分（图10）。
分别为步骤（a）和（b）提供的第一和第二晶圆10、20示范性地是n型晶圆，其是均匀高掺杂或低掺杂的，这应意指晶圆具有恒定的掺杂浓度。第一晶圆厚度应是在步骤（a）中第一与第二侧15、17之间的晶圆的厚度。作为均质高掺杂的第一晶圆10的替代，可提供第一晶圆10，其在第一主侧11上具有高掺杂层并且接合到衬底，该衬底在后来的制造步骤（f）中被完全去除。
在步骤（a）中，第一晶圆10可另外在它的第一侧11上包括注入层，其已经采用第一导电类型的第二微粒来注入，这些微粒具有与第一微粒不同的扩散速度。备选地，在步骤（b）中，第二晶圆20可在它的第四侧22上包括具有所述第二微粒的注入层或两个晶圆10、20可分别在它们的第一、第四侧11、22上包括注入层。该（这些）层已经在步骤（a）和（b）之前分别注入。在该实施例中，在步骤（d）中形成的扩散间隙层31包括第一间隙区33和第二间隙区35。该第一间隙区33包括较快扩散微粒并且延伸到从第二侧12测量的第一区深度34，其是较快扩散微粒从第二侧12的最大扩散深度。第二间隙区35包括较慢扩散微粒并且延伸到从第二侧12测量的第二区深度36，），其是较慢扩散微粒从第二侧12的最大扩散深度，其中该第二区深度小于该第一区深度34（图5c））。图3c）、11c）和12c）示出利用这样的发明性双扩散缓冲层3所得的器件。从而，第二间隙区35还包括较快扩散微粒。示例地，第二区深度36小于第一区深度34的80%。
较快扩散微粒示范性地是硫并且较慢扩散微粒是磷或砷。在另一个示范性实施例中，较快扩散微粒是磷并且较慢扩散微粒是砷。
在步骤（c）之后和步骤（d）之前，晶圆叠层可在第三侧21（即，在第二晶圆20内）处经历减薄（像蚀刻或研磨）和/或抛光步骤。这在如果期望在接合步骤（c）处用较厚的第二晶圆20来工作以便避免在制造期间的开裂或断裂的情况下可是有用的。
作为是厚的均质低掺杂第二晶圆20的替代，第二晶圆20也可如在上文对于第一晶圆10公开的那样形成为在第四侧22上具有低掺杂层以及该低掺杂层所接合的衬底的晶圆。在该情况下，该衬底在完成器件中通过上文公开的减薄步骤而去除。术语低掺杂第一晶圆20在整个申请中应理解为至少在它的第四侧上具有低掺杂层（即，它应覆盖均质低掺杂的第二晶圆20）以及低掺杂层与衬底的复合物的晶圆。
在步骤（d）中，扩散示范性地在至少1200℃的温度以及在至少180min的时段期间进行。来自高掺杂的第一晶圆10的微粒扩散到低掺杂的第二晶圆20内使得形成间隙层31，其包括微粒已经从其中扩散的来自高掺杂的第一晶圆10的这样的部分以及低掺杂的第二晶圆20的来自高掺杂的第一晶圆10的微粒已经扩散到其中的这样的部分。漂移层2是在完成器件中第二晶圆的具有该晶圆的未更改低掺杂浓度的这样的部分，而缓冲层3包括朝向第二侧12的n型的并且具有比漂移层2更高的掺杂浓度的这样的区。
在步骤（e）中，在二极管12的情况下，形成p掺杂阳极层7。形成为阳极电极84的第一电接触8可在该步骤处形成，典型地是金属在第三和第二侧21、12上的沉积。备选地，阳极电极84可在步骤（f）的减薄后连同阴极电极94一起形成。
在步骤（e）中，在IGBT1的情况下，示范性地p基极层4、源区5在第三侧21上形成，并且p集电极层75在第二侧12上形成。之后，平面栅电极6或沟槽型栅电极6’连同它的绝缘层62、64一起在第三侧21上形成。形成为发射极电极82的第一电接触8可在该步骤（e）处在第三侧21上制成。备选地，发射极电极82可在步骤（f）的减薄后连同集电极电极92一起形成。
在步骤（f）中，在第一晶圆10内晶圆叠层的厚度可被减少使得形成缓冲层3，其包括间隙层31和第一晶圆的剩余部分，该部分形成高掺杂区38（图4中的切割3），示范性地在图3b）中对于平面栅极IGBT示出、在图11b）中对于沟槽型栅极IGBT示出以及在图12b）对于二极管而示出。
专家众所周知的任何适合的方法可以用于像研磨或蚀刻那样减少厚度。厚度通过在第二侧12上以及与第二侧12平行的晶圆的整个表面上去除晶圆的一部分而减少。
备选地在步骤（f）中，晶圆可在第二晶圆20内且在间隙层31内被切割使得厚度在掺杂浓度分布曲线的上升部分内被减少（图4中的切割1）。在另一个备选方案中，去除可在间隙层31与第一晶圆的恒定高掺杂部分之间的边界处进行（图4中的切割2）。
图4示出在不同制造步骤中对于均匀n型晶圆（均匀掺杂浓度）在晶圆内的掺杂浓度。虚线示出在接合（步骤（c））后高掺杂的第一晶圆10和低掺杂的第二晶圆20的掺杂浓度。实线示出扩散（步骤（d））后的晶圆并且虚线示出p型层已经在第一主侧上形成（步骤（e））后的晶圆。图5更详细地示出n掺杂缓冲层3的掺杂浓度。图5a）示出对于沿图4的切割1切割的晶圆叠层的掺杂浓度。图5b）示出对于图4的切割3的掺杂浓度并且图5c）示出对于双扩散缓冲层的掺杂浓度。
缓冲层（3）的示范性厚度是（20-70）μm并且对于间隙层31是（10-50）μm。对于具有切割1（在第二晶圆20内的切割）的发明性器件，缓冲层示范性地具有（10至40）μm的厚度，示范性地（20至40）μm的厚度。
在已经形成缓冲层3后，可在第二侧12上并且在减薄后在晶圆叠层中或上形成其他层。为了形成IGBT，例如现在形成p掺杂集电极层75和集电极电极92。当然，在减薄后在第三侧21上形成层，这不应从本发明排除。示范性地，至少需要扩散步骤的所有层在减薄之前形成。
这些示例不应限制本发明的范围。上文提到的设计和设置只是对于基极层和阱（带）的任何种类的可能设计和设置的示例。
在另一个实施例中，切换导电类型，即，第一导电类型的所有层是p型（例如，漂移层2、源区5）并且第二导电类型的所有层是n型（例如，基极层4、集电极层75）。
应该注意到术语“包括”不排除其他元件或步骤并且不定冠词“一”或“一个”不排除复数形式。而且与不同实施例关联描述的元件可组合。还应注意权利要求中的标号将不应解释为限制权利要求的范围。
本领域内技术人员将意识到本发明可采用其他特定的形式体现而不偏离其精神或本质特性。目前公开的实施例因此在所有方面考虑为说明性而非限制性的。本发明的范围由附上的权利要求指示而不是由前面的说明指示，并且在其等同性的含义和范围内的所有变化因此规定为包含在其中。
部件列表
1 IGBT 100 二极管
10 第一晶圆 11 第一侧
12 第二侧 13 第一主侧
14 第二主侧 2 漂移层
20 第二晶圆 21 第三侧
22 第四侧 25 漂移层的厚度
3 缓冲层 31 间隙层
32 间隙层的厚度 33 第一间隙区
34 第一区深度 35 第二间隙区
36 第二区深度 37 接合层
38 高掺杂区 39 高掺杂区的厚度
4 基极层 5 源区
6 栅电极 62 第一绝缘层
64 第二绝缘层 7 阳极层
75 集电极层 8 第一电接触
82 发射极电极 84 阴极电极
9 第二电接触 92 集电极电极
94 阳极电极

Claims (15)

1.一种用于制造双极半导体器件的方法，所述双极半导体器件具有至少双层结构，其具有第一和第二导电类型的层，所述第二导电类型与所述第一导电类型不同，其中为了形成所述半导体器件，进行下面的步骤：
（a）提供第一高掺杂晶圆（10），所述第一高掺杂晶圆（10）具有第一侧（11）和与所述第一侧（11）相对的第二侧（12）并且所述第一高掺杂晶圆（10）至少在所述第一侧（11）上采用第一导电类型的第一微粒来掺杂，
(b)提供第一导电类型的第二低掺杂晶圆（20），其具有第三侧（21）和与所述第三侧（21）相对的第四侧（22），
(c)形成晶圆叠层，其通过使第一晶圆（10）在其第一侧（11）上与第二晶圆（20）在其第四侧（22）上接合在一起而具有晶圆叠层厚度，
(d)之后进行扩散步骤，由此形成扩散的间隙层（31），所述扩散的间隙层（31）包括所述第一晶圆（10）的第一侧部分和所述第二晶圆（20）的第四侧部分，其中所述间隙层（31）具有的掺杂浓度高于原始第二晶圆的掺杂浓度并且低于原始第一晶圆的掺杂浓度，其中在完成的器件中具有未更改掺杂浓度的第二晶圆的部分形成漂移层（2），
(e)之后在所述第三侧（21）上形成第二导电类型的至少一个层，
(f)之后在所述间隙层（31）内且在所述第二晶圆（20）内从所述第二侧（12）减少晶圆叠层厚度使得形成缓冲层（3），其包括在第四侧（22）上具有比所述漂移层（2）更高的掺杂浓度的晶圆叠层的剩余部分。
2.如权利要求1所述的方法，其特征在于以下中的至少一个：
－在步骤（a）中，所述第一晶圆（10）具有5*1014至5*1016cm-3的掺杂浓度，
－在步骤（d）中，形成所述间隙层（31）使得所述间隙层（31）具有10-50μm的厚度，以及
－在步骤（f）中，晶圆叠层厚度被减少使得所述缓冲层（3）具有10-40μm的厚度。
3.如权利要求1所述的方法，其特征在于，在以下中的至少一个情况下进行所述扩散步骤：
－在至少1200℃的温度，以及
－在至少180min的时段期间。
4.如权利要求1至3中任一项所述的方法，其特征在于，在步骤（b）中，所述第二晶圆（20）具有2*1012cm-3至2*1014cm-3的掺杂浓度。
5.如权利要求1至3中任一项所述的方法，其特征在于以下中的至少一个：
－在步骤（a）中，所述第一晶圆（10）在它的第一侧（11）上包括注入层，以及
－在步骤（b）中，所述第二晶圆（20）在它的第四侧（22）上包括注入层，
其中所述注入层已经采用第一导电类型的第二微粒注入，所述第二微粒具有与所述第一微粒不同的扩散速度，并且特征在于
在步骤（d）中形成的所述扩散的间隙层（31）包括：
第一间隙区（33），所述第一间隙区（33）包括较快扩散微粒并且所述第一间隙区（33）延伸到从所述第二侧（12）测量的第一区深度（34），其是所述较快扩散微粒的最大扩散深度，
以及
第二间隙区（35），所述第二间隙区（35）包括较慢扩散微粒并且所述第二间隙区（35）延伸到从所述第二侧（12）测量的第二区深度（36），其小于所述第一区深度（34）并且是所述较慢扩散微粒的最大扩散深度。
6.如权利要求5所述的方法，其特征在于，所述较快扩散微粒是硫，并且所述较慢扩散微粒是磷或砷，或其特征在于
所述较快扩散微粒是磷并且所述较慢扩散微粒是砷。
7.如权利要求5所述的方法，其特征在于，所述第一区深度（34）是20至40μm。
8.如权利要求5所述的方法，其特征在于，所述第二区深度（36）小于所述第一区深度（34）的80%。
9.如权利要求1至3中任一项所述的方法，其特征在于，所述器件是绝缘栅双极晶体管（1）或其特征在于所述器件是二极管（100）。
10.如权利要求1所述的方法，其特征在于，在步骤（f）中，晶圆叠层厚度被减少使得所述缓冲层（3）具有20-40μm的厚度。
11.一种双极穿通半导体器件，其在第一主侧（13）与第二主侧（14）之间具有至少双层结构，所述双层结构具有第一和第二导电类型的层，所述第二导电类型与所述第一导电类型不同，所述双极穿通半导体器件包括：
－第一导电类型的漂移层（2），其是均匀低掺杂的，
－第一导电类型的缓冲层（3），其朝向所述第二主侧（14）设置在所述漂移层（2）上并且具有比所述漂移层（2）更高的掺杂浓度，其中所述缓冲层（3）包括朝向所述第二主侧（14）的间隙层（31），其包括第一间隙区（33）和第二间隙区（35），所述第一间隙区（33）包括第一导电类型的第一掺杂微粒并且所述第一间隙区（33）具有第一区深度（34），其是从所述第二主侧（14）的其中存在所述第一掺杂微粒的最大深度，所述第一区深度（34）在（20至40）μm之间，所述第二间隙区（35）包括第一导电类型的第一和第二掺杂微粒，并且所述第二间隙区具有第二区深度（36），其中所述第一掺杂微粒与所述第二掺杂微粒不同，其中所述第二掺杂微粒是比所述第一掺杂微粒扩散要慢的微粒，所述第二区深度（36）是从所述第二主侧（14）的其中存在所述第二掺杂微粒的最大深度，所述第二区深度（36）小于所述第一区深度（34），以及
－在所述第一主侧（13）上的第二导电类型的层。
12.如权利要求11所述的半导体器件，其特征在于，所述第二区深度（36）小于所述第一区深度（34）的80%。
13.如权利要求11至12中任一项所述的半导体器件，其特征在于，所述器件是绝缘栅双极晶体管（1）或其特征在于所述器件是二极管（100）。
14.如权利要求11所述的半导体器件，其特征在于，所述第一掺杂微粒是硫，所述第二掺杂微粒是磷或者砷。
15.如权利要求11所述的半导体器件，其特征在于，所述第一掺杂微粒是磷，所述第二掺杂微粒是砷。
CN201280021867.4A 2011-05-05 2012-05-04 双极穿通半导体器件和用于制造这样的半导体器件的方法 Active CN103518252B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP11164943 2011-05-05
EP11164943.0 2011-05-05
PCT/EP2012/058211 WO2012150323A2 (en) 2011-05-05 2012-05-04 Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device

Publications (2)

Publication Number Publication Date
CN103518252A CN103518252A (zh) 2014-01-15
CN103518252B true CN103518252B (zh) 2016-03-09

Family

ID=44462017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280021867.4A Active CN103518252B (zh) 2011-05-05 2012-05-04 双极穿通半导体器件和用于制造这样的半导体器件的方法

Country Status (4)

Country Link
KR (1) KR101851821B1 (zh)
CN (1) CN103518252B (zh)
DE (1) DE112012001986B4 (zh)
WO (1) WO2012150323A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190006461A1 (en) * 2017-06-29 2019-01-03 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor device incorporating epitaxial layer field stop zone
CN112582469A (zh) * 2019-09-29 2021-03-30 比亚迪半导体股份有限公司 衬底、半导体器件及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259763A (zh) * 1998-12-29 2000-07-12 亚瑞亚·勃朗勃威力有限公司 半导体元件及其制造方法
EP0749166B1 (en) * 1995-05-18 2000-08-23 Mitsubishi Denki Kabushiki Kaisha Diode and method of manufacturing the same
EP1672698A1 (de) * 2004-12-16 2006-06-21 ABB Technology AG Leistungshalbleiter
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
EP0889509B1 (en) * 1997-06-30 2009-05-20 Fairchild Semiconductor Corporation Lifetime control for semiconductor devices
CN101499422A (zh) * 2008-12-12 2009-08-05 北京工业大学 用多晶硅做寿命控制层的内透明集电极igbt制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10126627A1 (de) * 2001-05-31 2002-12-12 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Verbesserung der ESD-Festigkeit derselben
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP2005191247A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体基板及びそれを用いた半導体装置
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
DE102005061294B4 (de) * 2005-12-21 2010-05-12 Infineon Technologies Austria Ag NPT-Halbleiterbauelement in der Form eines MOSFETs oder IGBTs

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0749166B1 (en) * 1995-05-18 2000-08-23 Mitsubishi Denki Kabushiki Kaisha Diode and method of manufacturing the same
EP0889509B1 (en) * 1997-06-30 2009-05-20 Fairchild Semiconductor Corporation Lifetime control for semiconductor devices
CN1259763A (zh) * 1998-12-29 2000-07-12 亚瑞亚·勃朗勃威力有限公司 半导体元件及其制造方法
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
EP1672698A1 (de) * 2004-12-16 2006-06-21 ABB Technology AG Leistungshalbleiter
CN101499422A (zh) * 2008-12-12 2009-08-05 北京工业大学 用多晶硅做寿命控制层的内透明集电极igbt制造方法

Also Published As

Publication number Publication date
DE112012001986B4 (de) 2021-05-27
WO2012150323A2 (en) 2012-11-08
CN103518252A (zh) 2014-01-15
KR20140033078A (ko) 2014-03-17
WO2012150323A3 (en) 2012-12-27
DE112012001986T5 (de) 2014-05-08
KR101851821B1 (ko) 2018-06-11

Similar Documents

Publication Publication Date Title
KR102338173B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US10707321B2 (en) Power device with multiple field stop layers
KR101745776B1 (ko) 전력용 반도체 소자
US9620499B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US9954086B2 (en) Semiconductor device having multiple field stop layers
TWI631710B (zh) 超接合半導體裝置之製造方法
KR101252628B1 (ko) 저주파 및 고주파 애플리케이션을 위한 안정한 다이오드
JP7271659B2 (ja) 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法
KR101798273B1 (ko) 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
CN102810566A (zh) 具有高阻断电压能力的功率半导体器件
US20190123144A1 (en) Power device and method for fabricating the same
US20150318385A1 (en) Semiconductor device
US11158630B2 (en) Semiconductor device
JP2002246597A (ja) 半導体装置
CN103518252B (zh) 双极穿通半导体器件和用于制造这样的半导体器件的方法
KR102070959B1 (ko) 파워 소자 및 그 제조방법
JP6639739B2 (ja) 半導体装置
US9673308B2 (en) Semiconductor device manufacturing method
CN107464834B (zh) 功率半导体器件及其制造方法
KR101216851B1 (ko) 반도체 장치 및 그 제조 방법
US20160049484A1 (en) Semiconductor device
CN117133799A (zh) 一种多poly电位的绝缘双极性晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180510

Address after: Baden, Switzerland

Patentee after: ABB Switzerland Co.,Ltd.

Address before: Zurich

Patentee before: ABB TECHNOLOGY Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210615

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240104

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG