CN1259763A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN1259763A
CN1259763A CN99115996A CN99115996A CN1259763A CN 1259763 A CN1259763 A CN 1259763A CN 99115996 A CN99115996 A CN 99115996A CN 99115996 A CN99115996 A CN 99115996A CN 1259763 A CN1259763 A CN 1259763A
Authority
CN
China
Prior art keywords
anode
semiconductor element
cut
region
negative electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99115996A
Other languages
English (en)
Other versions
CN1161830C (zh
Inventor
S·林德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Technology AG
ABB Schweiz Holding AG
Original Assignee
Asea Brown Boveri AG Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asea Brown Boveri AG Switzerland filed Critical Asea Brown Boveri AG Switzerland
Publication of CN1259763A publication Critical patent/CN1259763A/zh
Application granted granted Critical
Publication of CN1161830C publication Critical patent/CN1161830C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造半导体元件(6)的方法,所述元件包括处于相对较厚的原料晶片(1)上的一个阴极(3)和一个阳极(5),作为第一步,先在阳极一侧制出一个截止区(21)。然后对阴极一侧进行处理,减小晶片(1)上的与阴极(3)相对的一侧的厚度,并且在下一个步骤中在该与阴极相对的一侧制出阳极(5)。所得到的半导体元件相对较薄,其制造成本低,而且无需外延层。

Description

半导体元件及其制造方法
本发明属于功率电子学领域。本发明涉及一种制造半导体元件的方法，所述元件包括形成在晶片上的一个阴极和一个阳极，其中首先在阴极侧对所述晶片进行处理，然后减小晶片上的位于阴极对面侧的厚度，并且在下一个步骤中在阴极的对面侧制出阳极；本发明还涉及一种半导体元件，它具有一个阴极和一个阳极，其中阳极的旁边存在一个截止区，其掺杂密度朝阳极的方向增加。
为了使半导体功率开关例如IGBT(绝缘栅双极型晶体管)具有最佳的电特性，必须将半导体元件的激活区厚度选择得尽量接近其物理材料极限。
所述厚度例如对导通损失有直接的影响。在击穿电压为600至1800伏的情况下，半导体元件的希望厚度为60至250微米。这种极小的厚度对于半导体元件的制造是一个很大的问题，因为要使生产过程中的碎裂情况减到最小，晶片的直径应当不小于100毫米，并且其厚度至少为300微米。
迄今为止，该问题是通过所谓外延技术来解决的。为此，在一个400至600微米厚度的相对较大的基片上生长出一个电激活区。该基片可保证所产生的半导体元件一方面有必要的强度，另一方面构成所述半导体元件的阳极。
一般而言，在基片和电激活区之间有一个截止层，也称为缓冲层。该截止层的作用是在阻断状态下制止阳极之前的电场的突变，藉此使阳极远离突变电场，因为假如电场到达了阳极，将会造成半导体元件的损坏。激活区的生长是一种耗费时间而且复杂的方法，所以这种外延技术相对昂贵。此外，这种技术的缺点是，不可能对基片即阳极进行足够弱的掺杂。然而功率半导体元件的阳极应当尽可能进行弱掺杂，以得到理想的电特性。弱掺杂意味着较高的阻抗，这在基片的厚度相对较厚时，将会导致出现不容忽视的电阻值。
因此，曾公开一种制造半导体元件的最新方法，该方法不再采用外延层。这种方法例如公开在以下文章中：Darryl Burns等人的“NPT-IGBT-Optimizing for manufacturability”，IEEE，0-7803-3106-0/1996，109-112页；Andreas karl的“IGBT Modules Reach New Levels ofEfficiency”，PCIM欧洲版，1/1998卷，8-12页，以及J.Yamashita等人的“A novel effective switching loss estimation of nonpunchthroughand punchthrough IGBTs”，IEEE，0-7803-3993-2/1997，331-34页。用该方法制造的半导体元件被称为NPT(非穿通)元件，与其相对应的是，用外延法生产的穿通型半导体元件。
该方法使用没有外延层的相对较厚的晶片作为原料。典型的厚度为400至600微米。在第一个步骤中对晶片的阴极一侧进行处理，即进行光刻、离子注入、扩散、腐蚀和其他制造半导体元件所需的处理。在第二个步骤中，将晶片的与阴极相对的一侧的厚度减小到所要求的尺寸。其方法通常采用研磨和腐蚀技术。在第三个步骤中，在该减薄的一侧上制出阳极。
尽管该方法与外延法相比成本很低，但是存在以下若干缺点：
阳极的扩散是相对困难的，因为在该工艺步骤中，晶片已经很薄，所以极容易破碎。因此不能对该元件进行很强的加热，因为在第一个工艺步骤中已经在阴极一侧覆盖了金属层，该层在温度超过500℃时会熔化。因此，只能实现很少的阳极掺杂。这虽然对半导体元件的电性能产生有利的影响，但作为缓冲层不能得到足够大的掺杂量，所以半导体元件必须有足够的厚度，从而在电场达到阳极之前，在截止模式下产生雪崩击穿。原则上用该方法制造的半导体元件的厚度大于用外延技术制造的元件。因此其弱掺杂阳极的优点由于上述过厚的激活区的缺点而至少被抵销了一部分。
在文献EP-A-0700095中还公开了一种开关型闸流晶体管，它适用于高钳位电压。该晶体管由一种具有一个阳极和一个阴极的半导体元件组成，其中阳极具有一个透明的发射极。这种阳极发射极已经公知被用于小功率元件，例如太阳能电池、二极管或晶体管。所述透明的阳极发射极是指一种具有相对较弱的注入的阳极一侧的发射极，所以来自阴极的电子流中的很大部分可以分离后再结合，从而不会出现注入空穴的发散。这种透明的阳极发射极预先淀积了一层截止层，它一方面可以在截止模式下减小电场，另一方面的作用是，影响透明的阳极的注入效率。该截止层或者是通过扩散渗入，或者是通过外延方法制造的，其中在第一种情况下的掺杂分布曲线为高斯分布，在第二种情况下为在层厚上均匀连续的分布。尽管这种半导体元件在工作状态下显示出良好的性能，但是由于存在破碎的危险，所以不能制成任意薄的结构。
因此，本发明的任务是制造尽可能薄的且生产成本低的半导体元件。
该任务已通过一种方法得到解决，该方法的特征在于，在进行所述阴极一侧的处理之前制出一个截止区；此外，该任务还通过一种半导体元件得到解决，该元件的特征在于，所述截止区具有朝向阳极的方向截止的掺杂分布曲线。
根据本发明的方法将采用外延技术和采用NPT技术制造的半导体元件的优点结合在一起，所制造的半导体元件的电学特性和用两种已知的方法制造的半导体元件相比，有明显的提高。
根据本发明，在NPT技术中采用了没有外延层的方式进行处理，其中对原料进行阴极一侧的处理之前先制出截止区。制出截止区的方法是，在晶片上和要形成阴极的相对的一侧通过掺杂产生截止层，从而得到掺杂分布，其厚度朝向要形成的阳极方向增加，并且具有截止的掺杂分布。阴极一侧的处理完成后，对晶片进行足够的减薄，使得将掺杂分布层消减到只剩下一层低掺杂终端区，该区基本上构成了所述截止区。然后可进行低掺杂阳极特别是具有透明的阳极发射极的制造，该阳极可通过相邻的、最好是邻接的截止区可在截止模式下免受电场的影响。
另一个优点是，根据本发明的半导体元件6和外延技术半导体元件相比，在导通状态下当电压下降时具有正的温度系数。
根据本发明的方法可用于生产不同类型的半导体元件，特别是用于制造IGBT(绝缘栅双极型晶体管)，GTO(双向可控硅)或普通的闸流管。
其他具有优点的实施方案由下述说明给出。
所述方法的特征在于，在步骤b)中减小所述晶片的厚度时，至少保留得到的一部分所述截止区。
所述方法的特征在于，为在所述晶片上制出所述截止区，从与所述阴极相对的一侧掺杂，其中选择其掺杂分布曲线，使得与所述阴极相对的一侧的晶片厚度减小后，至少剩余部分终端区，所述终端区至少近似地构成截止区。
所述方法的特征在于，选择所剩余的所述终端区的尺寸，使得提高所述半导体元件(HL)截止模式下的电压时，在电场达到所述阳极之前，出现击穿。
所述方法的特征在于，在不低于1200℃的温度下进行所需的扩散，以产生所述截止区。
所述方法的特征在于，制出具有所述阳极一侧的点掺杂的所述截止区至少为5×1014cm-3，优选为1×1015cm-3，并且最大为6×1016cm-3，优选为1×1016cm-3。
所述半导体元件的特征在于，所述截止型掺杂分布曲线具有呈高斯分布的边缘段或互补的误差函数分布。
所述半导体元件的特征在于，所述阳极具有透明的阳极发射极。
所述半导体元件的特征在于，所述阳极上具有p-掺杂原子的覆盖面积小于2×1014cm-2，优选小于1×1013cm-2。
所述半导体元件的特征在于，其厚度为80-180μm。
下面对照附图所示的一个优选的实施例对根据本发明的方法和发明主题进行详细说明。其中：
图1a-1e示出根据本发明的半导体元件从原料到最终产品的制造过程；
图2示出扩散分布曲线图以及在截止模式下沿图1b中的A-A’截面以及沿图1e中的A-B截面的电场的曲线图。
如图1a-1e所示，根据本发明的半导体元件是用一个整体的、最好是均匀地n-掺杂的晶片1制成的(图1a)。晶片1作为其原料形状是相对较厚的，其厚度尺寸应保证在处理晶片1时减小破碎的危险。典型的厚度为400至600微米。
在第一个工艺步骤中，将晶片1从一侧进行n+掺杂，其中采用的是公知技术，例如离子注入以及随后的扩散、覆盖以及随后的扩散或者气相扩散法。如图1b中的箭头所示，掺杂在一侧进行。但是，也可在晶片的两侧掺杂，在这种情况下，随后在晶片的一侧减薄。在晶片1上形成的扩散区2具有掺杂分布20，它朝着扩散源一侧增加(图2)，而且是从低n掺杂区向高n+掺杂区过渡。掺杂分布的形状取决于制造技术，通常为高斯曲线形状或者符合互补的误差函数。
掺杂渗入深度相对较大，最好达到晶片1的一半厚度，但是不能达到另一侧。掺杂区在图1b中用点阵区表示，其中点阵的密度示意性地表示掺杂密度。所述掺杂分布最好和图1b所示相反，是连续变化的。
通过选择掺杂渗入深度以及掺杂分布曲线20的陡度，可以预先确定最后得到的半导体元件的厚度，见下面所述。扩散通常在相对较高温度下进行，最好高于1200℃。由于较大的渗入深度需要相对较长的扩散时间，所以通常要用若干天。
在下一个步骤中是对晶片1的未扩散一侧进行处理，其中要制出一个具有n+掺杂的阴极3’的阴极结构3，一个阴极金属层4和一个控制电极7，最好采用公知的工艺进行。该工艺相当于NPT技术所述的工艺，在此不再赘述。根据所制造的半导体元件的类型，该工艺有不同的划分，而且所产生的激活区3的结构也有所不同。图1c所示的是一种经过阴极一侧处理的结果，它只是许多可能性的一个例子。
在下一个步骤中，晶片1在与阴极金属层4相对的一侧减小其厚度，最好通过研磨和腐蚀的方法，如NPT技术中所采用的方法那样进行。整个扩散区2最好只剩下低n掺杂终端区，它至少近似构成截止区21。
在最后一个步骤(图1e)中，在晶片1的减薄的一侧制出具有透明的阳极发射极的阳极，其方法是在边缘区进行相应的掺杂。该边缘区和所得到的半导体元件的厚度相比更窄。阳极发射极在所示情况下构成了整个阳极，它是p+掺杂的，其中在阳极上用p掺杂原子覆盖的面积小于2×1014cm-2，优选小于1×1013cm-2。根据半导体元件的类型，阳极具有不同的结构。然后在该侧面上覆盖第二金属层，即阳极金属层6，用于连接接触引线。最后，最好用高能离子照射阳极5来减小阳极效率，并减小截止层21与阳极5邻接的部分。
如图1e所示，所制成的半导体元件HL具有一个阴极结构3，它包括所属的阴极金属层4和控制电极7，还包括一个具有所属阳极金属层6的阳极5，以及一个与阳极5相邻的、最好是与其邻接的截止层21，该层具有朝向阳极5截止的掺杂分布曲线。根据本发明的半导体元件HL具有相对较小的厚度，典型的厚度为80至180微米，其厚度取决于半导体元件的电压等级。
在图2中可看出根据本发明的半导体元件HL的基本掺杂的整体分布情况：
在坐标中，从A到A’的距离是晶片1的原始厚度，从A到B的距离是最后制成的半导体元件HL的厚度。该曲线图一方面显示出电场，另一方面以对数形式表示出每cm-3内的掺杂原子数量。
如图2所示，n-掺杂的原料在第一个工艺步骤中在注入或掺杂面上通过n掺杂或n+掺杂而消失，其厚度朝向掺杂面的方向增加。减小晶片厚度时，剩下的掺杂终端区，即截止区21的尺寸要选择成使得半导体元件在截止模式下出现雪崩击穿。该击穿应当在电场抵达阳极5之前发生。为了使发射极效率最佳化，截止区的掺杂浓度要适当选择，使得阳极侧的峰值掺杂至少为5×1014cm-3，优选为1×1015cm-3，并且最大为6×1016cm-3，优选为1×1016cm-3。以上数据在本实施例中的发生位置＝点B-阳极5的厚度，其中点B相当于图1e中的半导体元件成品的厚度。
图2所示的是在截止模式下的电场情况。
根据本发明的方法可用于制造具有透明的阳极和集成截止层的薄型大功率半导体元件。

Claims (11)

1.一种制造半导体元件(HL)的方法，所述元件包括处于晶片(1)上的一个阴极(3)和一个阳极(5)，其中，
a)先在阴极一侧对所述晶片(1)进行处理；
b)然后减小所述晶片(1)上的与阴极(3’)相对的一侧的厚度；并且
c)在下一个步骤中在所述与阴极相对的一侧制出阳极(5)，
其特征在于，在进行所述阴极一侧的处理之前制出一个截止区(21)。
2.根据权利要求1所述的方法，其特征在于，在步骤b)中减小所述晶片(1)的厚度时，至少保留得到的一部分所述截止区(21)。
3.根据权利要求1所述的方法，其特征在于，为在所述晶片(1)上制出所述截止区(21)，从与所述阴极(3’)相对的一侧掺杂，其中选择其掺杂分布曲线(20)，使得与所述阴极相对的一侧的晶片厚度减小后，至少剩余部分终端区，所述终端区至少近以地构成所述截止区(21)。
4.根据权利要求3所述的方法，其特征在于，选择所剩余的所述终端区的尺寸，使得提高所述半导体元件(HL)截止模式下的电压时，在电场达到所述阳极(5)之前，出现击穿。
5.根据权利要求1所述的方法，其特征在于，在不低于1200℃的温度下进行所需的扩散，以产生所述截止区(21)。
6.根据权利要求1所述的方法，其特征在于，制出具有所述阳极一侧的点掺杂的所述截止区(21)至少为5×1014cm-3，优选为1×1015cm-3，并且最大为6×1016cm-3，优选为1×1016cm-3。
7.一种半导体元件，它具有一个阴极(3’)和一个阳极(5)，其中阳极(5)的旁边存在一个截止区(21)，其掺杂密度在朝向阳极(5)的方向增加，
其特征在于，所述截止区(21)具有朝向阳极(5)的方向截止的掺杂分布曲线。
8.根据权利要求7所述的半导体元件，其特征在于，所述截止型掺杂分布曲线具有呈高斯分布的边缘段或互补的误差函数分布。
9.根据权利要求7所述的半导体元件，其特征在于，所述阳极(5)具有透明的阳极发射极。
10.根据权利要求9所述的半导体元件，其特征在于，所述阳极(5)上具有p-掺杂原子的覆盖面积小于2×1014cm-2，优选小于1×1013cm-2。
11.根据权利要求7所述的半导体元件，其特征在于，所述半导体元件的厚度为80-180μm。
CNB991159969A 1998-12-29 1999-12-29 半导体元件及其制造方法 Expired - Lifetime CN1161830C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19860581.1 1998-12-29
DE19860581A DE19860581A1 (de) 1998-12-29 1998-12-29 Halbleiterelement und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
CN1259763A true CN1259763A (zh) 2000-07-12
CN1161830C CN1161830C (zh) 2004-08-11

Family

ID=7893028

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991159969A Expired - Lifetime CN1161830C (zh) 1998-12-29 1999-12-29 半导体元件及其制造方法

Country Status (9)

Country Link
US (1) US6762080B2 (zh)
EP (1) EP1017093B1 (zh)
JP (1) JP4685206B2 (zh)
KR (1) KR100653147B1 (zh)
CN (1) CN1161830C (zh)
CZ (1) CZ299715B6 (zh)
DE (1) DE19860581A1 (zh)
RU (1) RU2237949C2 (zh)
TW (1) TW434751B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347824C (zh) * 2002-08-14 2007-11-07 先进模拟科技公司 无外延衬底中隔离的互补金属氧化物硅器件
CN103518252A (zh) * 2011-05-05 2014-01-15 Abb技术有限公司 双极穿通半导体器件和用于制造这样的半导体器件的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10031781A1 (de) * 2000-07-04 2002-01-17 Abb Semiconductors Ag Baden Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10117483A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
FR2842021B1 (fr) * 2002-07-05 2005-05-13 Commissariat Energie Atomique Dispositif electronique, notamment dispositif de puissance, a couche mince, et procede de fabrication de ce dispositif
JP4525048B2 (ja) * 2003-10-22 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
CN100459151C (zh) * 2007-01-26 2009-02-04 北京工业大学 具有内透明集电极的绝缘栅双极晶体管
TW200945596A (en) * 2008-04-16 2009-11-01 Mosel Vitelic Inc A method for making a solar cell with a selective emitter
JP2013510449A (ja) 2009-11-10 2013-03-21 アーベーベー・テヒノロギー・アーゲー パンチスルー半導体装置及びそれを製造するための方法
DE102010024257B4 (de) 2010-06-18 2020-04-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
CN103597602B (zh) 2011-04-06 2016-05-18 Abb技术有限公司 双极穿通半导体器件和制造这种半导体器件的方法
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145660A (ja) * 1984-01-09 1985-08-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0724312B2 (ja) * 1988-06-10 1995-03-15 三菱電機株式会社 半導体装置の製造方法
US5055889A (en) * 1989-10-31 1991-10-08 Knauf Fiber Glass, Gmbh Lateral varactor with staggered punch-through and method of fabrication
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
US5466951A (en) * 1993-12-08 1995-11-14 Siemens Aktiengesellschaft Controllable power semiconductor element with buffer zone and method for the manufacture thereof
JP3113156B2 (ja) * 1994-08-31 2000-11-27 信越半導体株式会社 半導体基板の製造方法
DE4431294A1 (de) * 1994-09-02 1996-03-07 Abb Management Ag Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347824C (zh) * 2002-08-14 2007-11-07 先进模拟科技公司 无外延衬底中隔离的互补金属氧化物硅器件
CN103518252A (zh) * 2011-05-05 2014-01-15 Abb技术有限公司 双极穿通半导体器件和用于制造这样的半导体器件的方法
CN103518252B (zh) * 2011-05-05 2016-03-09 Abb技术有限公司 双极穿通半导体器件和用于制造这样的半导体器件的方法

Also Published As

Publication number Publication date
EP1017093B1 (de) 2010-08-18
EP1017093A1 (de) 2000-07-05
JP2000195870A (ja) 2000-07-14
CN1161830C (zh) 2004-08-11
CZ9904723A3 (en) 2001-06-13
US20020195658A1 (en) 2002-12-26
KR100653147B1 (ko) 2006-12-01
CZ299715B6 (cs) 2008-10-29
DE19860581A1 (de) 2000-07-06
KR20000048433A (ko) 2000-07-25
RU2237949C2 (ru) 2004-10-10
TW434751B (en) 2001-05-16
US6762080B2 (en) 2004-07-13
JP4685206B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
CN1161830C (zh) 半导体元件及其制造方法
CN1201378C (zh) 用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入
US6104062A (en) Semiconductor device having reduced effective substrate resistivity and associated methods
CN1977386A (zh) 碳化硅器件及其制造方法
CN1540770A (zh) 半导体器件及其制造方法
CN101065847A (zh) 碳化硅mos场效应晶体管以及其制造方法
CN1586009A (zh) 场效应晶体管半导体器件
US5893736A (en) Methods of forming insulated gate semiconductor devices having spaced epitaxial JFET regions therein
CN1921146A (zh) 用于沟槽igbt的深n扩散
CN1589499A (zh) 具有多晶硅源极接触结构的沟槽mosfet器件
US6639272B2 (en) Charge compensation semiconductor configuration
CN1711643A (zh) 半导体器件及其制造方法
US6781156B2 (en) Recombination center diffusion controlled by carbon concentration
US20070042549A1 (en) Semiconductor device having reduced effective substrate resistivity and associated methods
JP4916083B2 (ja) 半導体構成要素の製造法
CN87106746A (zh) 半导体元件
CN1041481A (zh) 可控功率半导体元件
CN1379480A (zh) 半导体器件及其制造方法
CN102832122A (zh) 双极穿通半导体器件及这种半导体器件的制造方法
CN1155098C (zh) 双向可控的可控硅
CN112670335A (zh) 多次外延制作超结屏蔽栅结构igbt及制造方法
EP0725446A1 (en) Insulated gate bipolar semiconductor device and method therefor
CN1008782B (zh) 门关断闸流晶体管及其制造方法
CN117894684B (zh) 一种低导通电阻三栅纵向碳化硅mosfet的制造方法
CN1777996A (zh) 高开关速度的功率器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ABB SWITZERLAND CO., LTD.

Free format text: FORMER OWNER: ABB SWITZERLAND HOLDINGS CO., LTD.

Effective date: 20050218

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20050218

Address after: Baden, Switzerland

Patentee after: Asea Brown Boveri Ltd.

Address before: Baden, Switzerland

Patentee before: Asea Brown Boveri AG

ASS Succession or assignment of patent right

Owner name: SEMIKRON ELECTRONICS LIMITED PARTNERSHIP

Free format text: FORMER OWNER: ABB SWITZERLAND CO., LTD.

Effective date: 20060707

Owner name: SEMIKRON ELECTRONICS LIMITED PARTNERSHIP;

Free format text: FORMER OWNER: ABB SWITZERLAND CO., LTD.

Effective date: 20060714

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060707

Address after: Nuremberg

Patentee after: Semikron Elektronik GmbH & Co.KG

Address before: Baden, Switzerland

Patentee before: Asea Brown Boveri Ltd.

Effective date of registration: 20060714

Address after: Germany Nuremberg

Patentee after: Semikron Elektronik GmbH & Co.KG

Address before: Baden, Switzerland

Patentee before: Asea Brown Boveri Ltd.

ASS Succession or assignment of patent right

Owner name: ABB SWITZERLAND CO.,LTD.

Free format text: FORMER OWNER: SEMIKRON ELECTRONICS GMBH + CO.KG

Effective date: 20100427

Owner name: ABB TECHNOLOGY CO.,LTD.

Free format text: FORMER OWNER: ABB SWITZERLAND CO.,LTD.

Effective date: 20100427

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NUREMBERG, GERMANY TO: BADEN, SWEDEN

Free format text: CORRECT: ADDRESS; FROM: BADEN, SWEDEN TO: ZURICH, SWITZERLAND

TR01 Transfer of patent right

Effective date of registration: 20100427

Address after: Zurich

Patentee after: ABB TECHNOLOGY Ltd.

Address before: Baden, Switzerland

Patentee before: Asea Brown Boveri Ltd.

Effective date of registration: 20100427

Address after: Baden, Switzerland

Patentee after: Asea Brown Boveri Ltd.

Address before: Nuremberg

Patentee before: Semikron Elektronik GmbH & Co.KG

CX01 Expiry of patent term

Granted publication date: 20040811

CX01 Expiry of patent term