TW434751B - Semiconductor element and method of manufacture - Google Patents
Semiconductor element and method of manufacture Download PDFInfo
- Publication number
- TW434751B TW434751B TW088122766A TW88122766A TW434751B TW 434751 B TW434751 B TW 434751B TW 088122766 A TW088122766 A TW 088122766A TW 88122766 A TW88122766 A TW 88122766A TW 434751 B TW434751 B TW 434751B
- Authority
- TW
- Taiwan
- Prior art keywords
- anode
- cathode
- item
- wafer
- patent application
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 12
- 230000005684 electric field Effects 0.000 claims description 12
- 230000002079 cooperative effect Effects 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims 1
- 239000007858 starting material Substances 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000012530 fluid Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 208000010392 Bone Fractures Diseases 0.000 description 1
- 235000013162 Cocos nucifera Nutrition 0.000 description 1
- 244000060011 Cocos nucifera Species 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 206010017076 Fracture Diseases 0.000 description 1
- 210000000436 anus Anatomy 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 235000015170 shellfish Nutrition 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
43475 1 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（1 ) 本發明是有關於功率電予的領域β該發明是有關於一種 製造出依據申請專利範園第！項之導言的半導體元件的方法 ‘，以及一種製造出依據申請專利範圍第7項之導言的半導體 元件。 爲達到最可能的電氣特性给半導體功率開關用，比如 IGBT(絕緣閘雙載子電晶體），半導體元件的主動區厚度必 須儘可能的靠近實體材料的邊界〇 例如，該厚度對於導通狀態損失，具有直接的影響。如 果600-1800V有的崩溃電壓，便需要60_250#1!1的半導體元 件厚度。然而，這種小厚度是製造半導體元件時的大問題 ’因爲具有直徑100mm且更大的晶圓必須具有至少3〇〇 " m 的厚度，以便極小化製造時斷裂的危險。 目前’該問题已經被所謂的磊晶技術所解決。牵涉到在 厚度400-600 # m很厚的基底層上長出電氣主動區。首先基 底層要能確保在半導體元件的處理過程中具有足夠的強度 ，第二是，該基底層形成半導體元件的陽極。 一般，有所謂缓衝層的阻障區，安置在基底層與電氣主 動區之間。在關閉狀態下，該阻障區是用來突然降低陽極 前的電場，因而能離開後者，因爲如果電場到達陽極，半 導體元件便會破壞掉。長出主動區是很費且複雜的製程， 使得磊晶技術相當昴貴。此外，該技術的缺點是，不可能 對基底層做足夠低的摻雜處理，亦即陽極〇然而，這也是 一項優點，因位功率半導體元件的陽極必須儘可能的做低 摻雜，以便得到理想的電氣特性。然而，對很厚的基底層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) ' * n ·1 n n n 一-s*" 1 >1 ..線c 經濟部智慧財產局員工消費合作社印製 434751 A7 B7 五、發明說明（2) 來說，低摻雜表示高電阻，會造成不可忽視的電阻值。 因此，有一種相當新的製造半導體元件方法，並不需要 暴晶層。這種方法是已知的，例如由Darryl Burns等人在 IEEE，109-112 頁，0-7803-3 106-0/1996 中所提出的 N P T-IGBT-Optimizing for manufacturability ;由 Andreas Karl 在 1 /1"8所發行的PCIM Europe中8-12頁所提出的IGBT Modules Reach New Levels of Efficiency，以及由 J. Yamashita 等人在 IEEE，331-334頁，0-7803-3993-2/1997中所提出的 A novel effective switching loss estimation of non-punchthrough and punchtlirougli IGBTs。利用這些方法所製造出來的半導 體元件稱作NPT(非貫穿型），以便與用磊晶方法所製造出來 的貫穿型半導體元件區別開> 在該方法中，沒有磊晶層而相當厚的晶圓被當作起始材 料來用β —鞍的厚度是400-600在第一步騾中，該晶 圓是在陽極區做處理，亦即微影處理，離子佈植，擴散， 蝕刻以及製造半導體元件所必需的其它處理製程。在第二 步騾中，在相對面於陰極區的晶圓被降到所需的厚度。這 是使用傳統技術所達成，一般是用研磨以及蝕刻。在第三 步騾中，接著對縮小區上的陽極做擴散處理《 雖然該方法比磊晶方法便宜，旦是還是有許多的缺點： 陽極擴傲是困難的，因為在該方法的處理步騾中，晶圓 已經很薄，所以很容易斷裂。此外，不能對其元件做長時 間的加熱處理’因為在第一方法的步騾中，會在超過500°C 的溫度下熔化的金屬層已經在陰極區上。這表示陽極只能 -5- 本紙張尺皮適用中國國家標準（CNS)A4規格(210 X 297公釐]~~ (請先閱讀背面之注意事項再填寫本頁) ^农--------訂---------線「 A? 434751 B7___ 五、發明說明（3 ) 做低捧雜處理。可能對半導體元件的電氣特性有正面的影 響。然而，不能結合高摻雜的品質，來當作緩衝層，該半 導體元件必須足夠厚，以確保在關閉狀態下，當電場到達 陽極之前，會發生雪崩崩溃。理論上，以這種方法所製造 出來的半導體元件會比用磊晶方法所製造的元件還厚a這 表示低摻雜陽極的優點至少有一部分被上述主動層太厚的 缺點所抵銷掉。 EP-A_0,700,095專利案還揭露出一種適用於高關閉狀態電 壓下的關閉閘流體。該閘流體包括具有陽極與陰極的半導 禮元件，該陽極具有透明的射極。這種陽極射極是一種已 知的功率元件，比如太陽能電池，太陽能二極體或太陽能 電晶體β透明的陽極射極已知是一種陽極.區射極，具有很 弱的噴射特性，使得從陰極過來的電子流能在不發生復合 反應下被取出，所以不會釋放出喷射的電洞。有一阻障區 在透明的陽極射極前面，首先會降低關閉模式下的電場， 但是再來，也可以用來影響透明陽極射極的噴射效率。此 時’阻障區不是用擴散進入而產生，就是用磊晶的方法來 產生’在整層厚度中，第一例的摻雜分佈是高斯分侔，而 第二例的捧雜分佈是均勾的或步階式的分佈。雖然這種半 導體元件在操作狀態下表現出正面的特性，但是在有斷裂 危險的考量下，並不會製造出具有所需厚度的半導體元件 來β 因此本發明的目的在於一種能以商業化技術製造出儘可 能薄的半導體元件。 -6- 本紙張尺度適用中國國家標準（CNS)A4梘格(210 X 297公釐） -----------!「^--------訂---------線「· (靖先閱讀背面之注§項再填离本頁) 經濟部智慧財產局貝工消費合作社印製 434751 A7 B7 五、發明說明（4 ) 該目的是利用種具有如巾請專利範圃中第特點的方 法’以及-種具有如中請專利範圍中第7項特點的半導禮元 件來達成β 依據本發明的方法結合利用磊晶技術製造的半導體元件 優點’以及使用NFT技術製造的半導禮元件優點，結果能羞 生電氣特性與利用上述二種方法製造之半導體元件不同的 半導體元件。 依據本發明，製造步驟就如同不需磊晶層的Νρτ技術，在 起始材料還未埠行陰極區處理時，便先加上阻障區乂加入 阻障區的方法是，從晶圓中相對面於將產生陰極的一侧進 行摻雜，便會產生掺雜分佈，其密度是往將產生陽極的區 域而増加，並具有截止摻雜分伟。處理完陰極區後，晶圓 會變薄，使得掺雜分佈會移開下降到會形成阻障區的弱捧 雜端區域。接著才可以製造出能在關閉狀態下，抵抗相鄰 阻障區電場的弱摻雜陽極，最妤是能抵抗相連阻障區電場 的弱摻雜陽極，而該弱摻雜陽極最好是具有透明的陽極射 極。 進一步的優點是’依據本發明的半導體元件6對於打開狀 態下的電壓降，具有正溫度係數，而不像磊晶技術的半導 體單元。 依據本發明的方法可以用來製造出很多種半導體元件， 特別是IGBT(絕緣閘雙載子電晶體），gt〇(閘關閉閘流體） 或傳統的閘流體。 其它具有優點的實施例會在相關的申請專範園中發現到。 本紙張尺度適用中國國家楳準（CNS)A4規格（210 X 297公釐） (請先M讀背面之注意事項再填寫本頁> • n B— n I Bn n a A— n 經濟部智慧財產局貝工消費合作社印製 434751 A7 B7 五、發明說明（ 以下將藉較佳實施例以及所附圖式的幫助，來對依據本 發明的方法以及本發明的主要内容，做更詳細的説明，其 中： 圖la-le顯示出依據本發明從起始材料到最終產品的半導 體元件製造，以及 圖2是沿著圖lb中A-A’部分以及圖1 e中A-B部分的關閉 模式擴散分佈以及電場分佈圖。 如圖1 a至圖1 e所示，依據本發明的半導體元件是從整體 互最好是均句的ιΓ掺雜晶圓ι(圈ia)開始製造。以起始材料 的形式，晶圓1是非常的厚，其厚度是要大到能使處理:晶圓 1發生斷裂的危險能極小化。_般的後度爲400- 600 # m。 在第一方法步驟中，利用已知的技術，比如離子佈植與 隨後擴散處理，沉積處理與隨後擴散處理或從氣相的擴散 處理，對晶圓1的其中一側開始將晶圓i進行n+摻雜處理。 如圖lb中的箭頭所示，摻雜處理是在其中一侧上進行。然 而，也可能在晶圓的二側上進行摻雜處理，此時晶園的一 側會減少》在晶圓1中，結果是擴散區2具有摻雜分伟2 〇， 從源極區（囷2)開始増加，由弱η捧雜區到高捧雜〆區。摻 雜分佈的形狀取決於製造技術；—般是高斯分佈，或是互 補錯誤函數。 穿透深度很高，而且最好是達到至少超過晶圓1厚度的一 半，但不會穿透到相對面的一側。在圖1 b中，摻雜是用虚 點表示’虛點是摻雜密度的示意表示。然而，相對於圖lb 所示，其掺雜分佈最好是非步階性的。 本紙張尺度適用中國®家標準（CNS)A4規格（210 X 297公笼） <請先聞讀背面之ii意事項再填寫本頁) -「4 • n n n 1 · n n n n 線c 經濟部智慧財產局員工消費合作社印製 A7
434751 五、發明說明（6 ) 選擇摻雜分佈20的穿透深度與梯度，可以用來預先定義 出最後半導體元件的厚度，如後所述β擴散一般是在很高 溫下才發生’最好是在1200Χ以上。高的穿透深度需要很 長的擴散時間，一般會超過好幾天。 在後續的處理步骤中，對晶圓1中的未擴散區進行處理， 形成陰極結構3，該陰極結構3具有n+摻雜陰極3,，陰極金 屬層4以及最好是使用已知的處理製程所加入的控制電極？ 。這些處理製程相當於ΝΡΤ技術所描述的，因此不做詳細的 説明。這些處理製程依據所要製造的半導體元件型式而有 所不同，就如同用擴散所製造出來的主動區3結構，也是不 相同的。陰極區上的這種處理結果如圖lc所示，只是許多 可能情況中的一例而已〇 在後續的處理步驟中，最好是用研磨與蚀刻方法，將陰 極金屬層4相對面上的晶圓1厚度減少，如同Νρτ技術所使 用的。整體擴散區2最好是移開向下到弱^摻雜端區，該弱 η摻雜端區至少快要形成阻障區21- 在最後的處理步驟中（圖le)，對邊界區進行適當的掺雜 處理’而將具有透明陽極射極的陽極加到晶圓1的縮短區上 。與最後的丰導體元件厚度比較起來，該邊界區是很有的 。形成整個陽極的陽極射極是p +摻雜，陽極上被p捧雜原子 所佔據的面積要小於2xl014Cm·2 ,而最好是小於lxl0i3cm^ 。視半導體元件的型式而定，該陽極具有不同的結構。陽 極金屬層6的第二金屬層接著加入該侧中_，以達到接觸的目 。最後’最好是用高能離子，對陽極5以及相鄰陽極5上的 本紙張尺度適用中S國家標準（CNS)A4規格<210 X 297公釐） ------------\ .扳--------訂!·!線「 C請先閱讀背面之注$項再填寫本頁) 經濟部智慧財產局貝工消費合作社印數 A7 434?it 五、發明說明（ 部女的阻障區21進行福射處理，纟降低陽極的效率。 如圖le所示，結果是一種具有陰極結構3，陽極5與阻障 區21的半導禮元件肛，其巾陰極結構3包括相關的陰極金 屬層4以及控制電梃7,陽極5具有相關的陽極金屬層6，而 阻障區21接&陽極5，最好是鄰接到陽極5，其捧雜分佈是 朝陽極5截止/依據本發明的半導體元件^^具有很薄的厚 度，一般是80-180" m，然而其厚度是取決於半導體元件的 電壓等級。 囷2顯示出依據本發明半導體元件11£的整體摻雜分怖： 座標上A至A’區段顯示出晶圓1的原始厚度，A至B區段顯示 出未完成半導體元件HL的厚度〇首先橫軸顯示電場，再來 是用對數座標來表示，並顯示出每(；1113中摻雜原子的數目。 如圖2所示，在第一方法步辍中，利用n-或〆摻雜方法， 將η摻雜起始材料被移開到離子佈植區或摻雜區，其密度 是朝摻雜區增加。當晶圓厚度減少，留下來的摻雜端區， 亦即阻障區21，也會等比例的減少，使得在半導體元件的 關閉模式下的雪崩崩溃會在電場到達陽極5之前就發生。爲 了最佳化射極的有效性，阻障區的掺雜要夠高，以達到陽 極至少有5 X 10 cm 3 ’最好是1 X i〇15cm-3，而至多有6 X 1016cm·3，最好是ixl0i6cm·3的尖峰摻雜β在該實例中這 種情形是發生在位置==Β點-陽極5厚度之前，其中Β點是代 表未完成半導體元件的厚度，如囷le所示。 圖2也顯示出關閉狀態模式下的電場。 因此依據本發明的方法能提供薄的功率半導體元 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁} -^ ------ I 訂 ii —丨丨 經濟部智慧財產局貝工消费合作社印製 10- 434751 A7 _B7_ 五、發明說明（8 ) 有透明陽極以及製造出來的集積式阻障層。 參考數號表列 1晶圓 2擴散區 » 20摻雜分佈 2 1阻障區 3 陰極結構 3_陰極. 4 陰極金屬層 5 陽極 6 陽極金屬層 7 控制電椏 HL半導體元件
Esp關閉狀態模式下的電場 --------I---(裝--------訂---------線f". <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- 434751經濟部智慧財產局員工消費合作社印製 一種自一晶圓（1)製造出具有陰極（3)與陽極（5)的半導 趙元件（HL)之方法，其中 a) 先對晶圓（1)的陰極區做處理， b) 接著減少相對於陰極（3ι)之側面上的晶圓（1)之厚度 ，以及 C)在進一步的步驟中在該側面產生陽極（5)， 其特徵在於阻障區（21)是在進行陰極側面處理之前所 加入的。 2. 如申請專利範園中第1項之方法，其特徵在於晶圓（1)的 厚度是在步驟b)中減少，使得至少有一部分的阻障區 (2 1)能保留下來。 3. 如申請專利範圍中第1項之方法，其特徵在於爲了加入 阻障區（21)，而從相對於陰極（3，）的晶圓（1)侧面開始 做捧雜處理，並選取摻雜分佈（2〇)，使得在相對面於陰 極開始減少晶圓厚度之後，至少有一端區會留下來，而 該端區至少快要形成阻障區（21)。 4. 如申請專利範圍中第.3項之方法，其特徵在於所留下的 端區是成平衡對稱的，使得當半導體元件（HL)關閉狀態 的電壓増加時，崩潰會在電場到達陽極（5)之前發生。 5. 如申請專利範圍中第1項之方法，其特徵在於製造阻障區 (21)所需的擴散反應是在至少12〇Q»c的溫度才會發生。 6. 如申請專利範圍中第1項之方法，其特徵在於所加入的 阻障區（21)，在陽極的尖峰摻雜，至少有5x 1014cm·3， 最好是1 X ，而至多有6 X i〇i6cin-3，最好是1 x 12- 本紙張尺度適用+國國家標準（CNS>A4規格⑽x 297公爱〉 I ---^--I ----I t_! — l----, (锖先閱請背面之注意事項再填寫本頁)六、申請專利範圍 434751 l〇16cm·3。 7， 一種具有陰極（3，）與陽極（5)的半導體元件，其中陽極 (5)鄰接阻障區（21)，該阻障區（21)的摻雜密度是朝陽 極（5)增加，其特徵在於阻障區（21)具有會朝陽極（5)截 止的摻雜分佈。 8. 如申請專利範圍中第7項之半導體元件，其特徵在於截 止摻雜分佈是高斯分佈的邊界段，或是互補誤差函數的 邊界段。 9. 如申請專利範圍中第7项之半導體元件’其特徵在於陽 極（5)具有透明的陽極射極。 10·如申請專利範園中第9項之半導體元件，其特徵在於陽 極上被p搀雜原子所佔據的面積小於2 X i〇Hcni_2，最好 是小於1 X 1013cm·2。 11.如申請專利範圍中第7項之半導體元件，其特徵在於半 導體元件具有80-180jum的厚度。 [ — — — mill — ' I I I----I I I I 1 » (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19860581A DE19860581A1 (de) | 1998-12-29 | 1998-12-29 | Halbleiterelement und Verfahren zur Herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW434751B true TW434751B (en) | 2001-05-16 |
Family
ID=7893028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088122766A TW434751B (en) | 1998-12-29 | 1999-12-23 | Semiconductor element and method of manufacture |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6762080B2 (zh) |
| EP (1) | EP1017093B1 (zh) |
| JP (1) | JP4685206B2 (zh) |
| KR (1) | KR100653147B1 (zh) |
| CN (1) | CN1161830C (zh) |
| CZ (1) | CZ299715B6 (zh) |
| DE (1) | DE19860581A1 (zh) |
| RU (1) | RU2237949C2 (zh) |
| TW (1) | TW434751B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10031781A1 (de) * | 2000-07-04 | 2002-01-17 | Abb Semiconductors Ag Baden | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE10117483A1 (de) | 2001-04-07 | 2002-10-17 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
| FR2842021B1 (fr) * | 2002-07-05 | 2005-05-13 | Commissariat Energie Atomique | Dispositif electronique, notamment dispositif de puissance, a couche mince, et procede de fabrication de ce dispositif |
| US6900091B2 (en) * | 2002-08-14 | 2005-05-31 | Advanced Analogic Technologies, Inc. | Isolated complementary MOS devices in epi-less substrate |
| JP4525048B2 (ja) * | 2003-10-22 | 2010-08-18 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| CN100459151C (zh) * | 2007-01-26 | 2009-02-04 | 北京工业大学 | 具有内透明集电极的绝缘栅双极晶体管 |
| TW200945596A (en) * | 2008-04-16 | 2009-11-01 | Mosel Vitelic Inc | A method for making a solar cell with a selective emitter |
| CN102714218B (zh) | 2009-11-10 | 2015-09-30 | Abb技术有限公司 | 穿通半导体装置及其生产方法 |
| DE102010024257B4 (de) | 2010-06-18 | 2020-04-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil |
| JP6049690B2 (ja) | 2011-04-06 | 2016-12-21 | アーベーベー・テヒノロギー・アーゲー | バイポーラパンチスルー半導体デバイスおよびそのような半導体デバイスを製造するための方法 |
| CN103518252B (zh) * | 2011-05-05 | 2016-03-09 | Abb技术有限公司 | 双极穿通半导体器件和用于制造这样的半导体器件的方法 |
| US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
| US10181513B2 (en) | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
| US9685335B2 (en) | 2012-04-24 | 2017-06-20 | Fairchild Korea Semiconductor Ltd. | Power device including a field stop layer |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145660A (ja) * | 1984-01-09 | 1985-08-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0724312B2 (ja) * | 1988-06-10 | 1995-03-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5055889A (en) * | 1989-10-31 | 1991-10-08 | Knauf Fiber Glass, Gmbh | Lateral varactor with staggered punch-through and method of fabrication |
| DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
| US5466951A (en) * | 1993-12-08 | 1995-11-14 | Siemens Aktiengesellschaft | Controllable power semiconductor element with buffer zone and method for the manufacture thereof |
| JP3113156B2 (ja) * | 1994-08-31 | 2000-11-27 | 信越半導体株式会社 | 半導体基板の製造方法 |
| DE4431294A1 (de) * | 1994-09-02 | 1996-03-07 | Abb Management Ag | Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke |
| DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
-
1998
- 1998-12-29 DE DE19860581A patent/DE19860581A1/de not_active Withdrawn
-
1999
- 1999-12-13 EP EP99811142A patent/EP1017093B1/de not_active Expired - Lifetime
- 1999-12-23 TW TW088122766A patent/TW434751B/zh not_active IP Right Cessation
- 1999-12-23 CZ CZ0472399A patent/CZ299715B6/cs not_active IP Right Cessation
- 1999-12-24 JP JP36659699A patent/JP4685206B2/ja not_active Expired - Lifetime
- 1999-12-27 KR KR1019990062711A patent/KR100653147B1/ko active IP Right Grant
- 1999-12-28 RU RU99127439A patent/RU2237949C2/ru active
- 1999-12-29 CN CNB991159969A patent/CN1161830C/zh not_active Expired - Lifetime
-
2002
- 2002-08-21 US US10/224,495 patent/US6762080B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100653147B1 (ko) | 2006-12-01 |
| CZ299715B6 (cs) | 2008-10-29 |
| US6762080B2 (en) | 2004-07-13 |
| RU2237949C2 (ru) | 2004-10-10 |
| CN1259763A (zh) | 2000-07-12 |
| EP1017093B1 (de) | 2010-08-18 |
| EP1017093A1 (de) | 2000-07-05 |
| JP2000195870A (ja) | 2000-07-14 |
| CN1161830C (zh) | 2004-08-11 |
| US20020195658A1 (en) | 2002-12-26 |
| CZ9904723A3 (en) | 2001-06-13 |
| JP4685206B2 (ja) | 2011-05-18 |
| KR20000048433A (ko) | 2000-07-25 |
| DE19860581A1 (de) | 2000-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW434751B (en) | Semiconductor element and method of manufacture | |
| US7645659B2 (en) | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same | |
| US7233031B2 (en) | Vertical power semiconductor component | |
| JP2002305305A (ja) | 半導体装置 | |
| US6362063B1 (en) | Formation of low thermal budget shallow abrupt junctions for semiconductor devices | |
| JP6362545B2 (ja) | パワー半導体装置を製造するための方法 | |
| JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009503850A (ja) | スイッチモード電源用の高電圧非パンチスルーｉｇｂｔ | |
| JP6080024B2 (ja) | バイポーラ半導体素子内の電荷キャリア寿命の調整 | |
| US20100264492A1 (en) | Semiconductor on Insulator Semiconductor Device and Method of Manufacture | |
| TWI305927B (en) | Semiconductor device and method of making the same | |
| JP4031209B2 (ja) | 半導体装置 | |
| KR100268458B1 (ko) | 실리사이드 및 엘디디 구조를 갖는 반도체 디바이스의 제조방법 | |
| US10475911B2 (en) | Semiconductor device having a source region with chalcogen atoms | |
| CN116387358A (zh) | 门极换流晶闸管及其制备方法 | |
| JP3687614B2 (ja) | 半導体装置 | |
| US11916138B2 (en) | Etch stop layer for injecting carriers into drift layer for a vertical power device | |
| JP2000260778A (ja) | 半導体装置およびその製造方法 | |
| WO2007050419A2 (en) | Semiconductor structure with reduced gate doping and methods for forming thereof | |
| CN214203693U (zh) | 一种功率半导体、晶体管及电子器件 | |
| JP2019192812A (ja) | 半導体装置 | |
| JPH06508962A (ja) | パワー半導体素子及びその製造方法 | |
| US20220344493A1 (en) | Anti-parallel diode formed using damaged crystal structure in a verical power device | |
| CN108321191B (zh) | 功率半导体器件及其制造方法 | |
| JP2007128926A (ja) | 整流用半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |