JP4916083B2 - 半導体構成要素の製造法 - Google Patents
半導体構成要素の製造法 Download PDFInfo
- Publication number
- JP4916083B2 JP4916083B2 JP2002507450A JP2002507450A JP4916083B2 JP 4916083 B2 JP4916083 B2 JP 4916083B2 JP 2002507450 A JP2002507450 A JP 2002507450A JP 2002507450 A JP2002507450 A JP 2002507450A JP 4916083 B2 JP4916083 B2 JP 4916083B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cathode
- anode
- barrier zone
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title description 24
- 230000004888 barrier function Effects 0.000 claims description 49
- 230000015556 catabolic process Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 34
- 230000005684 electric field Effects 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 18
- 238000009826 distribution Methods 0.000 claims description 18
- 238000001465 metallisation Methods 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 13
- 239000007858 starting material Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012467 final product Substances 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
（技術分野）
本発明は、電力電子工学の分野に関する。本発明は、請求項１及び８のプレアンブルよる半導体構成要素の製造法、及び請求項１１のプレアンブルによる半導体要素に関する。
【０００２】
（背景技術）
例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）の実施例などのような半導体電力スイッチが、最善の実現可能な電気的特性を得るためには、該半導体要素の活性ゾーンの厚みは、可能な限り小さくなるように選択しなければならない。
【０００３】
例示として、厚みは、オン状態損失、及び電子雪崩降伏電圧に直接的に影響を与える。従って、６０から１８００Vの降伏電圧の場合には、半導体要素の厚みは、６０から２５０μｍであるのが望ましい。しかしながら、１００ミリメートル又はそれよりも大きい直径を有するウェハーは、製造中に破壊する危険性を最小にするためには、少なくとも３００μｍの厚みを有さなければならないので、その様に厚みが小さいことは、半導体要素の製造に大きな問題を提起する。
【０００４】
従来技術では、通常、所謂エピタキシシャル成長法によって、突き抜け電力用半導体（ＰＴ）のこの厚みの問題を解決してきた。この方法において、電気的活性層が、４００から６００μｍの比較的大きな厚みを有するキャリヤ基板上に成長する。この場合、半導体要素の意図された絶縁強度が大きければ大きいほど、活性層を厚くしなければならないと言う法則が当てはまる。しかしながら、この層を利用することは、非常に時間がかかり、また高価である。
【０００５】
より大きな降伏電圧に対しては、従来技術では、バッファとも呼ばれる阻止層が、キャリヤ層と電気的活性ゾーンの間に導入されることが好ましい。電界がアノードに届く場合には、半導体要素が破壊される恐れがあるので、阻止する場合には、前記阻止層は、電界を電極の前で急激に減少させるように働き、それによって電界を前記アノードに近付けないようにする。透過性のアノードエミッタと組み合わせて、阻止層は更に、アノードエミッタの注入効率に影響を与える。このタイプの阻止層、及び透過性のアノードエミッタを具備するサイリスタは、欧州特許公開第０，７００，０９５号に記載されている。
【０００６】
非突き抜け電力用半導体の製造の場合、エピタキシシャル成長法ではなく、例えば、Ｄａｒｒｙｌ Ｂｕｒｎｓ等の、”NＰＴ−ＩＧＢＴ−Ｏｐｔｉｍａｉｚｉｎｇ ｆｏｒ ｍａｎｕｆａｃｔｕｒａｂｉｌｉｔｙ”、ＩＥＥＥ、１０９ページ−１１２ページ、０−７８０３−３１０６−０／１９９６、Ａｎｄｒｅａｓ Ｋａｒｌの、ＩＧＢＴ Ｍｏｄｕｌｅｓ Ｒｅａｃｈ Ｎｅｗ Ｌｅｖｅｌｓ ｏｆ Ｅｆｆｉｃｉｅｎｃｙ、ＰＣＩＭ Ｅｕｒｏｐｅ、１９９８年１月発行、８ページ−１２ページ、及びＪ．Ｙａｍａｓｉｔａ等の、Ａ ｎｏｖｅｌ ｅｆｆｅｃｔｉｖｅ ｓｗｉｔｃｈｉｎｇ ｌｏｓｓ ｅｓｔｉｍａｔｉｏｎ ｏｆ ｎｏｎ−ｐｕｎｃｈｔｈｒｏｕｇｈ ＩＧＢＴｓ、ＩＥＥＥ、３３１ページ−３３４ページ、０−７８０３−３９９３−２／１９９７、で記載されている方法が利用される。この方法では、エピタキシャル層のない比較的厚いウェハーが、出発原料として使用される。典型的な厚みは、４００から６００μｍである。第１段階において、ウェハーはカソード側で処理され、即ち、光リソグラフィー、イオン注入、拡散、エッチング、及び他の半導体要素の製造に必要な処理が実行される。第２段階で、ウェハーはカソードとは反対側で、その所望の厚みに低減される。これは、通常の技術で、一般的には研磨、及びエッチングによって行われる。第３段階では、次にアノードがこの低減された側で拡散される。
【０００７】
ドイツ特許公開第１９８２９６１４は、エピタキシャル成長法を利用する必要のない、比較的薄い半導体要素を製造可能にするＰＴタイプに基づく、電力用半導体要素の製造法が開示されている。この目的のために、電気的に必要な厚みよりも大きい厚みを有する阻止層が、低濃度にドーピングしたベースゾーンに導入され、次いで半導体要素のカソード側のパターン形成表面の実現処理段階が実行され、その後、阻止層の厚みが、研削及び／又は研磨によって、電気的に必要なサイズに低減される。その結果、比較的厚いウェハー上でカソード処理段階を実行することが可能になり、それによって破壊の危険が小さくなる。それでも尚、後続のウェハー薄化により、厚みを所望の小さな厚さを有する半導体要素を製造することができる。仕上がった半導体要素の最小限の厚みは、その開始時材料が達成可能な最小限の厚みによっては、もはや制限されない。更に有利なことは、残りの阻止層のドーピングが比較的低濃度であるので、エミッタ効率は、アノードエミッタのドーピングによって設定することができる。
【０００８】
欧州特許公開第１，０１７，０９３号もまた、まだ公告されていないが、やはり同様な半導体要素の製造法を説明している。この方法によって、典型的な厚みが３０から１８０μｍを有する比較的薄い半導体要素の製造が可能になる。この方法では、ガウス分布、又は誤差関数分布に相当するドーピング分布を採用するのが好ましい。従って、薄化の後、障壁ゾーンの残り全ては、残余ゾーン、又は末端であり、以後、末端障壁ゾーンと呼ぶ。ドーピング、及び次の薄化は、末端障壁ゾーンが、そのアノード表面で、少なくとも５×１０14ｃｍ3、好ましくは１×１０15ｃｍ3、及び最大で６×１０16ｃｍ3、好ましくは１×１０16ｃｍ3のドーピング密度を有するように実行される。これらの値は、出願人によって見出された実験に基づいた値に相当し、アノード効率上負の影響を避けるように意図されている。
【０００９】
これらの実験に基づいた値を使用して良好な結果が得られるが、このようにして薄くした半導体要素の製造は、尚エピタキシャル成長法によるＰＴ半導体要素の製造、及び薄化されていないＮＰＴ半導体要素の製造で得られた経験値に基づいている。従って、薄化半導体要素を最適化する可能性が全て開発されたものではない。
【００１０】
（発明の開示）
従って、本発明の目的は、最適化された半導体要素を製造することができるように、薄型電力用半導体要素を製造するための上述の方法を改善することである。詳細には、その厚みをそれぞれの所望の絶縁強度に合わせて最適化することができることを意図している。
【００１１】
この目的は、請求項１及び請求項８の特徴を有する方法、及び請求項１１の特徴を有する半導体要素によって達成される。
【００１２】
本発明によって、製造方法の定量的最適化、従って、薄型半導体要素の定量的最適化が可能になる。前記定量的最適化では、種々のパラメータ、及びそれらの互いの関係、特に、末端障壁ゾーンの不純物領域密度、末端障壁ゾーンのアノード表面の不純物密度、ベースの不純物密度、末端障壁ゾーンのドーピング分布の特性減衰長又はスロープ、及び更にはウェハーから生じるベースの、アノードからカソードまでの厚み、が考慮される。
【００１３】
本方法の第１の変形形態において、それぞれの所要の絶縁強度に対し、末端障壁ゾーンの不純物領域密度の上限及び下限が定められる。この場合、該上下限は、上記で定められたパラメータに直接及び／又は間接的に依存して変化する。上限は、末端障壁ゾーンのドーピング分布の特性減衰長を考慮に入れ、下限は、式（８）による突き抜け電圧と、電子雪崩降伏電圧の比として定義される突き抜け度を考慮に入れる。
【００１４】
本発明の第２の変形において、半導体要素は、表面における末端障壁ゾーンのドープ原子密度と末端障壁ゾーンの減衰長との積を、電子雪崩降伏電圧との固定的な関係に持ち込むことによって、最適化される。
【００１５】
さらに別の有利な変形形態及び実施形態は、添付の特許請求の範囲から明らかになる。
【００１６】
本発明による方法、及び、本発明の目的事項は、添付の図面に示される好ましい例示的実施形態を使用して、以下により詳細に説明される。
【００１７】
（発明を実施するための最良の形態）
図１ａから１ｂは、欧州公開特許第１，０１７，０９３号に詳細に記載されている薄型電力用半導体要素の製造法を示している。この方法は、特にＩＧＢＴの製造に適しているが、また、他の電力用半導体要素にも適用することができる。以下の本文において、本方法を包括的に論じるのではなく、最も本質的な段階のみを提示する。本方法の開始点は、単一構成型の、図１ａに示されているような典型的には４００−６００μｍの厚みを有する、一様にｎ-にドープされたウェハー１であることが好ましい。図１ｂに見られるように、拡散分布２は、ウェハー１内に生成され、該拡散分布は、ソース側（図２）で増加し、低濃度にｎにドープされたゾーンから、高濃度にドーピングされたｎ-型ゾーンへの遷移が起こる。この場合、ドーピング分布の形状は、ガウス分布即ち誤差関数に相当することが好ましい。図１ｃに示されている次の段階で、ｎ+にドープされたカソード３’を含むカソード構造体３、カソード・メタライゼーション（ｍｅｔａｌｉｚａｔｉｏｎ）層４、及び好ましくは制御用電極７が、既知の処理によって設けられ、及び導入される。
【００１８】
図１ｄによる次の段階では、ウェハー１の厚みは、次にアノード側で、残り全てが末端障壁ゾーン２１になるように、好ましくは研磨及びエッチングによって低減される。この場合には、先の拡散分布ができるだけ深くなるように、できる限り平坦な側面を有し、低ドーピングされた末端障壁ゾーンであるのが好ましい。その後、ｐ+にドープされた、透過性のアノードエミッタを含むアノードが、エッジゾーンの対応するドープによって前記末端障壁ゾーン２１の表面上に導入される。その後、第２の金属層、アノードメタライゼーション層６が、接触接続の目的で、またこの側部に設けられる。
【００１９】
本発明によれば、この製造法は、寸法基準の手法により定量的に最適化される。この場合、予め定められた、降伏電圧とも呼ばれる最大電子雪崩降伏電圧に関して、最適化がもたらされる。この寸法基準は、多様なパラメータ、及びそれらの互いの関係、特に、末端障壁ゾーンのドープ原子領域密度、アノード表面でのドープ原子密度、ウェハー及びそれから製造されたベースのドープ原子密度、末端障壁ゾーンの特性減衰長、及び半導体要素の厚み、より詳細には、アノードからカソードまでのベースの厚み、を考慮に入れている。
【００２０】
以下は、本発明による方法の第１の変形形態による寸法規準を説明している。開始点は、ガウス分布型、又は誤差関数型での深い拡散分布から生成された末端障壁ゾーンによって形成される。所望の絶縁強度に応じて、末端障壁ゾーンのドープ原子領域密度に対して、下限値、又は上限値が特定される。この場合、上限は、末端障壁ゾーンのドーピング分布の特性減衰長を考慮に入れ、また下限は、以下に説明する突き抜け度を考慮に入れる。
【００２１】
上限は、これを超えると、アノードの効率に無視できない影響を及ぼす範囲内で定義される。この上限に届かない限り、処理パラメータは更に制御可能な状態を維持し、欠陥半導体要素の数を、製造中少数に止めておくことができる。
【００２２】
末端障壁ゾーンは、基本ドーピングＮ0と、及び近似的に少なくとも次の関数に従う付加的ドーピング分布とを有する。
【数７】
ここで、ＮSは、末端障壁ゾーンのアノード表面における不純物密度［ｃｍー3］であり、Ｎ0は、ウェハー、又はそれから製造されたベースの不純物密度である。ｘは、ｐｎ接合に原点とする座標系のシステムにおける、末端障壁ゾーンからアノードに向かう位置［ｃｍ］であり、ｘは、図３に示すように、カソードに向かう方向に増加している。Ｌは、末端障壁ゾーンにおける減衰長であり、ＬSは、Ｎ（ｘ＝０）及びＮ（ｘj）を通る直線の傾きによって与えられ、ｘjは、ドープがベースドープＮ0の値の２倍になる点である。
【００２３】
末端障壁ゾーンに含まれるドープ原子領域密度は、次式で与えられる。
【数８】
ＷPTは、さらに以下の文中で定義される。実際の場合には、ＮSは、カソードで０に減衰するので、該積分は、大きな誤差も無く∞と設定することができる。
【００２４】
【数９】
（３）式は、従って、末端障壁ゾーンにおけるドープ原子領域密度を表面濃度ＮSの関数として定めている。最大許容表面濃度ＮS,max＝１０16ｃｍー3から進んで、末端障壁ゾーンでは、従ってそ、れで最大ドープ原子領域密度Ｎtail,maxが得られ、それで上限
【数１０】
が得られる。
【００２５】
末端障壁ゾーンのドナー型がｎの値を有する場合、ここでｎは、室温で伝導帯に注入される電子数に相当し、式（４）による値は、ｎで除算される。
【００２６】
ドープ原子領域密度の下限は、阻止動作において、末端障壁ゾーンにおける電子雪崩降伏に達する前に、電界を完全に低減することが必要な範囲において、定義される。詳細には、電界は、どのような状況であっても、電子雪崩降伏が生じる前にアノード拡散に到達してはならない。さもなければ、突き抜け降伏が生じ、それは、電子雪崩降伏とは対照的に、半導体の破壊を非常に引き起こしやすい。この場合、電子雪崩降伏開始時における最大電界Ｅmaxは、次式を満足することを意図している。
【数１１】
ここで、Ｋ＝４０１０Ｖｃｍー5/8。
【００２７】
阻止層における最小ドープ原子領域密度の計算は、最悪の場合を表すため、室温に限られる。より高温の場合には、電子雪崩降伏における増加した電界の強さのために、やはりより高いドープ原子領域密度が要求される。しかし、前記密度は、既述の上限よりは、まだ遙かに低い。同様のことが、同様に行われる理想化においても当てはまり、即ち、電子雪崩降伏の電圧収率は、１００パーセントである。
【００２８】
電子雪崩降伏の場合の電圧Ｖbr、PTと、厚さWPTを有するｎ型ベースとの間に、次の関係が存在し、ここで、WPTは、ベースのカソード表面までの距離、又は、ベースのｐｎ接合までの距離ｘjとして定義される。
【数１２】
ここでεSiは、ここではケイ素である、ウェハー材料の誘電定数で、この場合ほぼ１１．９であり、ε0は、自由空間での誘電率を表す。ｑは、電子の電荷である。
【００２９】
下限を決定するために、次に突き抜け度γが導入される。
【数１３】
ここでＶpunch-throughは、末端障壁ゾーンに働く電界の電圧を表している。この場合、Ｖpunch-throughは、定義により外部接点に印加される電圧であり、該点で電界は、ｘ＝ｘjである位置に阻止層がない時、０に近づいていく。
【数１４】
したがって、次式となる。
【数１５】
【００３０】
電子雪崩降伏（Ｖbr、PT）の間の電界の分布は、ここでポアソンの方程式を使用して、Ｎbr、PT、及び、ＷPTから決定することができる。阻止層のある境界で、これらの条件から電界は次式で表される。
【数１６】
【００３１】
電界をＥ（ＷPT）から０に下げるために、ドープ原子領域密度の下限として、阻止層のドーピング分布の形状とは独立して、次式が必要である。
【数１７】
この値は、数字で得ることができる。図４は、様々な降伏電圧値Ｖに対するγの関数として、ドープ原子領域密度の下限Ｎtail,minを示している。末端障壁ゾーンにおけるドナー型がｎ値である場合、図４にしたがうドープ原子領域密度の値は、ｎで除算される。
【００３２】
以下は、本発明による方法の第２の変形形態による寸法規準を説明している。
開始点は、ドーピング濃度がほぼ次の式を有する末端障壁ゾーンによって、再び形成される。
【数１８】
この場合、Ｎ0はやはりベースのドープであり、ＮSは、末端障壁ゾーンのアノード表面における表面濃度であり、Ｌは、末端障壁ゾーンにおけるドーピング分布の特性減衰長である。
【００３３】
ベースの処理パラメータ幅Ｗ、ドーピング分布の特性長Ｌ、ベースのドーピング密度Ｎ0、及び末端障壁ゾーンの表面ドーピング密度ＮSは、本発明に基づく最適薄型電力用半導体要素を製造するために、相互に最適の関係にするよう意図されている。この場合、以下の基準を最適化のために満足する。
− 降伏電圧Ｖで、空間電荷ゾーンは、少なくともほぼ正確にアノードまで拡大する。
− 降伏電圧Ｖで、カソードの最大電界は、降伏電界に相当するように意図される。
− ベースの所定の厚さで、降伏電圧は最大になる。
【００３４】
本方法のこの変形形態において、ＷはＷbとして指示され、これは上記で使用したＷPTとは異なっている。Ｗbはベースの幅であり、アノードｐｎ接合からベースのカソード表面まで、又はベースのｐｎ接合まで測定される。
【００３５】
式（１２）から、電界に対して、以下が得られる。
【数１９】
ｅｘｐ（−Ｗb／Ｌ）＜＜１であるので、式（１３）から次式が導かれる。
【数２０】
【００３６】
最大降伏電圧は、次式で与えられる。
【数２１】
この場合、降伏電圧Ｖは、第１の変形で説明したＶbr、PTに相当する。
【００３７】
バッファ電荷は次式で定義される。
【数２２】
またｎ型ベースの電荷は、次式で定義される。
【数２３】
従って、以下の結果となる。
【数２４】
ここで、降伏間の電界を考慮に入れると、
【数２５】
となり、ここでＫ＝４０１０・Ｖ・ｃｍ-6/8が通常成立し、最大電圧に対し、次の結果となる。
【数２６】
【００３８】
ベースの最適ドーピング密度は、接合部における電界が、最大電界に相当する場合のＮ0から計算することができる。
【数２７】
（Ｗb／Ｌ）2＞＞１である場合、新しい変数Ｗred＝Ｗb−Ｌを定義することができ、その結果、式（２０）、及び（２１）から次式が導かれる。
【数２８】
【数２９】
【００３９】
最適降伏電圧は、それから計算することができ、
【数３０】
また、やはりこの降伏電圧に適しているベース、又は半導体要素の最小厚みは、
【数３１】
であり、これは数字的には、
【数３２】
となり、ここで、Ｗは、μｍ、Ｖは、ボルトである。
これは、ｎ型ベースの最適ドーピング密度に対して、次式を生じる。
【数３３】
これは数字で表すと、
Ｎopt（ｃｍ-3で）＝６．３１ １０17Ｖ-4/3（Ｖｏｌｔ-4/3で） （２８）
この場合、８・１０17Ｖ-1/8までのＮoptに対する値は、使用可能な値を生じることが導かれる。
【００４０】
末端障壁ゾーンの最適表面濃度に対し、最適バッファ電荷を計算することによって、次式が生じる。
【数３４】
即ち、数字（Ｖはボルト、Ｎはｃｍー3、Ｌ及びＷはμｍ）で表して、
【数３５】
【数３６】
【００４１】
したがって、本方法のこの第２の変形形態は、表面における末端障壁ゾーンのドープ原子密度と、降伏電圧の関数としての末端障壁ゾーンの減衰長との積の間に、固定的な関係を生じる。ＮS、及びＬに対し、少なくとも近似的に、前記積に相当する値が選択されると、最適の半導体要素が製造される。少なくとも近似的に、というのは、詳細には、係数Ｆが、０．５と１．２の間にあることを意味する。
Ｌに対して、５から１０μｍの長さが選択されることが好ましく、その結果、１０15ｃｍー3のオーダーの大きさの表面濃度ＮSを得ることが可能である。
【００４２】
図５から７は、個別の処理パラメータ、又はその組合せの数値を示している。これらの数値は、本方法の第２の変形形態で使用された式を通じて得られたものである。図５は、一方で最適ベースドーピングＮoptを、他方で最大降伏電圧Ｖmaxの関数としての最適ベース比抵抗を示している。図６は、半導体要素の最適の厚みＷと、末端障壁ゾーンの特性長Ｌとの間の差を、最大降伏電圧Ｖmaxの関数として示しており、また図７は、表面濃度ＮSと、特性減衰長Ｌとの最適積を、最大降伏電圧Ｖmaxの関数として示している。
【００４３】
上述の寸法規準を使用すれば、特定の意図された用途に最適化された半導体要素を製造することが可能であり、それらの開発時間、及びそれらの製造コストをも最小にすることが可能である。
【図面の簡単な説明】
【図１ａ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｂ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｃ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｄ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｅ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図２】 拡散分布、及び図１ｂによる断面Ａ−Ａ’、及び図１ｅによる断面Ａ−Ｂに沿った電界の阻止動作のグラフ図。
【図３】 アノードからの距離ｘの関数としてのドーピング密度のグラフ図。
【図４】 種々の電子雪崩降伏電圧値Ｖに対するγの関数としてのドープ原子領域密度の下限Ｎtail,minの下限値のグラフ図。
【図５】 最適ベースドーピングＮoptと、最大電子雪崩降伏電圧Ｖの関数としての最適ベース比抵抗のグラフ図。
【図６】 半導体要素の最適厚さＷと、最大降伏電圧関数としての末端障壁ゾーンの特性長さＬの差のグラフ図。
【図７】 表面濃度Ｎと、最大降伏電圧Ｖの関数としての特性減衰長との最適積のグラフ。
（技術分野）
本発明は、電力電子工学の分野に関する。本発明は、請求項１及び８のプレアンブルよる半導体構成要素の製造法、及び請求項１１のプレアンブルによる半導体要素に関する。
【０００２】
（背景技術）
例えば、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）の実施例などのような半導体電力スイッチが、最善の実現可能な電気的特性を得るためには、該半導体要素の活性ゾーンの厚みは、可能な限り小さくなるように選択しなければならない。
【０００３】
例示として、厚みは、オン状態損失、及び電子雪崩降伏電圧に直接的に影響を与える。従って、６０から１８００Vの降伏電圧の場合には、半導体要素の厚みは、６０から２５０μｍであるのが望ましい。しかしながら、１００ミリメートル又はそれよりも大きい直径を有するウェハーは、製造中に破壊する危険性を最小にするためには、少なくとも３００μｍの厚みを有さなければならないので、その様に厚みが小さいことは、半導体要素の製造に大きな問題を提起する。
【０００４】
従来技術では、通常、所謂エピタキシシャル成長法によって、突き抜け電力用半導体（ＰＴ）のこの厚みの問題を解決してきた。この方法において、電気的活性層が、４００から６００μｍの比較的大きな厚みを有するキャリヤ基板上に成長する。この場合、半導体要素の意図された絶縁強度が大きければ大きいほど、活性層を厚くしなければならないと言う法則が当てはまる。しかしながら、この層を利用することは、非常に時間がかかり、また高価である。
【０００５】
より大きな降伏電圧に対しては、従来技術では、バッファとも呼ばれる阻止層が、キャリヤ層と電気的活性ゾーンの間に導入されることが好ましい。電界がアノードに届く場合には、半導体要素が破壊される恐れがあるので、阻止する場合には、前記阻止層は、電界を電極の前で急激に減少させるように働き、それによって電界を前記アノードに近付けないようにする。透過性のアノードエミッタと組み合わせて、阻止層は更に、アノードエミッタの注入効率に影響を与える。このタイプの阻止層、及び透過性のアノードエミッタを具備するサイリスタは、欧州特許公開第０，７００，０９５号に記載されている。
【０００６】
非突き抜け電力用半導体の製造の場合、エピタキシシャル成長法ではなく、例えば、Ｄａｒｒｙｌ Ｂｕｒｎｓ等の、”NＰＴ−ＩＧＢＴ−Ｏｐｔｉｍａｉｚｉｎｇ ｆｏｒ ｍａｎｕｆａｃｔｕｒａｂｉｌｉｔｙ”、ＩＥＥＥ、１０９ページ−１１２ページ、０−７８０３−３１０６−０／１９９６、Ａｎｄｒｅａｓ Ｋａｒｌの、ＩＧＢＴ Ｍｏｄｕｌｅｓ Ｒｅａｃｈ Ｎｅｗ Ｌｅｖｅｌｓ ｏｆ Ｅｆｆｉｃｉｅｎｃｙ、ＰＣＩＭ Ｅｕｒｏｐｅ、１９９８年１月発行、８ページ−１２ページ、及びＪ．Ｙａｍａｓｉｔａ等の、Ａ ｎｏｖｅｌ ｅｆｆｅｃｔｉｖｅ ｓｗｉｔｃｈｉｎｇ ｌｏｓｓ ｅｓｔｉｍａｔｉｏｎ ｏｆ ｎｏｎ−ｐｕｎｃｈｔｈｒｏｕｇｈ ＩＧＢＴｓ、ＩＥＥＥ、３３１ページ−３３４ページ、０−７８０３−３９９３−２／１９９７、で記載されている方法が利用される。この方法では、エピタキシャル層のない比較的厚いウェハーが、出発原料として使用される。典型的な厚みは、４００から６００μｍである。第１段階において、ウェハーはカソード側で処理され、即ち、光リソグラフィー、イオン注入、拡散、エッチング、及び他の半導体要素の製造に必要な処理が実行される。第２段階で、ウェハーはカソードとは反対側で、その所望の厚みに低減される。これは、通常の技術で、一般的には研磨、及びエッチングによって行われる。第３段階では、次にアノードがこの低減された側で拡散される。
【０００７】
ドイツ特許公開第１９８２９６１４は、エピタキシャル成長法を利用する必要のない、比較的薄い半導体要素を製造可能にするＰＴタイプに基づく、電力用半導体要素の製造法が開示されている。この目的のために、電気的に必要な厚みよりも大きい厚みを有する阻止層が、低濃度にドーピングしたベースゾーンに導入され、次いで半導体要素のカソード側のパターン形成表面の実現処理段階が実行され、その後、阻止層の厚みが、研削及び／又は研磨によって、電気的に必要なサイズに低減される。その結果、比較的厚いウェハー上でカソード処理段階を実行することが可能になり、それによって破壊の危険が小さくなる。それでも尚、後続のウェハー薄化により、厚みを所望の小さな厚さを有する半導体要素を製造することができる。仕上がった半導体要素の最小限の厚みは、その開始時材料が達成可能な最小限の厚みによっては、もはや制限されない。更に有利なことは、残りの阻止層のドーピングが比較的低濃度であるので、エミッタ効率は、アノードエミッタのドーピングによって設定することができる。
【０００８】
欧州特許公開第１，０１７，０９３号もまた、まだ公告されていないが、やはり同様な半導体要素の製造法を説明している。この方法によって、典型的な厚みが３０から１８０μｍを有する比較的薄い半導体要素の製造が可能になる。この方法では、ガウス分布、又は誤差関数分布に相当するドーピング分布を採用するのが好ましい。従って、薄化の後、障壁ゾーンの残り全ては、残余ゾーン、又は末端であり、以後、末端障壁ゾーンと呼ぶ。ドーピング、及び次の薄化は、末端障壁ゾーンが、そのアノード表面で、少なくとも５×１０14ｃｍ3、好ましくは１×１０15ｃｍ3、及び最大で６×１０16ｃｍ3、好ましくは１×１０16ｃｍ3のドーピング密度を有するように実行される。これらの値は、出願人によって見出された実験に基づいた値に相当し、アノード効率上負の影響を避けるように意図されている。
【０００９】
これらの実験に基づいた値を使用して良好な結果が得られるが、このようにして薄くした半導体要素の製造は、尚エピタキシャル成長法によるＰＴ半導体要素の製造、及び薄化されていないＮＰＴ半導体要素の製造で得られた経験値に基づいている。従って、薄化半導体要素を最適化する可能性が全て開発されたものではない。
【００１０】
（発明の開示）
従って、本発明の目的は、最適化された半導体要素を製造することができるように、薄型電力用半導体要素を製造するための上述の方法を改善することである。詳細には、その厚みをそれぞれの所望の絶縁強度に合わせて最適化することができることを意図している。
【００１１】
この目的は、請求項１及び請求項８の特徴を有する方法、及び請求項１１の特徴を有する半導体要素によって達成される。
【００１２】
本発明によって、製造方法の定量的最適化、従って、薄型半導体要素の定量的最適化が可能になる。前記定量的最適化では、種々のパラメータ、及びそれらの互いの関係、特に、末端障壁ゾーンの不純物領域密度、末端障壁ゾーンのアノード表面の不純物密度、ベースの不純物密度、末端障壁ゾーンのドーピング分布の特性減衰長又はスロープ、及び更にはウェハーから生じるベースの、アノードからカソードまでの厚み、が考慮される。
【００１３】
本方法の第１の変形形態において、それぞれの所要の絶縁強度に対し、末端障壁ゾーンの不純物領域密度の上限及び下限が定められる。この場合、該上下限は、上記で定められたパラメータに直接及び／又は間接的に依存して変化する。上限は、末端障壁ゾーンのドーピング分布の特性減衰長を考慮に入れ、下限は、式（８）による突き抜け電圧と、電子雪崩降伏電圧の比として定義される突き抜け度を考慮に入れる。
【００１４】
本発明の第２の変形において、半導体要素は、表面における末端障壁ゾーンのドープ原子密度と末端障壁ゾーンの減衰長との積を、電子雪崩降伏電圧との固定的な関係に持ち込むことによって、最適化される。
【００１５】
さらに別の有利な変形形態及び実施形態は、添付の特許請求の範囲から明らかになる。
【００１６】
本発明による方法、及び、本発明の目的事項は、添付の図面に示される好ましい例示的実施形態を使用して、以下により詳細に説明される。
【００１７】
（発明を実施するための最良の形態）
図１ａから１ｂは、欧州公開特許第１，０１７，０９３号に詳細に記載されている薄型電力用半導体要素の製造法を示している。この方法は、特にＩＧＢＴの製造に適しているが、また、他の電力用半導体要素にも適用することができる。以下の本文において、本方法を包括的に論じるのではなく、最も本質的な段階のみを提示する。本方法の開始点は、単一構成型の、図１ａに示されているような典型的には４００−６００μｍの厚みを有する、一様にｎ-にドープされたウェハー１であることが好ましい。図１ｂに見られるように、拡散分布２は、ウェハー１内に生成され、該拡散分布は、ソース側（図２）で増加し、低濃度にｎにドープされたゾーンから、高濃度にドーピングされたｎ-型ゾーンへの遷移が起こる。この場合、ドーピング分布の形状は、ガウス分布即ち誤差関数に相当することが好ましい。図１ｃに示されている次の段階で、ｎ+にドープされたカソード３’を含むカソード構造体３、カソード・メタライゼーション（ｍｅｔａｌｉｚａｔｉｏｎ）層４、及び好ましくは制御用電極７が、既知の処理によって設けられ、及び導入される。
【００１８】
図１ｄによる次の段階では、ウェハー１の厚みは、次にアノード側で、残り全てが末端障壁ゾーン２１になるように、好ましくは研磨及びエッチングによって低減される。この場合には、先の拡散分布ができるだけ深くなるように、できる限り平坦な側面を有し、低ドーピングされた末端障壁ゾーンであるのが好ましい。その後、ｐ+にドープされた、透過性のアノードエミッタを含むアノードが、エッジゾーンの対応するドープによって前記末端障壁ゾーン２１の表面上に導入される。その後、第２の金属層、アノードメタライゼーション層６が、接触接続の目的で、またこの側部に設けられる。
【００１９】
本発明によれば、この製造法は、寸法基準の手法により定量的に最適化される。この場合、予め定められた、降伏電圧とも呼ばれる最大電子雪崩降伏電圧に関して、最適化がもたらされる。この寸法基準は、多様なパラメータ、及びそれらの互いの関係、特に、末端障壁ゾーンのドープ原子領域密度、アノード表面でのドープ原子密度、ウェハー及びそれから製造されたベースのドープ原子密度、末端障壁ゾーンの特性減衰長、及び半導体要素の厚み、より詳細には、アノードからカソードまでのベースの厚み、を考慮に入れている。
【００２０】
以下は、本発明による方法の第１の変形形態による寸法規準を説明している。開始点は、ガウス分布型、又は誤差関数型での深い拡散分布から生成された末端障壁ゾーンによって形成される。所望の絶縁強度に応じて、末端障壁ゾーンのドープ原子領域密度に対して、下限値、又は上限値が特定される。この場合、上限は、末端障壁ゾーンのドーピング分布の特性減衰長を考慮に入れ、また下限は、以下に説明する突き抜け度を考慮に入れる。
【００２１】
上限は、これを超えると、アノードの効率に無視できない影響を及ぼす範囲内で定義される。この上限に届かない限り、処理パラメータは更に制御可能な状態を維持し、欠陥半導体要素の数を、製造中少数に止めておくことができる。
【００２２】
末端障壁ゾーンは、基本ドーピングＮ0と、及び近似的に少なくとも次の関数に従う付加的ドーピング分布とを有する。
【数７】
【００２３】
末端障壁ゾーンに含まれるドープ原子領域密度は、次式で与えられる。
【数８】
【００２４】
【数９】
【数１０】
【００２５】
末端障壁ゾーンのドナー型がｎの値を有する場合、ここでｎは、室温で伝導帯に注入される電子数に相当し、式（４）による値は、ｎで除算される。
【００２６】
ドープ原子領域密度の下限は、阻止動作において、末端障壁ゾーンにおける電子雪崩降伏に達する前に、電界を完全に低減することが必要な範囲において、定義される。詳細には、電界は、どのような状況であっても、電子雪崩降伏が生じる前にアノード拡散に到達してはならない。さもなければ、突き抜け降伏が生じ、それは、電子雪崩降伏とは対照的に、半導体の破壊を非常に引き起こしやすい。この場合、電子雪崩降伏開始時における最大電界Ｅmaxは、次式を満足することを意図している。
【数１１】
【００２７】
阻止層における最小ドープ原子領域密度の計算は、最悪の場合を表すため、室温に限られる。より高温の場合には、電子雪崩降伏における増加した電界の強さのために、やはりより高いドープ原子領域密度が要求される。しかし、前記密度は、既述の上限よりは、まだ遙かに低い。同様のことが、同様に行われる理想化においても当てはまり、即ち、電子雪崩降伏の電圧収率は、１００パーセントである。
【００２８】
電子雪崩降伏の場合の電圧Ｖbr、PTと、厚さWPTを有するｎ型ベースとの間に、次の関係が存在し、ここで、WPTは、ベースのカソード表面までの距離、又は、ベースのｐｎ接合までの距離ｘjとして定義される。
【数１２】
【００２９】
下限を決定するために、次に突き抜け度γが導入される。
【数１３】
【数１４】
【数１５】
電子雪崩降伏（Ｖbr、PT）の間の電界の分布は、ここでポアソンの方程式を使用して、Ｎbr、PT、及び、ＷPTから決定することができる。阻止層のある境界で、これらの条件から電界は次式で表される。
【数１６】
電界をＥ（ＷPT）から０に下げるために、ドープ原子領域密度の下限として、阻止層のドーピング分布の形状とは独立して、次式が必要である。
【数１７】
【００３２】
以下は、本発明による方法の第２の変形形態による寸法規準を説明している。
開始点は、ドーピング濃度がほぼ次の式を有する末端障壁ゾーンによって、再び形成される。
【数１８】
【００３３】
ベースの処理パラメータ幅Ｗ、ドーピング分布の特性長Ｌ、ベースのドーピング密度Ｎ0、及び末端障壁ゾーンの表面ドーピング密度ＮSは、本発明に基づく最適薄型電力用半導体要素を製造するために、相互に最適の関係にするよう意図されている。この場合、以下の基準を最適化のために満足する。
− 降伏電圧Ｖで、空間電荷ゾーンは、少なくともほぼ正確にアノードまで拡大する。
− 降伏電圧Ｖで、カソードの最大電界は、降伏電界に相当するように意図される。
− ベースの所定の厚さで、降伏電圧は最大になる。
【００３４】
本方法のこの変形形態において、ＷはＷbとして指示され、これは上記で使用したＷPTとは異なっている。Ｗbはベースの幅であり、アノードｐｎ接合からベースのカソード表面まで、又はベースのｐｎ接合まで測定される。
【００３５】
式（１２）から、電界に対して、以下が得られる。
【数１９】
【数２０】
最大降伏電圧は、次式で与えられる。
【数２１】
【００３７】
バッファ電荷は次式で定義される。
【数２２】
【数２３】
【数２４】
【数２５】
【数２６】
ベースの最適ドーピング密度は、接合部における電界が、最大電界に相当する場合のＮ0から計算することができる。
【数２７】
【数２８】
最適降伏電圧は、それから計算することができ、
【数３０】
【数３１】
【数３２】
これは、ｎ型ベースの最適ドーピング密度に対して、次式を生じる。
【数３３】
Ｎopt（ｃｍ-3で）＝６．３１ １０17Ｖ-4/3（Ｖｏｌｔ-4/3で） （２８）
この場合、８・１０17Ｖ-1/8までのＮoptに対する値は、使用可能な値を生じることが導かれる。
【００４０】
末端障壁ゾーンの最適表面濃度に対し、最適バッファ電荷を計算することによって、次式が生じる。
【数３４】
【数３５】
したがって、本方法のこの第２の変形形態は、表面における末端障壁ゾーンのドープ原子密度と、降伏電圧の関数としての末端障壁ゾーンの減衰長との積の間に、固定的な関係を生じる。ＮS、及びＬに対し、少なくとも近似的に、前記積に相当する値が選択されると、最適の半導体要素が製造される。少なくとも近似的に、というのは、詳細には、係数Ｆが、０．５と１．２の間にあることを意味する。
Ｌに対して、５から１０μｍの長さが選択されることが好ましく、その結果、１０15ｃｍー3のオーダーの大きさの表面濃度ＮSを得ることが可能である。
【００４２】
図５から７は、個別の処理パラメータ、又はその組合せの数値を示している。これらの数値は、本方法の第２の変形形態で使用された式を通じて得られたものである。図５は、一方で最適ベースドーピングＮoptを、他方で最大降伏電圧Ｖmaxの関数としての最適ベース比抵抗を示している。図６は、半導体要素の最適の厚みＷと、末端障壁ゾーンの特性長Ｌとの間の差を、最大降伏電圧Ｖmaxの関数として示しており、また図７は、表面濃度ＮSと、特性減衰長Ｌとの最適積を、最大降伏電圧Ｖmaxの関数として示している。
【００４３】
上述の寸法規準を使用すれば、特定の意図された用途に最適化された半導体要素を製造することが可能であり、それらの開発時間、及びそれらの製造コストをも最小にすることが可能である。
【図面の簡単な説明】
【図１ａ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｂ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｃ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｄ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図１ｅ】 欧州特許公開第１，０１７，０９３号による、開始材料から最終製品までの半導体要素の製造。
【図２】 拡散分布、及び図１ｂによる断面Ａ−Ａ’、及び図１ｅによる断面Ａ−Ｂに沿った電界の阻止動作のグラフ図。
【図３】 アノードからの距離ｘの関数としてのドーピング密度のグラフ図。
【図４】 種々の電子雪崩降伏電圧値Ｖに対するγの関数としてのドープ原子領域密度の下限Ｎtail,minの下限値のグラフ図。
【図５】 最適ベースドーピングＮoptと、最大電子雪崩降伏電圧Ｖの関数としての最適ベース比抵抗のグラフ図。
【図６】 半導体要素の最適厚さＷと、最大降伏電圧関数としての末端障壁ゾーンの特性長さＬの差のグラフ図。
【図７】 表面濃度Ｎと、最大降伏電圧Ｖの関数としての特性減衰長との最適積のグラフ。
Claims (5)
- カソードおよびアノードを含む半導体構成要素に、末端障壁ゾーンを生成する方法において、当該方法は、
カソード側および前記カソード側と反対側のアノード側を含む、不純物密度Ｎ 0 を有するウェハー上において、カソード金属被覆（メタライゼーション）を含むカソードが、前記カソード側で最初に生成されるステップと、
前記ウェハーの厚みを、前記アノード側で低減させるステップと、
前記ウェハーの厚みを低減した後、アノードが前記アノード側で生成されるステップを含み、
阻止層は、前記カソードを生成する前に、前記アノード側で導入され、そして、前記ウェハーの厚みを低減することによって、前記阻止層は、末端障壁ゾーンを除いて取り除かれることを特徴とする方法であって、
残された前記末端障壁ゾーンは、最小不純物領域密度と最大不純物領域密度との間にある不純物領域密度を有し、
前記最大不純物領域密度は、前記アノード側における前記末端障壁ゾーンの表面における最大表面不純物密度Ｎ S と、
前記最小不純物領域密度は、
を特徴とする末端障壁ゾーンを生成する方法。 - 前記最大表面不純物密度は、１０16ｃｍ-3であることを特徴とする、請求項１に記載の方法。
- 突き抜け電圧と電子雪崩降伏電圧との比として定義される突き抜け度を用いて、カソードおよびアノードを含む半導体構成要素に、末端障壁ゾーンを生成する方法において、当該方法は、
カソード側および前記カソード側と反対側のアノード側を含む、不純物密度Ｎ 0 を有するウェハー上において、カソード金属被覆（メタライゼーション）を含むカソードが、前記カソード側で最初に生成されるステップと、
前記ウェハーの厚みを、前記アノード側で低減させるステップと、
前記ウェハーの厚みを低減した後、アノード金属被覆（メタライゼーション）を含むアノードが、前記アノード側で生成されるステップを含み、
阻止層は、前記カソードを生成する前に、前記アノード側で導入され、そして、前記ウェハーの厚みを低減することによって、前記阻止層は、末端障壁ゾーンを除いて取り除かれることを特徴とする方法であって、
残された前記末端障壁ゾーンは、
ただし、Ｗ red min は、前記ウェハーの厚さとドーピング分布減衰長Ｌとの間の差の最小厚みであり、Ｋは４０１０Ｖ＊ｃｍ -3 であり、ε Si は前記ウェハーの誘電率であり、ε 0 は自由空間の誘電率であり、ｑは電子の電荷であること
を特徴とする末端障壁ゾーンを生成する方法。 - 前記ウェハーは、少なくとも
- 前記ウェハーの厚さとドーピング分布減衰長Ｌとの間の差の前記最小厚みＷ red min は、少なくとも
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10031781.2 | 2000-07-04 | ||
| DE10031781A DE10031781A1 (de) | 2000-07-04 | 2000-07-04 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| PCT/CH2001/000416 WO2002003469A1 (de) | 2000-07-04 | 2001-07-04 | Halbleiter leistungsbauelement und verfahren zu seiner herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004503090A JP2004503090A (ja) | 2004-01-29 |
| JP4916083B2 true JP4916083B2 (ja) | 2012-04-11 |
Family
ID=7647273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002507450A Expired - Lifetime JP4916083B2 (ja) | 2000-07-04 | 2001-07-04 | 半導体構成要素の製造法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6825110B2 (ja) |
| EP (1) | EP1297575B1 (ja) |
| JP (1) | JP4916083B2 (ja) |
| CN (1) | CN1252828C (ja) |
| AU (1) | AU2001265739A1 (ja) |
| CZ (1) | CZ20024253A3 (ja) |
| DE (1) | DE10031781A1 (ja) |
| RU (1) | RU2274929C2 (ja) |
| WO (1) | WO2002003469A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10245091B4 (de) * | 2002-09-27 | 2004-09-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur |
| DE10325721B4 (de) * | 2003-06-06 | 2009-02-05 | Infineon Technologies Ag | Halbleiterbauelement |
| DE102005049506B4 (de) * | 2005-10-13 | 2011-06-09 | Infineon Technologies Austria Ag | Vertikales Halbleiterbauelement |
| US7645659B2 (en) * | 2005-11-30 | 2010-01-12 | Fairchild Korea Semiconductor, Ltd. | Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same |
| JP2008042013A (ja) * | 2006-08-08 | 2008-02-21 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2013510449A (ja) | 2009-11-10 | 2013-03-21 | アーベーベー・テヒノロギー・アーゲー | パンチスルー半導体装置及びそれを製造するための方法 |
| CN103151251B (zh) * | 2011-12-07 | 2016-06-01 | 无锡华润华晶微电子有限公司 | 沟槽型绝缘栅双极型晶体管及其制备方法 |
| US20130277793A1 (en) | 2012-04-24 | 2013-10-24 | Fairchild Korea Semiconductor, Ltd. | Power device and fabricating method thereof |
| US9685335B2 (en) | 2012-04-24 | 2017-06-20 | Fairchild Korea Semiconductor Ltd. | Power device including a field stop layer |
| US10181513B2 (en) | 2012-04-24 | 2019-01-15 | Semiconductor Components Industries, Llc | Power device configured to reduce electromagnetic interference (EMI) noise |
| US9111898B2 (en) * | 2013-02-19 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company. Ltd. | Multiple layer substrate |
| US9768285B1 (en) | 2016-03-16 | 2017-09-19 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
| CN115855741B (zh) * | 2023-02-28 | 2023-11-03 | 浙江大学杭州国际科创中心 | 用于评估掺杂面密度的方法及设备 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60145660A (ja) | 1984-01-09 | 1985-08-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5528058A (en) * | 1986-03-21 | 1996-06-18 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control and reduced gaw |
| JP2918399B2 (ja) * | 1992-08-05 | 1999-07-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
| DE69507177T2 (de) * | 1994-02-18 | 1999-09-02 | Hitachi Ltd | Halbleiterbauelement mit mindestens einem IGBT und einer Diode |
| JP3113156B2 (ja) | 1994-08-31 | 2000-11-27 | 信越半導体株式会社 | 半導体基板の製造方法 |
| DE4431294A1 (de) * | 1994-09-02 | 1996-03-07 | Abb Management Ag | Abschaltbarer Thyristor für hohe Blockierspannungen und kleiner Bauelementdicke |
| JP3488772B2 (ja) * | 1996-01-16 | 2004-01-19 | 三菱電機株式会社 | 半導体装置 |
| US5894149A (en) * | 1996-04-11 | 1999-04-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having high breakdown voltage and method of manufacturing the same |
| DE19640307C2 (de) * | 1996-09-30 | 2000-10-12 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
| JPH10178174A (ja) * | 1996-10-18 | 1998-06-30 | Hitachi Ltd | 半導体装置及びそれを使った電力変換装置 |
| DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
| JP3523056B2 (ja) * | 1998-03-23 | 2004-04-26 | 株式会社東芝 | 半導体装置 |
| DE19829614B4 (de) * | 1998-07-02 | 2004-09-23 | Semikron Elektronik Gmbh | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
| KR20010034362A (ko) * | 1998-11-26 | 2001-04-25 | 다니구찌 이찌로오 | 반도체 장치 및 그 제조방법 |
| DE19860581A1 (de) | 1998-12-29 | 2000-07-06 | Asea Brown Boveri | Halbleiterelement und Verfahren zur Herstellung |
| JP4031209B2 (ja) * | 2000-03-14 | 2008-01-09 | 株式会社東芝 | 半導体装置 |
-
2000
- 2000-07-04 DE DE10031781A patent/DE10031781A1/de not_active Withdrawn
-
2001
- 2001-07-04 WO PCT/CH2001/000416 patent/WO2002003469A1/de active Application Filing
- 2001-07-04 EP EP01942948A patent/EP1297575B1/de not_active Expired - Lifetime
- 2001-07-04 AU AU2001265739A patent/AU2001265739A1/en not_active Abandoned
- 2001-07-04 CN CNB018123775A patent/CN1252828C/zh not_active Expired - Lifetime
- 2001-07-04 RU RU2003103105/28A patent/RU2274929C2/ru active
- 2001-07-04 JP JP2002507450A patent/JP4916083B2/ja not_active Expired - Lifetime
- 2001-07-04 US US10/312,729 patent/US6825110B2/en not_active Expired - Lifetime
- 2001-07-04 CZ CZ20024253A patent/CZ20024253A3/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001265739A1 (en) | 2002-01-14 |
| CN1440571A (zh) | 2003-09-03 |
| EP1297575B1 (de) | 2012-03-28 |
| WO2002003469A1 (de) | 2002-01-10 |
| US6825110B2 (en) | 2004-11-30 |
| JP2004503090A (ja) | 2004-01-29 |
| DE10031781A1 (de) | 2002-01-17 |
| RU2274929C2 (ru) | 2006-04-20 |
| EP1297575A1 (de) | 2003-04-02 |
| CZ20024253A3 (cs) | 2003-05-14 |
| US20030143836A1 (en) | 2003-07-31 |
| CN1252828C (zh) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6482681B1 (en) | Hydrogen implant for buffer zone of punch-through non epi IGBT | |
| JP5594336B2 (ja) | 半導体装置およびその製造方法 | |
| US6103578A (en) | Method for forming high breakdown semiconductor device | |
| US7652325B2 (en) | Field effect controllable semiconductor component with improved inverse diode and production methods therefor | |
| JP5396689B2 (ja) | 半導体装置およびその製造方法 | |
| EP2073271A1 (en) | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor | |
| JP4916083B2 (ja) | 半導体構成要素の製造法 | |
| CN104285301A (zh) | 半导体装置及其制造方法 | |
| US5541122A (en) | Method of fabricating an insulated-gate bipolar transistor | |
| JP2004515080A (ja) | 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法 | |
| CN106252414B (zh) | 具有场电极和改进的雪崩击穿行为的晶体管 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| RU2237949C2 (ru) | Полупроводниковый элемент и способ его изготовления | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| JP2004507882A (ja) | ゲート酸化層の完全性を向上させた半導体トレンチデバイス | |
| JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
| JP4123913B2 (ja) | 半導体装置の製造方法 | |
| JPH0927623A (ja) | 合金化ドレイン電界効果半導体素子および形成方法 | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| EP0723300A2 (en) | Semiconductor device with Schattky electrode | |
| CN113223945B (zh) | 横向变掺杂结构的制造方法及横向功率半导体器件 | |
| US20230049926A1 (en) | Epitaxial field stop region for semiconductor devices | |
| US20230092013A1 (en) | Method of Forming a Semiconductor Device Including an Absorption Layer | |
| CN118160101A (zh) | 半导体装置的制造方法 | |
| CN116895683A (zh) | 宽带隙半导体器件以及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4916083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |