JPS61108170A - 電力半導体装置に2重正ベベル溝を形成する方法 - Google Patents

電力半導体装置に2重正ベベル溝を形成する方法

Info

Publication number
JPS61108170A
JPS61108170A JP23781085A JP23781085A JPS61108170A JP S61108170 A JPS61108170 A JP S61108170A JP 23781085 A JP23781085 A JP 23781085A JP 23781085 A JP23781085 A JP 23781085A JP S61108170 A JPS61108170 A JP S61108170A
Authority
JP
Japan
Prior art keywords
groove
laser
etching
grooves
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23781085A
Other languages
English (en)
Inventor
ビクター・アルバート・ケイス・テンプル
トーマス・リチヤード・アンソニイ
ダンテ・エドモンド・ピコネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS61108170A publication Critical patent/JPS61108170A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はウェーハ形電力半導体装置に2重正ベベル溝
を形成する方法、更に具体的に云えば、レーザを用いて
このような溝を形成する方法に関する。
隣合った1対の順阻止及び逆阻止PN接合を持つ従来の
ウェーハ形電力半導体装置は、ウェーハの周縁に沿って
溝を設けていた。この溝は当該分野で2重正ベベル(D
 P B : D ouble P ostiveBe
vel )溝と呼ばれるものを構成している。DPB溝
の目的は、周縁の表面になだれ降伏を起す原因となる電
界が発生する慣れを小さくする様に、装置の周縁の形を
定めることにより、電力装置の降伏電圧定格を高めるこ
とである。
DPB溝を持つ電力装置の代表例が、ニューヨーク州の
ジョン・ワイリー・アンド・サンズ社から1977年に
出版されたS、に、ガンジーの著書「セミコンダクタ・
パワー・デバイセズ」第80頁乃至第82頁に記載され
゛ているサイリスタである。このガンジーの著書に記載
されたサイリスタの溝はV字形であり、ウェーハの一方
の主面から他方の主面まで伸びている。従って、サイリ
スタの周縁では、半導体材料は、溝の各々の側に1つず
つ、1対の尖った先端を形成している。半導体材料のこ
ういう尖った先端は極めて脆く、従って、破損又はひず
割れを生じ易い。サイリスタにDPB溝を取入れること
は、定格降伏電圧を達成し得るサイリスタの製造の歩留
りが低下づ°ることにつながった。その為、電力半導体
装置に2重正ベベル溝を形成する方法として、溝の両側
に半導体材料の脆い領域を残さない様な方法を提供する
ことが望ましい。
発  明  の  要  約 従って、この発明の目的は、電力半導体装置に2重正ベ
ベル溝を形成する方法として、溝の両側に於ける半導体
材料の領域が機械的に丈夫である様な方法を提供するこ
とである。
この発明の別の目的は、電力半導体装置に2重正ベベル
溝を形成する方法として、装置の製造の歩留りを高める
様な方法を提供することである。
この発明の別の目的は、電力半導体装置に2千正ベベル
溝を形成する方法として、この溝の場所及び形を正確な
程度に容易に制御し得る様にした方法を提供することで
ある。
この発明の別の目的は、電力半導体装置に2重正ベベル
溝を形成する方法として、工業的に望ましい短い期間内
に実施し得る方法を提供することである。
好ましい形式では、この発明の上に述べた目的が、ウェ
ーハ形電力半導体装置に2重正ベベル溝を形成する下記
の方法によって達成される。溝を形成する為に、2つの
工程から成る好ましい食刻手順を用い、その後軽い食刻
工程によって、溝の表面を滑らかにする。最初の食刻工
程は電力半導体装置の半導体本体の周縁にレーザによっ
て溝を食刻することを含む。溝の一番内側の部分が溝の
底を限定する。この溝の底は、半導体装置の隣合った1
対のPN接合の間に配置される。第2の食刻工程は、レ
ーザによって食刻された溝を、好ましくは研摩材を被覆
したワイヤを用いて研摩して、溝の底からレーザによっ
て誘起された破片(debris)を除去すると共に、
溝を深くすることである。
次に、例えば湿式化学食刻剤を用いた軽い食刻工程を用
いて、溝から約1乃至2ミルの半導体材料を除去し、溝
の表面を滑らかにする。
この発明の新規と考えられる特徴は特許請求の範囲に記
載しであるが、この発明自体の構成、作用及びその伯の
目的並びに利点は、以下図面について説明する所から最
もよく理解されよう。
好ましい実施例の説明 第1図には、この発明の方法を活用し得るサイリスタ1
0を構成するウェーハ形電力半導体装置が断面図で示さ
れている。サイリスタ10は交互に変わる導電型を持つ
4つの半導体層、12,14.16.18と、夫々半導
体層12.18に隣接する陰極及び陽極電極20.22
とを持っている。典型的なサイリスタ10では、半導体
層12゜14、.16.18は第1図の上から見て円形
であるが、6角形の様な他の形にしてもよい。半導体層
12はN形の導電型であるが、この代りにサイリスタ1
oを、P形の導電型の材料とN形の導電型の材料とを入
れ換えた相補形の装置として構成してもよい。
サイリスタ10は隣合ったPN接合24.26を有する
。接合24は半導体層14.16の間にあり、接合26
は半導体fM16.18の間にある。
好ましいサイリスタ10では、PN接合24,26は共
に導通阻止接合を構成する。即ち、高い電圧で夫々逆バ
イアスされた時に電流を阻止する接合を構成する。
サイリスタの半導体本体内に強い電Wが存在することに
より、電流を阻止しながら高い電圧に耐えるナイリスタ
10の能力が制限される。強い電界が電子を十分高速に
加速して、他の電子と衝突した時、衝突された電子かた
)き出されて、そのホスト(host)原子との結合か
ら自由になり、こうして自由になった電子が更に他の電
子と衝突して、それを原子との結合から自由になる様に
た)き出すことがある。この様にして、装置になだれ降
伏と呼ばれる現象が起り、自由になった電子が破壊的な
局部的な加熱を招く。
装置の縁の面34では、面34にある多くの電子は部分
的にしかポスト原子と結合されていない為に、サイリス
タ10の早期のなだれ降伏が起ることがあり、この為、
面34の電界Esはバルクの電界Esよりも、それらの
電界の強度がηいに大体等しくても、ずっと多くの電子
を加速することがある。
サイリスタ10の早期のなだれ降伏の慣れを少なくする
為に、この発明の方法に従って、サイリスタ10に鎖線
でその形状の例を示した溝28が形成される。第1図で
見て、満28の上側部分はPN接合24に対して正へベ
ルと業界で呼ばれるものを構成しており、第1図で見て
、溝孔の下側部分はPN接合26に対して正ベベルと呼
ばれるものを構成している。この為、溝28は業界では
2重正ベベル(DPB)溝と分類されている。溝28が
ナイリスタ10の縁の面34の表面積にわたって伸び、
こうしてこの面に沿った電界成分を弱め、電子をなだれ
様式に加速する表面電界Esの能力を低下させる。
サイリスタ10(第1図)にDPB溝28を形成するこ
の発明の方法を詳しく説明する前に、第2図に示したサ
イリスタ10の細部を示す図について、溝のいろいろな
有利な幾何学的な特徴を検討する。特に第2図は完成さ
れた溝28を示しており、溝の一番内側部分28aが溝
の底を限定し、溝の一番外側部分28bが溝の肩を限定
している。
第2図で特に関心が持たれるのは、溝28の略全部が隣
合ったPN接合24.26の間にあることである。この
為、(第2図で見て)半導体層14の上面と溝の上側の
肩(28b )の間にある半導体材料の厚さ30が大き
く、この為機械的に丈夫にすることが出来る。典型的に
は、厚さ30は約4ミル又はそれ以上であるが、それは
DPB溝を持つ従来の典型的なサイリスタの対応する厚
さよりもかなり大きい。従って、厚さ30によって区切
られた半導体材料が切欠き又はひず割れに抵抗する。切
欠きもひ望割れも、その結果出来る尖った縁に極めて強
い電界を持つ局部的な領域を作り、こういう領域はなだ
れ降伏を起しがちである。
第2図でもう1つ関心があるのは、溝28の肩28bが
好ましくは滑らかな弯曲になっていて、曲率半径が約2
ミルを越える最大の勾配を持つ様になっていることであ
る。この結果、溝の肩28bにぎざぎざの縁が存在しな
いことにより、早期のなだれ降伏、又は満28を横切っ
て肩28bから肩28bへの破壊的な電気アークの発生
を招く倶れのある、ぎざぎざの縁に於ける強い電界が避
けられる。この発明の溝28の幾何学的な特徴は、早期
のなだれ降伏又は破壊的な電気アークが発生する倶れを
少なくすることにより、サイリスクの製造の歩留りを目
立って高める理由になっている。
第2図の溝28についてもう1つ関心が持たれるのは、
この発明に従って形成する時、溝の場所及び形が正確な
程度にまで容易に制御し得ることである。溝の形及び場
所に目立った偏差があれば、定格電圧に於ける表面のな
だれ降伏に抵抗するサイリスク10の能力がなくなるか
ら、こういうことが出来ることは装置の製造の歩留りを
高くする上で不可欠である。
サイリスク10の溝28を形成する主な工程の1つが第
3図のブロックで示した部分的な見取図に例示されてい
る。第3図はレーザ食刻方式を示している。全般的に云
うと、ディジタル制御器52によって作動されるマイク
ロマニピュレータ50が、レーザ56によって発生され
る不動のレーザ食刻ビーム54に対し、サイリスタ10
を位置ぎめして回転させる。
レーザによって食刻される間、サイリスク10を機械的
に支持する為、タングステンの様な支持板58がサイリ
スクに固定される。サイリスク−支持板集成体(10,
58)が、マイクロマニピュレータ50シヤラド60に
対して軸線を中心合せして、このシャフトに取付けられ
る。好ましい取付は装置として、シャフト60に固定さ
れたカラー62が磁石(図に示してない)を持ち、それ
が鉄製ボタン64を引付ける。サイリスター支持板集成
体(10,58)が磁石とボタンの間にしっかりと挾ま
れる。
第4図の詳細図に示す様に、マイクロマニビュレータ5
0は、何れもディジタル制御器52によって作動される
X−Yテーブル50aと回転テーブル50bの組合せと
して構成するのが適当である。X−Yテーブル50aが
、回転テーブル50bを介して、第3図のサイリスター
支持板集成体(10,58>を取付けたシャフト60の
×及びY位置を調節する。回転テーブル50bにはモー
タ駆動のテーブル50b′があり、これは大きな直径(
即ち人体テーブル50b′の直径)の周りに配置された
玉軸受(図に示してない)に取付けられている為に、実
質的に揺動かない。
X−Yテーブル5Qaは、例として云うと、ミネソタ州
のデ曇アイン・コンポーネント・インコーホレーテッド
社から販売されるDC,−33型x−Y位置ぎめテーブ
ルで構成することが出来る。X及びYの位置ぎめ制御の
為、X−Yテーブル50aが2つの歩進モータを持って
いる。回転テーブル50bは例として云うと、デザイン
・コンポーネント・インツーボレーテッド社から販売さ
れるRT6180型回転テーブルで構成することが出来
る。回転テーブル50bは駆動モータ(図に示してない
)を持ち、これは回転さぼられるサイリスタ10(第3
図)とレーザ・ビーム54(これは後で説明する様にパ
ルス状である)の間の同期を保つ為に、連続駆動形であ
ることが好ましい。
ディジタル制御器52はIBM−PCコンピュータの様
なディジタル計算機で構成され、これはマイクロマニピ
ュレータ54を作動する様に、そして希望する場合は、
レーザ56のターンオン及びターンオフと、レーザのパ
ルス持続時間、周波数及びパワーを制御する様にプログ
ラムする。例として、制御器52に対する適当なプログ
ラムが明細書の終りの「イ」記」に記載されている。
レーザ56はQスイッチ形レーザ、即ち、持続時間が極
めて短いパルスとして、レーザ食刻ビーム54を発生す
る形式のレーザであることが好ましい。こういうものが
望ましいのは、レーザ・ビーム54の持続時間の短いパ
ルスは、サイリスタ内の目標点(図に示してない)を取
囲むサイリスタ10の半導体材料を損傷することがごく
少ないからである。所要のレーザ良刻時間を最短にする
為に、レーザ56が高いパワ一定格を持つことも好まし
い。上に)ホべた好ましい判断基準を充たすレーザは、
例として云うと、ニューヨーク州のカン1へロニクス(
Quantronix ) ]−ボレーション礼から販
売される117型Nd:YΔGレーザで構成することが
出来る。このカントロニクス社のレーザは最短パルス長
が200ナノ秒であり、最大連続パワーが15ワツトで
ある。
好ましいレーザ食刻手順が第5図に略図で示されている
。この図はサイリスター支持板集成体(10,58)の
詳しい断面図である。第5図では形成される溝28′が
鎖線で示されているが、後で説明する研摩又は食刻工程
によってこの溝を深くすることが好ましい。
第5図のレーザ食刻手順では、パルス式に作動されるレ
ーザ・ビーム54の第1の水平走査70を行なう。これ
は、サイリスク10が第3図に示す様にして回転させら
れる間、最初にレーザ・ビーム54を例えば目標点70
a  (見易くする為に四角の中に示す)に、次に目標
点70bにという様にして残りの各々の目標点70に集
束することにJ:つて達成される。隣合った目標点(例
えば点70a及び70b )の間隔は、レーザ・ビーム
54の幅より短く、この為レーザ56(第3図)がサイ
リスタ10に重なり合う切込みを入れる。サイリスター
支持板集成体(10,58>の完全な1回転の間、パル
ス状レーザ・ビーム54を各々の水平目標点70a 、
70b及び70に集束する。
従って、サイリスタ10の円周方法の相異なる部分が各
々の目標点に配置される。サイリスク10の回転速度は
、任意の特定の目標点で、相次ぐレーザ・パルスがサイ
リスタ10の次々に隣接する、好ましくは重なり合う円
周方向領域(約50%の重なりが好ましい)を食刻する
ように選ぶ。
パルス状レーザ・ビーム54が点70に治って水平走査
を行なった後、レーザ・ビーム54が上から下へ(第5
図で見て)垂直走査を行なう。夫々点70及び72に沿
ってレーザの水平及び垂直走査が完了すると、図示の形
状の溝28′が出来る。レーザが点70及び72に沿っ
て夫々水平及び垂直走査をすることによって丁字形にな
るけれども、図示の形状の満28′になることが判った
この発明では、レーザ走査パターンは、実行するのが更
に高速で出来る丁字形しか使わないけれども、溝が形成
されつ)ある時、レーザ・ビーム54が見掛は上、溝2
8′内で、溝の壁から下向きに反射され、全体的にV字
形の溝が形成されることが判った。
夫々点70及び72に沿ったレーザの水平及び垂直走査
を完了した後、点74に沿ってパルス状レーザ・ビーム
の補助の水平走査を行なうことが出来る。この走査(7
4)は、溝の肩28+1(第2図)に更に弯曲をつける
と共に、溝28′内のレーザによって誘起された破片を
除去し、こうして後で説明する最終的な食刻工程を実施
する時間を短縮するのに有効である。
この発明を実施するのに考えられる最善の態様では、レ
ーザ・ビーム54は1キロヘルツの周波数でパルス状に
し、パルスの持続時間を200すノ秒にし、時間積分し
たパルスのパワー・レベルを約15ワツトにする。この
パワー・レベルでは、レーザ・ビーム54は焦点で12
ミルの幅を持つ。
直径3吋のサイリスク10では、幅12ミルのレーザ・
ビーム54に対するサイリスタの円周方向の速度は約0
.40吋/秒にするのが適当である。
第5図のレーザ走査順序で、目標点70.72又は74
に沿った種々のレーザ走査の隣接する目標点は互いに2
ミルの間隔であることが好ましく、水平走査の点70は
4つの目標点で構成され、垂直走査の点72は8個の目
標点く水平走査の点70又は走査点74を含めず)で構
成され、水平走査の点74は5個の目標点で構成される
。この走査順序により、頂部〈第5図で見て)の開口が
約16ミルで深さが約7ミルの溝28′が出来る。
第5図について説明した溝28′を形成する大出力レー
ザ食刻順序は、産業界で望ましい短い時間内に実施する
ことが出来る。具体的に云うと、直径3吋のサイリスタ
の場合、少なくとも時間積分したパルスのパワーが15
ワツトであるレーザ出力レベルでは、この期間は典型的
には約9分未満である。時間積分したパルスのパワーが
約10ワツトより低いレーザ出力レベルでは、この発明
のレーザ食刻工程を完了するまでの時間はかなり長くな
ることが判った。この発明の大出力レーナ食刻順序は、
不規則な面の形で、溝の底28a′に相当量のレーザに
よって誘起された損傷(図に示してない)を残すが、こ
れを研摩工程(後で説明する)によって除去することが
好ましい。出力が更に低いレーザ・パルスを使えば、溝
28′内にレーザによって誘起された損傷を最小限に抑
えられ又は避けられるし、その為、レーザによって誘起
された損傷を除去する為の研摩工程の必要を避けること
が出来るが、溝を形成する為の全体的な時間が長くなる
最後の軽い食刻■稈の前に、溝の研摩により、満28の
底28′ (第5図)にあるレーザにJzって誘起され
た損傷の除去並びに満の下側部分の形を更に整えること
を実施することが好ましい。第6図に好ましい研摩工程
を図式的に示す。第6図では、好ましくはステンレス鋼
の多重撚線で構成されていて、研摩材を被覆したワイヤ
80を十分な時間の間、溝28′にこすりつけて、滑ら
かな溝の底28a′を形成することにより、レーザによ
って誘起された溝28′の損傷を除くと共に、好ましく
は溝28′を深くして、最終的な溝28の新しい底28
aを形成する。溝28′を約1ミル以上深くすることが
好ましい。この発明の研摩工程は、その前にレーザによ
って食刻された溝28′が存在することによって著しく
容易になる。
この溝28′の巾でワイヤ80をサイリスタ10に対し
て好便に且つ正確に中心合せすることが出来る。
研摩材を被覆したワイヤ80は、第7図に図式的に示し
た例としてのワイヤ研摩装置90で用いることが出来る
。装置90が滑車92.94.96を持ち、ワイヤ80
がこの各々の滑車の周りに張られる。滑車92は自動ワ
イヤ供給装置であって、サイリスタ10を研摩する為の
ワイヤを典型的には毎分1吋の速度で供給する。懸架錘
100がワイヤ80を滑車に当て)びい−んと張った状
態に引伸ばして、サイリスクを研摩する間、約200グ
ラムの力Fをサイリスタ10に対して加える。ワイヤ研
摩装置90では、サイリスター支持板集成体(10,5
8)がモータ駆動の1対の回転スピンドルの間に締付け
られる。その1つのスピンドル102を第7図に断面で
示しである。ワイヤ80を研摩材で被覆する為、水と粗
い研摩材粒子から成るスラリ103が、ワイヤ80上に
絶えず滴下する用に配置され、この為スラリ内の研摩材
粒子がワイヤ80上に残って、サイリスタ10を研摩す
る。粗いスラリ103をワイヤ80に適用した後に使わ
れる、水と細かい粒子から成る別のスラリ105をワイ
ヤ80上に絶えず滴下する様に配置して、溝28(第6
図)に滑らかな面を作る。第6図に示す様な多重撚線の
ワイヤ80を使うことは、ワイヤの凹凸面によって粒子
をワイヤに捕捉することが出来る為、ワイヤ80にスラ
リから出来る研摩性被覆を保つのに特に有用である。
ワイヤ80は約1乃至12ミルの直径を持つことが好ま
しく、ワイヤの適当な寸法は溝の所望の形に関係する。
例えばワイヤ8oの寸法が直径12ミルであると、次に
述べる研摩順序で、直径3吋のサイリスタ10を毎分約
170回転で回転した時、レーザによって食刻された溝
28′ (第5図)が約7ミル乃至25ミル深くなる。
直径14ミクロンの粗いガーネット粒子で構成されたス
ラリ103を適用しながら、サイリスタ10を35分間
回転すると共に、直径8ミクロンの細かいガーネット粒
子で構成されたスラリ105を適用しながら更に10分
間回転する。この発明の研摩工程は大量生産に適してお
り、装置1個あたりの研摩時間を5分以下にすることが
できる。
スラリ103.105は、炭化シリコン又は酸化アルミ
ニウムの様なガーネット以外の粒子で構成することが出
来る。この代りに、研摩材を被覆したワイヤ80はダイ
ヤモンドを被覆したワイヤで構成することが出来、この
場合スラリ103゜105は必要ではない。
レーザによって食刻された溝28′ (第5図)の底2
8′から°レーザによって誘起された損傷を除くと共に
溝を深くする為に、希望によっては、上に述べたワイヤ
研摩方式の代りに他の方式を用いることが出来る。この
他の適当な方式としては、サンドブラスティング、又は
細いジェットによってi28’  (第5図)に食刻剤
を吹付ける様にした湿式化学食刻がある。
上に述べたレーザによって誘起された損傷を除去する工
程及び満を深くする工程(これを使う場合)を行なって
、満28(第6図)を形成した後、溝28の表面を滑ら
かにする為に軽い食刻工程を使うのが望ましいことが判
った。こうすると、満28の表面に不動態化被覆を適用
するのが容易になる。サイリスタを製造する場合、この
様な被覆を適用するのが普通である。溝28から約2ミ
ルの半導体材料を除去する様な食刻剤が適当であること
が判った。これは、100秒程程度期間の間、所謂「ホ
ワイト」食刻剤(即ち、IHF:3t−IN03)の様
な湿式化学食刻剤を溝28に適用することによって達成
し得る。   ゛ 以上は電力半導体装置に2重正へベル溝を形成する方法
を説明したものであり、溝の両側にある半導体材料の領
域が機械的に丈夫であって、溝の場所及び形を正確に制
御することが出来、その結果製造の歩留りが目立って高
くなる。更に、溝の形成は、産業界で望ましい短い時間
内に実施することが出来る。
例としてこの発明の成る好ましい特徴だけを説明したが
、当業者にはいろいろな変更が考えられよう。従って、
特許請求の範囲は、この発明の範囲内に含まれるこの様
な全ての変更を包括するものであることを承知されたい
付  記 第3図のレーザ食刻装置のディジタル制御器52は、例
えばゼネラル・エレクトリック・テクニカル・リポート
第84 CRD O04号(1984年1月)所載のT
、R,アンソニーの論文「レーザ・ベベリング・イン・
ポリFORT)−IJに記載された計算機プログラムを
利用することが出来る。
(これはザ・ゼネラル・エレクトリック・テクニカル・
インフォメーション・エクスチェンジから入手し得る)
。こ)ではこの報告の全体を引用する・このT、R,ア
ンソニーの報告に記載されている計算機プログラムは、
一連の情報ブロックで構成され、その内の140番目は
、下記のブロックの様に2重正ベベル溝を形成する様に
調整された情報ブロックに置き換えるべきである。
O(ワイヤ切削用の縁の溝に対するDPBスタート&D
PBプログラム) I  DECIMAL 2 :DPBISTART (、高さ深さ)sWAPl
  0  Do  DUP’  PAGE3CR,’L
FVEL  Is”I。
4   VERTICAL−CUT  2  LEFT
  LOOP  DROP  DUP5  2/  O
Do  CR,“’LEVELIS”I  1−i 6  1REV  2  LEFT  LOOP  V
ERTICAL−CUT 2+ −24−’   。
7    RIGHT   500   LEFT  
 5OUNDER: 8:DPBl(高さ深さ)500  RIGI−ITD
PB I 5TART ; 9:DPB−8TART   6  16   DPB
ISTART: 10:DPB   5’OORTGHT  DPB−8
TART  ; この結果のプログラムを用いるとき、ディジタル制御器
52は、第5図に関連して説明した好ましいレーザ走査
順序を実行するようにマイクロマニピュレータ54を動
作させる。
【図面の簡単な説明】
第1図はこの発明の方法を使うことが出来る電力サイリ
スタの断面図、第2図は完成された溝を持つ第1図のサ
イリスタの詳しい断面図、第3図はこの発明の方法に役
立つレーザ食刻装置を一部分ブロック図で示した概略図
、第4図は第3図のレーザ食刻装置に使われるマイクロ
マニピュレータを一部分ブロック図で示した詳細図、第
5図は第3図のレーデ食刻装置で使われるレーザ・ビー
ムの好ましい水平及び垂直走査順序を断面で示す詳細図
、第6図はザイリスタのレーザ“によって食刻された溝
を深くする為の好ましい研摩工程を示す詳細断面図、第
7図は第6図の?iJl厚工程全工程する為に使うこと
が出来る適当なワイV研摩装置の略図である。 (主な行列の説明) 24.26:PN接合 24:縁の面 28:満 28a :溝の底 28b:溝の肩 54:レーザ・ビーム

Claims (1)

  1. 【特許請求の範囲】 1、ウェーハ形電力半導体装置に2重正ベベル溝を形成
    する方法に於て、 a)前記電力半導体装置のウェーハ形半導体本体の周縁
    にレーザによって溝を食刻し、該溝の一番内側の領域が
    溝の底を限定し、該溝の底は前記半導体装置の隣合った
    PN接合の間にあり、b)前記溝の表面を滑らかにする
    様に前記溝を食刻する工程を含む方法。 2、特許請求の範囲第1項に記載した方法に於て、前記
    溝を食刻する工程b)の前に、前記溝中のレーザによっ
    て誘起された損傷を除去する工程を含む方法。 3、特許請求の範囲第2項に記載した方法に於て、前記
    溝のレーザによって誘起された損傷を除去する工程が、
    前記溝を研摩することからなる方法。 4、特許請求の範囲第3項に記載した方法に於て、前記
    溝を研摩することが、研摩材を被覆したワイヤを用いて
    研摩することからなり、該研摩を行なう前に、前記溝は
    前記ワイヤを前記溝に中心合せすることが出来る位に大
    きい方法。 5、特許請求の範囲第4項に記載した方法に於て、前記
    溝を研摩することが、前記溝を更に約1ミル以上深くす
    る位に研摩することからなる方法。 6、特許請求の範囲第4項に記載した方法に於て、前記
    ワイヤの直径が約1乃至12ミルの範囲内である方法。 7、特許請求の範囲第4項に記載した方法に於て、前記
    ワイヤが多重撚線のワイヤで構成される方法。 8、特許請求の範囲第1項に記載した方法に於て、前記
    溝の略全部が1対のPN接合の間に位置する方法。 9、特許請求の範囲第8項に記載した方法に於て、前記
    工程a)のレーザによる前記溝の食刻を制御して、最大
    勾配の曲率半径が約2ミルを越える様な弯曲した肩を持
    つ溝を作る方法。 10、特許請求の範囲第1項に記載した方法に於て、前
    記工程a)のレーザによる前記溝の食刻が、前記半導体
    本体の1回の最初の水平走査に続く前記半導体本体の1
    回の垂直走査を含んでおり、この垂直方法が前記溝の底
    から前記ウェーハ形半導体本体の周縁に向う方向である
    方法。 11、特許請求の範囲第10項に記載した方法に於て、
    前記工程a)のレーザによる前記溝の食刻が、前記半導
    体本体の前記垂直走査の後に行なわれる前記半導体本体
    の第2の1回の水平走査をも含む方法。 12、特許請求の範囲1項に記載した方法に於て、前記
    工程a)のレーザによる食刻が、時間積分したパルスの
    パワー・レベルが約10ワットを越えるレーザ・ビーム
    を用いて食刻することからなる方法。
JP23781085A 1984-10-31 1985-10-25 電力半導体装置に2重正ベベル溝を形成する方法 Pending JPS61108170A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66694184A 1984-10-31 1984-10-31
US666941 1984-10-31

Publications (1)

Publication Number Publication Date
JPS61108170A true JPS61108170A (ja) 1986-05-26

Family

ID=24676155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23781085A Pending JPS61108170A (ja) 1984-10-31 1985-10-25 電力半導体装置に2重正ベベル溝を形成する方法

Country Status (1)

Country Link
JP (1) JPS61108170A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196502A (ja) * 2005-01-11 2006-07-27 Mitsubishi Electric Corp 電力用半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067592A (ja) * 1973-10-11 1975-06-06
JPS516484A (en) * 1974-07-05 1976-01-20 Hitachi Ltd Handotaisoshino seizohoho
JPS5368078A (en) * 1976-11-30 1978-06-17 Sony Corp Manufacture of semiconductor device
JPS55133568A (en) * 1979-04-05 1980-10-17 Hitachi Ltd Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5067592A (ja) * 1973-10-11 1975-06-06
JPS516484A (en) * 1974-07-05 1976-01-20 Hitachi Ltd Handotaisoshino seizohoho
JPS5368078A (en) * 1976-11-30 1978-06-17 Sony Corp Manufacture of semiconductor device
JPS55133568A (en) * 1979-04-05 1980-10-17 Hitachi Ltd Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196502A (ja) * 2005-01-11 2006-07-27 Mitsubishi Electric Corp 電力用半導体装置

Similar Documents

Publication Publication Date Title
US11551974B2 (en) Manufacturing process of element chip using laser grooving and plasma-etching
US7041578B2 (en) Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
JP4398686B2 (ja) ウエーハの加工方法
TW582096B (en) Dicing method and dicing apparatus for dicing plate-like workpiece
JP7128067B2 (ja) ウエーハの生成方法およびレーザー加工装置
TW201643957A (zh) 晶圓的分割方法
KR20180063832A (ko) SiC 웨이퍼의 생성 방법
JP6001931B2 (ja) ウェーハの加工方法
JP2006319292A (ja) 貼合せワークの外周エッジ部の段差加工方法及び装置
US20180197777A1 (en) Manufacturing process of element chip
US4097310A (en) Method of forming silicon solar energy cells
CN114473188A (zh) 一种用于剥离晶片的激光加工方法、装置
JP3299889B2 (ja) 太陽電池用ウエハの製造方法
JPS61108170A (ja) 電力半導体装置に2重正ベベル溝を形成する方法
CN217493055U (zh) 一种用于在碳化硅晶锭内部形成改性层的加工装置
US11370084B2 (en) Cutting blade shaping method
US3915770A (en) Method and apparatus for thermo-chemically slicing crystal boules
US11077525B2 (en) Method of processing a silicon carbide containing crystalline substrate, silicon carbide chip, and processing chamber
JP4307915B2 (ja) サンプルの劈開を利用した加工方法と装置
CA1207087A (en) Temperature stable self-protected thyristor and method of producing
KR100313703B1 (ko) 초점이 형성된 레이저를 이용한 굽은 경질 표면의 평탄화 방법
JP3050632B2 (ja) 半導体装置の製造方法
JPS5951137B2 (ja) 半導体装置の製造方法
JPS60157257A (ja) 半導体素子の端面傾斜付加工方法
JP2001088041A (ja) 研削チップ、研削工具及び研削方法