CN100474514C - 半导体集成电路器件的制造方法 - Google Patents

半导体集成电路器件的制造方法 Download PDF

Info

Publication number
CN100474514C
CN100474514C CNB2004100481239A CN200410048123A CN100474514C CN 100474514 C CN100474514 C CN 100474514C CN B2004100481239 A CNB2004100481239 A CN B2004100481239A CN 200410048123 A CN200410048123 A CN 200410048123A CN 100474514 C CN100474514 C CN 100474514C
Authority
CN
China
Prior art keywords
film
chamber
wafer
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100481239A
Other languages
English (en)
Other versions
CN1574231A (zh
Inventor
小泽毅
佐藤康幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Publication of CN1574231A publication Critical patent/CN1574231A/zh
Application granted granted Critical
Publication of CN100474514C publication Critical patent/CN100474514C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明的目的是提供一种通过自动地探测室中的清洗终点能够提高生产量、降低清洗气体的成本以及延长工艺套件的寿命的半导体集成电路器件的制造方法。将在等离子气体发生器中转变为等离子体的清洗气体引入室，以除去室的内壁或电极上方淀积的不必要薄膜。通过调整RF电源为薄膜形成时的低输出，将高频电压施加到底电极和上电极。通过RF传感器探测该电压并通过电子模块放大。将通过电子模块因此放大的电压输入到终止控制器。当因此输入的电压变得基本上恒定在预定电压或更大的电压时，终止控制器自动地判断清洗的终止。

Description

半导体集成电路器件的制造方法
本申请要求2004年3月19日申请的日本专利申请JP2004-079952以及2003年6月16日申请的JP 2003-170968的优先权，因此将其内容通过参考引入本申请。
技术领域
本发明涉及半导体集成电路器件的制造技术，具体涉及当应用于在半导体晶片(下面简单地称作“晶片”)上方形成薄膜的半导体制造设备的清洗步骤时有效的技术。
背景技术
在日本未审查的专利公开No.Hei 9(1997)-082645(专利文献1)中，公开了一种根据参与清洗的等离子体种类与不参与清洗的等离子体种类的发射强度比探测CVD设备的清洗终点的技术，在清洗过程中压力改变或等离子体电位改变。
在日本未审查的专利公开No.Hei 10(1998)-022280(专利文献2)中，公开了一种在阴极和阳极电极之间布置用于探测其间的阻抗变化的阻抗探测装置且当通过阻抗探测装置探测的阻抗的增速比或减速比降到预定值以下时终止清洗的技术。
在美国专利No.6534007(国际专利公开No.2001-527151)(专利文献3)中，公开了一种监视室中的清洗气体的发射线强度以及至少一种背景气的发射线强度以决定清洗气体发射线的强度与背景气发射线的强度的比率，将确定的强度比率与预设的阈值比较，并根据比较结果探测清洗的终点的技术。
在日本未审查的专利公开No.Hei 11(1999)-162957(专利文献4)中，公开了以下的技术。具体地描述，在电极对之间布置可动的中间网状电极。为了清洗电极侧边上的室内壁，通过在一个电极和中间网状电极之间产生刻蚀气体的等离子体刻蚀该内壁。为了清洗另一个电极侧边上的室内壁，将中间网状电极传送到中间网状电极和另一个电极之间的位置，在该位置可以产生辉光放电，然后通过在中间网状电极和另一电极之间产生的刻蚀气体的等离子体执行刻蚀。
[专利文献1]日本未审查的专利公开No.Hei 9(1997)-082645(第3页，图4)
[专利文献2]日本未审查的专利公开No.Hei 10(1998)-022280(第2至3页，图2至3)
[专利文献3]美国专利No.US 6534007
[专利文献4]日本未审查的专利公开No.Hei 11(1999)-162957(第4至7页，图1，3)
发明内容
通过CVD(化学气相淀积)方法在晶片上方形成薄膜。在CVD方法中，以气体形式馈送取决于待形成的薄膜种类的必需原材料；通过施加能量到气体引起化学反应；以及当利用底下薄膜的表面上的催化反应的同时，在晶片上方淀积薄膜。该CVD方法有许多种。当通过待施加的能量给它们分类时，可以给出热CVD和等离子体CVD方法作为例子。
等离子体CVD方法是在压力降低的室中引入原材料气体、通过高频电场将引入的气体转变为等离子体且通过化学反应淀积薄膜的技术。用于实现该等离子体CVD方法的设备是等离子体CVD设备。
在等离子体CVD设备中，在室中的晶片上方形成薄膜。但是，在晶片上方形成薄膜时，在除晶片之外的位置上方也形成薄膜。在室中形成的这些薄膜可能是产生外来物质的原因。因此半导体集成电路器件的制造过程包括清洗等离子体CVD设备中的室。
用于清洗室内部的第一方法是直接施加RF(射频)的方法。在该方法中，在室中的电极对之间引入清洗气体，然后通过射频振荡器施加电压到该电极对，将清洗气体转变为等离子体。通过以等离子体形式的清洗气体和室中淀积的薄膜之间的化学反应除去室中淀积的薄膜。
氟原子团的量随着化学反应的进展阶段而不同，同时室中产生的氟原子团的迁移(transition)引起光发射。因此，在该方法中，通过光发射监控器探测由氟原子团发射的光强度的变化可以自动地探测清洗的终止时间。
此外，室的阻抗和电源的阻抗是匹配的，以便保持室中的放电恒定。当清洗完成时，室的阻抗变化，放电同样发生改变。通过探测室的阻抗的变化，可以自动地探测清洗的终点。
但是上述的直接施加RF的方法伴有产生等离子体形式的清洗气体需要高输出的问题，该高输出易于损坏部件(处理套件)如电极。
用于清洗室内部的第二方法是使用远程等离子体的清洗法，该方法近来盛行。在该方法中，使用NF3气体(与氩气混合，氩气是惰性气体)作为清洗气体，以及通过将清洗气体引入布置在室外部的等离子体气体发生器中使该清洗气体变为等离子体。通过将等离子体清洗气引入室中进行干法刻蚀并除去室中形成的不必要的薄膜。
与上述直接施加RF的方法不同，使用远程等离子体的第二清洗法不需要射频振荡器在用于清洗的室中工作。因此通过上述方法不能探测清洗的终点。
下面描述的方法是能够自动探测清洗的终止时间的可能的解决办法。
例如，在室的排气线路中布置气体分析器且通过流过排气线路的氟量的变化探测清洗的终止时间。但是该方法带来气体分析器的传感器被氟腐蚀的这样一种问题，这妨碍了清洗的终止时间的稳定探测。此外，该气体分析器成本高。
在使用远程等离子体的清洗方法中，不能稳定地自动探测清洗的终止时间。目前，例如只要进行薄膜形成所花费的清洗时间是从起始时间开始至期望的结束时间的1.2倍。考虑到室的状态的变化清洗时间设置较长。例如，使用上述气体分析器时，可以预期清洗的终止时间。换句话说，根据实验的基础使用气体分析器测量室中的清洗时间。在实际的生产线中，不使用气体分析器且清洗进行由测量决定的清洗时间的约1.2倍的时间。
但是上述方法伴有由于清洗时间约为实际清洗时间的1.2倍，因此生产量降低以及由于过蚀刻使部件退化的这种缺点。此外，通过部件的过蚀刻可能产生外来物质。而且，过蚀刻增加清洗气体的消耗量，导致成本上升。
通过本申请公开的本发明的目的是提供一种能够自动地探测室内部的清洗的正确终止时间的半导体集成电路器件的制造技术。
通过本申请公开的本发明的另一目的是提供一种能够降低每批的处理时间的半导体集成电路器件的制造方法。
通过本申请公开的本发明的再一目的是提供一种能够降低每批的处理时间的CVD技术。
通过本申请公开的本发明的又一目的是提供一种在CVD中的有效清洗技术。
通过本申请公开的本发明的又一目的是提供一种适于CVD中清洗的处理控制技术。
通过本申请公开的本发明的又一目的是提供一种适于小批量处理的半导体集成电路器件的制造方法。
通过本申请公开的本发明的又一目的是提供一种有效地用于探测清洗的终点的技术，该技术适于等离子体CVD。
通过本申请公开的本发明的又一目的是提供一种有效地用于探测清洗的终点的技术，该技术适于CVD。
通过本申请公开的本发明的又一目的是提供一种有效地用于探测清洗的终点的技术，该技术适于利用远程等离子体清洗机制的等离子体CVD。
通过本申请公开的本发明的又一目的是提供一种需要更少的处理时间的CVD技术。
通过本申请公开的本发明的又一目的是提供一种具有较小的清洗气体消耗量的CVD中的清洗技术。
通过本申请公开的本发明的又一目的是提供一种具有较小的设备损坏的CVD中的清洗技术。
通过本申请公开的本发明的又一目的是提供一种具有较小的污染的CVD中的清洗技术，。
通过本申请公开的本发明的又一目的是提供一种适于晶片接晶片处理的CVD技术。
通过本申请公开的本发明的又一目的是提供一种适于300Φ晶片或更大的晶片处理的CVD技术。
从说明书和附图的描述将使本发明的上述及其他目的以及新颖性特点变得明显。
下面简要地描述通过本申请公开的发明的代表性发明。
1、一种半导体制造设备，该设备包括：(a)将由等离子体形式的清洗气体清洗的室；(b)布置在室中的一对电极；(c)用于在清洗室时提供电力到电极对的振荡器；(d)用于探测通过由振荡器提供的电力施加到电极对的电压的传感器；以及(e)用于根据通过传感器探测的电压，终止用等离子体清洗气清洗室内部的终止控制器。
2、一种半导体制造设备，该设备包括：(a)用于产生等离子体形式的清洗气体的等离子气体发生器；(b)将通过等离子体清洗气清洗且与等离子气体发生器隔开的室；(c)布置在室中的一对电极；(d)用于在室的清洗时为电极对提供电力的振荡器；(e)用于探测通过由振荡器提供的电力施加到电极对的电压的传感器；以及(f)用于根据通过传感器探测的电压，终止用等离子体清洗气清洗室内部的终止控制器。
3、一种半导体制造设备，装备有(a)用于产生等离子体清洗气的等离子气体发生器；(b)将通过引入等离子体清洗气清洗且与等离子气体发生器隔开的室；(c)布置在室中的一对电极；(d)用于在室的清洗时为电极对提供电力的振荡器；(e)用于探测通过由振荡器提供的电力在电极对之间施加的电压的传感器；以及(f)用于根据通过传感器探测的电压，终止用等离子体清洗气清洗室内部的终止控制器，其中当通过探测器探测的电压变得基本上恒定在预定电压或更大的电压时，终止控制器停止馈送等离子体清洗气到室中以及停止通过振荡器供电。
4、一种用于引入等离子体形式的原材料气体到晶片以在其上形成薄膜的半导体制造设备，该设备包括(a)用于产生等离子体形式的清洗气体的等离子气体发生器；(b)将通过引入等离子体清洗气清洗并与等离子气体发生器隔开的室；(c)布置在室中的一对电极；(d)用于在室的清洗时为电极对馈送电力的振荡器；(e)用于探测通过由振荡器提供的电力在电极对之间施加的电压的传感器；以及(f)用于根据通过传感器探测的电压，终止用等离子体清洗气清洗室内部的终止控制器。
5、一种半导体制造设备，该设备装备有(a)引入原材料气体到其内的室，(b)布置在室中的一对电极，以及(c)振荡器；通过由振荡器提供的电力在电极对之间施加第一电压，将原材料气体转变为等离子体且通过使用等离子体原材料气体在室中布置的晶片上方形成薄膜，该振荡器包括(d)用于形成等离子体清洗气且与室隔开的等离子气体发生器；(e)用于在通过引入等离子体清洗气到室中清洗室时，通过以比在晶片上方形成薄膜时施加的电压更低的输出操作振荡器而探测施加到电极对的第二电压的传感器，以及(f)用于根据通过传感器探测的第二电压，终止用等离子体清洗气清洗室内部的终止控制器；其中当通过传感器探测的第二电压变得基本上恒定在预定电压或更大的电压时，终止控制器停止馈送等离子体清洗气到室中以及停止通过振荡器施加第二电压。
在下面的项中将描述通过本申请公开的其它发明。
1、一种半导体集成电路器件的制造方法，包括以下步骤：(a)在室中的晶片上方形成薄膜，(b)从室卸载晶片，(c)在室以外的位置处布置的等离子气体发生器中将清洗气体转变为等离子体，(d)步骤(b)之后，在室中馈送等离子体清洗气以清洗室的内部，(e)在室内部的清洗过程中，从振荡器提供电力到室中布置的电极对，(f)通过连接到电极的传感器探测通过电力的馈送在电极对之间产生的电压，以及(g)根据通过传感器探测的电压，终止用等离子体清洗气清洗室的内部。
2、在如第1项所述的半导体集成电路器件的制造方法中，在步骤(g)中，当由传感器探测的电压基本上恒定在预定电压或更大的电压时终止馈送等离子体清洗气到室。
3、在如第2项所述的半导体集成电路器件的制造方法中，其中当由传感器探测的电压没有变得基本上恒定在预定电压或更大的电压时，停止室中的等离子体清洗气的馈送且报告等离子气体发生器的异常情况。
4、在如第1项所述的半导体集成电路器件的制造方法中，其中步骤(a)还包括(a-1)在电极对之一上布置晶片，(a2)在晶片上方馈送薄膜的原材料，以及(a3)通过使用振荡器馈送第一电力到电极对，以将电极对之间的原材料转变为等离子体，以及通过利用原材料等离子体的化学反应在晶片上方形成薄膜；以及在步骤(e)中，将小于第一电力的第二电力馈送到电极对。
5、在如第4项所述的半导体集成电路器件的制造方法中，其中在步骤(e)中，从等离子体发生器将用于保持待馈送到室中的等离子体清洗气的等离子形式所必需的最小电力到电极对。
6、在如第4项所述的半导体集成电路器件的制造方法中，其中第二电力在第一电力的1％至10％的范围内。
7、在如第4项所述的半导体集成电路器件的制造方法中，其中第二电力在第一电力的1％至50％的范围内。
8、在如第4项所述的半导体集成电路器件的制造方法中，其中第二电力在第一电力的1％至80％的范围内。
9、在如第1项所述的半导体集成电路器件的制造方法中，其中在步骤(a)中，在晶片上方形成氧化硅薄膜。
10、在如第9项所述的半导体集成电路器件的制造方法中，其中使用TEOS作为原材料形成氧化硅薄膜。
11、在如第9项所述的半导体集成电路器件的制造方法中，其中氧化硅薄膜是层间介质薄膜。
12、在如第1项所述的半导体集成电路器件的制造方法中，其中在步骤(a)中，在晶片上方形成氮化硅薄膜。
13、在如第12项所述的半导体集成电路器件的制造方法中，其中氮化硅薄膜是钝化薄膜。
14、一种半导体集成电路器件的制造方法，包括以下步骤：(a)在室中的第一晶片上方形成薄膜，(b)从室卸载第一晶片，(c)在步骤(b)之后，在室中装载第二晶片，(d)在室中的第二晶片上方形成薄膜，(e)从室卸载第二晶片，(f)在布置在室以外的位置处的等离子气体发生器中将清洗气体转变为等离子体，(g)在步骤(e)之后，将等离子体清洗气馈送到室中，以清洗室的内部，(h)在清洗室内部的过程中，从振荡器提供电力到在室中布置的电极对，(i)通过连接到电极的传感器探测通过提供电力到电极对在电极对之间产生的电压，以及(j)当通过传感器探测的电压变得基本上恒定在预定电压或更大的电压时，终止将等离子体清洗气馈送到室中。
15、一种半导体集成电路器件的制造方法，包括以下步骤：(a)对于n片晶片，重复在室中装载晶片、在晶片上方形成薄膜以及从室卸载晶片的步骤，(b)在布置在室以外的位置处的等离子气体发生器中将清洗气体转变为等离子体，(c)在步骤(a)之后，将等离子体清洗气馈送到室中，以清洗室的内部，(d)在清洗室内部的过程中，从振荡器提供电力到在室中布置的电极对，(e)通过连接到电极的传感器探测通过提供电力到电极对在电极对之间产生的电压，以及(f)当由传感器探测的电压变得基本上恒定在预定电压或更大的电压时，终止将等离子体清洗气馈送到室中。
16、一种半导体集成电路器件的制造方法，包括以下步骤：(a)在室中的晶片上方形成薄膜，(b)从室卸载晶片，(c)在布置在室以外的位置处的等离子气体发生器中将清洗气体转变为等离子体，(d)在步骤(b)之后，将等离子体清洗气馈送到室中，以清洗室的内部，(e)在清洗室内部的过程中，从振荡器提供电力到在室中布置的电极对，由此保持等离子体形式的清洗气体存在于电极对之间，(f)通过光电传感器探测等离子体清洗气的光发射，以及(g)当光电传感器的输出电压变得基本上恒定在预定电压或更大的电压时，终止通过等离子体清洗气的在室中的清洗。
17、一种半导体集成电路器件的制造方法，包括以下步骤：(a)在室中的第一晶片上方形成薄膜，(b)从室卸载第一晶片，(c)在步骤(b)之后，将第二晶片装载到室中，(d)在室中的第二晶片上方形成薄膜，(e)从室卸载第二晶片，(f)在布置在室以外的位置处的等离子气体发生器中将清洗气体转变为等离子体，(g)在步骤(e)之后，将等离子体清洗气馈送到室中，以清洗室的内部，(h)在清洗室内部的过程中，从振荡器提供电力到在室中布置的电极对，由此保持等离子体形式的清洗气体存在于电极对之间，(i)通过光电传感器探测等离子体清洗气的光发射，以及(j)当光电传感器的输出电压变得基本上恒定在预定电压或更大的电压时，终止通过等离子体清洗气在室中的清洗。
18、一种半导体集成电路器件的制造方法，包括以下步骤：
(a)对于n片晶片重复在室中装载晶片、在晶片上方形成薄膜以及从室卸载晶片的步骤，(b)在布置在室以外的位置处的等离子气体发生器中将清洗气体转变为等离子体，(c)在步骤(a)之后，将等离子体清洗气馈送到室中，以清洗室的内部，(d)在清洗室内部的过程中，从振荡器提供电力到在室中布置的电极对，由此保持等离子体形式的清洗气体存在于电极对之间，(e)通过光电传感器探测等离子体清洗气的光发射，以及(f)当压电传感器的输出电压变得基本上恒定在预定电压或更大的电压时，终止利用等离子体清洗气在室内的清洗。
下面的项将描述通过本申请公开的其它发明。
1、一种半导体集成电路器件的制造方法，包括以下步骤：(a)蚀刻并除去在等离子体CVD设备的第一薄膜形成室的内部上淀积的不希望的薄膜部件(介电薄膜等)，该等离子体CVD设备的第一薄膜形成室中不包含待处理晶片，同时在第一薄膜形成室中引入在薄膜形成室的外部产生的含第一原子团的第一气体；(b)在步骤(a)的过程中，在第一强度的第一射频功率下使第一薄膜形成室中的第一气体经历等离子体激发，以及通过观察激发的等离子体的物理或化学性能探测蚀刻的终点；在实例中，将用于薄膜形成的射频功率提供给用于等离子体CVD中的薄膜形成的等离子体激发电极，以便于探测清洗终点，但是在薄膜形成室或排气系统中的激励电极、励磁线圈、激励天线、激励波导或激发的功率注入机构的附加处理也可以用于观测。在此情况下，本方法是有利的，因为它可以应用于不含用于薄膜形成的等离子体激励电极的热CVD。即使在等离子体CVD中，可以降低通过清洗对薄膜形成室的损坏以及可以降低通过不希望的刻蚀引入的污染。具体，在排气系统中的布置是有效的。另一方面，当使用常规电极时，没有必要引入新的电极或射频供应系统。如下所述，不必在所有的清洗步骤中都观察刻蚀的终点。在从第一薄膜形成室取出第一晶片的步骤(f)之后观察终点不总是必需的。如下所述，在所有的清洗步骤中观察刻蚀的终点并不总是必要的。可能通常使用根据同一室的终点测量结果以给定方式预先预计的值，且一旦在C时间，可以实际地探测终点。C通常代表1至10，优选从1至5。但是测量每个清洗时间的终点是有效的以便消除浪费。值C根据整个设备的周期性清洗之后的处理量可以进行变化。这些使之可以在非必要的清洗时通过射频施加使薄膜形成室的内部的不希望刻蚀最小化。这些将同样地应用于下列项8、12、15以及16)；(c)根据步骤(b)的结果，终止蚀刻以及，除去；(d)从第一薄膜形成室排出第一气体(这些步骤并不总是必要的，以及这些步骤的顺序不局限于该情况的这些顺序)；(e)在步骤(c)和(d)之后，在第一薄膜形成室中存储待处理的第一晶片，(f)通过大于第一强度的第二强度的第二射频功率使第二气体经历等离子体激发，同时将第二气体引入包含第一晶片的第一薄膜形成室，由此在第一晶片的第一主表面上或其上方形成第一薄膜部件；以及(g)在步骤(f)之后从第一薄膜形成室取出第一晶片。
2、根据第1项所述的半导体集成电路器件的制造方法，其中等离子体的物理或化学性能是与等离子体的阻抗有关的电性能。
3、根据第1项所述的半导体集成电路器件的制造方法，其中等离子体的物理或化学性能是等离子体的光学性能。
4、根据第1至3项的任意一项所述的半导体集成电路器件的制造方法，其中第一强度为第二强度的0.05％至40％。
5、根据第1至3项的任意一项所述的半导体集成电路器件的制造方法，其中第一强度为第二强度的0.1％至30％。
6、根据第1至3项的任意一项所述的半导体集成电路器件的制造方法，其中第一强度为第二强度的0.5％至20％。
7、根据第1至3项的任意一项所述的半导体集成电路器件的制造方法，其中第一强度为第二强度的1％至10％。
8、一种半导体集成电路器件的制造方法，包括以下步骤：(a)蚀刻在CVD设备的第一薄膜形成室的内部上淀积的不希望的薄膜部件(介电薄膜等)，该等离子体CVD设备的第一薄膜形成室中不包含待处理晶片，同时在第一薄膜形成室中引入在第一薄膜形成室的外部产生的含第一原子团的第一气体；(b)在步骤(a)的过程中，通过第一强度的第一射频功率使第一薄膜形成室中的第一气体经历等离子体激发且通过观察激发的等离子体的物理或化学性能探测蚀刻的终点；(c)根据步骤(b)的结果终止蚀刻(b)；(d)从第一薄膜形成室排出第一气体(该步骤并不总是必要的，以及这些步骤的顺序不局限于该情况的这种顺序)；(e)在步骤(c)和(d)之后，将待处理的第一晶片放置在第一薄膜形成室中，(f)通过比第一射频功率高的射频功率在第一晶片的第一主表面上或之上形成第一薄膜部件，而不引起等离子体激发，同时在其中包含第一晶片的第一薄膜形成室中引入第二气体；以及(g)在步骤(f)之后，从第一薄膜形成室取出第一晶片。
9、根据第8项所述的半导体集成电路器件的制造方法，其中等离子体的物理或化学性能是与等离子体的阻抗有关的电性能。
10、根据第8项所述的半导体集成电路器件的制造方法，其中等离子体的物理或化学性能是等离子体的光学性能。
11、根据第8至10项的任意一项所述的半导体集成电路器件的制造方法，其中通过热CVD形成第一薄膜部件。
12、一种半导体集成电路器件的制造方法，包括以下步骤：(a)蚀刻在不包含待处理晶片的等离子体CVD设备的第一薄膜形成室的内部上淀积的不希望的薄膜部件(该晶片可以包含于设备的晶片等候部分)，同时在第一薄膜室中引入在第一薄膜形成室外部形成的含第一原子团的第一气体；(b)在步骤(a)过程中，探测蚀刻的终点；(c)根据步骤(b)的结果终止蚀刻；(d)从第一薄膜形成室排出第一气体(该步骤并不总是必要的，以及这些步骤的顺序不局限于该情况的这种顺序)；(e)在步骤(c)和(d)之后，在第一薄膜形成室中存储待处理的第一晶片，(f)在第一晶片的第一主表面上或之上形成第一薄膜部件，同时在其中包含第一晶片的第一薄膜形成室中引入第二气体，使第二气体经历等离子激发；(g)在步骤(f)之后，从第一薄膜形成室取出第一晶片；(h)在步骤(g)之后，在第一薄膜形成室中存储待处理的第二晶片，而不蚀刻在步骤(f)期间在第一薄膜形成室中淀积的不希望的薄膜部件；(i)在第一晶片的第一主表面上或之上形成第一薄膜部件，同时在包含第二晶片的第一薄膜形成室中引入第二气体，使第二气体经历等离子体激发；以及(j)在步骤(i)之后，从第一薄膜形成室取出第二晶片。
13、根据第12项所述的半导体集成电路器件的制造方法，其中通过测量与第一薄膜形成室中激发的第一气体等离子体的阻抗有关的电性能决定蚀刻的终点。
14、根据第12项所述的半导体集成电路器件的制造方法，其中通过测量第一薄膜形成室中激发的第一气体等离子体的光学性能探测蚀刻的终点。
15、一种半导体集成电路器件的制造方法，该方法包括，在通过使用CVD设备使多片晶片经历CVD时，在用晶片的第二等候组(第二次放置在等候部分中的晶片组)替换晶片的第一等候组(在第一次保存在等候部分中的晶片组)的过程中，进行多个CVD室的清洗；该CVD设备具有(a)多个CVD室，(b)其中可以等候多片晶片的等候部分，(c)能在其中安装多片晶片传送容器的晶片传送容器安装部位；以及(d)能在其间传送晶片的晶片传送机构。
16、一种半导体集成电路器件的制造方法，该方法包括，在通过使用CVD设备使多片晶片经历CVD时，在用晶片的第二晶片组(第二次放置在CVD室中的第二晶片组)替换晶片的第一晶片组(在第一次保存在CVD室中的晶片组)的过程中，进行多个CVD室的清洗，而基本上不保持晶片等候在等候部分中用于清洗；该CVD设备具有(a)多个CVD室，(b)能在其中安装多片晶片传送容器的晶片传送容器安装部位；以及(c)能在其间传送晶片的晶片传送机构。
下面将描述由通过本申请公开的发明的代表性发明可得到的优点。
因为可以自动地探测室中的清洗的正确完成时间，所以可以降低薄膜形成时间。
附图说明
图1示出了根据本发明的实施例1的等离子体CVD设备的结构；
图2示出了终止控制器中的电压输入和时间之间的关系的曲线图；
图3是说明实施例1中的等离子体CVD的工作的流程图；
图4是说明实施例1中的等离子体CVD的工作的流程图；
图5图示了实施例2中使用的等离子体CVD设备的外观；
图6图示了实施例2中使用的等离子体CVD设备的薄膜形成和清洗的顺序；
图7更具体图示了实施例2中使用的等离子体CVD设备的薄膜形成和清洗的顺序；
图8图示了用于实施例2的等离子体CVD设备的结构；
图9图示了输入到终止控制器的电压和从清洗开始的时间之间的关系；
图10图示了，在形成200nm厚的薄膜之后的清洗中，输入到终止控制器的电压和从清洗开始的时间之间的关系；
图11图示了，在形成300nm厚的薄膜之后的清洗中，输入到终止控制器的电压和从清洗开始的时间之间的关系；
图12图示了，在形成400nm厚的薄膜之后的清洗中，输入到终止控制器的电压和从清洗开始的时间之间的关系；
图13图示了，在形成600nm厚的薄膜之后的清洗中，输入到终止控制器的电压和从清洗开始的时间之间的关系；
图14图示了，在形成800nm厚的薄膜之后的清洗中，输入到终止控制器的电压和从清洗开始的时间之间的关系；
图15图示了，在形成1100nm厚的薄膜之后的清洗中，输入到终止控制器的电压和从清洗开始的时间之间的关系；
图16图示了在晶片上方形成的薄膜的厚度差值；
图17图示了在晶片上方形成的薄膜的均匀性差值；
图18图示了在晶片上方淀积的外来物质的数目；
图19图示了在晶片上方形成的薄膜的应力差值；
图20图示了根据本发明的实施例2的半导体集成电路器件的制造步骤的剖面图；
图21图示了图20之后的半导体集成电路器件的制造步骤的剖面图；
图22图示了图21之后的半导体集成电路器件的制造步骤的剖面图；
图23图示了图22之后的半导体集成电路器件的制造步骤的剖面图；
图24图示了图23之后的半导体集成电路器件的制造步骤的剖面图；
图25图示了图24之后的半导体集成电路器件的制造步骤的剖面图；
图26图示了图25之后的半导体集成电路器件的制造步骤的剖面图；
图27图示了图26之后的半导体集成电路器件的制造步骤的剖面图；
图28图示了图27之后的半导体集成电路器件的制造步骤的剖面图；
图29图示了处理室中的压力和时间之间的关系；
图30图示了RF输出和时间之间的关系；
图31图示了加热器温度和时间以及加热器位置和时间之间的关系；
图32图示了待引入处理室中的TEOS的流速和时间之间的关系；
图33图示了待引入处理室的氦气的流速和时间之间的关系；
图34图示了待引入处理室的氧气的流速和时间之间的关系；
图35图示了待引入处理室的NF3气体的流速和时间之间的关系；
图36图示了待引入处理室的氩气的流速和时间之间的关系；
图37图示了输入到终止控制器的电压和时间之间的关系；
图38图示了处理室中的压力和时间之间的关系；
图39图示了RF输出和时间之间的关系；
图40图示了加热器温度和时间以及加热器位置和时间之间的关系；
图41图示了引入处理室的硅烷气体的流速和时间之间的关系；
图42图示了引入处理室的氨气的流速和时间之间的关系；
图43图示了引入处理室的氮气的流速和时间之间的关系；
图44图示了引入处理室的NF3气体的流速和时间之间的关系；
图45图示了引入处理室的氩气的流速和时间之间的关系；
图46图示了输入到终止控制器的电压和时间之间的关系；
图47图示了处理室中的压力和时间之间的关系；
图48图示了RF输出和时间之间的关系；
图49图示了加热器温度和时间以及加热器位置和时间之间的关系；
图50图示了引入处理室的硅烷气体的流速和时间之间的关系；
图51图示了引入处理室的N2O气体的流速和时间之间的关系；
图52图示了引入处理室的氦气的流速和时间之间的关系；
图53图示了引入处理室的NF3气体的流速和时间之间的关系；
图54图示了引入处理室的氩气的流速和时间之间的关系；
图55图示了输入到终止控制器的电压和时间之间的关系；
图56图示了根据本发明的实施例3的半导体集成电路器件的制造步骤的剖面图；
图57图示了图56的步骤之后的半导体集成电路器件的制造步骤的剖面图；
图58图示了图57的步骤之后的半导体集成电路器件的制造步骤的剖面图；
图59图示了图58的步骤之后的半导体集成电路器件的制造步骤的剖面图；
图60图示了图59的步骤之后的半导体集成电路器件的制造步骤的剖面图；
图61图示了图60的步骤之后的半导体集成电路器件的制造步骤的剖面图；
图62图示了图61的步骤之后的半导体集成电路器件的制造步骤的剖面图；
图63说明用于实施例4中的等离子体CVD设备中的薄膜形成和清洗的顺序；
图64具体地说明用于实施例4中的等离子体CVD设备中的薄膜形成和清洗的顺序；
图65图示了用于实施例5中的等离子体CVD设备中的薄膜形成和清洗的顺序；
图66图示了晶片上淀积的累积薄膜厚度和外来物质数目之间的关系；以及
图67图示了用于实施例6的等离子体CVD设备的结构；
具体实施方式
下面根据附图具体地描述本发明的实施例。在用于描述以下描述的实施例的所有附图中，具有相同功能的元件由相同的参考标记表示，且将省略重复的描述。
在本发明的详细描述之前，将说明在此使用的术语的含义。
术语“半导体晶片”指单晶硅衬底(一般为圆片形式)、蓝宝石衬底、玻璃衬底、其他绝缘、半绝缘或半导体衬底或其复合物半导体衬底，每种用于集成电路的制造。在本发明中，术语“半导体集成电路器件”不仅指在半导体或绝缘体衬底如硅晶片或蓝宝石衬底上方制造的器件，而且也指在其他绝缘衬底例如玻璃上制造的器件，如TFT(薄膜晶体管)以及STN(超扭曲向列型)液晶，除非具体指出。
术语“转变为等离子体(或等离子体激发)”不仅包括原子或分子转变为相应的离子，而且也包括转变为原子团(在半导体集成电路器件的技术领域中的等离子体不包含这么多离子成分，但是在本发明中，包含由等离子体激发形成的原子团也叫作“等离子体”)。
术语“远程等离子体方法”指在远离待处理的晶片或设备的位置产生等离子体的方法，以免损坏待处理的晶片或设备，以及从等离子体发生器传送必需的活性物质到晶片容器。在早期，该远程等离子体方法被引入刻蚀设备等，但是近来，它被应用于CVD设备中的薄膜形成或清洗。在清洗时，惯例是在用于清洗的室中引起活性物质的等离子体激发，而不是在晶片薄膜形成室中。
在此使用的术语“晶片-接-晶片处理”指在一个处理室中一次仅处理一片晶片。就如图5所示的等离子体CVD设备而言，两个相邻的电极对似乎存在于一个处理室中(或两个子室似乎存在于一个室中)。但是，一般，对于一片晶片的处理存在一个电极对。一个特定的晶片的处理有时叫作“单晶片处理”。看来像图5的设备的热CVD设备没有任何激励电极或天线，以致在彼此空间地连接的反应室(处理室)中存储的两片晶片有时叫作“两片晶片处理”。在一片晶片的单元中的处理和在两片晶片的单元中的处理与批处理(在一个室中同时处理至少三片晶片)相比总体上叫作“晶片基本处理”。
在下面描述的实例中，将描述可以应用于本发明的介电薄膜(介电薄膜的种类和必要的性能)。介电薄膜的分类可以应用于半导体集成电路器件的层间介电薄膜、层内(intralayer)介电薄膜(层间介电薄膜和层内介电薄膜有时总体上叫作“层间介电薄膜”。这些层间和层内介电薄膜缩写为“ILD”)、最终钝化薄膜、绝缘扩散阻挡薄膜以及抗反射薄膜，半导体集成电路器件的每一个薄膜。通常使用的非低介电常数的含硅介电薄膜可以大致分为氧化硅基-介电薄膜如SiO2(包括基本上不含碳的介电薄膜、含相对小量的氮且主要用作抗反射薄膜的SiON以及硅玻璃如PSG和BPSG)以及由氮化硅代表的非氧化基含硅介电薄膜(包括氮化硅薄膜如SiN和SiNH以及碳化硅薄膜如SiC和SiCN)。
另一方面，低介电常数含硅介电薄膜(非有机聚合物基介电薄膜)包括含氟硅玻璃基介电薄膜如SiOF、碳掺杂的硅玻璃基(或有机硅玻璃基、有机硅氧烷基硅玻璃)介电薄膜如SiOC(碳掺杂的氧化物、有机硅酸盐玻璃、碳氧化硅)及其多孔的介电薄膜。这些介电薄膜可以由淀积方法分类。它们是涂敷型如SOG、CVD型如等离子体TEOS(TEOS等用作有机前体)以及HDP-CVD(高密度等离子体CVD)型。具体地，已广泛的使用通过HDP-CVD的ILD，因为它的敷层平面化。叫作ECR(电子回旋共振)、TCP(变压器耦合等离子体)以及ICP(感应耦合等离子体)的系统一般对应于它。在本申请中，将描述平行板型CVD技术，但是不用说本发明不受此限制。
用于这些工艺的原料或有机前体气体例如是硅烷化合物如甲硅烷、TEOS、TMS(三甲基硅烷)、4MS(四甲基硅烷)、TOMCATS(四甲基环四硅氧烷)、OMCTS(八甲基环四硅氧烷)以及DMDSO(二甲基二甲氧基硅烷)。
在以下描述的实施例中的，必要时为了方便起见的缘故，将分多个部分或在多个实施例中进行描述。这些多个章节或实施例彼此不独立，而是存在关系，以致一个是另一个的部分或整体的改进实例、详细或互补描述，除非具体指出。
在以下描述的实施例中，当提到元件的数目(包括数目、值、数量以及范围)时，元件的数目不局限于特定的数目，而是可以大于或小于特定的数目，除非具体指出，或在该数目限于特定数目是很明显的情况下。
而且，在以下描述的实施例中，不用说构成元件(包括元件步骤)并不总是必需的，除非具体地指出，或在他们是必需的是很明显的情况下。
同样地，在以下描述的实施例中，当提到构成元件的形状或位置关系时，基本上类似或相似的形状或位置也包括，除非具体地指出或在原理上它截然不同。这些也应用于上述值和范围。
在用于描述下述实施例的所有附图中，具有相同功能的元件将由相同的参考数字表示且将省略重复的描述。
下面根据附图详细描述本发明的实施例。
(实施例1)
在实施例1中，例如本发明应用于等离子体CVD设备。
图1图示了根据实施例1的等离子体CVD设备的结构；在图1中，实施例1的等离子体CVD设备具有室2、抽气泵3、底电极4、上电极5、导管6、原材料气体馈送器7、等离子气体发生器8、射频电源9、RF(射频)传感器10、电子模块11以及终止控制器12。
在室2中，在晶片A上方形成薄膜。通过抽气泵3，室2一直保持真空条件。在室2中，布置由底电极4和上电极5构成的一对电极，其间相距一定的距离。
形成底电极4以起在其上布置晶片A的载物台的作用，在晶片A上形成薄膜。该底电极4通过未图示的驱动机构可垂直地移动穿过室2的底面，以致可以调整在底电极4的上表面上待布置的晶片A的位置。在室2的底表面和底电极4之间，布置密封件，以保持室2中的真空度。
上电极5通过导管6连接到原材料气体馈送器7或等离子气体发生器8且形成从原材料气体馈送器7馈送的原材料气体或等离子气体发生器8中产生的等离子气体，以引入室2。
构造原材料气体馈送器7以馈送原材料气体，用于在布置在底电极4上的晶片A上的薄膜形成。当形成氧化硅薄膜时，例如，从原材料气体馈送器7馈送气体如甲硅烷(SiH4)、N2O、N2、O2以及Ar到室2中。另一方面，当形成氮化硅薄膜时，馈送原材料气体如甲硅烷(SiH4)、NH3、N2、O2以及Ar。原材料气体不局限于上述的气体，根据待形成的薄膜种类可以馈送乙硅烷(Si2H6)、TEOS(四乙氧基硅烷)；Si(OC2H5)4)等。
布置等离子气体发生器8，以便以等离子体形式馈送用于除去室2中的内壁、底电极4和上电极5上方淀积的不必要的薄膜的清洗气体。作为清洗气体，例如，采用NF3。等离子气体发生器8具有允许通过使用RF电极(applicator)如用于将NF3气体转变为等离子体的RF电极(applicator)线圈形成离子或原子团(氟原子团)的结构。
有一种在室2中的底电极4和上电极5之间施加高频电压以将清洗气体转变为等离子体的方法，但是该方法易于损坏部件，如室2中的电极。现在采用所谓的远程等离子体方法，亦即，将在远离室2(等离子气体发生器8)的位置中形成的等离子形式的清洗气体引入室2。
射频电源(振荡器)9电连接到底电极4和上电极5，以便可以提供电力到由底电极4和上电极5构成的电极对。换句话说，在底电极4和上电极5之间可以施加高频(约13.56MHz)电压。由于由底电极4和上电极5之间施加的电压(第一电压)产生高频电场，因此从原材料气体馈送器7馈送的原材料气体变为等离子体并分解成离子或原子团。通过这样分解的离子或原子团的化学反应，在晶片A上方形成薄膜。在薄膜形成时使用的射频电源9的输出例如约为700W。由射频电源9产生的频率不局限于上述约13.56MHz的值。在此使用的术语“第一电压”指当在晶片A上方形成薄膜时在底电极4和上电极5之间施加的电压。
在薄膜形成时，射频电源9工作，但是在远程等离子体方法中，在清洗时，不使用射频电源9。具体地描述，不使用射频电源9除去室2中形成的不必要的薄膜，而是通过导管6将等离子气体发生器8中产生的等离子体清洗气引入室2。另一方面，在该实施例1中，即使在清洗时射频电源9也工作。在清洗时射频电源9的输出低于薄膜形成时的输出，例如在约10W至约50W的范围内。输出被调整为更低，以避免输出高时将引起的电极损坏。
在室2中的清洗过程中，RF传感器10能够探测通过射频电源9在底电极4和上电极5之间施加的电压(第二电压)，且输出由此探测的电压到之后将描述的电子模块11。在此使用的术语“第二电压”指当在室2中清洗时底电极4和上电极5之间施加的电压。
电子模块(放大部分)11能够输入由RF传感器10探测的电压，放大由此输入的电压，并调节该电压，以输出到之后将描述的终止控制器12。例如，由运算放大器制成的电子电路用于放大通过RF传感器10探测的电压。
终止控制器12能够输入来自电子模块11的电压，该电压由RF传感器10探测，然后由电子模块11放大，且根据因此输入的电压变化，终止室2中的清洗。具体地描述，该终止控制器12连接到等离子气体发生器8和射频电源9。当由电子模块11输入的电压变化变得恒定在预定电压或更大的电压时，它断定室2中的清洗完成。然后它能停止通过等离子气体发生器8产生的等离子体形式的清洗气体的产生，以及停止从射频电源9提供电力到底电极4和上电极5。该预定电压例如是由过去的结果决定。
图2中示出了终止控制器12中的电压输入和时间之间的关系。在图2中，沿纵座标绘制通过RF传感器10探测并通过电子模块11输入到终止控制器12中的电压，电压的单元是mV。另一方面，沿着横坐标，绘制从室2中的清洗开始的开始时间，时间的单元是秒(s)。
如从图2可以明显看出，在室2中的清洗开始之后刚约10秒电压急速地增加且变为约2500(mV)。其后约20秒，电压变得基本上恒定在约2500(mV)且在20至55秒期间电压上升。在约55秒，电压变得基本上恒定在约7500(mV)。在图2中的圆圈部分的电压基本上恒定。通过本发明人的经验揭露基本上恒定的电压意味着除去室2中的不必要的薄膜。因此室2中的清洗的终点存在大约55秒。这里，预定电压设为约2500(mV)或更大的电压，而不是大于约7500(mV)。
实施例1的等离子体CVD设备1具有如上所述的这种结构。下面参考图1、3和4描述它的操作和效果。图3和4每个是说明实施例1中的等离子体CVD设备1的操作的流程图。
室2中的气体通过连接到室2的底表面的抽气泵3排出外面，由此室2中的压力降低到一定的真空条件(下降的压力)。
然后在等离子体CVD设备1中装载晶片A，且布置在底电极4上(S101)。通过未图示的驱动机构，调整距上电极5的距离为预定距离。
然后通过导管6从原材料气体馈送器7馈送原材料气体到室2(S102)。例如，当在晶片A上方形成氧化硅薄膜时，甲硅烷(SiH4)和氧气(O2)被引入室2作为原材料气体。
然后将高频电压(第一电压)施加到连接到射频电源9的底电极4和上电极5。然后在底电极4和上电极5之间出现高频电场，且将从原材料气体馈送器7馈送的原材料气体转变为等离子体(S103)。在由转变为等离子体的原材料气体形成的离子或原子团的作用，在布置在底电极4上的晶片A上方形成薄膜(S104)。在晶片1上方形成薄膜的同时，在室2中的内壁或电极上方形成引起外来物质的薄膜。此时射频电源9的输出例如约700W。
在将其上方形成有薄膜的晶片A卸载在室2的外面之后(S105)，将在等离子气体发生器8中转变为等离子体的清洗气体(例如，NF3)引入室2，室2处于下降的压力(S106)。具体地描述，当通过清洗气体转变为等离子体形式的离子或原子团被引入室2时，它们与在室2的内壁或电极上形成的氧化硅薄膜或氮化硅薄膜反应，导致形成气体如SiF4。通过抽气泵3将SiF4气体从室2排出外面。因此通过气化淀积的薄膜以及将所得的气体排出外面可以清洗室2的内部。
在室2中进行清洗时，从射频电源9提供电力到电极对，且在底电极4和上电极5之间施加高频电压(第二电压)。射频电源9的输出低于薄膜形成时的输出，例如约10至50W(S107)。该电压被RF传感器10探测(S108)。通过电子模块11放大由RF传感器10探测的电压(S109)，以及由电子模块11放大的电压输出到终止控制器12。
当放大的电压输入到终止控制器12时(S110)，它判断该电压是否变得恒定在预定电压或更大的电压(S111)。当该电压没有变得恒定在预定电压或更大的电压时，室2中的清洗继续，因此射频电源9继续提供电力(S107)。另一方面，当该电压变为恒定在预定电压或更大的电压时，停止通过射频电源9提供电力到电极。通过终止控制器12也停止供给等离子体清洗气到室2(S112)。通过物理上禁止将等离子体清洗气提供给室2或停止在等离子气体发生器8中形成等离子体清洗气，可以停止将等离子体形式的清洗气体提供给室2。
因此可以自动地探测清洗的终点，以致可以有效地进行室2中的清洗。这些导致生产量提高。此外，由于可以降低昂贵的气体的使用量，因此清洗气体的成本降低。
而且，即使在除去室2中形成的薄膜之后进行清洗，也可以抑制所谓的过刻蚀，使之可以延长工艺套件的寿命。过刻蚀的抑制对于防止外来物质的产生也是有效的，外来物质的产生是由工艺套件(部件)的刻蚀另外产生的。
(实施例2)
在实施例2中，例如，本发明应用于使用等离子体CVD设备的半导体集成电路器件的制造方法。
图5是实施例2中使用的等离子体CVD设备的外观的顶视图。在图5中，在实施例2中使用的等离子体CVD设备具有缓冲室20、缓冲机械手21、处理室(第一薄膜形成室)22a至22f、等离子气体发生器23、存储升降机24、盒室25以及前机械手26。
缓冲室20是用于装载晶片到处理室22a至22f中的室以及它具有缓冲机械手21。该缓冲机械手21能够在处理室22a至22f中装载晶片4或从处理室22a至22f卸载晶片。它能够同时移动2片晶片。
处理室22a至22f是用于在晶片上方形成薄膜的室。在实施例2中使用的等离子体CVD设备具有三对处理室。例如，处理室22a和处理室22b配成一对。同样地，处理室22c和22d以及处理室22e和22f每个构成一对。
每对处理室装备有在用于除去处理室22a至22f的内部形成的薄膜的清洗时使用的等离子气体发生器23。换句话说，等离子气体发生器23能够将清洗气体如NF3(与作为惰性气体的氩气混合)转变为等离子体并产生氟原子团，然后将所得的等离子体清洗气薄膜引入处理室22a至22f。在实施例2中使用的等离子体CVD设备中，等离子气体发生器23布置在处理室22a至22f的外面。与在处理室22a至22f将清洗气体变为等离子体相比较，当在处理室22a至22f外面布置的等离子气体发生器23中执行转变时，对处理室22a至22f中的部件的损坏(工艺套件)更小。这些导致工艺套件的寿命延长。
在存储升降机24中，在处理室22a至22f中的薄膜形成之前或之后临时存储晶片。例如，晶片12可以保存在储存室24中。在盒室25中，可以放置包含25片晶片的盒子。前机械手26在盒室25中的盒子27和存储升降机24之间传送晶片。
在上述等离子体CVD设备中，在晶片上成薄膜且在处理室22a至22f中进行清洗。在晶片上的清洗步骤和成薄膜步骤交替地进行。换句话说，当半导体集成电路器件的生产线工作时，等离子体CVD设备被清洗。
图6图示在实施例2的等离子体CVD设备中的晶片上的薄膜形成和处理室22a至22f中清洗的简单顺序。如图6可以明显看出，晶片被装载在等离子体CVD设备的处理室22a至22f中，接着在其中装载了晶片的处理室22a至22f中的每片晶片上方成薄膜。晶片上方的成薄膜完成之后，从处理室22a至22f卸载晶片，接着清洗处理室22a至22f。当处理室22a至22f的清洗完成时，新的晶片被装载在处理室22a至22f中并在其中进行薄膜形成。在晶片上方的成薄膜完成之后，从处理室22a至22f卸载晶片，接着清洗处理室22a至22f。同样地，晶片上方的薄膜形成和处理室22a至22f的清洗交替地进行。以此方式，可以在等离子体CVD设备中进行晶片上方的薄膜形成和处理室22a至22f的清洗。
参考图5和7，下面将更具体地描述在晶片上方的薄膜形成和处理室22a至22f的清洗。首先，在图5所示的盒室25中布置包含二十五片晶片的盒子27。通过前机械手26从盒子27取出十二片晶片且它们被保存在存储升降机24中。从存储升降机24中保存的十二片晶片，一次取出两片晶片并通过缓冲机械手21装载在处理室22a至22f中。在每个处理室22a至22f中装载一片晶片，以致六片晶片全部被装载。在其中装载有晶片的处理室22a至22f中，在晶片上形成薄膜。然后通过缓冲机械手21从处理室22a至22f取出六片晶片并再次保存在存储升降机24中。清洗已经卸载了晶片的处理室22a至22f。在处理室22a至22f的清洗完成之后，通过缓冲机械手21将保存在存储升降机24中且其上还没有形成薄膜的六片晶片装载在每个处理室22a至22f中。在晶片上方成薄膜之后，将所得的晶片从处理室22a至22f传送到存储升降机24。此时，保存在存储升降机24中的十二片晶片在其上方形成有薄膜。通过前机械手26，使晶片从存储升降机24返回盒子27。在此期间，处理室22a至22f空闲，以便它们被清洗。从盒子27取出其上还没有形成薄膜的十二片晶片并传送到存储升降机24。从保存在存储升降机24中的十二片晶片，一次取出两片晶片并通过缓冲机械手21装载在处理室22a至22f中。在其中装载有晶片的处理室22a至22f中，在晶片上方形成薄膜。然后通过缓冲机械手21从处理室22a至22f取出该六片晶片并再次保存在存储升降机24中。清洗已经卸载了晶片的处理室22a至22f。因此，可以在等离子体CVD设备中进行晶片上的薄膜形成和处理室22a至22f的清洗。
下面参考图8描述在晶片上方进行成薄膜和清洗的每个处理室22a至22f的结构。图8图示了一对处理室22a和22b的结构。在图8中，等离子气体发生器23布置在一对处理室22a和22b的外部。如上所述，如此构造等离子气体发生器23，以致它可以将清洗气体转变为等离子体并产生氟原子团等。
在每个处理室22a和22b的内部，布置由底电极4和上电极5构成的一对电极。射频电源(振荡器)9电连接到该电极对且被构造为它可以提供电力到电极对。
在处理室22a中，在射频电源9和电极对之间布置RF传感器10。构造该RF传感器10，以致当从射频电源9提供电力到电极对时，它可以探测电极对之间产生的电压。
电子模块11连接到RF传感器10以及电连接终止控制器12。如此构造电子模块11，以致它可以放大由RF传感器10探测的电压。终止控制器12可以通过电子模块输入由RF传感器探测的电压在其中且根据电压的变化控制等离子体清洗气的馈送或终止到处理室22a和22b。对于处理室22b来说RF传感器10、电子模块11以及终止控制器12不是必需的。
在实施例2中使用的等离子体CVD设备具有如上所述的结构。下面将描述在晶片上形成薄膜以及清洗处理室22a和22b内部的操作。
首先，参考图8描述在晶片上方形成薄膜的操作。在室22a和22b中分别装载用于成薄膜的晶片。由此装载的晶片被放置在底电极4上。接下来在处理室22a和22b中引入用于薄膜的原材料气体(第二气体)。从射频电源9提供电力(具有第二强度的第二射频功率)到由底电极4和上电极5构成的电极对。从射频电源9供给的电力是高的，例如700W。通过从射频电源9提供的电力，在电极对之间出现高压，以及通过该高压将电极对之间存在的原材料气体变为等离子体。由于变为等离子体的原材料的化学反应气体，因此在布置在底电极4上的晶片方上形成薄膜。以此方式在晶片上方形成薄膜，但是除晶片之外的处理室22a和22b的内部中也同时形成薄膜(不希望的薄膜部件)。处理室22a和22b中形成的这些薄膜将引起外来物质，以致处理室22a和22b被清洗。下面参考图8描述处理室22a和22b的清洗。
在布置在处理室22a和22b外部的等离子气体发生器34中，引入清洗气体如NF3(与稀释气体如氩气混合)。(当待清洗薄膜是硅-基介电薄膜时清洗气体不只局限于卤化氮，而是可以使用氟化碳气体如C2F6、C3F8或CF4。氟化氮气体如NF3或不含碳的卤化物气体是有利的，因为全球变暖可能性低。任何一种物质都可以使用，只要它不产生不合需要的损坏或污染以及通过产生氟原子团且由此与硅起反应变为挥发物。)在等离子气体发生器23中，清洗气体(第一气体)变为等离子体，并形成氟原子团或离子。然后将等离子气体发生器23中变为等离子体的清洗气体馈送到处理室22a和22b。该等离子体清洗气具有与处理室22a和22b中形成的薄膜起反应的富反应性。因此通过反应获得的反应产物被排出在处理室的外面。以此方式，可以通过清洗除去处理室22a和22b中形成的薄膜。
如上所述。实施例2采用所谓的远程等离子体方法，该方法不在处理室22a和22b的内部，而是在处理室22a和22b外部的等离子气体发生器23中将清洗气体转变为等离子体，并将所得的等离子体清洗气馈送到处理室22a和22b。
通过远程等离子体方法的清洗是有利的，因为由于不在处理室22a和22b中进行将清洗气体转变为等离子体，因此在清洗时不损坏部件(工艺套件)如底电极4和上电极5。在该远程等离子体方法中，通常通过测试等预先决定清洗的终点，在实际的生产线中，清洗花费的时间是预先决定的清洗时间的1.2倍。
但是对于约预先决定的1.2倍的清洗时间降低了生产量，此外通过过刻蚀使部件退化。而且，部件的过刻饰可能产生外来物质以及由于清洗气的数量增加提高了成本。
因此在实施例2中，正确地进行清洗的自动终点探测。在使用远程等离子体的普通清洗中，电力不提供给由底电极4和上电极5构成的电极对，以便降低部件的损坏。另一方面，在该实施例中，馈送一定范围内的电力到电极对不会损坏部件。具体地描述，在实施例2中，在使用远程等离子体清洗处理室22a和22b的过程中提供给电极对为保持等离子体形式的清洗气体所需的电力。
待馈送到电极对的电力(第二电力)(具有第一强度的第一高频电力)是小于当将原材料气体变为用于在晶片上方形成薄膜的等离子体时馈送的电力(第一电力)。从防止部件损坏观点优选较小的电力。因此希望提供给电极对为保持等离子体形式的清洗气体所需的最小电力。更具体地，优选馈送1％至10％的电力到用于在晶片上形成薄膜的电极对。待馈送到电极对的电力不局限于以上描述的范围。当电力小于用于在晶片上形成薄膜将原材料气体转变为等离子体时馈送的电力时，可以降低对部件损坏，以致电力可以采用在晶片成薄膜时馈送到电极对的电力的1％至50％，甚至50％至80％。具体地，考虑到减轻对部件的损坏以及将清洗气体转变为等离子体(等离子体激发)，提供给用于在晶片上方成薄膜的电极对的电力的0.05％至40％范围内的电力是希望的。从上述观点，该电力可以是提供给用于在晶片上方形成薄膜的电极对的电力的0.1％至30％，进一步是0.5％至20％。
当从射频电源9提供电力到由底电极4和上电极5构成的电极对时，在电极对之间出现电压(电势差)。通过电连接到电极的RF传感器10探测该电压。在通过电子模块11放大由RF传感器10探测的电压之后，该电压被输入到终止控制器12。终止控制器12根据由此输入的电压自动地探测清洗的终点。在该实施例2中，通过利用等离子体的物理或化学性能、与阻抗有关的等离子体的电性能自动地探测清洗的终点。
下面参考图9具体地描述在终止控制器12中自动地探测清洗的终点的方法。
图9图示了输入到终止控制器12的电压和从清洗开始的时间之间的关系。在图9中，曲线(1)表示了当在等离子气体发生器23中清洗气体正常地变为等离子体时电压和时间之间的关系。而曲线(2)表示了当通过低于正常电压的异常电压使清洗气体变为等离子体时电压和时间之间的关系。
首先将根据曲线(1)进行描述。在图9中，沿纵坐标绘制输入到终止控制器12的电压(mV)，而沿横坐标绘制从清洗开始的时间(秒)。如从图9可以明显看出，在清洗开始之后不久，电压在2400mV至2500mV之间发生变化。在清洗开始之后20秒电压逐渐增加，约60秒之后，它变得基本上恒定。电压变为在2600mV至2700mV之间恒定。当电压变得基本上恒定时该时间大致与处理室22a和22b中清洗的完成时间一致。如上所述，在清洗开始之后清洗时间过程中电压变化，且当清洗几乎完成时它变得稳定。这些假定因为在清洗过程中清洗气体与在处理室22a和22b的内壁上形成的薄膜起反应，消耗了从等离子气体发生器23馈送到处理室22a和22b的等离子体形式的清洗气体。另一方面，在清洗完成时，处理室22a和22b中形成的薄膜被除去且不消耗等离子体形式的清洗气体。当输入电压变得基本上恒定在特定值(在此情况下，例如，2600mV)或更大时，终止控制器12断定处理室22a和22b中的清洗完成，并停止从等离子气体发生器23馈送等离子体清洗气。
根据实施例2，可以自动地探测处理室22a和22b中清洗的完成时间，以致可以有效地进行室2中的清洗。这些导致生产量提高。此外，由于减少昂贵气体的使用量，因此可以减小清洗气体的成本。
而且，即使除去在室2中形成的薄膜之后的清洗，即所谓的过刻蚀也可以被抑制，以便可以实现工艺套件的寿命延长。过刻蚀的这些抑制防止通过工艺套件(部件)的刻蚀另外出现的外来物质的产生。
下面对曲线(2)进行描述。该曲线(2)指当由于等离子气体发生器23的异常输出，以低于正常电压的电压形成等离子体形式的清洗气体时，电压和时间之间的关系。如从图9可以明显看出，在清洗开始之后电压表现出逐渐增加。甚至当清洗开始之后过去约60秒时，电压也没有变得恒定并继续增加。当等离子气体发生器23正常地工作时，在清洗开始之后60秒电压变得基本上恒定，从此可以被判清洗完成。当由于异常输出，等离子气体发生器23在低于正常的电压下工作时，电压没有变得恒定在具体电压或更大的电压，且不能探测清洗的终点。这些假定是因为等离子体形式的清洗气体的量小于正常时的量，因此即使清洗开始之后过去60秒后清洗也没有完成。
如果即使在正常清洗时间过去之后电压也不变得恒定，那么等离子体CVD设备在终止控制器产生警报且终止它的工作，断定等离子体CVD设备的等离子气体发生器23具有某种异常。更具体地，当清洗时间比正常清洗时间长10％至40％时，终止控制器12激活联锁系统并终止等离子体CVD设备。
根据实施例2，通过终止控制器12可以探测等离子气体发生器23的异常。在其中清洗进行预定时间的常规方法中，在该时间内完成清洗，不管等离子气体发生器23中的异常，以及随后的在晶片上的薄膜形成的后续步骤。由于即使由于等离子气体发生器23中的异常，处理室22a和22b的清洗没有完成，仍进行晶片上方的薄膜形成，因此由于处理室22a和22b中的不充分的清洗，由此形成的薄膜不正常，导致制备次品晶片。例如，当由于不充分的清洗在电极对上残留薄膜时，等离子气体的状态变化，这改变薄膜形成条件。通过这些，晶片上形成的薄膜有时具有异常的薄膜质量。
在该实施例2中，在清洗过程中可以探测等离子气体发生器23的异常，以致可以预先防止在晶片上形成具有异常的薄膜质量的薄膜。
等离子气体发生器23中的异常可以分为电源的异常以及由等离子气体发生器23的内部引起的异常。可以通过电源的错误信号探测电源的异常，但是源于等离子气体发生器23内部的异常不能容易发现。但是，如上所述，监控输入到终止控制器的电压便于异常的探测。
参考图10至15，下面将描述在清洗等离子体CVD设备时当待通过等离子体CVD设备形成的薄膜的厚度改变时输入到终止控制器12的电压和从清洗开始的时间之间的关系。在图10至15中，沿坐标绘制输入到终止控制器12的电压(mV)，而沿横坐标绘制从清洗开始的时间(秒)。
图10图示了在等离子体CVD设备中的晶片上方形成约200nm厚度的薄膜之后等离子体CVD设备的处理室22a和22b的清洗。如从图10可以明显看出，在清洗开始时电压变得恒定，但是随着时间的推移它逐渐增加，且在开始清洗之后约35秒变得基本上恒定。在该薄膜厚度，完成清洗花费约39秒。该波形不仅在清洗的终止时是稳定的而且在清洗开始时也是稳定的。由于终止控制器12设计为忽略清洗开始之后一定时间的波形，因此可以自动地探测清洗的适当的完成时间而不导致它失灵。
图11图示了在晶片上方形成约300nm厚度的薄膜之后处理室22a和22b的清洗。如从图11可以明显看出，在清洗开始时的某一时间电压变得恒定，但是随着时间的推移它逐渐增加，且在开始清洗之后约36秒变得基本上恒定。在该薄膜厚度，完成清洗花费约40秒。由于在晶片上方形成相对更厚的薄膜，因此图11中的清洗时间比图10中的更长。在晶片上方形成的薄膜厚度的增加导致在处理室22a和22b的内壁上形成的薄膜厚度增加。这些导致用于除去该薄膜的清洗时间延长。
图12图示了在晶片上方形成约400nm厚度的薄膜之后处理室22a和22b的清洗。如从图12可以明显看出，该电压表现出在清洗开始之后逐渐增加且在约41秒之后它变得基本上恒定。在该薄膜厚度，完成清洗花费约47秒。
图13图示了在晶片上方形成约600nm厚度的薄膜之后处理室22a和22b的清洗。如从图13可以明显看出，该电压表现出在清洗开始之后逐渐增加且在约50秒之后它变得基本上恒定。在该薄膜厚度，完成清洗花费约55秒。
图14图示了在晶片上方形成约800nm厚度的薄膜之后处理室22a和22b的清洗。如从图14可以明显看出，在清洗的起始之后一定时间电压恒定。在开始清洗之后约10至20秒，电压在约2300mV和约2450mV之间起伏。其后它逐渐增加且在约65秒之后变得基本上恒定。在该厚度，完成清洗花费约69秒。
图15图示了在晶片上方形成约1100nm厚度的薄膜之后处理室22a和22b的清洗。如从图15可以明显看出，在清洗刚开始之后电压表现出从约2300mV至约2700mV急剧上升，然后继续减小，直到开始之后约20秒。在20秒之后电压逐渐地增加且在约71秒之后变得基本上恒定。在该厚度，完成清洗花费约78秒。
如图10至15所示，在清洗过程中电压的波形与晶片上方形成的薄膜厚度不一致，但是在任何一种薄膜厚度，接近清洗的完成时电压变得恒定。即使通过等离子体CVD设备在晶片上方形成的薄膜厚度不同，终止控制器12探测电压变得基本上恒定在某一电压或更大电压时的时间点，由此可以自动地探测清洗的适宜的终点。
下面将示出使用如实施例2所述的自动探测清洗终点的方法是否不利地影响通过等离子体CVD设备形成的薄膜质量的检查结果。在该实施例2中，当通过远程等离子体清洗时，从射频电源9提供电力到由底电极4和上电极5构成的电极对。另一方面，在使用远程等离子体的常规清洗时，电力没有馈送到电极对。因此检查在清洗时提供电力到电极对是否对清洗之后晶片上方的薄膜形成有不良影响。
如图8所示，射频电源9、RF传感器10、电子模块11以及终止控制器12连接到处理室22a且根据实施例2进行清洗的自动端点探测。另一方面，在处理室22b中，不执行清洗的自动端点探测。具体地描述，在通过自动终点探测完成处理室22a的清洗时，处理室22b的清洗也完成。在清洗时，电力没有馈送到处理室22b中的电极对。通过比较处理室22a中的其上形成有薄膜的晶片和处理室22b中的其上方形成有薄膜的晶片，可以研究清洗时提供电力到电极对是否对清洗之后晶片上方的薄膜形成有不利地影响。薄膜厚度的范围从760nm到840nm。
图16图示了处理室22a中的晶片上方形成的薄膜厚度和处理室22b中形成的薄膜厚度的比较结果。在图16中，沿纵坐标绘制薄膜厚度，而沿横坐标绘制第n个(n代表正整数)处理的晶片。如从图16可以明显看出，处理室22a中的晶片上形成的薄膜厚度范围从约800nm至约820nm，而处理室22b中形成的薄膜厚度范围从约790nm至约810nm。由此在处理室22a中的晶片上方形成的薄膜和处理室22b中形成的薄膜之间厚度不存在显著的区别。从晶片上方形成的薄膜厚度的观点应当理解，实施例2中的清洗的自动终点探测方法没有不利地影响清洗之后晶片上方的薄膜形成。薄膜厚度的允许范围从约760nm至约840nm。由这些范围来判断，处理室22a和22b中的薄膜形成是正常地进行。
图17图示了处理室22a中的晶片上方形成的薄膜和处理室22b中形成的薄膜之间的薄膜厚度的均匀性的比较结果。在图17中，沿纵坐标绘制薄膜厚度的均匀性，而沿横坐标绘制第n个(n代表正整数)处理的晶片。在该示图中，由(晶片的最大厚度-晶片的最小厚度)/(晶片的最大厚度+晶片的最小厚度)×100决定均匀性。如从图17可以明显看出，处理室22a中的薄膜厚度的均匀性范围从1.5％至2％，而处理室22b中的薄膜厚度的均匀性范围从1％至1.5％。由此处理室22a和处理室22b之间不存在显著的区别。从晶片上方的薄膜厚度的的均匀性的观点发现，实施例2中的清洗的自动终点探测方法没有不利地影响清洗之后晶片上方的薄膜形成。薄膜厚度的均匀性的允许范围是5％或更小。由该范围来判断，在处理室22a和22b中正常地进行薄膜形成。
图18图示了处理室22a中形成的晶片和处理室22b中形成的晶片之间的晶片上的外来物质的数目的比较结果。在图18中，沿纵坐标绘制每片晶片的外来物质数目，而沿横坐标绘制第n个(n代表正整数)处理的晶片。如从图18可以明显看出，处理室22a中形成的晶片上的外来物质数目约为20或更小，而处理室22b中形成的晶片上的外来物质数目约为10或更小。由此处理室22a和处理室22b之间不存在显著的区别。从晶片上的外来物质的数目发现，实施例2中的清洗的自动终点探测方法没有不利地影响清洗之后在晶片上方进行的薄膜形成。外来物质的数目的容许范围是30或更小。由该范围来判断，在处理室22a和22b中正常地进行薄膜形成。
图19图示了处理室22a中的晶片上形成的薄膜应力和处理室22b中的晶片上形成的形成的薄膜应力的比较结果。在图19中，沿纵坐标绘制薄膜应力(Mpa)，而沿横坐标绘制第n个(n代表正整数)处理的晶片。薄膜应力用作评价薄膜质量如硬度的指数。如从图19可以明显看出，处理室22a中的晶片上方形成薄膜应力范围从-100(Mpa)至-90(Mpa)，处理室22b中的晶片上方形成薄膜应力范围从-110(Mpa)至-100(Mpa)。由此在处理室22a和22b之间不存在显著的区别。换句话说，在晶片上方形成的薄膜质量没有显薯的区别。从薄膜应力的观点发现实施例2中的清洗终点的自动探测方法没有不利地影响清洗之后在晶片上方进行的薄膜形成。薄膜应力的容许范围从-120(Mpa)至-80(MPa)，以致在处理室22a和22b中都正常地进行薄膜形成。
从各种观点检查是否实施例2中的清洗终点的自动探测方法不利地影响清洗之后在晶片上方进行的薄膜形成。上述结果表示自动探测方法没有副作用。
下面将描述通过使用等离子体CVD设备的半导体集成电路器件的制造方法，该等离子体CVD设备采用实施例2中的清洗终点的自动探测方法。
图20是根据实施例2的制造步骤过程中MIS晶体管Q1和MIS晶体管Q2的剖面图。参考图6，下面将描述MIS晶体管Q1和MIS晶体管Q2制造步骤。
如图20所示，制备具有例如约1至10Ωcm的电阻率的晶片30。该晶片30由p型单晶硅制成且在其主表面上方具有元件隔离区31。这些元件隔离区31每个由例如氧化硅薄膜构成，且通过STI(浅沟槽隔离)或LOCOS(硅的局部氧化)形成。
然后在由晶片30上方形成的元件隔离区31隔开的有源区中形成p阱32，亦即，在其中将形成n沟道型MIS晶体管Q1的区域。例如，通过离子注入引入硼(B)或氟化硼(BF2)形成p阱32。同样地，在其中将形成p沟道型MIS晶体管Q2的区域中形成n阱33。例如，通过离子注入引入磷(p)或砷(As)形成该n阱33。
在晶片20上方形成栅绝缘薄膜34。栅绝缘薄膜34例如由薄氧化硅薄膜构成且例如可以通过热氧化方法形成。
在绝缘薄膜34上方，形成栅电极36a和36b。以下列方式形成栅电极36a和36b。在晶片30上方的栅绝缘薄膜上方形成多晶硅薄膜35之后，通过光刻和刻蚀构图多晶硅薄膜35，由此形成由多晶硅薄膜35制成的栅电极36a和36b。
在栅电极36a的两侧，形成轻掺杂的n型杂质扩散区37和38。通过使用例如离子注入在p阱32中引入n型杂质如磷形成这些轻掺杂的n型杂质扩散区37和38。同样地，在栅电极36b的两侧上的区域中形成轻掺杂p型杂质扩散区39和40。通过使用例如离子注入在n阱33中引入n型杂质如硼或氟化硼形成这些轻掺杂的n型杂质扩散区39和40。
在每个栅电极36a和36b的侧壁上方形成侧壁隔片41。可以通过例如CVD在晶片30上方淀积氧化硅薄膜然后各向异性地刻蚀因此淀积的氧化硅薄膜形成侧壁隔片41。
在形成侧壁隔片41之后。在栅电极36a的两侧上的区域中形成重掺杂n型杂质扩散区42和43。可以通过使用例如离子注入在p阱32中引入n型杂质如磷形成这些重掺杂的n型杂质扩散区42和43。重掺杂的n型杂质扩散区42和43具有比上述轻掺杂的n型杂质扩散区37和38更高的杂质浓度。同样地，在栅电极36b的两侧上的区域中形成重掺杂的p型杂质扩散区44和45。通过利用例如离子注入引入p型杂质如硼或氟化硼形成这些重掺杂的p型杂质扩散区44和45。在这些重掺杂的p型杂质扩散区44和45中，以比轻掺杂p型杂质扩散区39和40中更高的浓度引入p型杂质。
在曝光重掺杂的n型杂质扩散区42和43以及重掺杂的p型杂质扩散区44和45的表面之后，例如通过CVD在晶片30上方淀积钴(Co)薄膜。然后热处理该晶片以形成硅化钴薄膜46。因此可以形成由多晶硅薄膜35和硅化钴薄膜46制成的栅电极36a和36b。硅化钴薄膜46还可以形成在重掺杂的n型杂质扩散区42和43以及重掺杂的p型杂质扩散区44和45上方。这些使之可以降低栅电极36a和36b的电阻，同时降低重掺杂的n型杂质扩散区42和43以及重掺杂的p型杂质扩散区44和45的薄层电阻。然后除去钴薄膜的未反应的部分。
在上述方法中，可以形成n沟道型MIS晶体管Q1和p沟道型MIS晶体管Q2。
下面将描述金属化步骤。在晶片上方，例如通过CVD淀积绝缘薄膜47，绝缘薄膜47将是层间介电薄膜。然后通过光刻和刻蚀，形成贯穿绝缘薄膜47的接触孔48。在接触孔48的底部，露出在重掺杂的n型杂质扩散区42和43以及重掺杂的p型区44和45的每一个上方形成的硅化钴薄膜。
然后通过在接触孔48中埋置钛/氮化钛薄膜49a以及钨薄膜49b形成栓塞50。例如可以以下列方式形成栓塞50。在包括接触孔48的内部的绝缘薄膜47上方，例如通过溅射形成钛/氮化钛薄膜49a，接着例如通过CVD形成钨薄膜49b，以将它埋置在接触孔48中。然后通过利用CMP或深腐蚀除去在绝缘薄膜47上方形成的钛/氮化钛薄膜49a以及钨薄膜49b的不必要的部分，由此形成栓塞50。
在其中形成有栓塞50的绝缘薄膜47上，依次形成钛/氮化钛薄膜51a、铝薄膜51b以及钛/氮化钛薄膜51c。可以由例如CVD形成这些薄膜。然后通过利用光刻和刻蚀构图钛/氮化钛薄膜51a、铝薄膜51b以及钛/氮化钛薄膜51c，以形成互连52。然后例如通过CVD在绝缘薄膜47和互连52上方形成绝缘薄膜53。绝缘薄膜53例如由氧化硅薄膜制成。以此方式，可以形成具有如图20所示结构的晶片30。
然后在实施例2中使用的图8的等离子体CVD设备中装载具有如图20所示结构的晶片30。具体地描述，晶片30被传送到等离子体CVD设备的处理室22a中，且该晶片30布置在底电极4上。在将作为原材料气体的TEOS和氧气引入处理室22a之后，从射频电源9提供电力到由底电极4和上电极5构成的电极对。在电极对之间，出现电压且原材料气体变为等离子体。
通过等离子体形式的原材料气体的化学反应，然后形成如图21所示的介电薄膜54(等离子体CVD薄膜形成工序2-1)。该介电薄膜54构成层间介电薄膜且由氧化硅薄膜制成。为了便于理解，从图21至28图省略介电薄膜47底下的结构。
在形成介电薄膜54之后，从图8的处理室22a卸载晶片30。将NF3气体(与氩气等气体混合)引入图8的等离子气体发生器23。在等离子气体发生器23中，清洗气体变为等离子体且等离子体形式的清洗气体被馈送到处理室22a中。当等离子体形式的清洗气体被引入处理室22a中时，它与处理室22a中形成的薄膜起反应。通过该反应，除去处理室22a中形成的薄膜，且反应产物被排出在处理室22a的外面。
在通过等离子体形式的清洗气体清洗处理室22a内部的过程中，从射频电源9提供电力到电极对。此时电力小于在处理室22a中将原材料气体转变为等离子体时供给的电力。换句话说，供给为保持等离子体形式的清洗气体所必需的最小电力。电极对之间出现电压且通过图8的RF传感器10探测该电压。在电子模块11中放大之后，该电压被输入到终止控制器12。在处理室22a中清洗过程中终止控制器12继续监控从RF传感器10的输入的电压。当输入电压变得基本上恒定在预定值或更大的电压时，终止控制器12断定处理室22a中的清洗完成，并停止从等离子气体发生器23馈送等离子体清洗气，以及终止清洗。当输入到终止控制器12的电压没有变得恒定在预定的时间内时，控制器探测等离子气体发生器23的异常并激活联锁系统。以此方式，可以适当地探测清洗终点。
在实施例2的CVD设备中具有如21所示的其上形成有介电薄膜54的晶片被传送到后续步骤。如图22所示，然后通过利用光刻和刻蚀形成到达互连52的连接孔55。在包括连接孔55的内部的介电薄膜54上方顺序的形成钛/氮化钛薄膜56a和钨薄膜56b之后，通过CMP(化学机械抛光)除去介电薄膜54上方形成的钛/氮化钛薄膜56a和钨薄膜56b的不必要的部分，由此形成具有连接孔55的栓塞57，在连接孔55中嵌入这些薄膜，如图23所示。
在介电薄膜54上方，依次形成钛/氮化钛薄膜58a、铝薄膜58b、钛/氮化钛薄膜58c、介电薄膜58d(等离子体CVD薄膜形成工序2-2)以及抗反射薄膜58e(等离子体CVD薄膜形成工序2-3)。可以通过溅射形成钛/氮化钛薄膜58a、铝薄膜58b以及钛/氮化钛薄膜58c。介电薄膜58d由氧化硅薄膜制成且可以通过使用TEOS作为原材料的等离子体CVD来形成。抗反射薄膜58e用来抑制构图时来自底下薄膜的反射光的影响且例如由氮氧化硅薄膜制成。该抗反射薄膜58e也由等离子体CVD形成。
如图24所示，通过光刻和刻蚀构图这些依次淀积的薄膜，以形成互连59。然后在互连59和介电薄膜54上方形成介电薄膜60(等离子体CVD薄膜形成工序2-4)，如图25所示。介电薄膜60例如由氧化硅薄膜制成且可以通过使用TEOS作为原材料的等离子体CVD形成。然后在介电薄膜60上方形成介电薄膜61，介电薄膜61例如由SOG(旋涂玻璃)薄膜制成。具体地描述，介电薄膜61由通过在晶片30的主表面上方旋涂硅石溶剂如乙醇的溶液然后通过热处理蒸发该溶剂形成的氧化硅薄膜制成。
在介电薄膜61上方，形成介电薄膜62(等离子体CVD薄膜形成工序2-5)。介电薄膜62例如由氧化硅薄膜制成且可以通过使用TEOS作为原材料的等离子体CVD形成。然后，通过CMP平整介电薄膜62的表面。
如图26所示，在通过光刻和刻蚀形成到达互连59的连接孔之后，在该连接孔中嵌入钛/氮化钛薄膜63a和钨薄膜63b，以形成栓塞64。在该栓塞64和介电薄膜62上方，依次形成钛/氮化钛薄膜65a、铝薄膜65b、钛/氮化钛薄膜65c、介电薄膜65d以及抗反射薄膜65e。例如可以通过溅射形成钛/氮化钛薄膜65a、铝薄膜65b以及钛/氮化钛薄膜65c。介电薄膜65d(等离子体CVD薄膜形成工序2-6)由氧化硅薄膜制成且可以通过使用TEOS作为原材料的等离子体CVD形成。抗反射薄膜65e(等离子体CVD薄膜形成工序2-7)由例如氮氧化硅薄膜制成。该抗反射薄膜65e也由等离子体CVD形成。
如图27所示，通过光刻和刻蚀构图薄膜叠层形成互连66。如图28所示，然后在该互连66和介电薄膜62上方形成介电薄膜67。介电薄膜67(等离子体CVD薄膜形成工序2-8)由氧化硅薄膜制成且可以通过使用TEOS作为原材料的等离子体CVD形成。
在用氢气退火之后，在介电薄膜67上方形成介电薄膜68(等离子体CVD薄膜形成工序2-9)。介电薄膜68由氮化硅薄膜制成且可以通过使用等离子体CVD形成。由氮化硅薄膜制成的该介电薄膜68用作钝化薄膜(表面保护薄膜)。它扮演防止芯片受机械应力或杂质侵入的角色。以此方式，可以在晶片30上形成MIS晶体管Q1和Q2以及多级互连。在将晶片30切割(包括激光切割，下面将同样地应用)为各个芯片之后，每个芯片被安装在引线框上。通过引线键合电连接引线框和芯片，接着用用于封装的树脂密封。以此方式，可以制造半导体集成电路器件。
该在实施例2中使用的等离子体CVD设备用于介电薄膜54的形成步骤。实施例2中采用的等离子体CVD设备不仅可以用于这些步骤，而且可以用于其它步骤，例如，用于通过使用TEOS作为原材料的CVD形成介电薄膜58d、介电薄膜60、介电薄膜62、介电薄膜65d或介电薄膜67。换句话说，具有清洗终点的自动探测功能的等离子体CVD设备可以用于形成上述薄膜的步骤。实施例2中采用的等离子体CVD设备甚至还可以用于形成由氮化硅薄膜制成的介电薄膜(钝化薄膜)的步骤。
半导体集成电路器件的上述制造方法的工序顺序，在处理室22a形成由氧化硅薄膜制成的介电薄膜54的情况下，将参考29至37描述之后在处理室22a中的清洗。
图29至37图示了当在通过使用TEOS作为原材料的等离子体CVD在晶片30上方形成氧化硅薄膜(介电薄膜54)之后清洗处理室22a内部时等离子体CVD设备的各种参数的时间相依变化。这些图中，图29图示了处理室22a中的压力(Torr(＝133.3Pa))和时间(秒)之间的关系，而图30图示了从图8的射频电源9提供给电极对的RF输出(W)与时间之间的关系。
图31图示了底电极4中的加热器温度与时间之间以及加热器位置(mils(＝25.4μm))与时间之间的关系。底电极4包括垂直可动的加热器，以致通过步进改变加热器位置。该加热器位置指底电极4与上电极5之间的距离。
图32图示了TEOS的流速(sccm(＝1cc/分))与时间之间的关系，TEOS是原材料。图33图示了氦气(He)的流速与时间之间的关系。图34是氧气(O2)的流速与时间之间的关系。图35图示了NF3的流速与时间之间的关系，NF3是清洗气体。图36图示了氩气的流速与时间之间的关系；以及图37图示了待输入到图8的终止控制器12的电压和与时间之间的关系。在图29至37中，以时间顺序示出步骤S1至S12。
下面按步骤S1至S12的顺序描述工序顺序。
在等离子体CVD设备的处理室22a中装载晶片30(步骤S1)。如图29所示，处理室22a被高度地抽空。具体地描述，在晶片30的装载阶段(步骤S1)，没有气体引入处理22a，如图32至36所示，以便保持处理室22a中的高真空条件。
如图31所示，当晶片30被装载时，加热器的温度约为400℃。加热器位置约为2200(mils)，暗示底电极4与上电极5相对地隔开。
然后进行在晶片30上方形成氧化硅薄膜(介电薄膜54)的准备(步骤S2)。如图32至34所示，TEOS、氦气和氧气被引入处理室22a。如图29所示，处理室22a中的压力逐渐增加且变为约8(Torr)。如图31所示，通过升高包括加热器的底电极4，加热器位置被调整为约300(mils)，相对减窄底电极4和上电极5之间的距离。缩短底电极4和上电极5之间的距离，以便将电极对之间的气体转变为等离子体。加热器的温度保持约400℃。
当引入处理室22a中的气体的压力变得稳定在约8(Torr)时，开始在晶片上方形成氧化硅薄膜(介电薄膜54)(步骤3)。此时，以2000sccm的流速引入TEOS、氦和氧气，如图32至34所示。如图30所示，将约700(W)的电力提供给电极对。电力提供到电极对导致在电极对之间产生电位差。这将电极对之间存在的原材料气体如TEOS转变为等离子体形式。通过等离子体原材料气体的化学反应，在晶片30上形成氧化硅薄膜(介电薄膜54)。
当在晶片30上方形成预定厚度的薄膜时，停止对电极对提供电力，如图30所示和如图32-至34所示，也停止将TEOS、氦气和氧气馈送到处理室22a，以完成薄膜形成(步骤S4)。通过抽气泵将处理室22a中剩下的气体排出到外面。处理室22a中的压力从约8(Torr)减小为高真空条件，如图29所示。如图31所示，加热器位置变为约2200(mils)，以加宽底电极4和上电极5之间的距离。
其上方形成有氧化硅薄膜(介电薄膜54)的晶片被卸载到处理室22a的外面(步骤S5)。进行处理室中清洗的准备(步骤S6)。换句话说，开始以等离子体形式引入氩气或NF3气体。如图31所示，加热器位置变为约600(mils)，以减窄底电极4和上电极5之间的距离。
然后通过在处理室22a中引入清洗气体进行清洗(步骤S7)。更具体，以约1000(sccm)的流速引入等离子体形式的NF3气体，如图35所示，同时以2000(sccm)的流速引入氩气，如图36所示。处理室22a中的压力上升为从约3(Torr)，如图29所示。如图8所示的RF传感器10、电子模块11以及终止控制器12的每一个开始工作。
等离子体的NF3气体与处理室22a中形成的氧化硅薄膜富反应性地起反应，以致除去在处理室22a中形成的氧化硅薄膜。此时，将约20W的电力提供给电极对，如图30所示。该电力是保持NF3气体的等离子态所必需的最小电力。在提供有电力的电极对中产生电压，且通过RF传感器10探测该电压。通过电子模块11放大由RF传感器10探测的电压，且输入到终止控制器12。如图37所示，在开始清洗之后仅一些变化之后，输入到终止控制器12的电压增加，并变得基本上恒定。当输入到终止控制器12的电压变得基本上恒定在预定电压或更大的电压时，控制器断定处理室22a的清洗完成，如图35和36所示，停止将等离子体形式的氩气和NF3气体馈送到处理室22a。此外，终止控制器12停止对电极对提供电力。以此方式，可以正确地探测清洗的终点。
然后留在将处理室22a中的氩气或NF3气体排出处理室22a的外面(步骤S8)。如图29所示，处理室22a中的压力从约3(Torr)降低为高真空条件。
然后进行干燥(seasoning)的准备(步骤S9)。术语“干燥”指通过在处理室22a中进行清洗防止已分散在空气中的外来物质(如氧化硅薄膜物质)停留。通过进行少量的薄膜形成将它们固定到处理室22a的内壁，抑制外来物质的产生。
至于干燥的准备，将TEOS、氦和氧气引入处理室22a，如图32至34所示。如图29所示，处理室22a中的压力增加约8(Torr)，与上述薄膜形成时的相同。如图31所示，加热器位置从约600(mils)减小到约300(mils)，与上述薄膜形成时的相同，以减窄底电极4和上电极5之间的距离。
然后进行干燥处理(步骤S10)。具体地描述，以2000(sccm)的流速继续馈送TEOS、氦和氧气，如图32至34所示。通过这些气体馈送，处理室22a中的压力维持在约8(Torr)，如图29所示。此时，在电极对之间短时间提供约700(W)的电力，该时间比上述薄膜形成的时间短。提供电力到电极对在其间引起电位差。这些将电极对之间存在的原材料气体如TEOS转变为等离子体形式。通过等离子体形式的原材料气体的化学反应，在处理室22a的内壁上方形成少量的氧化硅薄膜。在该处理期间，停留在处理室22a中的空间中的外来物质也被固定到处理室22a的内壁。
然后完成干燥处理(步骤S11)。更具体，停止提供电力到电极对，如图30所示。停止将TEOS、氦和氧气馈送到处理室22a，同时将留在处理室22a中的TEOS、氦以及氧气排出外面，如图32至34所示。然后处理室22a中的压力从约8(Torr)减小为高真空条件，如图29所示。加热器位置从约300(mils)变化到约2200(mils)，以加宽底电极4和上电极5之间的距离，如图31所示。然后在处理室22a中装载其上将形成薄膜的其它晶片(步骤S12)，并重复上述操作顺序。
半导体集成电路器件的上述制造方法的工序顺序在处理室22a中形成由氮化硅薄膜制成的介电薄膜68，下面将参考图38至46描述的处理室22a的清洗。
图38至46图示了当通过等离子体CVD在晶片30上方形成氮化硅薄膜(介电薄膜68)之后执行处理室22a中的清洗时等离子体CVD设备的各个参数依时间的变化。
图38图示了处理室22a中的压力(Torr)与时间(秒)之间的关系，而图39图示了从图8的射频电源9提供给电极对的RF输出(W)与时间之间的关系。
图40图示了底电极4中的加热器的温度与时间以及加热器位置(mils)与时间之间的关系。图41图示了硅烷气体(SiH4)的流速(sccm))与时间之间的关系。图42图示氨气(NH3)的流速与时间之间的关系。
图43图示了氮气(N2)的流速与时间之间的关系。图44图示了NF3气的流速与时间之间的关系，NF3气作为清洗气体。图45图示了氩气的流速与时间之间的关系；以及图46图示了待输入到图8的终止控制器12的电压和与时间之间的关系。在图38至46中，以时间顺序示出步骤S1至S12。
下面按步骤S1至S12的顺序描述工序顺序。
在等离子体CVD设备的处理室22a中装载晶片30(步骤S1)。如图38所示，处理室22a处于高达约0.5Torr的真空条件。
如图40所示，当装载晶片30时加热器的温度约为380℃。加热器位置约为2200(mils)，暗示底电极4与上电极5相对地隔开。
然后进行在晶片30上方形成氮化硅薄膜(介电薄膜68)的准备(步骤S2)。如图41至43所示，将硅烷和氮气引入处理室22a。更具体，以约150(sccm)的流速引入硅烷气体以及以约8000(sccm)的流速引入氮气到处理室22a中。如图38所示，处理室22a中的压力逐渐增加。如图40所示，通过升高包括加热器的底电极4，加热器位置被调整为约500(mils)，相对减窄底电极4和上电极5之间的距离。底电极4和上电极5之间的距离被缩短，以便将电极对之间的气体转变为等离子体。加热器的温度保持约380℃。
开始在晶片30方上形成氮化硅薄膜(介电薄膜68)(步骤3)。此时，以400(sccm)、约300(sccm)以及约8000(sccm)的流速将硅烷气体、氨气以及氮气引入处理室22a，如图41至43所示。如图39所示，将约700(W)的电力提供给电极对。电力供应到电极对在电极对之间引起电位差。这些将电极对之间存在的硅烷气体和氨气转变为等离子体形式。通过等离子气体的化学反应，在晶片30上方形成氮化硅薄膜(介电薄膜68)。
当在晶片30上方形成预定厚度的薄膜时，停止对电极对提供电力，如图39所示，以及如图41至43所示，也停止馈送硅烷、氨气和氮气到处理室22a，以完成薄膜形成(步骤S4)。通过抽气泵将处理室中剩下的气体排出到外面。如图38所示，处理室22a中的压力减小为高真空条件。如图40所示，加热器位置移到约2200(mils)，以加宽底电极4和上电极5之间的距离。
其上方形成有氮化硅薄膜(介电薄膜68)的晶片30被卸载到处理室22a的外面(步骤S5)。进行处理室中的清洗的准备(步骤S6)。换句话说，如图40所示，加热器位置变为约600(mils)，以减窄底电极4和上电极5之间的距离。
然后通过在处理室22a中引入清洗气体进行清洗(步骤S7)。更具体，以约1000(sccm)的流速将等离子体形式的NF3气体引入处理室22a，如图44所示，同时以2000(sccm)的流速引入氩气，如图45所示。处理室22a中的压力增加到约3(Torr)，如图38所示。如图8所示的RF传感器10、电子模块11以及终止控制器12的每一个开始工作。
当等离子体NF3气体被馈送到处理室22a时，它与处理室22a中形成的氮化硅薄膜起反应，以致除去处理室22a中形成的氮化硅薄膜。此时，将约20W的微弱电力提供给电极对，如图39所示。该电力是保持NF3气体的等离子态所必需的最小电力。在提供有电力的电极对中产生电压，且通过RF传感器10探测该电压。通过电子模块11放大由RF传感器10探测的电压并输入到终止控制器12。如图46所示，在开始阶段时的一定变化之后，输入到终止控制器12的电压增加且变得基本上恒定。当输入到终止控制器12的电压变得基本上恒定在预定电压或更大的电压时，控制器断定处理室22a的清洗完成，如图44和45所示，停止将等离子体形式的氩气和NF3气体馈送到处理室22a。此外，终止控制器12停止对电极对提供电力，如图39所示。以此方式，可以正确地探测清洗的终点。
将留在将处理室22a中的氩气或NF3气体排出其外部(步骤S8)。如图38所示，处理室22a中的压力从约3(Torr)降低为高真空条件。
然后进行干燥的准备(步骤S9)。如图41至43所示，将硅烷、氨和氮气引入处理室22a。如图38所示，处理室22a中的压力增加到约4(Torr)，该压力与上述薄膜形成时的相同。如图40所示，加热器位置从约600(mils)减小到约500(mils)，与上述薄膜形成时的相同，以减窄底电极4和上电极5之间的距离。
然后进行干燥处理(步骤S10)。具体地描述，分别以约400(sccm)、约300(sccm)以及约8000(sccm)的流速继续馈送硅烷、氨以及氮气，如图41至43所示。通过这些气体的馈送，处理室22a中的压力维持在约4(Torr)，如图38所示。此时，在电极对之间短时间提供约700(W)的电力，该时间比上述薄膜形成的时间短。这些将电极对之间存在的原材料气体如硅烷气体转变为等离子体形式。通过变为等离子体的原材料气体的化学反应，在处理室22a的内壁上形成微量的氧化硅薄膜。通过该工序，将停留处理室22a中的空间中的外来物质固定到处理室22a的内壁。
然后完成干燥处理(步骤S11)。更具体，停止提供到电极对的电力，如图39所示。也停止将硅烷、氨以及氮气馈送到处理室22a，如图41至43所示，同时，将留在处理室22a中的硅烷、氨以及氮气排出外面。然后处理室22a中的压力从约4(Torr)减小为高真空条件，如图38所示。加热器位置从约500(mils)变化到约2200(mils)，以加宽底电极4和上电极5之间的距离，如图40所示。然后在处理室22a中装载在其上将形成薄膜的其它晶片(步骤S12)，然后重复上述操作顺序。
半导体集成电路器件的上述制造方法的工序包括在处理室22a中形成由氮氧化硅薄膜制成的抗反射薄膜58e，下面参考图47至55描述处理室22a的清洗。
图47至55图示了通过离子体CVD在晶片30上方形成氮氧化硅薄膜(抗反射薄膜58e)之后执行处理室22a中的清洗时等离子体CVD设备的各个参数依时间的变化。
图47图示了处理室22a中的压力(Torr)和时间(秒)之间的关系，而图48图示了从图8的射频电源9提供给电极对的RF输出(W)与时间之间的关系。
图49图示了底电极4中的加热器的温度与时间以及加热器位置(mils)与时间之间的关系。图50图示了硅烷气体(SiH4)的流速(sccm)与时间之间的关系。图51图示了N2O气体的流速与时间之间的关系。
图52图示了氦气(He)的流速与时间之间的关系。图53是NF3气体的流速与时间之间的关系，NF3是清洗气体。图54图示了氩气的流速与时间之间的关系；以及图55图示了待输入到图8的终止控制器12的电压和与时间之间的关系。在图47至55中，以时间顺序示出步骤S1至S12。
下面按步骤S1至S12的顺序描述工序。
在等离子体CVD设备的处理室22a中装载晶片30(步骤S1)。如图47所示，处理室22a处于高达约0.5乇的真空条件。
如图49所示，当晶片30被装载时加热器的温度约为400℃。加热器位置约为2200(mils)，暗示底电极4与上电极5相对隔开。
然后进行在晶片30上形成氮氧化硅薄膜(抗反射薄膜58e)的准备(步骤S2)。如图50至52所示，将硅烷、N2O以及氦气引入处理室22a。更具体地，分别以约130(sccm)、约300(sccm)以及约4000(sccm)的流速将硅烷气体、N2O气体及氦气引入处理室22a。如图47所示，处理室22a中的压力逐渐增加到约5.5(Torr)。如图49所示，通过升高包括加热器的底电极4，加热器位置被调整为约500(mils)，相对地减窄底电极4和上电极5之间的距离。缩短了底电极4和上电极5之间的距离，以便将电极对之间的气体转变为等离子体。加热器的温度保持在大约400℃。
开始在晶片30上方形成氮氧化硅薄膜(抗反射薄膜58e)(步骤3)。如图48所示，将约130(W)的电力提供给电极对。提供电力到电极对在电极对之间引起电位差。这些将电极对之间存在的硅烷气体和N2O气转变为等离子体形式。通过变为等离子体的原材料气体的化学反应，在晶片30上方形成氮氧化硅薄膜(抗反射薄膜58e)。
当在晶片30上方形成预定厚度的薄膜时，停止对电极对提供电力，如图48所示，以及如图50至52所示，也停止馈送硅烷、N2O和氦气到处理室22a，以完成薄膜形成(步骤S4)。通过抽气泵将处理室中剩下的气体排出到外面。如图47所示，处理室22a中的压力减小为高真空条件。如图49所示，加热器位置转变为约2200(mils)，以加宽底电极4和上电极5之间的距离。
其上方形成有氮氧化硅薄膜(抗反射薄膜58e)的晶片被卸载到处理室22a的外面(步骤S5)。进行处理室中的清洗的准备(步骤S6)。换句话说，如图54所示，开始引入氩气到处理室22a中。如图49所示，加热器位置变为约600(mils)，以减窄底电极4和上电极5之间的距离。
然后通过在处理室22a中引入清洗气体进行清洗(步骤S7)。更具体，以约1000(sccm)的流速引入等离子体形式的NF3气体到处理室22a中，如图53所示，同时以2000(sccm)的流速引入氩气，如图54所示。处理室22a中的压力增加到约3(Torr)，如图38所示。如图8所示的RF传感器10、电子模块11以及终止控制器12的每一个开始工作。
当等离子体形式的NF3气体被馈送到处理室22a时，它与处理室22a中形成的氮氧化硅薄膜起反应，以致除去处理室22a中形成的氮氧化硅薄膜。此时，将约20W的微弱电力提供给电极对，如图48所示。该电力是保持NF3气体的等离子态所必需的最小电力。在提供有电力的电极对中产生电压，且通过RF传感器10探测该电压。通过电子模块11放大由RF传感器10探测的电压并输入到终止控制器12。如图55所示，在开始阶段时的一定变化之后，输入到终止控制器12的电压增加且变得基本上恒定。当输入到终止控制器12的电压变得基本上恒定在预定电压或更大的电压时，控制器断定处理室22a的清洗完成，如图53和54所示，停止将等离子体形式的氩气和NF3气体馈送到处理室22a。此外，终止控制器12停止对电极对提供电力，如图48所示。以此方式，可以正确地探测清洗的终点。
然后留在将处理室22a中的氩气或NF3气体排出处理室22a的外面(步骤S8)。如图38所示，处理室22a中的压力从约3(Torr)降低为高真空条件。
然后进行干燥的准备(步骤S9)。如图50至51所示，将硅烷、N2O和氦气引入处理室22a。如图47所示，处理室22a中的压力逐渐升至约3(Torr)。如图49所示，加热器位置从约600(mils)减小到约500(mils)，与上述薄膜形成时的相同，以减窄底电极4和上电极5之间的距离。
然后进行干燥处理(步骤S10)。具体地描述，分别以约250(sccm)的流量和约4000(sccm)的流量馈送硅烷和N2O气体，如图50至51所示。通过这些气体馈送，处理室22a中的压力维持在约3(Torr)，如图47所示。此时，在电极对之间短时间提供约700(W)的电力，该时间比上述薄膜形成提供的时间短。这些将电极对之间存在的原材料气体如硅烷气体转变为等离子体。通过等离子体形式的原材料气体的化学反应，在处理室22a的内壁上方形成微量的氮氧化硅薄膜。在该工序过程中，停留在处理室22a中的空间中的外来物质也被固定到处理室22a的内壁。
然后完成干燥处理(步骤S11)。更具体，停止提供电力到电极对，如图48所示。停止将硅烷和N2O气体馈送到处理室22a，如图50至51所示，同时将留在处理室22a中的硅烷和N2O气体排出外面。然后处理室22a中的压力从约3(Torr)减小为高真空条件，如图47所示。加热器位置从约500(mils)变化到约2200(mils)，以加宽底电极4和上电极5之间的距离，如图49所示。然后在处理室22a中装载在其上将形成薄膜的其它晶片(步骤S12)，然后重复上述操作顺序。
(实施例3)
在实施例2中，描述了本发明应用于具有铝互连(具有铝作为主要成分的相互连接的互连结构)的半导体集成电路器件的制造方法的实例。在实施例3中，将参考图56至62描述本发明应用于具有使用金属镶嵌或双金属镶嵌方法形成的铜互连(具有铜作为主要成分的相互连接的互连结构)的半导体集成电路器件的制造方法的实例。
在图56中，在晶片30上方形成MIS晶体管Q3。可以通过进行与实施例2中描述的MIS晶体管Q1的步骤相似的步骤来形成MIS晶体管Q3。
在具有MIS晶体管Q3的晶片30的主表面之上，例如使用CVD形成介电薄膜47a。该介电薄膜47a由氮化硅薄膜制成。在介电薄膜47a上方形成介电薄膜47，该介电薄膜47由氧化硅薄膜制成。然后通过光刻和刻蚀在这些介电薄膜47和47a中形成连接孔70。
在包括连接孔70的内部的晶片的主表面上方形成钛/氮化钛薄膜71a和钨薄膜71b之后，通过CMP除去在连接孔70外的介电薄膜47上方形成的钛/氮化钛薄膜71a和钨薄膜71b的不必要部分，由此形成栓塞72。
在其中形成有栓塞72的介电薄膜47上方形成介电薄膜73。该介电薄膜(含硅绝缘扩散阻挡薄膜)73由碳化硅薄膜(SiC、SiCN等)或氮化硅薄膜(SiN)制成且可以通过使用例如CVD来形成。其上方形成有介电薄膜73的晶片30被装载在如图8所示的等离子体CVD设备的处理室22a中并布置在底电极4上。在处理室22a中引入作为原材料气体的TEOS和氧气之后，从射频电源9提供电力到由底电极4和上电极5构成的电极对。然后在电极对之间产生电压且原材料气体变为等离子体。通过等离子体形式的原材料气体的化学反应，在介电薄膜73上方形成由氧化硅薄膜制成的介电薄膜74(等离子体CVD薄膜形成工序3-1)。
在从处理室22a卸载其上方形成有介电薄膜74的晶片30之后，以实施例2中所述的类似方式清洗处理室22a的内部。更具体地，将在如图8所示的等离子气体发生器23中形成的等离子体清洗气引入处理室22a。当等离子体清洗气被引入处理室22a时，它与处理室22a中形成的薄膜起反应，由此除去处理室22a中形成的不必要的薄膜。
在通过等离子体清洗气清洗处理室22a的过程中，从射频电源9提供电力到电极对。此时，在电极对之间出现电压且通过图8如所示的RF传感器10探测该电压。在电子模块11中放大之后，该电压被输入到终止控制器12。在处理室22a中进行清洗的过程中，终止控制器12继续监控从RF传感器10的输入的电压。当输入电压变得基本上恒定在预定电压或更大的电压时，终止控制器12断定处理室22a中的清洗完成，并停止从等离子气体发生器23馈送等离子体清洗气，以及终止清洗。当输入到终止控制器12的电压没有变得恒定在预定时间内时，控制器断定等离子气体发生器23中发生异常并激活联锁系统。以此方式，可以正确地探测清洗的终点。
如图57所示，通过光刻和刻蚀其上方形成有介电薄膜74的晶片30，在介电薄膜74中形成互连沟槽75以及在其下形成介电薄膜73。从互连沟槽75的底部露出栓塞72。如图58所示，在晶片30的主表面上方形成由钛薄膜和氮化钛薄膜的薄膜叠层制成的钛/氮化钛薄膜76a。在该互连沟槽75的内壁上方形成钛/氮化钛薄膜76a。可以通过例如溅射形成该钛/氮化钛薄膜76a。该钛/氮化钛薄膜76a具有导电阻挡薄膜的功能。换句话说，它具有防止待嵌入互连沟槽75中的铜扩散到硅中的功能，之后将描述互连沟槽75。代替钛薄膜或氮化钛薄膜，可以使用钽薄膜、钨薄膜、难熔金属氮化物薄膜如氮化钽薄膜或氮化钨薄膜、硅化钛氮化物薄膜或硅化钨氮化物薄膜作为这种导电阻挡薄膜。使用其合金作为主要材料的薄膜也可以使用。上述薄膜不仅可以用作单物质薄膜而且可以用作薄膜叠层。
在钛/氮化钛薄膜76a上方形成由铜(Cu)薄膜制成的相对薄的籽晶薄膜。例如可以通过溅射形成该籽晶薄膜。形成该籽晶薄膜以便提高铜薄膜76b、之后将描述的主导体薄膜以及钛/氮化钛薄膜76a之间粘附力。该籽晶薄膜也用作之后将描述的电镀时的电极。
在晶片30的整个表面上方形成比籽晶薄膜更厚的铜薄膜76b以将它嵌入互连沟槽75中。该铜薄膜76b例如通过电镀如电镀或化学镀形成。它还可以通过直接溅射在钛/氮化钛薄膜76a上方形成铜薄膜76b然后通过回流平整化来形成；或通过CVD淀积铜薄膜76b来形成。
然后通过除去绝缘薄膜74上方形成的钛/氮化钛薄膜76a和铜薄膜76b的多余部分形成如图59所示的互连77，同时留下掩埋在互连沟槽75中的钛/氮化钛薄膜76a和铜薄膜76b。例如可以采用CMP除去钛/氮化钛薄膜76a和铜薄膜76b的多余的部分。
如图60所示，然后在其中形成有互连74的介电薄膜74上方形成介电薄膜78(等离子体CVD薄膜形成工序3-2)，接着在介电薄膜78上方形成介电薄膜79(等离子体CVD薄膜形成工序3-3)。介电薄膜78由碳氮化硅薄膜制成，而介电薄膜79由通过使用TEOS作为原材料的等离子体CVD形成的氧化硅薄膜制成。
通过光刻和刻蚀在介电薄膜78和79中形成互连沟槽80和连接孔81。从连接孔81的底部露出互连77。在包括互连沟槽80的内壁以及连接孔81的晶片30的主表面上方形成钛/氮化钛薄膜82a。
在其上方形成有钛/氮化钛薄膜82a的晶片30上方，例如通过溅射形成由铜薄膜制成的相对薄的籽晶薄膜。然后形成比籽晶薄膜更厚的铜薄膜82b以嵌入互连沟槽80和连接孔81。
通过除去形成在介电薄膜79上方的钛/氮化钛薄膜82a和铜薄膜82b的多余部分形成互连83和栓塞84，同时留下嵌入互连80和连接孔81中的钛/氮化钛薄膜82a和铜薄膜82b。至于钛/氮化钛薄膜82a和铜薄膜82b的多余部分的除去例如可以采用CMP。
如图61所示，在其中形成有互连80和栓塞81的介电薄膜79上方依次形成介电薄膜85至89。介电薄膜85(等离子体CVD薄膜形成工序3-4)是碳氮化硅薄膜；介电薄膜87是氮化硅薄膜；介电薄膜86(等离子体CVD薄膜形成工序3-5)和介电薄膜88(等离子体CVD薄膜形成工序3-6)各个是通过使用TEOS作为原材料的等离子体CVD形成的氧化硅薄膜；以及介电薄膜89(等离子体CVD薄膜形成工序3-7)是抗反射薄膜。
通过光刻和刻蚀在介电薄膜85至89中形成互连沟槽90和连接孔91。从连接孔91的底部露出互连83。在包括互连沟槽90的内壁以及连接孔91的晶片30的主表面上方形成钛/氮化钛薄膜92a。
在其上方形成有钛/氮化钛薄膜92a的晶片30上方，例如通过溅射形成由铜薄膜制成的相对薄的籽晶薄膜。然后形成比籽晶薄膜更厚的铜薄膜92b以嵌入互连沟槽90和连接孔91。
通过除去形成在介电薄膜89上方的钛/氮化钛薄膜92a和铜薄膜92b的多余部分形成互连93和栓塞94，同时留下嵌入互连沟槽90和连接孔91中的钛/氮化钛薄膜92a和铜薄膜92b。至于钛/氮化钛薄膜92a和铜薄膜92b的多余部分的除去例如可以采用CMP。
如图62所示，然后在其中具有互连93的介电薄膜89上方形成介电薄膜95。该介电薄膜95(等离子体CVD薄膜形成工序3-8)用作表面保护薄膜(钝化薄膜)且由例如通过等离子体CVD形成的氮化硅薄膜形成。如上所述，本发明可以应用于具有铜互连的半导体集成电路器件的制造方法。换句话说，使用装备着清洗终点的自动探测功能的等离子体CVD设备可以制造具有铜互连的半导体集成电路器件。
描述了实施例3中使用的等离子体CVD设备应用于介电薄膜74的形成步骤的实例。它不仅对于介电薄膜74的形成步骤而且对于通过使用TEOS作为原材料的CVD形成介电薄膜79、86或88的步骤，可以使用实施例3中使用的等离子体CVD设备。换句话说，具有清洗终点的自动探测功能的等离子体CVD设备可以用于上述薄膜的形成步骤。也可以将实施例3中使用的等离子体CVD设备应用于形成由氮氧化硅薄膜制成的介电薄膜89或由氮化硅薄膜制成的介电薄膜95的步骤。
(实施例4)
在实施例2中使用的等离子体CVD设备中，只要在处理室22a和22b中处理晶片，就进行处理室22a和22b的内部清洗。在实施例4中，将描述只要在处理室22a和22b中处理两片晶片，就在处理室22a和22b中进行清洗的实例。实施例4中使用的等离子体CVD设备具有与图5和8中描述的CVD设备相似的结构。
在图63中，将描述通过实施例4中使用的等离子体CVD在晶片上方进行薄膜形成以及在处理室22a至22f中进行清洗的简化顺序。如从图63可以明显看出，在等离子体CVD设备的每个处理室22a至22f中装载第一晶片。在其中装载有晶片的处理室22a至22f中，在晶片上方形成薄膜。在薄膜形成完成之后，从处理室22a至22f卸载所得的晶片。在处理室22a至22f的每个中装载第二晶片且在晶片上方形成薄膜。在第二晶片上方完成薄膜形成之后，接着在处理室22a至22f中进行清洗。同样地，其后重复由在晶片上方形成薄膜两次和在处理室22a至22f中进行清洗组成的一系列操作。第25片晶片与下一片晶片盒(晶片传送容器)的晶片一起被同样地处理。一般，可以设置多片晶片盒子(两个、四个等)且通过这样做，可以提高实施例4中使用的等离子体CVD设备的生产量。
在实施例2中，在第一晶片上方完成薄膜形成之后接着进行清洗且根据如图7所示的顺序进行该操作。具体地描述，如图7所示，从包含二十五片晶片的盒子27取出十二片晶片且它们被布置在存储升降机24中。在六个处理室22a至22f中进行第一晶片的薄膜形成。这里，六片晶片全部被处理。当在处理室22a至22f中完成第一晶片的处理时，开始处理室的清洗。此时，六个未处理的晶片留在存储升降机24中。这些未处理的晶片等候直到清洗完成。换句话说，在由图7中的虚线包围的清洗中，在存储升降机24中未处理的晶片等候处理。这些引起时间损失和降低生产量。在实施例2中，只要处理一片晶片该室就被清洗。这些是有利的，因为晶片上方的薄膜形成可以一直在清洁的处理室22a至22f中开始，但是在该方法中生产量降低。
在实施例4中，根据图64所示的顺序进行操作。在图64中，从包含二十五片晶片的盒子27取出十二片晶片，并将这十二片晶片放置在存储升降机24中。然后在六个处理室22a至22f中的第一晶片上形成薄膜。其上形成有薄膜的六片晶片返回到存储升降机24且同时所有未处理的(六个)晶片被装载到处理室22a至22f。在处理室22a至22f中，执行第二晶片上方的薄膜形成。在薄膜形成之后，晶片从处理室22a至22f返回存储升降机24。因此存储升降机24中的所有十二片晶片上的薄膜形成完成。其上方形成有薄膜的十二片晶片从存储升降机24返回盒子27以及新的未处理晶片从盒子27装载到存储升降机24。当在存储升降机24和盒子27之间进行晶片的装卸时，在处理室22a至22f中不进行操作。因此通过利用该空闲时间进行清洗。在该实施例4中，处理室22a至22f仅在其空闲时间清洗，这提高效率和提高生产量。换句话说，在该实施例4中，执行处理室22a至22f的清洗，而不保持晶片等候，而是通过利用存储升降机24和盒子27之间的晶片的传送时间，以致可以提高生产量。根据该实施例4，与实施例2相比较不仅通过减小清洗周期而且通过消除晶片的等待时间可以提高生产量。当使用300Φ或更大的晶片处理中通常采用的叫作“foup”的气密密封型晶片传送容器(气密地密封，但是通过空气过滤器连接到外部)时，每批量是小的，例如，由12片晶片构成，以致在传送容器和室之间的晶片的传送时期(从室卸载晶片到将新的晶片装载到室的时期或从室卸载晶片到装载从新的传送容器取出的新的晶片到室)的过程中的清洗有效地提高生产量。
如上所述，根据实施例4，假定通过该设备可以同样地处理的晶片数目是P以及在该设备中可以等候的晶片数目是W，那么只要通过整个设备处理W片晶片就可以执行清洗，且已经等候的晶片可以流畅地处理而不进一步等候。
在如上所述的小批量的情况下，如果当2P＝B时，其中B表示批量大小，即使该设备没有等候机构也可以实现快速处理。如果每当处理一片晶片执行清洗，那么在P＝B的晶片线中可以实现每批的快速进程。
实施例4中的清洗终点探测性能的构成与操作类似于实施例2中的那些。实施例4的工序由从S1至S5两次的步骤以及从S6至S12的后续步骤组成，上面参考图29至55描述了实施例2的相关工序。
(实施例5)
在实施例2中，只要在处理室22a至22f中处理一片晶片时就进行处理室22a至22f中的清洗。在该实施例5中，将描述在处理室22a至22f中的n(代表3或更大的整数)片晶片上方形成薄膜之后清洗处理室22a至22f的内部的实例。实施例5中采用的等离子体CVD设备的结构图5和图8所示的结构类似。
图65图示了在实施例5中使用的等离子体CVD设备中的晶片上方进行薄膜形成以及在处理室22a至22f进行清洗的简化的工序。如从图65可以明显看出，在等离子体CVD设备的处理室22a至22f中装载晶片，其中在晶片上方形成薄膜。晶片上方的薄膜形成完成之后，从处理室22a至22f卸载晶片。对于每个处理室22a至22f中的n(n代表3或更大的整数)片晶片重复该操作。接着在其中进行清洗。重复由在处理室22a-22f中的晶片上进行n次相似的薄膜形成处理和清洗组成的一系列操作。这些使之可以提高实施例5中使用的等离子体CVD设备的生产量。具体，当考虑实施例4时，当n代表偶数时可以消除清洗过程中晶片的等待时间，以致可以实现生产量的进一步提高。
从生产量的观点，数字n增加是所希望的，但是数字n增加意味着处理室22a至22f中的清洗周期减小。当处理室22a至22f中的清洗周期减小时，在薄膜形成时易于出现外来物质，导致形成次品晶片和降低产品的成品率。为了防止在处理室22a至22f中产生外来物质，必须抑制数字n的上限。当在薄膜形成空闲时间(晶片至传送容器的返回时间和晶片从传送容器到薄膜形成室的传送时间)过程中进行清洗时，数字n优选是4或更小。另一方面，即使当在薄膜形成空闲时间不能进行清洗时，数字n优选是10或更小。
图66图示了等离子体CVD设备中的累积的薄膜厚度(nm)与外来物质的数目之间的关系。在图66中，沿纵坐标绘制每片晶片的外来物质数目，而沿横坐标绘制等离子体CVD设备中的累积的薄膜厚度(nm)。该累积的薄膜厚度意味着通过连续的薄膜形成而没有清洗形成的薄膜厚度。横坐标上的1600nm的厚度意味着处理四片晶片而没有清洗，假定在一片晶片上方形成400nm厚度的薄膜，或意味着处理八片晶片，假定在一片晶片上方形成200nm厚度的薄膜。
如从图66可以明显看出，当累积的薄膜厚度是400nm至3200nm时，外来物质的数目在每片晶片10至20的范围内。当累积的薄膜厚度变为超过3200nm的3600nm时，外来物质的数目表现出急剧的增加且它变为每片晶片100。因此优选选择数字n，以致累积的薄膜厚度不超过3200nm(图66的薄膜是通常采用的通过等离子体TEOS形成的氧化硅薄膜，但是这也应用于硅-氧化物-基介电薄膜如SiOC以及含硅的非氧化物基介电薄膜如氮化硅-基薄膜)。通过选择数字n，以便将累积的薄膜厚度抑制为3200nm或更小，可以提高步骤的生产量以及产品的成品率。
实施例5中的清洗终点探测性能的结构与操作类似于实施例2中的那些。实施例5的工序由从S1至S5重复n次以及从S6至S12的后续步骤组成，上面参考图29至55描述了实施例2的相关工序。
(实施例6)
在实施例2中，描述了在处理室22a-22f的清洗中通过使用RF传感器10自动地探测清洗的终点的实例。在实施例6中，将描述通过使用光电传感器(如光电二极管、光电元件、图像传感器、光电倍增器、条纹管、微通道板或半导体光敏器件)自动地探测清洗的终点的实例。
实施例6中使用的等离子体CVD设备的结构类似于参考图5描述的结构。图67图示了处理室22a和22b的结构，其中在晶片上方进行薄膜形成以及进行清洗。图67与其中图示了实施例2的处理室22a和22b的图8几乎类似，以致接下来仅仅描述不同的部分。
图8和图67之间的差异是在图8中通过RF传感器10探测由底电极4和上电极5构成的电极对之间产生的电压，而在图67中通过光电传感器10a探测电极对之间的等离子体清洗气的光发射。同样以此方式，通过光电传感器10a探测等离子体清洗气的光发射可以自动地探测清洗终点。在实施例6中，利用等离子体的光学性能作为等离子体的物理或化学性能。
接下来参考图67描述实施例6中实际的清洗操作。在处理室22a和22b中的晶片上方成薄膜之后，从处理室22a和22b卸载其上方形成有薄膜的晶片。将NF3气体(与氩气混合)引入等离子气体发生器23。在等离子气体发生器23中，因此引入的清洗气体变为等离子体且等离子体形式的清洗气体被引入处理室22a和22b中。等离子体清洗气的富反应性导致与处理室22a和22b的内部形成的薄膜起化学反应并形成反应产物。通过这些，除去处理室22a和22b的内部形成的薄膜，完成其清洗。反应产物被排出在处理室22a和22b的外面。
在用等离子体清洗气清洗的过程中，从射频电源9提供电力到电极对，且等离子体形式保持电极对之间存在的清洗气体。提供给电极对的电力比薄膜形成时提供的电力小得多。提供为保持清洗气体的等离子体形式所必需的最小电力。这些使之可以降低等离子体引起的部件的退化。
等离子体形式的清洗气体含有氟原子团。例如，氟原子团处于激发态，且当电子从激发态到正常状态跃迁时，发射光。通过光电传感器10a探测这些发光并通过光电转换变为电压。在通过电子模块放大之后将通过光电转换获得的电压输入到终止控制器12。当因此输入的电压变得基本上恒定在预定电压或更大的电压时，终止控制器12根据清洗完成的裁判，停止从等离子气体发生器23馈送等离子体清洗气到处理室22a和22b并终止清洗。以此方式，可以正确地探测处理室22a和22b中的清洗终点。
在处理室22a和22b中的清洗过程中，等离子体清洗气用于与处理室22a中形成的薄膜反应。因为含氟原子团的等离子体清洗气被消耗，所以通过氟原子团的发光相对减小。随着除去处理室22a和22b中形成的薄膜的进展，等离子体清洗气的消耗量降低且处理室22a和22b中的氟原子团的数量变得恒定。来自氟原子团的发光量也变得恒定。与发光量成比例的电压变得恒定。因此可以正确地判断清洗终点。
在实施例6中，采用了光电传感器10a。具有光电传感器10的表面被等离子体清洗气玷污的可能性，这可能干扰探测。但是，在实施例6中，提供给电极对将清洗气体转变为等离子体所必需的最小电力，以致在电极对之间相对窄的区域内有力地发生清洗气体转变为等离子体。假定在远离电极对的光电传感器10a中等离子体清洗气的影响是小的。在该实施例中，主要对光学发射光谱测定法进行描述，但是在某些情况下，吸收光谱测定法是有效的。例如通过引入具有预定带宽的光到薄膜形成室并观察从相对侧透射的光的波谱进行吸收光谱测定。
在实施例6中，只要在如实施例2所述的处理室22a和22b中处理第一晶片时或只要在如实施例4所述的处理室22a和22b中处理第一和第二晶片时，就可以清洗处理室22a和22b。另外地，可以在如实施例5所述的处理室22a和22b中处理n(n代表3或更大的整数)片晶片之后进行清洗。
(实例和其他要点之间的相互关系)
已根据某些实施例具体地描述了由本发明人进行的本发明。但是应该注意本发明不局限于这些。不用说在不脱离本发明的范围内可以对其改进。
本发明可以应用于在室中进行清洗以及通过加热分解原材料气体进行薄膜形成的采用远程等离子体方法的热CVD设备。在此情况下，通过将约100W的射频电源和上述实施例所述的任意一种结构安装到该设备可以有效地进行清洗终点的自动探测。
不用说集成电路制造晶片工艺如实施例2中公开的制造工艺，具体铝互连工艺(从形成钨栓塞的步骤到形成保护薄膜的最终步骤)以及如实施例3中公开的制造工艺，具体铜互连工艺(从形成钨栓塞的步骤到形成保护薄膜的最终步骤)可以应用于实施例1至6。相反地，不用说实施例1、2、4、5以及6中公开的CVD中的端点探测和晶片处理技术可以应用于实施例2或3的集成电路制造晶片工艺。
如由本申请公开的用于ILD的氧化硅基介电薄膜材料以及与其相关的工艺可以应用于等离子体CVD薄膜形成工艺2-1、2、4、5、6以及8以及3-1、3以及6。
如由本申请公开的用于抗反射薄膜的氧化硅薄膜基介电薄膜材料(如SiON)以及与其相关的工艺可以应用于等离子体CVD薄膜形成工艺2-3和2-7以及3-7。
由本申请公开的非氧化硅薄膜基介电薄膜材料(如SiN、SIC以及SICN)及工艺可以应用于等离子体CVD薄膜形成工艺2-9和3-2、4、5以及8。
根据本发明的半导体集成电路器件的制造方法可以广泛地应用于包括半导体集成电路器件、液晶显示器、等离子体显示器、其他集成电路器件以及半导体器件的电子器件。

Claims (14)

1.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)蚀刻在其中不包含待处理晶片的等离子体CVD设备的第一薄膜形成室的内部淀积的不希望的薄膜部件，同时在所述第一薄膜形成室中引入在所述薄膜形成室的外面产生的包含第一原子团的第一气体；
(b)在步骤(a)期间，以第一强度的第一射频功率使所述第一薄膜形成室中的所述第一气体经历等离子体激发且通过观察所激发的等离子体的物理或化学性能探测所述蚀刻的终点；
(c)根据步骤(b)的结果终止所述蚀刻；
(d)从所述第一薄膜形成室排出所述第一气体；
(e)在步骤(c)和(d)之后，在所述第一薄膜形成室中存储待处理的第一晶片，
(f)通过大于所述第一强度的第二强度的第二射频功率使第二气体经历等离子体激发，同时将所述第二气体引入包含所述第一晶片的所述第一薄膜形成室，由此在所述第一晶片的第一主表面上或其上方形成第一薄膜部件；以及
(g)在步骤(f)之后，从所述第一薄膜形成室取出所述第一晶片。
2.根据权利要求1的半导体集成电路器件的制造方法，其中等离子体的所述物理或化学性能是与所述等离子体的阻抗有关的电性能。
3.根据权利要求1的半导体集成电路器件的制造方法，其中等离子体的所述物理或化学性能是所述等离子体的光学性能。
4.根据权利要求1的半导体集成电路器件的制造方法，其中所述第一强度是所述第二强度的0.05％至40％。
5.根据权利要求1的半导体集成电路器件的制造方法，其中所述第一强度是所述第二强度的0.1％至30％。
6.根据权利要求1的半导体集成电路器件的制造方法，其中所述第一强度是所述第二强度的0.5％至20％。
7.根据权利要求1的半导体集成电路器件的制造方法，其中所述第一强度是所述第二强度的1％至10％。
8.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)在CVD设备中不包含待处理晶片时，在所述CVD设备的第一薄膜形成室中引入在所述第一薄膜形成室的外面形成的包含第一原子团的第一气体，以蚀刻在所述第一薄膜形成室的内部淀积的不希望的薄膜部件；
(b)在步骤(a)期间，通过使用第一强度的第一射频功率使处于所述第一薄膜形成室中的所述第一气体经历等离子体激发且通过观察所激发的等离子体的物理或化学性能探测所述蚀刻的终点；
(c)根据步骤(b)的结果终止所述蚀刻；
(d)从所述第一薄膜形成室排出所述第一气体；
(e)在步骤(c)和(d)之后，将待处理的第一晶片放置在所述第一薄膜形成室中；
(f)通过使用比所述第一射频功率高的射频功率在待处理的所述第一晶片的第一主表面之上形成第一薄膜部件而不引起等离子体激发，同时将第二气体引入其中包含所述第一晶片的所述第一薄膜形成室中；以及
(g)在步骤(f)之后，从所述第一薄膜形成室取出所述第一晶片。
9.根据权利要求8的半导体集成电路器件的制造方法，其中等离子体的所述物理或化学性能是与所述等离子体的阻抗有关的电性能。
10.根据权利要求8的半导体集成电路器件的制造方法，其中所述等离子体的所述物理或化学性能是所述等离子体的光学性能。
11.根据权利要求8的半导体集成电路器件的制造方法，其中通过热CVD形成所述第一薄膜部件。
12.一种半导体集成电路器件的制造方法，包括以下步骤：
(a)蚀刻在其中不包含待处理晶片的等离子体CVD设备的第一薄膜形成室的内部淀积的不希望的薄膜部件，同时在所述第一薄膜形成室中引入在所述第一薄膜形成室的外面形成的包含第一原子团的第一气体；
(b)在步骤(a)期间，探测所述蚀刻的终点；
(c)根据步骤(b)的结果终止所述蚀刻；
(d)从所述第一薄膜形成室排出所述第一气体；
(e)在步骤(c)和(d)之后，将待处理的第一晶片存储在所述第一薄膜形成室中；
(f)通过使第二气体经历等离子体激发，在所述第一晶片的第一主表面上或其上方形成第一薄膜部件，同时将所述第二气体引入包含待处理的所述第一晶片的所述第一薄膜形成室；
(g)在步骤(f)之后，从所述第一薄膜形成室取出所述第一晶片；
(h)在步骤(g)之后，将待处理的第二晶片存储在所述第一薄膜形成室中，而不刻蚀在步骤(f)期间在所述第一薄膜形成室中淀积的不希望的薄膜部件；
(i)通过使所述第二气体经历等离子体激发，在所述第二晶片的第一主表面上或其上方形成所述第一薄膜部件，同时将所述第二气体引入包含所述第二晶片的所述第一薄膜形成室；以及
(j)在步骤(i)之后，从所述第一薄膜形成室取出所述第二晶片。
13.根据权利要求12的半导体集成电路器件的制造方法，其中通过测量与所述第一薄膜形成室中激发的所述第一气体等离子体的阻抗有关的电性能探测蚀刻的终点。
14.根据权利要求12的半导体集成电路器件的制造方法，其中通过测量所述第一薄膜形成室中激发的所述第一气体等离子体的光学性能探测蚀刻的终点。
CNB2004100481239A 2003-06-16 2004-06-16 半导体集成电路器件的制造方法 Expired - Fee Related CN100474514C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003170968 2003-06-16
JP170968/2003 2003-06-16
JP2004079952A JP2005033173A (ja) 2003-06-16 2004-03-19 半導体集積回路装置の製造方法
JP079952/2004 2004-03-19

Publications (2)

Publication Number Publication Date
CN1574231A CN1574231A (zh) 2005-02-02
CN100474514C true CN100474514C (zh) 2009-04-01

Family

ID=33513419

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100481239A Expired - Fee Related CN100474514C (zh) 2003-06-16 2004-06-16 半导体集成电路器件的制造方法

Country Status (5)

Country Link
US (3) US20040253828A1 (zh)
JP (1) JP2005033173A (zh)
KR (1) KR20040111056A (zh)
CN (1) CN100474514C (zh)
TW (1) TWI317148B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424898A (zh) * 2016-05-24 2017-12-01 Spts科技有限公司 等离子体处理装置的清洁方法
CN108300978A (zh) * 2017-01-12 2018-07-20 和舰科技(苏州)有限公司 一种侦测气相沉积机台清理结束时间点的装置和方法

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2848036B1 (fr) * 2002-11-28 2005-08-26 St Microelectronics Sa Support pour resonateur acoustique, resonateur acoustique et circuit integre correspondant
JP2005033173A (ja) * 2003-06-16 2005-02-03 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4235066B2 (ja) * 2003-09-03 2009-03-04 日本エー・エス・エム株式会社 薄膜形成方法
US7488689B2 (en) * 2004-12-07 2009-02-10 Tokyo Electron Limited Plasma etching method
KR100641362B1 (ko) * 2005-01-13 2006-10-31 삼성전자주식회사 이중 확산방지막을 갖는 배선구조 및 그 제조방법
US20060275931A1 (en) * 2005-05-20 2006-12-07 Asm Japan K.K. Technology of detecting abnormal operation of plasma process
JP2007036139A (ja) * 2005-07-29 2007-02-08 Sharp Corp プラズマ処理装置およびプラズマクリーニング終点検出方法
FR2890490A1 (fr) * 2005-09-05 2007-03-09 St Microelectronics Sa Support de resonateur acoustique et circuit integre correspondant
WO2007044514A2 (en) * 2005-10-07 2007-04-19 Lee, Michael, J. Method for improving refractive index control in pecvd deposited a-siny films
WO2007045110A2 (en) * 2005-10-17 2007-04-26 Oc Oerlikon Balzers Ag Cleaning means for large area pecvd devices using a remote plasma source
KR100790237B1 (ko) * 2005-12-29 2008-01-02 매그나칩 반도체 유한회사 이미지 센서의 금속배선 형성방법
JP2007305739A (ja) * 2006-05-10 2007-11-22 Nec Electronics Corp 半導体装置
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
KR100761757B1 (ko) * 2006-08-17 2007-09-28 삼성전자주식회사 막 형성 방법
US7937178B2 (en) * 2006-08-28 2011-05-03 Tokyo Electron Limited Charging method for semiconductor device manufacturing apparatus, storage medium storing program for implementing the charging method, and semiconductor device manufacturing apparatus implementing the charging method
JP4948278B2 (ja) * 2006-08-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
US20080153282A1 (en) * 2006-12-21 2008-06-26 Texas Instruments, Incorporated Method for preparing a metal feature surface
KR100802311B1 (ko) * 2006-12-26 2008-02-11 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
JP5281766B2 (ja) * 2007-07-31 2013-09-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP5291310B2 (ja) * 2007-08-29 2013-09-18 セイコーインスツル株式会社 半導体装置の製造方法
US7867923B2 (en) * 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
JP4784599B2 (ja) * 2007-12-28 2011-10-05 東京エレクトロン株式会社 真空処理装置及び真空処理方法並びに記憶媒体
US20090246385A1 (en) * 2008-03-25 2009-10-01 Tegal Corporation Control of crystal orientation and stress in sputter deposited thin films
US8691057B2 (en) * 2008-03-25 2014-04-08 Oem Group Stress adjustment in reactive sputtering
US8357435B2 (en) 2008-05-09 2013-01-22 Applied Materials, Inc. Flowable dielectric equipment and processes
US20090289390A1 (en) * 2008-05-23 2009-11-26 Rec Silicon, Inc. Direct silicon or reactive metal casting
US20100047148A1 (en) * 2008-05-23 2010-02-25 Rec Silicon, Inc. Skull reactor
US20100167506A1 (en) * 2008-12-31 2010-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Inductive plasma doping
US8482375B2 (en) * 2009-05-24 2013-07-09 Oem Group, Inc. Sputter deposition of cermet resistor films with low temperature coefficient of resistance
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US7989365B2 (en) * 2009-08-18 2011-08-02 Applied Materials, Inc. Remote plasma source seasoning
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
SG181670A1 (en) 2009-12-30 2012-07-30 Applied Materials Inc Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio
US8329262B2 (en) 2010-01-05 2012-12-11 Applied Materials, Inc. Dielectric film formation using inert gas excitation
CN102754193A (zh) 2010-01-06 2012-10-24 应用材料公司 使用氧化物衬垫的可流动电介质
KR101837648B1 (ko) 2010-01-07 2018-04-19 어플라이드 머티어리얼스, 인코포레이티드 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
WO2011109148A2 (en) 2010-03-05 2011-09-09 Applied Materials, Inc. Conformal layers by radical-component cvd
US8236708B2 (en) * 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
US7994019B1 (en) 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition
US8476142B2 (en) 2010-04-12 2013-07-02 Applied Materials, Inc. Preferential dielectric gapfill
US8524004B2 (en) 2010-06-16 2013-09-03 Applied Materials, Inc. Loadlock batch ozone cure
DE102010038739B4 (de) * 2010-07-30 2018-10-11 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung eines Halbleiterbauelements mit erhöhter Stabilität eines komplexen Materialstapels durch Vorsehen von fluorangereicherten Grenzflächen
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
CN102303027A (zh) * 2011-07-14 2012-01-04 海太半导体（无锡）有限公司 全自动等离子清洗装置
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
CN102683422B (zh) * 2012-03-21 2016-03-23 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP2015185681A (ja) * 2014-03-24 2015-10-22 キヤノン株式会社 固体撮像装置の製造方法
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
CN107466420B (zh) * 2015-04-23 2019-10-25 应用材料公司 用于腔室清洁终点的原位蚀刻速率确定
CN106373868B (zh) * 2016-10-10 2020-03-10 昆山龙腾光电股份有限公司 一种阵列基板的制造方法
US10468236B2 (en) * 2017-06-02 2019-11-05 XEI Scienctific, Inc. Plasma device with an external RF hollow cathode for plasma cleaning of high vacuum systems
CN108415353A (zh) * 2018-01-31 2018-08-17 深圳市方瑞科技有限公司 一种线型等离子机及其控制方法
CN108415354A (zh) * 2018-01-31 2018-08-17 深圳市方瑞科技有限公司 一种宽幅等离子处理机及其控制方法
JP2020017676A (ja) * 2018-07-26 2020-01-30 株式会社ディスコ ウェーハの加工方法
KR20230170130A (ko) * 2018-12-20 2023-12-18 어플라이드 머티어리얼스, 인코포레이티드 개선된 가스 유동을 처리 챔버의 처리 용적에 공급하기 위한 방법 및 장치
KR102345853B1 (ko) 2019-02-15 2022-01-03 주식회사 히타치하이테크 가스 성분의 모니터 방법 및 그 장치 그리고 그것을 이용한 처리 장치
KR20200119454A (ko) * 2019-04-09 2020-10-20 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI757013B (zh) * 2020-12-28 2022-03-01 友達光電股份有限公司 控制製程腔室清潔氣體用量的方法及製程處理系統

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960488A (en) * 1986-12-19 1990-10-02 Applied Materials, Inc. Reactor chamber self-cleaning process
JPH0630351B2 (ja) * 1987-03-31 1994-04-20 株式会社東芝 半導体製造装置のクリ−ニング終点判定方法
US5273610A (en) * 1992-06-23 1993-12-28 Association Institutions For Material Sciences, Inc. Apparatus and method for determining power in plasma processing
US5407524A (en) * 1993-08-13 1995-04-18 Lsi Logic Corporation End-point detection in plasma etching by monitoring radio frequency matching network
US6534007B1 (en) * 1997-08-01 2003-03-18 Applied Komatsu Technology, Inc. Method and apparatus for detecting the endpoint of a chamber cleaning
US6184687B1 (en) * 1997-10-20 2001-02-06 Kabushiki Kaisha Toshiba Plasma process end point determination method and apparatus, and plasma evaluation method and apparatus
JPH11354509A (ja) * 1998-04-07 1999-12-24 Seiko Epson Corp プラズマエッチングの終点検出方法及びプラズマエッチング装置
JP4492764B2 (ja) * 1999-05-24 2010-06-30 日本ゼオン株式会社 プラズマ反応用ガス及びその製造方法
US6143667A (en) * 1999-06-28 2000-11-07 Micron Technology, Inc. Method and apparatus for using photoemission to determine the endpoint of an etch process
KR100767762B1 (ko) * 2000-01-18 2007-10-17 에이에스엠 저펜 가부시기가이샤 자가 세정을 위한 원격 플라즈마 소스를 구비한 cvd 반도체 공정장치
JP4718093B2 (ja) * 2000-03-28 2011-07-06 東京エレクトロン株式会社 複合セグメント電極に供給される電力を制御するための方法並びにシステム
US6592817B1 (en) * 2000-03-31 2003-07-15 Applied Materials, Inc. Monitoring an effluent from a chamber
US6835278B2 (en) * 2000-07-07 2004-12-28 Mattson Technology Inc. Systems and methods for remote plasma clean
JP2002057106A (ja) * 2000-08-08 2002-02-22 Tokyo Electron Ltd 処理装置のクリーニング方法及び処理装置
TW511158B (en) * 2000-08-11 2002-11-21 Alps Electric Co Ltd Plasma processing apparatus and system, performance validation system thereof
FI113704B (fi) * 2001-03-21 2004-05-31 Vti Technologies Oy Menetelmä piianturin valmistamiseksi sekä piianturi
IE20010288A1 (en) * 2001-03-23 2002-10-02 Scient Systems Res Ltd Endpoint Detection in the Etching of Dielectric Layers
US6755945B2 (en) * 2001-05-04 2004-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
US20030005943A1 (en) * 2001-05-04 2003-01-09 Lam Research Corporation High pressure wafer-less auto clean for etch applications
JP4121269B2 (ja) * 2001-11-27 2008-07-23 日本エー・エス・エム株式会社 セルフクリーニングを実行するプラズマｃｖｄ装置及び方法
JP2003197615A (ja) * 2001-12-26 2003-07-11 Tokyo Electron Ltd プラズマ処理装置およびそのクリーニング方法
US6855209B2 (en) * 2002-02-22 2005-02-15 Scientific Systems Research Limited Plasma chamber cleaning
JP2003264186A (ja) * 2002-03-11 2003-09-19 Asm Japan Kk Ｃｖｄ装置処理室のクリーニング方法
US7588036B2 (en) * 2002-07-01 2009-09-15 Applied Materials, Inc. Chamber clean method using remote and in situ plasma cleaning systems
US6767836B2 (en) * 2002-09-04 2004-07-27 Asm Japan K.K. Method of cleaning a CVD reaction chamber using an active oxygen species
US7122125B2 (en) * 2002-11-04 2006-10-17 Applied Materials, Inc. Controlled polymerization on plasma reactor wall
US7500445B2 (en) * 2003-01-27 2009-03-10 Applied Materials, Inc. Method and apparatus for cleaning a CVD chamber
JP2005033173A (ja) * 2003-06-16 2005-02-03 Renesas Technology Corp 半導体集積回路装置の製造方法
US7959970B2 (en) * 2004-03-31 2011-06-14 Tokyo Electron Limited System and method of removing chamber residues from a plasma processing system in a dry cleaning process

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
材料科学与技术丛书. R.W.卡恩 P.哈森 E.J.克雷默，249-256，科学出版社. 1999
材料科学与技术丛书. R.W.卡恩 P.哈森 E.J.克雷默，249-256，科学出版社. 1999 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424898A (zh) * 2016-05-24 2017-12-01 Spts科技有限公司 等离子体处理装置的清洁方法
CN108300978A (zh) * 2017-01-12 2018-07-20 和舰科技(苏州)有限公司 一种侦测气相沉积机台清理结束时间点的装置和方法

Also Published As

Publication number Publication date
CN1574231A (zh) 2005-02-02
JP2005033173A (ja) 2005-02-03
US20040253828A1 (en) 2004-12-16
US20080318429A1 (en) 2008-12-25
KR20040111056A (ko) 2004-12-31
US20080233761A1 (en) 2008-09-25
TWI317148B (en) 2009-11-11
TW200504839A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
CN100474514C (zh) 半导体集成电路器件的制造方法
US8580697B1 (en) CVD flowable gap fill
KR100326499B1 (ko) 기판위에증착된할로겐-도핑층을안정화하기위한방법및장치
US6538271B2 (en) Semiconductor device and method of manufacturing the same
US6365518B1 (en) Method of processing a substrate in a processing chamber
US6348420B1 (en) Situ dielectric stacks
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US9390914B2 (en) Wet oxidation process performed on a dielectric material formed from a flowable CVD process
JP4159126B2 (ja) 高温処理チャンバ用リッドアセンブリ
JP4365459B2 (ja) ドープ酸化シリコン膜を用いて超薄ドープ領域を形成する方法
US6582777B1 (en) Electron beam modification of CVD deposited low dielectric constant materials
CN101572232B (zh) 形成高质量的低温氮化硅层的方法
CN101652843B (zh) 氮化硅膜的形成方法、非易失性半导体存储装置的制造方法、非易失性半导体存储装置和等离子体处理装置
US20040048452A1 (en) Method of producing electronic device material
US5610105A (en) Densification in an intermetal dielectric film
US6770144B2 (en) Multideposition SACVD reactor
US6345589B1 (en) Method and apparatus for forming a borophosphosilicate film
CN103026473A (zh) 层间绝缘层形成方法和半导体装置
US20070238254A1 (en) Method of etching low dielectric constant films
US20050227500A1 (en) Method for producing material of electronic device
US20120190211A1 (en) Film forming method, semiconductor device manufacturing method, insulating film and semiconductor device
US5895259A (en) Polysilicon diffusion doping method employing a deposited doped oxide layer with a highly uniform thickness
US6090725A (en) Method for preventing bubble defects in BPSG film
Wu et al. Effect of annealing on chemical state of phosphorus in SiO2 films
US7253121B2 (en) Method for forming IMD films

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090401

Termination date: 20100616