KR100326499B1 - 기판위에증착된할로겐-도핑층을안정화하기위한방법및장치 - Google Patents

기판위에증착된할로겐-도핑층을안정화하기위한방법및장치 Download PDF

Info

Publication number
KR100326499B1
KR100326499B1 KR1019970017371A KR19970017371A KR100326499B1 KR 100326499 B1 KR100326499 B1 KR 100326499B1 KR 1019970017371 A KR1019970017371 A KR 1019970017371A KR 19970017371 A KR19970017371 A KR 19970017371A KR 100326499 B1 KR100326499 B1 KR 100326499B1
Authority
KR
South Korea
Prior art keywords
layer
halogen
film
substrate
deposited
Prior art date
Application number
KR1019970017371A
Other languages
English (en)
Other versions
KR970077340A (ko
Inventor
테드 구오
바니 엠 코헨
암리타 베르마
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR970077340A publication Critical patent/KR970077340A/ko
Application granted granted Critical
Publication of KR100326499B1 publication Critical patent/KR100326499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q30/00—Commerce
    • G06Q30/02—Marketing; Price estimation or determination; Fundraising
    • G06Q30/0283—Price estimation or determination
    • G06Q30/0284—Time or distance, e.g. usage of parking meters or taximeters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Development Economics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Strategic Management (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Accounting & Taxation (AREA)
  • Metallurgy (AREA)
  • Finance (AREA)
  • Game Theory and Decision Science (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Economics (AREA)
  • Marketing (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 연속처리단계 동안에 할로겐-도핑된 실리콘 산화막으로부터 이주하는 할로겐 원자를 감소시키기 위하여 할로겐-도핑된 산화막을 안정화하기 위한 방법에 관한 것이다. 할로겐-도핑된 막은 기판위에 증착되고 이어서 가스 제거단계로 되어 막이 확산장벽층의 증착전에 약 섭씨 300도 내지 550도 사이의 온도로 간단하게 가열된다. 이러한 열처리 단계는 할로겐-도핑된 막으로부터 느슨하게 결합된 할로겐 원자를 제거하고 이러한 처리는 가스 제거단계로 인용된다. 이 실시예의 바람직한 버전에 있어서, 할로겐-도핑된 실리콘 산화막은 약 35 내지 50초 사이동안 가스제거 처리되는 FSG 막이다.

Description

기판위에 증착된 할로겐-도핑층을 안정화하기 위한 방법 및 장치 {THERMAL POST-DEPOSITION TREATMENT OF HALOGEN-DOPED FILMS TO IMPROVE FILM STABILITY AND REDUCE HALOGEN MIGRATION TO INTERCONNECT LAYERS}
본 발명은 웨이퍼 가공동안 박막층의 증착에 관한 것으로, 특히, 연속 가공 단계동안에 할로겐 원자가 인접 층내로 이동하는 것을 방지하기 위하여 할로겐-도핑된 유전체층을 가공하기 위한 방법 및 장치에 관한 것이다. 본원 발명의 방법은 다양한 다른 가공 방법의 사용에서 찾을 수도 있으며, 특히 인접한 실리콘 산화물층 및 금속층 사이의 장벽층에 종종 사용되는 티타늄층을 통하여 및/또는 티타늄층내로 불소가 배기되는 것을 방지하는데 특히 유용하다.
크기가 더 소형화되고 집적회로에서 멀티레벨 금속화가 진부해지면서, 낮은 유전상수 막이 점점 더 중요하게 되었다. 낮은 유전 상수 막은 덮여질 상호연결 금속화의 RC 시간 지연을 감소시키고, 금속화의 다른 레벨 사이의 혼선을 방지하고, 및 장치 전력 소모를 줄이기 위하여 금속간 유전체(IMD)층에 대해 특히 적정하다.
낮은 유전상수에 대한 많은 방법이 제안되었다. 보다 더 가능성 있는 해결방안중 하나는 실리콘 산화물층내에 불소를 통합시키거나 또는 염소 혹은 브롬과 같은 다른 할로겐 성분을 통합시키는 것이다. 할로겐 통합의 일 예는 1994년 11월 24일자로 출원되고 어플라이드 머티어리얼스, 인코포레이티드사에 양도된 미합중국 특허출원 제 08/344,283호에 개시되어 있다.
불소가 전체 SiOF 네트워크의 극성화를 감소시키는 음전기 원자이기 때문에 실리콘 산화막에 대한 바람직한 할로겐 도판트인 불소는 실리콘 산화막의 유전 상수를 낮게 한다. 불소-도핑된 실리콘 산화막은 플루오로실리케이트 유리막 또는 간단히 FSG로서 불린다.
유전 상수를 감소시키는 것 외에도, 실리콘 산화물층에 불소를 통합하는 것은 반도체 구조위에 증착된 금속 또는 폴리실리콘 라인 사이에 아주 밀접하게 위치된 갭을 채우는 것과 같이 소형의 기하학적 형태의 장치를 제조하는데 발생되는 일반적인 문제들을 해결한다. 불소가 에칭편(etching species)이기 때문에 실리콘 산화막의 증착동안의 불소의 유입은 성장 막 위에 에칭 효과를 가져오게 된다. 동시적인 증착/에칭 효과는 막이 1.8 이상의 애스펙트비를 갖는 인접한 금속층을 적당히 덮을 수 있도록 FSG 막이 개선된 갭-충진 기능을 가지도록 한다.
그러므로, 제조업자들은 금속간 유전체층내에 다양한 유전체 층 특히, 불소를 포함하기를 원한다. 그러나, 실리콘 산화막이나 유사 막에서 불소 및 다른 할로겐 도판트를 통합시키는 것과 관련된 문제는 막에서 불소이나 할로겐 성분을 유지하는 것이다. 실험은 불소 원자가 SiF 네트워크에서 느슨하게 결합된 것을 나타내었다.
반도체 산업에서 관심이 되고 있는 한가지 문제는 반도체 장치에서 인접층 사이의 재료의 확산이다. 이러한 확산 또는 내부 혼합은 층 사이의 재료의 스택이나 다른 재료를 삽입함으로써 방지될 수 있다. 이러한 제 3 재료 또는 재료의 스택의 역할은 두 재료의 서로간의 확산을 방지하거나 저지하는 것이고, 이에 따라 이러한 층은 종종 확산 장벽층으로 불린다.
확산 장벽층은 많은 집적회로에서 존재하는 멀티레벨 금속구조의 형성시에 두드러진 역할을 한다. 이러한 멀티레벨 금속구조는 특정 전기경로를 통하여 다양한 능동 장치를 연결하기 위하여 실리콘 표면위에 제조된 높은 도전성의 박막 네트워크를 형성한다. 이 박막 네트워크에서 금속 대 금속 및 금속 대 실리콘 접촉 구조의 형성동안, 상부 도전 박막으로부터 기판 또는 하부 도전 박막을 분리하는 실리콘 산화물 또는 유사한 유전체층에서 개구가 에칭된다. 알루미늄이나 다른 금속과 같은 도전 재료가 개구를 충진하고 실리콘 기판이나 하부 도전 박막에 연결하는데 사용된다. 이상적으로는, 실리콘 및 상부 연결 금속층 사이나 또는 하부 및 상부 연결 금속층 사이에 흐르는 전류에 대한 임피던스는 가능한 한 낮아야 한다.
티타늄이 실리콘 산화물층과 알루미늄층과 같은 인접 금속층 사이에 확산 장벽층에 공통으로 사용된다. 응용분야에 따라, 이러한 확산 장벽층은 단일 티타늄층, 티타늄/티타늄 질화물 스택 또는 유사층일 수도 있다. 티타늄/티타늄 질화물스택에서, 티타늄 질화막은 초기 티타늄층 위에 증착된다. 티타늄층은 실리콘 산화물 및 티타늄 질화물층 사이에 양호한 접착을 제공하며 TiO4(~TiO2)층으로서 부가적인 장벽을 제공한다. 확산 장벽층이나 확산 장벽 스택의 일부로서 사용될 경우, 티타늄층은 접촉 구조를 위한 개구(접촉부 또는 비아)가 막내에 에칭된 후에 실리콘 산화물층 위에 공통으로 증착된다. 티타늄은 실리콘 산화물에 잘 접촉하여 알루미늄이나 다른 금속층에 양호한 저항 접촉을 형성한다. 또한 티타늄은 양호한 스텝 커버리지 특성을 가지며 에칭된 접촉 개구의 측벽에 잘 접착된다. 알루미늄층에 인접한 티타늄층은 티타늄/알루미늄 경계에서 알루미늄과 반응하여 TiAl3층을 형성한다.
SiF 네트워크에서 느슨하게 결합된 불소 원자는 티타늄층과 같은 층을 통과하여 상부 금속라인을 저하시킨다. 특히, 느슨하게 결합된 불소 원자는 연속 가공단계 동안에 존재하는 고온을 받는 경우, 인접 층으로 배기되거나 이동하는 경향이 있다. 이동하는 불소 원자는 티타늄층으로부터의 티타늄과 반응하여 TiF를 형성하고, TiAl3층으로부터의 알루미늄과 반응하여 AlF3을 형성한다.
TiF 및/또는 AlF3의 존재는 접촉구조의 저항성을 증가시키고 연속 가공동안에 벗겨질 수 있을 정도로 티타늄/실리콘 산화물 및 티타늄/알루미늄 경계를 약화시킨다.
상기한 내용으로부터, 할로겐 도핑된 실리콘 산화물이나 FSG와 같은 낮은 유전 상수 막은 금속간 유전체층으로서 사용하기에 적정하다는 것을 알 수 있을 것이다. 또한, 인접한 확산 장벽 및 금속층내로 불소나 다른 할로겐 원자의 이동을 방지하기 위한 방법이 필요하다는 것을 알 수 있다.
웨이퍼가 지정된 시간동안 지정된 온도로 가열되는 열처리 단계는 기판 가공동안에 다양한 이유를 위해 사용된다. 예를 들면, 어닐링 단계는 가끔 이온 주입 단계나 다른 가공단계후에 기판에 대한 손상을 보상하는데 사용된다. 또한, 간단한 열처리 단계는 실리콘 산화물층과 같은 층 외부로 흡수된 물을 밀어내는데 사용된다. 배수(water degassing) 단계는 가끔 연속 가공동안에 흡수된 물이 상기 층들과 반응하는 것을 방지하기 위하여 상부 확산 장벽이나 금속층의 증착전에 수행된다. 이러한 형태의 열처리 단계의 예로서, 웨이퍼는 40초의 주기동안에 약 섭씨 400도의 온도로 가열될 수 있다. 이러한 열처리 단계의 완료 후에, 확산 장벽층 및/또는 금속층이 실리콘 산화물층 위에 증착된다. 열처리 단계는 FSG나 다른 할로겐-도핑된 층을 안정화하는데 사용되지 않았다.
본 발명은 할로겐 원자의 배기를 방지하여 인접한 확산 장벽이나 금속층으로 할로겐이 이동하는 것을 감소시키는 할로겐 도핑된 실리콘 산화물을 제공함으로써 종래 기술의 문제들을 해결한다. 본 발명은 또한 할로겐-도핑된 산화막을 형성하기 위한 방법 및 장치를 제공한다.
본 발명의 일 실시예에서, 할로겐-도핑된 실리콘 산화막은 기판 위에 증착되고, 막이 확산 장벽층의 증착전에 약 섭씨 300 내지 550도 사이의 온도로 간단히 가열되는 단계로 된다. 이러한 열처리 단계는 할로겐-도핑된 막으로부터 느슨하게결합된 할로겐 원자를 제거하며, 이러한 가공을 가스 제거 단계라 한다. 이 실시예에서, 할로겐-도핑된 실리콘 산화막은 약 35 내지 50초 사이동안에 가스 제거 가공된다.
도 1은 본 발명에 따른 개략적인 화학기상증착의 일 실시예를 도시한 도면.
도 2는 본 발명의 방법을 실시하는데 사용될 수 있는 개략적인 클러스터 툴 기판 가공 시스템의 일 실시예를 도시한 도면.
도 3은 불소 이동을 방지하기 위하여 본 발명의 방법에 따라 가공되는 예시적인 FSG 층의 형성시에 취해지는 단계를 나타내는 순서도.
도 4 및 도 5는 본 발명에 따라 가공되지 않는 FSG층으로부터 인접한 층내로 불소가 이동하는 것을 나타내는 실험 결과의 그래프.
도 6은 본 발명의 방법의 일 실시예에 따라 금속 상호연결층의 형성시에 취해지는 단계를 나타내는 순서도.
도 7은 본 발명의 방법에 따라 제조된 반도체 장치의 개략 단면도.
도 8a는 본 발명에 따라 가공되지 않는 FSG층 상부에 위치하는 알루미늄 및 티타늄층을 갖는 집적회로의 단면 현미경사진.
도 8b는 본 발명에 따라 가공되는 FSG층 상부에 위치하는 알루미늄 및 티타늄층을 갖는 집적회로의 단면 현미경사진.
* 도면의 주요부분에 대한 부호의 설명 *
11 : 가스 분배 분기관12 : 서셉터
15 : 진공 챔버17 : 배플 플레이트
19 : 혼합 챔버23 : 포트
24 : 원형 진공 분기관 25 : RF 전원
40 : 고주파 RF 발생기42 : 고주파 정합 회로
44 : 저주파 RF 발생기46 : 저주파 정합 회로
48 : 고주파 필터
I. 예시적인 PECVD 시스템
도 1은 본 발명의 방법에 따라 할로겐-도핑된 층이 증착되어 가스 제거 단계를 겪는 진공 챔버(15)를 갖는 개략적인 평행판 플라즈마 강화 화학기상증착(PECVD) 시스템의 일 실시예를 도시한다. 선택적으로, 챔버(15)는 도 2에 대하여 상세하게 설명되는 바와 같이 클러스터 툴 시스템의 일부일 수 있다. 이러한 클러스터 툴 시스템의 일부로서, 할로겐-도핑된 층은 챔버(15)내에서 증착되고 진공 조건하에서 본 발명의 가스 제거 단계를 겪는 별도의 챔버로 이동된다.
PECVD 시스템(10)은 서셉터(12)상에 놓여있는 도시하지 않은 웨이퍼로 증착 가스를 분산하기 위한 가스 분배 분기관(11)을 포함한다. 서셉터(12)는 고열에 응답하며, 서셉터(12)( 및 서셉터(12)의 상부면상에 지지된 웨이퍼)가 하부 로딩/오프-로딩 위치 및 분기관(11)에 밀접하게 인접한 상부 가공 위치(14) 사이에서 제어 가능하게 이동되도록 지지 핑거(13)상에 장착된다.
서셉터(12) 및 웨이퍼가 가공 위치(14)에 있으면, 그들은 환형 진공 분기관(24)내로 배기시키는 복수의 간격진 홀(23)을 갖는 배플 플레이트(17)에 의해 둘러싸여진다. 증착 및 반송 가스는 이들을 결합하여 분기관(11)으로 보내는 혼합 챔버(19)내로 가스 라인(18)을 통하여 공급된다. 가공동안, 분기관(11)에 공급된 가스는 화살표 21로 지시한 바와 같이 웨이퍼의 표면을 방사상으로 가로질러 균일하게 분배된다. 이어서 가스는 포트(23)를 통하여 원형 진공 분기관(24)내로 배기되고 진공 펌프 시스템(도시하지 않음)에 의해 배기라인(31)으로 배출된다. 가스가 배기라인(31)을 통해 배출되는 비율은 드로틀 밸브(32)에 의해 제어된다.
제어된 플라즈마는 RF 전원(25)으로부터 분기관(11)으로 인가된 RF 에너지에 의해 웨이퍼에 인접하게 형성된다. 가스 분배 분기관(11)은 RF 전극인 반면, 서셉터(12)는 접지되어 있다. RF 전원(25)은 챔버(15)내로 유입된 반응물(reactive species)의 분해를 향상시키기 위하여 단일- 또는 혼합-주파수 RF 전력(또는 다른 적정 변화)을 분기관(11)에 공급할 수 있다. 혼합-주파수 RF 전력은 고주파(예를 들면, 13.56 MHz) RF 발생기(40) 및 상응하는 정합회로(42)와 저주파(예를 들면, 350 KHz) RF 발생기(44) 및 상응하는 정합회로(46)에 의해 발생된다. 고주파 필터(48)는 저주파 발생기가 고주파 발생기(40)에 의해 발생된 전압에 손상되는 것을 방지한다.
원형 외부 램프 모듈(26)은 서셉터(12)의 환형 외부 주변부상에 석영 윈도우(28)를 통하여 광(27)의 시준된 환형 패턴을 제공한다. 이러한 열 분배는 서셉터의 자연 열 손실을 보상하며, 효율적인 증착을 위해 신속한 열 가열 및 균일한 서셉터와 웨이퍼 가열을 제공한다.
모니터(도시하지 않음)는 서셉터(12)를 가공 위치(14) 및 하부 웨이퍼-로딩 위치 사이로 상승 및 하강시킨다. 모터, 가스라인(18)에 연결된 가스 공급 밸브, 드로틀 밸브(32) 및 RF 전원(25)은 일부만 도시된 제어 라인(36)에 걸쳐프로세서(34)에 의해 제어된다. 처리기(34)는 메모리(38)와 같은 컴퓨터 판독가능 매체내에 저장된 컴퓨터 프로그램의 제어하에서 동작한다. 컴퓨터 프로그램은 타이밍, 가스 혼합, 챔버 압력, 챔버 온도, RF 전력 레벨, 서셉터 위치, 및 다른 특정 가공의 파라미터를 규정한다.
전형적으로, 챔버 라이닝, 가스 흡입 분기관 면판(faceplate),지지 핑거(13), 및 다양한 다른 반응기 하드웨어의 일부 또는 전부는 알루미늄이나 양극 가공된 알루미늄과 같은 재료로 제조된다. 이러한 PECVD 장치의 일 예는 본 출원인에[게 양도된 "열적 CVD/PECVD 반응기 및 실리콘이 산화물의 열 화학 진공 증착을 위한 용도 및 인-시튜 다단계 평탄화 방법"이란 발명의 명칭의 미합중국 특허 제 5,000,113호에 개시되어 있고, 여기서는 참조를 위해 인용된다.
챔버(15)는 다중 기판 가공 챔버가 중앙 로봇주위에 배치되어 그것에 의해 작용되는 클러스터 툴 시스템의 일부일 수 있다. 이와 같은 클러스터 툴 시스템의 일 예가 도 2에 도시되어 있다. 도 2에서, 클러스터 툴 시스템(200)은 진공 로드-록 챔버(205 및 210)를 포함한다. 로드-록 챔버(205 및 210)는 내부 챔버(215)내에서 진공 조건을 유지하는 반면 기판은 시스템(200)으로 들어가고 빠져나온다. 로봇(220)은 로드-록 챔버(205 및 210)로부터 기판 가공 챔버(225) 및 가열 챔버(230)로 기판을 이동시킨다. 가공 챔버(225)는 CVD, 에칭 등과 같은 복수의 기판 가공 동작을 수행하기 위해 제공된다. 가열 챔버(230)는 어닐링 단계와 같은 열처리 단계에서 사용될 수 있으며, 본 발명의 일부 실시예에서는, 본 발명의 가스 제거 단계동안에 기판을 가열하는데 사용될 것이다.
통과 챔버(235)가 내부 챔버(240)내 초고진공 상태를 유지하는데 사용되어, 로봇(215)으로부터 로봇(245)으로 기판을 전달시킨다. 로봇(245)은 통과 챔버(235)로부터 기판 가공 챔버(250) 내지 (265)로 기판을 이동시킨다. 가공 챔버(225)와 유사하게, 가공 챔버(250) 내지 (265)는 다양한 기판 가공 위치를 수행하기 위해 제공될 수 있다. 일 예에 있어서, 가공 챔버(250)는 티타늄층을 스퍼터 증착하기 위해 제공되며; 가공 챔버(255)는 티타늄 질화물층을 스퍼터 증착하기 위해 제공되고 가공 챔버는 알루미늄층을 스퍼터 증착하기 위해 제공된다.
동작중에, 기판은 처리기(34)에 의해 실행되는 컴퓨터 프로그램의 제어하에서 동작하는 컨베이어 벨트 또는 로봇 시스템(도시하지 않음)에 의해 진공 로드-록 챔버(205) 및 (210)으로 이동된다. 또한 로봇(220 및 245)은 클러스터 툴(200)의 다양한 가공 챔버 사이로 기판을 전달시키기 위하여 처리기(34)에서 실행하는 컴퓨터 프로그램의 제어하에서 동작한다.
상기 시스템 및 클러스터 툴 시스템 설명은 주로 설명의 목적을 위한 것이며, 전자 사이클로트론 공명(ECR) 플라즈마 CVD 장치, 유도결합된 RF 고밀도 플라즈마 CVD 장치 등과 같은 다른 플라즈마 CVD 장치가 사용될 수도 있다. 부가적으로, 서셉터 구성, 가열기 구성, RF 전력 주파수, RF 전력 연결의 위치등의 변화와 같은 상기 시스템의 변화는 가능하다. 예를 들면, 웨이퍼는 저항성으로 가열된 서셉터에 의해 지지 및 가열된다. 부가적으로, 열적 CVD 장치는 할로겐-도핑된 벌크막 층을 형성하는 데 사용될 수도 있다. 상기 층 및 이러한 층을 형성하기 위한 방법은 어떤 특정 장치나 어떤 특정 플라즈마 여기 방법에 한정되지 않는다.
II. 예시적인 플루오로실리케이트 유리 증착
본 발명의 가공의 각 실시예에서, 할로겐-도핑된 실리콘 산화물층은 이러한 막에 대한 많은 여러 가지 방법중 어느 것을 사용하여 형성될 수도 있다. 하나는 불소 소스로서 트리에톡시플루오로실란(이하 "TEFS"라 함)을 사용하고, 하나는 불소 소스로서 C2F6을 사용하며, 및 하나는 불소 소스로서 SiF4를 사용하는 세 개의 FSG 막 가공은 다음에 예로서 설정되었다.
예시적인 가공 방법은 PECVD 시스템(10)에서 수행될 것이다. 당업자들은 다른 가공 및 다른 CVD 시스템 형태가 FSG 막을 증착하는데 사용된다는 것을 이해할 것이다. 예시적인 FSG 막 형성에 수반되는 단계들은 도 3의 순서도에 개시되어 있으며 이후에 설명한다. 편리 및 참조를 위하여 도 3에 대해 기술된 단계들중 일부는 도 1의 장치에 참조부호를 포함하였다.
각각의 예시적인 가공법들은 기판을 챔버내로 이동시키고, 챔버내로 다양한 가공 가스를 유입하고, 챔버내의 온도 및 압력을 조절하며, 및 RF 에너지의 인가에 의해 플라즈마를 형성하는 과정이다. 이러한 모든 단계들은 전술한 바와 같이 메모리(38)내의 컴퓨터 판독가능 매체에 저장된 컴퓨터 프로그램을 실행시키는 처리기(34)의 제어하에서 수행된다. 예를 들면, 기판은 처리기(34)에 의해 실행되는 특정 세트의 컴퓨터 명령에 응답하여 가공 챔버내로 이동된다. 유사 세트의 컴퓨터 명령은 가열기, 진공 시스템, 가스 분배 시스템 및 필요한 가공 단계를 수행하기 위하여 기판 가공 시스템의 다른 엘리먼트를 제어하도록 처리기(34)에 의해 실행된다.
부가적으로, 다양한 가스 및 다른 도판트 소스가 예시적인 가공에 유입되는 비율은 모두 어플라이드 머티어리얼스에 의해 제조된 P5000 증착 시스템의 일부인 200 mm 웨이퍼에 대하여 제공된 램프-가열식 DCVD 챔버내에서 수행된 가공을 기초로 한다. 이들 값은 부분적으로 챔버 부피에 의존하며 예시적인 가공이 많거나 적은 부피를 갖는 다른 챔버에서 수행될 경우 변화할 것이다.
A. TEFS-FSG 막 증착
예시적인 TEFS-FSG 막을 형성하기 위하여, 가공될 웨이퍼는 서셉터(12)상의 진공-록 도어를 통하여 진공 챔버(15)내에 로딩된다(도 3, 단계 300). 서셉터(12)는 가공 위치(14)로 이동된다(단계 305). 가공 위치(14)에서, 웨이퍼는 일반적으로 가스 분배 분기관(11)으로부터 200-600 밀(mil)사이에 위치설정된다. 바람직하게는, 웨이퍼는 가스 분배 분기관으로부터 약 200-350 밀 사이에 위치설정된다. 이러한 이격은 웨이퍼와 분기관 사이에 반응 가스를 한정하며, 그로 인해 반응 효율 및 증착율이 증가된다. 또한, 이러한 이격은 웨이퍼의 표면에 재료의 증착을 한정하는 것을 도운다.
웨이퍼가 가공을 위해 위치설정되면, 예시적인 TEFS-FSG 막은 약 섭씨 200-500도의 온도로 웨이퍼 및 서셉터를 가열하고, 증착 동안 이러한 온도 범위를 유지하는 것에 의해 증착된다. 바람직하게는, 웨이퍼 및 서셉터는 섭씨 350-500도의 범위내의 온도, 가장 바람직하게는 약 400도의 온도로 가열된다.
불소의 소스로서 TEFS, 실리콘의 소스로서 테트라에톡실란(이하 "TEOS"라함), 및 하나 이상의 산소 가스 소스를 포함하는 가스 혼합물(처리 가스)이 처리기(34)의 제어하에서 가스 분배 시스템을 통하여 가스 혼합 챔버로 유입된다.
액체인 TEFS 및 TEOS 소스는 증기화되고 가스 혼합 챔버내로 유입되기 전에 헬륨과 같은 불활성 반송 가스와 결합한다. TEFS는 약 400-1500 mgm의 비율로 버블러(bubbler) 또는 액체 주입 밸브 등으로 유입된다. 선택된 실제 비율은 증착된 FSG 막의 적정 염소 농도에 부분적으로 의존한다. 이와 유사하게 TEOS는 약 400-1500 mgm, 바람직하게는 약 600 mgm 의 비율로 버블러 또는 액체 주입 밸브 등으로 유입된다. 증기화된 TEOS 및 TEFS 가스는 400-1500 sccm의 비율로 챔버내로 유입된 헬륨 반송 가스 흐름과 각각 혼합된다. 산소는 약 400-1000 sccm 사이의 흐름율로 O2의 형태로 가수 혼합 챔버내로 유입되며 바람직하게는 700 sccm의 흐름율로 유입된다. 가스 분배 분기관을 통하여 가스 혼합 챔버내로 흐르는 전체 가스 흐름율은 약 1000 내지 2000 sccm 사이이다. 바람직하게는 전체 가스 흐름은 약 1200 내지 1600 sccm 사이이다.
반응 챔버내의 압력은 액 1-50 토르 사이의 선택된 압력으로 설정된다. 이 압력은 가스상 혼합물의 유입 및 진공 펌프 시스템과 관련하여 드로틀 밸브(32)에 의한 증착을 통하여 반응 챔버내에서 유지된다(단계 320). 바람직하게는, 선택된 압력은 약 3-16 토르의 범위내, 가장 바람직하게는 약 5 토르에서 유지된다.
처리 가스는 증착을 효과적으로 하기 위해 가스 분배 분기관을 통하여 가스 혼합 챔버로부터 플라즈마 상태(단계 325)로 여기되는 반응 챔버내로 흐른다. 플라즈마는 0-900 와트, 바람직하게는 120-250 와트 사이에서 구동된 13-14 MHz(바람직하게는 13.56 MHz) 사이의 고주파수, 및 약 0-900 와트, 바람직하게는 230 와트에서 350 KHz의 저주파수를 사용하여 형성된다.
B. C2F6-FSG 막 증착
예시적인 C2F6-FSG 막을 증착하기 위하여, 웨이퍼는 진공-록 도어를 통하여 진공 챔버(15)내의 서셉터(12) 상에 로딩된다(도 3, 단계 300). 서셉터는 가공 위치(14)로 이동된다(단계 305). 가공 위치(14)에서, 웨이퍼는 가스 분배 분기관(11)으로부터 약 200-600 밀 사이에 위치설정된다. 바람직하게는, 웨이퍼는 가스 분배 분기관으로부터 약 200-350 밀 사이에 위치설정된다.
적절히 위치설정되면, 예시적인 C2F6-FSG 막은 약 섭씨 200-500도 사이의 온도로, 바람직하게는 섭씨 350-500도 내의 온도로, 가장 바람직하게는 약 섭씨 400도의 온도로 웨이퍼 및 서셉터를 가열하고, 증착동안 이 온도를 유지함으로써 웨이퍼상에 증착된다(단계 310). 불소의 가스 소스로서 C2F6, 실리콘 소스로서 TEOS, 및 하나 이상의 산소 가스 소스를 포함하는 가스상 혼합물은 가스 분배 분기관으로부터 반응 챔버(단계 315)로 유입된다.
TEOS 소스는 먼저 증기화되어 헬륨과 같은 불활성 반송 가스와 결합한다. TEOS는 약 400-1500 mgm 사이의 비율로 유입되며, 바람직하게는 약 600 mgm의 비율로 유입된다. 증기화된 후에, TEOS 가스 소스는 약 400-1500sccm의 비율로 바람직하게는 약 760 sccm의 비율로 유입되는 헬륨 반송 가스와 혼합된다. 다른 실시예에서, TEOS는 버블러를 통하여 유입된다. C2F6은 100-900 sccm의 흐름율로 유입된다. 실제 선택된 비율은 증착된 FSG 막의 적정한 불소 농도에 부분적으로 의존한다. O2형태의 산소는 약 400-1000 sccm 사이, 바람직하게는 약 700 sccm의 비율로 유입된다. 가스 분배 분기관을 통해 가스 혼합 챔버내로 흐르는 전체 가스 흐름은 약 1000 및 2000 사이, 바람직하게는 약 1200 내지 1600 sccm 사이이다.
약 1-50 토르 사이의 선택된 압력은 설정되어 가스 혼합의 유입과 진공 펌프 시스템과 관련하여 드로틀 밸브(32)에 의해 증착동안 반응 챔버내에 유지된다(단계 320). 바람직하게는, 선택된 압력은 약 3-16 토르, 가장 바람직하게는 약 5 토르이다.
가공 조건이 설정된 후에, 플라즈마가 형성된다(단계 325). 플라즈마는 약 0-900 와트 사이, 바람직하게는 200 와트에서 13.56 MHz의 고주파, 및 약 0-900 와트 사이, 바람직하게는 430 와트에서 350 KHz의 저주파를 사용하여 형성된다.
C. SiF4-FSG 막 증착
예시적인 SiF4-FSG 막을 형성하기 위하여, 웨이퍼는 진공-록 도어를 통하여 진공 챔버(15)내의 서셉터(12)상에 로딩된다(도 3, 단계 300). 이어서 서셉터는 가공 위치(14)로 이동된다(단계 305). 가공 위치(14)에서, 웨이퍼는 가스 분배 분기관(11)으로부터 약 200-600 밀 사이에 위치설정된다. 바람직하게는, 웨이퍼는 가스 분배 분기관으로부터 약 200-350 밀 사이에 위치설정된다.
웨이퍼가 적절히 위치설정되면, 예시적인 SiF4-FSG 벌크 막은 약 섭씨 200-500도, 바람직하게는 350-500도, 가장 바람직하게는 400도의 온도로 웨이퍼 및 서셉터를 가열하고, 이 온도 범위를 증착동안 유지함으로써 증착된다(단계 310).
다음으로, 불소의 가스 소스로서 SiF4, 실리콘 소스로서 TEOS, 및 하나 이상의 산소 가스 소스를 포함하는 가스상 혼합물이 가스 분배 분기관으로부터 반응 챔버내로 유입된다(단계 315).
TEOS는 증기화되어 헬륨과 같은 불활성 반송 가스와 결합한다. TEOS는 약 400-1500 mgm 사이의 비율로 유입되며, 바람직하게는 약 600 mgm에서 유입된다. TEOS는 약 400-1500 sccm의 비율로 유입된 헬륨 반송 가스와 혼합된다. SiF4는 약 100-1450 sccm의 비율로 유입된다. 실제 선택된 비율은 증착된 FSG 막의 적정 불소 농도에 부분적으로 의존한다. O2형태의 산소는 약 400-1000 sccm 사이의 비율, 바람직하게는 약 700 sccm의 비율로 유입된다. 가스 분배 분기관을 통하여 가스 혼합 챔버내로 흐르는 전체 가스 흐름은 약 1000 내지 2000 사이이며, 바람직하게는 1200 내지 1600 sccm 이다.
약 1-50 토르 사이의 선택된 압력이 설정되어 가스 혼합물의 유입 및 진공 펌프 시스템과 관련하여 드로틀 밸브(32)에 의해 증착동안 반응챔버내에서 유지된다(단계 320). 바람직하게는, 선택된 압력은 약 3-16 토르내, 바람직하게는 약 5 토르이다.
가공 조건이 설정된 후에, 플라즈마가 형성된다(단계 325). 플라즈마는 약0-900 와트 사이에서 구동된 13-14 MHz(바람직하게는 13.56 MHz)의 고주파, 및 약 0-900 와트 사이에서 350 KHz의 저주파를 사용하여 형성된다. 바람직하게는, 고주파용 전력은 약 110와트이며 저주파용 전력은 약 340와트이다.
상기 방법의 파라미터들은 여기에 도시된 청구범위에 한정되지 않는다. 당업자라면 다른 화학적 챔버 파라미터 및 유사한 막을 생성하기 위한 조건을 사용할 수 있다.
본 발명은 염소 또는 브롬과 같은 불소를 제외한 다른 할로겐족의 원소들로 도핑된 실리콘 산화막에 적용가능하다. 이러한 막들은 예를 들면, 산소의 플라즈마, TEOS 및 화학식 SiXnR4-n의 할로오가노실란의 등급으로부터 반응제로 증착될 수 있으며, 여기서 n은 1-3의 범위에 있으며, X는 할로겐이고, 각 R은 미합중국 특허출원 제 08/344,283호에 기술된 바와 같이 알콕시 그룹이다. 이러한 막들은 당업자에 의해 이해되는 바와 같이 다른 공지된 방법으로 증착될수도 있다.
III. 할로겐-도핑된 실리콘 산화막에서의 할로겐 이동
실험은 어닐링 단계로 될 때 어떤 FSG 막 상부에 위치하는 티타늄층의 저항성이 도핑되지 않은 실리케이트 유리막 상부에 위치하는 층의 저항성보다 많이 증가한다는 것을 나타냈다. 증가된 저항성의 차는 FSG 층으로부터의 티타늄층을 통한 불소 원자의 이동에 기여될 수 있다. 실험에서, 400Å 티타늄층은 섭씨 250도에서 도핑되지 않은 실리콘 산화막 및 불소 도핑된 산화막(2.0%-FSG 막-SiF+SiO 결합에 대한 FSG 결합의 최대 영역비의 퓨리에 변형 적외선(FTIR) 분광기에 의해 측정될 때)위에 증착되었다. 도핑되지 않은 실리콘 산화막 및 FSG 막은 1.0 미크론 두께이다. 각 막에 대한 증착 조건은 표 1에 기록되어 있다.
증착 조건
파라미터 USG 막 FSG 막
온도 400℃ 400℃
압력 5 토르 5 토르
이격 300 밀 275 밀
TEOS 흐름 560 sccm 760 sccm
O2흐름 840 sccm 700 sccm
C2F6흐름 N/A 250 sccm
고주파 RF 전원 13.56 MHz ＠ 375와트 13.56 MHz ＠ 200와트
저주파 RF 전원 350 KHz ＠ 75 와트 350 KHz ＠ 430 와트
티타늄층의 증착후에, 티타늄막의 저항성은 당업자에 의해 이해되는 바와 같이 4-포인트 프로우브에 의해 측정되었다. 이어서 막은 웨이퍼가 2분동안 섭씨 550도의 온도로 가열되는 어닐링 단계로 된다. 이어서 티타늄막의 저항성은 어닐링 단계후에 다시 측정되었다. 이 측정 결과는 표 2에 기록되었다.
어닐링 전후의 C2F6-FSG상의 Ti의 시트 저항성
막 종류 티타늄 증착 사전 어닐링시트 저항(Ω/□) 어닐링 사후 어닐링시트 저항 (Ω/□)
열 산화 400Å 17.3 550℃ 42.2
열 산화 400Å 17.4 550℃ 41.5
2.0% C2F6-FSG 400Å 17.1 550℃ 51.6
2.0% C2F6-FSG 400Å 17.1 550℃ 46.3
표 2에 도시된 바와 같이, 어닐링 단계 전에 FSG 및 실리콘 산화막의 시트 저항성에서 상당한 차이는 없었다. 그러나, 어닐링 단계후에, FSG 웨이퍼의 시트 저항성은 도핑되지 않은 실리콘 산화물 웨이퍼의 저항성보다 10-20% 더 높았다. 증가된 저항성이 FSG층으로부터 배기하는 불소로 인한 것이고, 어닐링 단계동안 티타늄층에서 TiF3을 형성하는 것으로 간주된다.
이러한 불소 배기의 증명은 도 4 및 도 5에 기술되어 있다. 도 4는 본 발명의 방법에 따라 가공되지 않은 실리콘 위에 증착된 3개의 층 구조(FSG층 상부에 위치하는 티타늄층, 티타늄층위에 알루미늄층이 놓임)의 프로필이다. 프로필은 당업자에게 공지된 2차 질량 분석기(SIMS) 기법을 사용하여 행해졌다. FSG층은 상기 표 1에 개요된 가공에 의해 형성되었다.
층의 증착이 완료된 후에, 상부 티타늄 층은 섭씨 250도에서 증착되었다. 이어서 알루미늄층이 구조를 완성하기 위하여 550도에서 티타늄층위에 증착되었다. 증착된 층 사이의 개략적인 경계는 도 3에 도시되어 있다. 기판의 상부 0.2 미크론은 알루미늄층을 포함한다; 다음 400Å은 티타늄층을, 그리고 FSG층을 포함한다. SIMS 측정이 행해진 후에, 구조는 어닐링 단계동안 2분간 섭씨 550도로 가열되었다.
도 4로부터 명백한 바와 같이, 티타늄층은 거의 불소 확산에 대한 장벽이 아니다. 비교적 높은 불소 농도가 티타늄층에 존재하였다. 부가적인 테스트는 전술한 구조의 알루미늄층에서 관찰된 불소 농도가 도핑되지 않은 실리케이트 유리층으로 형성된 유사구조에서 관찰된 불소 농도보다 두 배정도 더 컸다는 것을 나타내었다.
도 5는 본 발명의 방법에 따라 가공되지 않은 웨이퍼에 대한 3.0% C2F6-FSG층위에 증착된 600Å 티타늄층의 오제(Auger) 깊이 프로필이다. 도 5에서, 불소 농도 레벨은 인수 10이 곱해진다. FSG층은 C2F6이 유입되는 비율이 380 sccm 까지 증가된 것을 제외하고는 표 1에서의 동일한 조건을 사용하여 증착되었다. FSG층 및 상부에 위치하는 티타늄층의 증착후에, 웨이퍼는 550도에서 2분간 어닐링 되었다.
도 5는 티타늄 및 FSG층의 경계 부근의 불소 농도가 FSG층에서의 불소 농도보다 상당히 낮은 것을 도시한다. 그러나, 불소 농도 레벨은 경계부근의 100Å 벨 상 피크에서 증가한다. 이 증가는 티타늄 막으로의 불소의 이동을 증명한다. 벨 형상의 불소 농도 레벨의 프로필은 티타늄층으로의 불소의 확산이 티타늄에서 불소의 고체 가용성에 의해 향상되었다. 이동한 불소는 티타늄과 결합하여 TiF를 형성한다. 티타늄층에서 TiF의 존재는 어닐링 단계전과 비교하여 어닐링 단계후에 티타늄 막의 시트 저항성을 증가시킨다. 시트 저항성에서 부가적인 증가는 하부의 FSG층으로부터 티타늄층으로 산소의 작은 확산에 기인한 티타늄 산화물 형성에 의해 초래되는 것이 가능하다.
IV. 할로겐-도핑된 실리콘 산화막에서 할로겐 이동의 감소
실리콘 산화 격자구조에서 느슨하게 결합된 할로겐 원자는 할로겐 이동의 주요 원인이다. 본 발명은 막에서 존재하는 느슨하게 결합된 할로겐 원자를 제거하기 위하여 FSG 막과 같은 할로겐-도핑된 막을 가공한다. 느슨하게 결합된 할로겐 원자는 강하게 결합된 할로겐 원자보다 연속 가공단계 동안 인접한 층으로 할로겐-도핑된 막의 외부로 더 잘 이동한다. 그러므로, 이렇게 느슨하게 결합된 원자를 제거하는 것은 연속 가공 동안 할로겐 원자 이동에 대한 가능성을 약화시키며, 그로인해 막의 안정성이 개선되고 인접한 금속층의 약화가 감소된다. 다음에 기술하는 단계들은 층이 상기한 예시적인 FSG 증착 가공중 하나와 같은 가공에 의해 증착된 후에 할로겐-도핑된 실리콘 산화물층에서 수행될 수 있다.
본 발명에 따르면, 증착된 할로겐-도핑된 층은 웨이퍼가 느슨하게 결합된 할로겐 원자를 제거하기 위하여 짧은 시간동안 가열되는 가스 제거 단계로 된다. 가스 제거 단계는 티타늄층과 같은 연속층의 증착전에 발생한다.
도 6은 가스 제거 단계 전후에 발생하는 다른 가공 시퀀스 단계와 함께 본 발명의 가스 제거 단계를 도시하는 순서도이다. 도 3에 대하여 기술한 예시적인 가공에서와 같이, 도 6에 도시된 단계들은 처리기(34)에 의해 실행된 컴퓨터 프로그램의 명령에 응답하여 실행될 수 있다. 도 6에서, FSG층 또는 유사 할로겐-도핑된 층은 웨이퍼 위에 증착된다(단계 600). 할로겐-도핑된 층의 증착전에, 웨이퍼는 당업자에 의해 이해되는 바와 같이 능동 장치 및 다른 구조를 형성하기 위하여 다중 가공 단계를 겪는다.
증착후에, 할로겐-도핑된 층은 위에 놓일 층의 증착을 하기 위하여 평탄화된다(단계 605). 평탄화 가공은 화학 기계 연마(CMP), 에칭 또는 유사 가공을 포함할 수 있다. 할로겐-도핑된 유전체층이 평탄화되면, 유전체 층의 상부 및 하부 사이의 접촉을 위한 개구가 에칭된다(단계 610).
이어서 웨이퍼는 느슨하게 결합된 할로겐 원자를 제거하고 층을 안정화하기 위하여 가스 제거 단계(단계 615)로 된다. 가스 제거 단계에서, 웨이퍼는 약 30초 내지 120초 사이동안 약 섭씨 300도 내지 550도 사이의 온도로 가열된다. 바람직하게는, 가스 제거 단계는 1×10-7내지 1×10-4토르 사이의 진공에서 발생한다.
가스 제거 단계는 어떤 하부 금속층에 손상을 초래할 수도 있는 레벨 이상의 온도를 사용하지 않는다는 것이 중요하다. 또한, 가스 제거 단계가 비교적 짧은 것이 중요하다. 너무 오긴 시간 동안의 열처리는 강하게 결합된 할로겐 원자조차도 막으로부터 배기하여 막이 적정 할로겐 농도 이하를 갖도록 한다. 가스 제거 단계의 최적 길이는 웨이퍼가 가열되는 온도에 의존한다. 보다 높은 온도는 느슨하게 결합된 할로겐 원자를 제거하는데 필요한 시간을 감소시킨다. 또한, 가스 제거 단계의 최적 길이는 막의 할로겐 농도 레벨, 막 두께 및 다른 것들 사이의 증착 가공을 포함하는 다수의 인자에 의존한다. 0.5 내지 3.0 미크론 두께 사이에 있는 IMD 층에 사용되는 대부분의 막에 대하여, 약 30초 내지 120초 사이동안 약 섭씨 300 내지 550 사이의 온도로 웨이퍼를 가열하는 가스 제거 단계가 바람직하다. 일부 층에 대하여, 웨이퍼가 35 내지 50초 사이의 주기동안 가열되거나 및/또는 약 300-550도 사이의 온도로 가열되는 것이 더 바람직하다.
다음, 티타늄, 텅스텐, 티타늄 질화물 또는 유사 재료나 이들의 조합(예를 들면 별도의 티타늄 및 티타늄 질화물층)과 같은 확산 장벽층은 상부 금속이나 다른 층으로 실리콘이 확산되는 것을 방지하거나 및/또는 막 접착을 개선하기 위하여 증착된다(단계 620). 바람직하게는, 확산 장벽층은 약 50 내지 200Å 두께 사이다. 최종적으로, 알루미늄과 같은 금속층은 확산 장벽층 위에 증착된다(단계 625). 바람직하게는, 금속층은 약 6,000 내지 10,000 Å 두께이다.
가스 제거 단계는 증착단계로서 동일한 챔버내에 또는 다른 챔버내에서 발생한다. 부가적으로, 증착이 완료된 후(단계 600)에 그리고 평탄화 및 에칭단계(단계 605 및 610) 전에 가스 제거 단계가 간단하게 행해질 수 있다. 이 연속 단계에서, 가스 제거 단계는 막이 가스 제거 단계전에 주위로부터 습기를 흡수할 수 있도록 웨이퍼가 주위 조건에 노출되지 않게 하기 위해 인-시튜 가공으로 행할 수 있다. 일 실시예에서, 이러한 인-시튜 가공은 상기한 바와 같은 클러스터 툴 시스템에서 발생한다. 이 실시예에서, 웨이퍼는 진공 조건하에서 증착 챔버로부터 가스 제거 단계 동안 챔버(230)와 같은 클러스터 툴내의 별도의 전용 열처리 챔버로 전달된다. 다른 실시예에서, 할로겐-도핑된 층은 어플라이드 머티어리얼스사에 의해 제조된 P5000 리액터 시스템과 같은 하나의 클러스터 툴 시스템내의 챔버내에서 증착되고, 상부 확산 장벽층 및 금속층의 증착 및 가스 제거 단계동안, 상기 클러스터 툴 시스템으로부터 어플라이드 머티어리얼스사에 의해 제조된 엔듀라(Endura) PVD 시스템과 같은 다른 클러스터 툴 시스템으로 전달된다.
V. 예시적인 구조
도 7은 본 발명에 따른 CMOS 집적회로의 개략단면도이다. 도시한 바와 같이, 집적회로(700)는 필드 산화물 영역(720)에 의해 서로 전기적으로 절연되고 분리되어 있는 NMOS 및 PMOS 트랜지스터(703 및 706)를 포함한다. 각 트랜지스터(703 및 706)는 소오스 영역(712), 드레인 영역(715) 및 게이트 영역(718)을 포함한다.
사전금속 유전체층(721)은 금속층 M1과 접촉부(724)에 의해 만들어진 트랜지스터 사이의 접속으로 금속층 M1로부터 트랜지스터 (703 및 706)를 분리한다. 금속층 M1은 집적회로(700)내에 포함된 4개의 금속층(M1-M4)중 하나이다. 각 금속층(M1-M4)은 각각의 금속간 유전체층(IMD1, IMD2 또는 IMD3)에 의해 인접한 금속층으로부터 분리된다. 인접한 금속층은 바이어스(726)에 의해 선택된 개구에 연결된다. 금속층(M4)위에는 평탄화된 패시베이션층(730)이 증착된다.
본 발명이 집적회로(700)에 도시된 유전체층 각각을 가공 및 안정화하는데 사용하였지만, 할로겐-도핑된 IMD 층을 가공하는데 특히 유용하다. 바람직한 실시예의 형성에 사용된 PECVD 가공과 함께, 낮은 유전상수와 같은 할로겐-도핑된 층의 물리적 성질 및 갭-충진 성질은 IMD층(IMD1-IMD3)에 의해 도시된 바와 같이 인접한 금속층 사이의 절연층으로서 가장 유용한 할로겐-도핑된 막을 만든다. 전형적으로, 이러한 IMD층은 약 0.2 내지 3.0 미크론 두께 사이이다.
본 발명은 집적회로에 일부 포함되어 있는 할로겐-도핑된 물결무늬층을 가공하는데 사용될 수 있다. 물결무늬 층에서, 블랭킷 FSG층은 기판위에 증착되고 선택적으로 에칭되며, 이어서 M1과 같은 금속층을 형성하기 위하여 금속으로 충진되고 다시 에칭 또는 연마된다. 금속층이 증착된 후에, 제 2 블랭킷 FSG 증착이 수행되고 선택적으로 에칭된다. 에칭된 영역은 금속으로 충진되고 바이어스(726)를 형성하기 위하여 다시 에칭 또는 연마된다.
개략적인 집적회로(700)는 단지 설명을 위한 것이라는 것을 이해할 수 있을 것이다. 당업자는 마이크로프로세서, 응용 주문형 집적회로(ASICS), 메모리 장치 등과 같은 다른 집적회로의 제조를 위하여 본 발명을 실시할 수 있다. 부가적으로,본 발명의 방법은 BiCMOS, NMOS, 바이폴라 등과 같은 기술을 사용하여 집적회로의 제조시에 사용될 수 있다.
VI. 테스트 결과 및 측정
본 발명의 효과를 증명하기 위하여, 실험은 여기에 기술된 가스 제거 과정을 겪는 C2F6-FSG로부터 불소 원자 배기에 대한 측정을 수행하였으며, 막은 이 과정을 겪지 않는다. 실험에서, 2.0% C2F6-FSG 박막은 표 1에 대하여 기술된 바와 같이 각 웨이퍼상에 형성되었다. FSG 막은 어플라이드 머티어리얼스사에 의해 제조된 P5000 가공 시스템에서 150mm 웨이퍼에 대하여 제공된 램프-가열식 DCVD 챔버에서 증착되었다. 증착된 후에, 막은 본 발명에 따른 가스 제거 단계에서 변화하는 시간동안 약 섭씨 350도의 온도로 가열되었다. 하나의 웨이퍼는 약 30초 동안 350도에서 가열된 반면, 다른 웨이퍼는 약 120초동안 가열되었다. 테스트는 40 내지 60초 동안 다른 웨이퍼를 가열하는 것을 수행하였다. 가스 제거 단계는 어플라이드 머티어리얼스사에 의해 제조된 엔듀라 PVD 가공 시스템의 가스 제거 챔버에서 수행되었다.
각 가스 제거 단계후에, 400Å 티타늄층은 기판위에 증착되고 어닐링되었다. 어닐링 단계는 2분 동안 550도로 기판을 가열하였다. 티타늄층의 증착 및 어닐링 단계는 엔듀라 PVD 시스템의 적당한 챔버에서 수행되었다.
티타늄 막의 시트 저항성은 어닐링된 후에 측정되고, 도표화되고 가스 제거과정을 겪지 않은 도핑되지 않은 실리콘 산화막과 C2F6-FSG 막의 샘플을 제어하기위해 비교되었다. 이 테스트의 결과는 표 3에 요약되었다.
어닐링 후 티타늄 시트 저항성에 대한 FSG 가스 제거의 효과
막 종류 가스제거단계 티타늄 증착 어닐링 사전 어닐링시트 저항 (Ω/㎠)
2.0% C2F6-FSG ∼350℃, 30초 400Å 550℃ 48.4
2.0% C2F6-FSG ∼350℃, 40초 400Å 550℃ 29.8
2.0% C2F6-FSG ∼350℃, 60초 400Å 550℃ 37.0
2.0% C2F6-FSG ∼350℃, 120초 400Å 550℃ 44.0
2.0% C2F6-FSG 없음 400Å 550℃ 42.9
열적 산화 없음 400Å 550℃ 36.4
표 3에 도시한 바와 같이, 약 40초 동안에 350도에서의 가스 제거 단계는 C2F6-FSG 막에 대한 결과를 형성한다. 이러한 가스 제거 과정을 겪은 FSG 막 상부에 위치하는 티타늄 막의 시트 저항은 29.8 Ω/㎠이었다. 반대로, 가스 제거 단계를 겪지 않은 동일한 2.0% C2F6-FSG 막 상부에 위치하는 티타늄층의 시트 저항은 42.9 Ω/㎠이었다. 실제로, 40초의 가스 제거 단계동안 티타늄층의 29.8 Ω/㎠ 시트 저항은 테스트를 위하여 증착된 USG 막 상부에 위치하는 티타늄 막의 시트 저항보다 낮다.
350도에서 30초 가스 제거 단계를 겪는 FSG층 상부에 위치하는 티타늄층의 높은 시트 저항은 가스 제거 단계의 길이에 기인한 것이다. 이 형태를 위해 섭씨 350도에서 30초 가스 제거 단계는 느슨하게 결합된 불소 원자를 제거하는데 충분한 길이는 아니다. 또한, 60, 특히 120초의 더 긴 가스 제거 단계는 느슨하게 결합된 불소 원자를 제거할 뿐만 아니라 더 강하게 결합된 불소 원자에 악영향을 미친다. 더 긴 단계는 막 내에 불소를 재분배하거나 더 느슨하게 결합된 불소 원자를 생성한다.
부가적인 테스트에서, 가스 제거 단계의 효과는 상부에 위치하는 알루미늄층의 반사도 및 결정성으로 결정되었다. 이 실험에서, 2.0% C2F6-FSG 막은 표 1에서 도시한 바와 같이 두 개의 별도의 웨이퍼상에 형성되었다. 웨이퍼중 하나는 40초 동안 섭씨 350도의 온도로 가열된 본 발명의 가스 제거 단계가 필요하였다. 다른 웨이퍼는 본 발명의 방법에 따라 가공되지 않았다.
다음으로, 100 Å 티타늄층은 각 웨이퍼 위에 증착되었고 6000 Å 알루미늄층은 그 위에 증착되었다. 테스트는 본 발명에 따라 가공된 FSG 막 위에 증착된 알루미늄막이 결정성 및 반사도와 다른 막의 결정성 및 저항도에 비교하여 수행되었다.
결정성은 당업자에게 공지된 바와 같이 XRD 락킹(rocking) 곡선 데이터의 반치폭(FWHM)을 측정하기 위하여 브래그(Bragg)의 각도를 사용하여 X선 굴절 스펙트럼(XRD)에 의해 결정되었다. 이 테스트는 알루미늄 막의 결정성의 정도와 막의 그레인 입자의 지시를 제공한다. 작은 FWHM은 더 큰 그레인 입자와 더 높은 결정성의 정도를 지시하며, 그 둘 다는 알루미늄 막의 바람직한 특성이다. 이 측정의 결과는 실리콘의 저항의 퍼센트로서 표현되는 알루미늄층의 저항성과 함께 표 4에 요약되어 있다. 높은 저항은 보다 쉽고 양호한 알루미늄의 라인 한정을 위해 바람직하다.
알루미늄 결정성과 저항에 대한 FSG 가스 제거의 효과 및 티타늄 두께
막 종류 가스제거 티타늄 증착 알루미늄증착 알루미늄 XRDFWHM 알루미늄 반사도
2.0% C2F6-FSG 없음 100Å 6000Å 2.15도 190.5%
2.0% C2F6-FSG ∼350℃,40초 100Å 6000Å 0.90도 202.5%
표 4로부터 명백한 바와 같이, 본 발명의 가스 제거 단계를 겪는 FSG층 위에 증착된 알루미늄층과 FSG층 위에 증착된 알루미늄층보다 특별하게 양호한 결정성 및 반사도를 나타낸 100Å 두께 티타늄 막은 본 발명에 따라 가공되지 않고, 100Å 두께의 티타늄막과 유사하다.
또 다른 테스트에서, TEM 현미경 사진은 본 발명의 가스 제거 단계에 의해 가공되지 않았으나 표 1에 개시된 가공에 따라 증착된 2.0% C2F6-FSG 막 및 섭씨 350도에서 40초 가스 제거 단계로 가공된 유사한 2.0% C2F6-FSG 막을 갖는 웨이퍼에서 취해졌다. 현미경 사진은 400Å 티타늄층 및 6000Å 알루미늄층의 증착후에 취해졌다. 이 현미경 사진은 각각 도 8(a) 및 (b)에서와 같이 도시된다. 도 8(a)에서, 그레인 경계들은 티타늄 장벽층 위에 증착된 알루미늄층을 통하여 볼 수 있다. 그레인 경계는 막으로의 불소 이동으로 인한 알루미늄 막의 작은 입자 사이즈에 기인한다.
한편, 도 8(b)에 도시된 구조는 알루미늄층에서의 보다 작은 그레인 경계 및 더 큰 그레인 크기를 갖는다. 더 큰 그레인 크기는 양호한 전자 이동 특성을 가져온다. 본 발명의 가스 제거 단계는 불소 원자가 알루미늄층을 통하여 알루미늄층으로 배기되는 것을 방지한다.
본 발명의 여러 가지 실시예가 완전히 도시되었으나, 본 발명에 따른 낮은 유전상수 산화물층을 증착하는 많은 다른 방법들이 당업자에게 명백할 것이다. 이들 내용 및 변형예들은 본 발명의 범위내에 포함되도록 의도된다.
본 발명은 할로겐-도핑된 실리콘 산화물을 제공함으로써 할로겐 원자의 배기에 저항하여 인접한 확산 장벽이나 금속층으로 이동하는 할로겐 원자를 감소시키는 효과를 갖는다.

Claims (15)

  1. 기판상에 증착된 플루오로실리케이트 유리층을 안정화하기 위한 방법에 있어서,
    상기 플루오로실리케이트 유리층이 증착된 후에 30 내지 120초 동안 300 내지 550℃의 온도로 상기 기판을 가열하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 기판은 30 내지 55초 동안 300 내지 450℃의 온도로 가열되는 것을 특징으로 하는 방법.
  3. 기판상에 증착된 플루오로실리케이트 유리층을 안정화하기 위한 방법에 있어서,
    상기 플루오로실리케이트 유리층이 증착된 후에 30 내지 55초 동안 300 내지 550℃의 온도로 상기 기판을 가열하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서, 상기 플루오로실리케이트 유리층은 C2F6, 트리에톡시플루오로실란 또는 SiF4로 이루어진 그룹으로부터 선택된 불소 소스를 포함하는 처리 가스의 플라즈마로부터 증착되는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 처리 가스는 테트라에톡실란을 더 포함하는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 가열단계는 상기 증착된 플루오로실리케이트 유리층이 주위조건에 노출되기 전에 발생하는 것을 특징으로 하는 방법
  7. 제 3 항에 있어서, 상기 플루오로실리케이트 유리층상에 확산 장벽층을 증착하는 단계, 및 상기 확산 장벽층 위에 금속층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 기판상에 집적회로를 제조하기 위한 방법에 있어서,
    (a) 기판상에 할로겐-도핑된 유전체층을 증착하는 단계; 및
    (b) 30 내지 55초 동안 300 내지 550℃의 온도로 상기 기판을 가열하는 단계; 및
    (c) 상기 할로겐-도핑된 유전체층상에 금속층을 증착하는 단계를 포함하는 것을 특징으로 하는 기판상에 집적회로를 제조하기 위한 방법.
  9. 제 8 항에 있어서, 상기 단계 (b)와 (c) 사이에, 상기 할로겐-도핑된 유전체층상에 확산 장벽층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 기판상에집적회로를 제조하기 위한 방법.
  10. 제 9 항에 있어서, 상기 단계 (a) 내지 (d) 사이에,
    상기 할로겐-도핑된 유전체층을 평탄화하는 단계; 및
    상기 금속층이 상기 기판 또는 하부 금속층에 전기적으로 결합될 수 있도록 상기 할로겐-도핑된 유전체층에서 접촉 개구를 에칭하는 단계를 더 포함하는 것을 특징으로 하는 기판상에 집적회로를 제조하기 위한 방법.
  11. 제 10 항에 있어서, 상기 할로겐-도핑된 층은 플루오로실리케이트 유리층인 것을 특징으로 하는 기판상에 집적회로를 제조하기 위한 방법.
  12. 제 11 항에 있어서, 상기 기판은 상기 단계 (b) 동안 300 내지 450℃의 온도로 가열되는 것을 특징으로 하는 기판상에 집적회로를 제조하기 위한 방법.
  13. 제 11 항에 있어서, 상기 확산 장벽층은 두께가 200Å 미만이며, 상기 금속층은 두께가 10,000Å 미만인 것을 특징으로 하는 기판상에 집적회로를 제조하기 위한 방법.
  14. 제 13 항에 있어서, 상기 플루오로실리케이트 유리층은 두께가 3.0 미크론 미만인 것을 특징으로 하는 기판상에 집적회로를 제조하기 위한 방법.
  15. 제 8항의 방법에 따라 제조된 집적회로.
KR1019970017371A 1996-05-08 1997-05-07 기판위에증착된할로겐-도핑층을안정화하기위한방법및장치 KR100326499B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/646,862 1996-05-08
US08/646,862 US5763010A (en) 1996-05-08 1996-05-08 Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US08/646,862 1996-05-08

Publications (2)

Publication Number Publication Date
KR970077340A KR970077340A (ko) 1997-12-12
KR100326499B1 true KR100326499B1 (ko) 2002-06-20

Family

ID=24594767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017371A KR100326499B1 (ko) 1996-05-08 1997-05-07 기판위에증착된할로겐-도핑층을안정화하기위한방법및장치

Country Status (3)

Country Link
US (2) US5763010A (ko)
KR (1) KR100326499B1 (ko)
TW (1) TW335508B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US5661093A (en) * 1996-09-12 1997-08-26 Applied Materials, Inc. Method for the stabilization of halogen-doped films through the use of multiple sealing layers
US5800878A (en) * 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
US6114216A (en) * 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US6228781B1 (en) 1997-04-02 2001-05-08 Applied Materials, Inc. Sequential in-situ heating and deposition of halogen-doped silicon oxide
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
JP3109449B2 (ja) * 1997-04-25 2000-11-13 日本電気株式会社 多層配線構造の形成方法
US6048803A (en) * 1997-08-19 2000-04-11 Advanced Microdevices, Inc. Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines
JP2000012648A (ja) * 1998-06-17 2000-01-14 Ebara Corp 素子製造工程における基材表面保護方法及び装置
DE19836684A1 (de) * 1998-08-13 2000-02-17 Hoechst Schering Agrevo Gmbh Herbizide Mittel für tolerante oder resistente Reiskulturen
US6252303B1 (en) * 1998-12-02 2001-06-26 Advanced Micro Devices, Inc. Intergration of low-K SiOF as inter-layer dielectric
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6187663B1 (en) 1999-01-19 2001-02-13 Taiwan Semiconductor Manufacturing Company Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials
US6165905A (en) * 1999-01-20 2000-12-26 Philips Electronics, North America Corp. Methods for making reliable via structures having hydrophobic inner wall surfaces
US6383915B1 (en) * 1999-02-03 2002-05-07 Applied Materials, Inc. Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect
US6267820B1 (en) * 1999-02-12 2001-07-31 Applied Materials, Inc. Clog resistant injection valve
US6180540B1 (en) 1999-02-18 2001-01-30 Taiwan Semiconductor Manufacturing Company Method for forming a stabilized fluorosilicate glass layer
US6028013A (en) * 1999-05-06 2000-02-22 Vlsi Technology, Inc. Moisture repellant integrated circuit dielectric material combination
US6054398A (en) * 1999-05-14 2000-04-25 Advanced Micro Devices, Inc. Semiconductor interconnect barrier for fluorinated dielectrics
US6165915A (en) * 1999-08-11 2000-12-26 Taiwan Semiconductor Manufacturing Company Forming halogen doped glass dielectric layer with enhanced stability
US6727588B1 (en) * 1999-08-19 2004-04-27 Agere Systems Inc. Diffusion preventing barrier layer in integrated circuit inter-metal layer dielectrics
US6333493B1 (en) * 1999-09-21 2001-12-25 Kabushiki Kaisha Toshiba Heat treating method and heat treating apparatus
US6274485B1 (en) * 1999-10-25 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to reduce dishing in metal chemical-mechanical polishing
US6432808B1 (en) * 1999-12-03 2002-08-13 Xilinx, Inc. Method of improved bondability when using fluorinated silicon glass
US6531389B1 (en) 1999-12-20 2003-03-11 Taiwan Semiconductor Manufacturing Company Method for forming incompletely landed via with attenuated contact resistance
US6136680A (en) * 2000-01-21 2000-10-24 Taiwan Semiconductor Manufacturing Company Methods to improve copper-fluorinated silica glass interconnects
US6268294B1 (en) * 2000-04-04 2001-07-31 Taiwan Semiconductor Manufacturing Company Method of protecting a low-K dielectric material
US6232217B1 (en) * 2000-06-05 2001-05-15 Chartered Semiconductor Manufacturing Ltd. Post treatment of via opening by N-containing plasma or H-containing plasma for elimination of fluorine species in the FSG near the surfaces of the via opening
US6284644B1 (en) 2000-10-10 2001-09-04 Chartered Semiconductor Manufacturing Ltd. IMD scheme by post-plasma treatment of FSG and TEOS oxide capping layer
US6451687B1 (en) 2000-11-24 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Intermetal dielectric layer for integrated circuits
JP2003203963A (ja) * 2002-01-08 2003-07-18 Tokyo Electron Ltd 搬送機構、処理システム及び搬送方法
US6844612B1 (en) * 2002-03-12 2005-01-18 Novellus Systems, Inc. Low dielectric constant fluorine-doped silica glass film for use in integrated circuit chips and method of forming the same
US20040104395A1 (en) * 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
US20050037240A1 (en) * 2003-03-31 2005-02-17 Daisaku Haoto Protective coat and method for manufacturing thereof
US20050221603A1 (en) * 2003-06-23 2005-10-06 Applied Materials, Inc. System architecture of semiconductor manufacturing equipment
US20050036855A1 (en) * 2003-08-13 2005-02-17 Texas Instruments Incorporated Robot blade for handling of semiconductor waffers
DE102004024207B4 (de) * 2004-05-10 2016-03-24 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Verfahren und Vorrichtung zur Niedertemperaturepitaxie auf einer Vielzahl von Halbleitersubstraten
KR100661220B1 (ko) * 2004-12-29 2006-12-22 동부일렉트로닉스 주식회사 듀얼 절연막을 이용한 금속 배선 형성 방법
US20060144337A1 (en) * 2005-01-06 2006-07-06 Hsien-Che Teng Heater for heating a wafer and method for preventing contamination of the heater
US7557043B2 (en) * 2005-06-15 2009-07-07 United Microelectronics Corp. Method of fabricating the stacked structure and damascene process
US7602068B2 (en) 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
JP5431901B2 (ja) * 2008-12-26 2014-03-05 キヤノンアネルバ株式会社 インライン真空処理装置、インライン真空処理装置の制御方法、情報記録媒体の製造方法
US20120058281A1 (en) * 2010-03-12 2012-03-08 Applied Materials, Inc. Methods for forming low moisture dielectric films
US20110291147A1 (en) 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures
CN104241120B (zh) * 2013-06-13 2017-03-22 无锡华润上华科技有限公司 防止硅片边缘黏附层脱落的方法
JP6336719B2 (ja) * 2013-07-16 2018-06-06 株式会社ディスコ プラズマエッチング装置
CN108315720A (zh) * 2018-01-31 2018-07-24 上海集成电路研发中心有限公司 一种提高膜厚均匀性的装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012327A (ko) * 1994-09-01 1996-04-20 사또 후미오 반도체 디바이스 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4526670A (en) * 1983-05-20 1985-07-02 Lfe Corporation Automatically loadable multifaceted electrode with load lock mechanism
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5215619A (en) * 1986-12-19 1993-06-01 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
JPS63184210A (ja) * 1987-01-27 1988-07-29 日本板硝子株式会社 透明導電体の製造方法
US4960656A (en) * 1987-02-02 1990-10-02 At&T Bell Laboratories Devices and process for producing devices containing silicon nitride films
EP0283311B1 (en) * 1987-03-18 2001-08-01 Kabushiki Kaisha Toshiba Thin film forming method
US4857160A (en) * 1988-07-25 1989-08-15 Oerlikon-Buhrle U.S.A. Inc. High vacuum processing system and method
US5119760A (en) * 1988-12-27 1992-06-09 Symetrix Corporation Methods and apparatus for material deposition
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
JP2960466B2 (ja) * 1990-03-19 1999-10-06 株式会社日立製作所 半導体デバイスの配線絶縁膜の形成方法及びその装置
US5045346A (en) * 1990-07-31 1991-09-03 Gte Laboratories Incorporated Method of depositing fluorinated silicon nitride
US5238525A (en) * 1990-09-14 1993-08-24 Massachusetts Institute Of Technology Analysis of Rheed data from rotating substrates
US5220515A (en) * 1991-04-22 1993-06-15 Applied Materials, Inc. Flow verification for process gas in a wafer processing system apparatus and method
KR960006961B1 (ko) * 1991-09-13 1996-05-25 니뽄 덴끼 가부시끼가이샤 반도체 디바이스의 배선 구조 및 절연막 형성방법과 이것의 표면 보호막 형성 방법
US5204138A (en) * 1991-12-24 1993-04-20 International Business Machines Corporation Plasma enhanced CVD process for fluorinated silicon nitride films
US5407529A (en) * 1992-03-04 1995-04-18 Nec Corporation Method for manufacturing semiconductor device
US5766360A (en) * 1992-03-27 1998-06-16 Kabushiki Kaisha Toshiba Substrate processing apparatus and substrate processing method
JP2792335B2 (ja) * 1992-05-27 1998-09-03 日本電気株式会社 半導体装置の製造方法
US5616208A (en) * 1993-09-17 1997-04-01 Tokyo Electron Limited Vacuum processing apparatus, vacuum processing method, and method for cleaning the vacuum processing apparatus
US6047713A (en) * 1994-02-03 2000-04-11 Applied Materials, Inc. Method for cleaning a throttle valve
US5809211A (en) * 1995-12-11 1998-09-15 Applied Materials, Inc. Ramping susceptor-wafer temperature using a single temperature input
US5648175A (en) * 1996-02-14 1997-07-15 Applied Materials, Inc. Chemical vapor deposition reactor system and integrated circuit
US5810937A (en) * 1996-03-13 1998-09-22 Applied Materials, Inc. Using ceramic wafer to protect susceptor during cleaning of a processing chamber
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012327A (ko) * 1994-09-01 1996-04-20 사또 후미오 반도체 디바이스 및 그 제조 방법

Also Published As

Publication number Publication date
US5763010A (en) 1998-06-09
KR970077340A (ko) 1997-12-12
TW335508B (en) 1998-07-01
US6079354A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
KR100326499B1 (ko) 기판위에증착된할로겐-도핑층을안정화하기위한방법및장치
EP0843348B1 (en) Method and apparatus for processing a semiconductor substrate
JP4575552B2 (ja) 研磨されたハロゲンドープシリコンガラスの窒素処理
US8414747B2 (en) High-throughput HDP-CVD processes for advanced gapfill applications
US7595088B2 (en) Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US5648175A (en) Chemical vapor deposition reactor system and integrated circuit
US6001728A (en) Method and apparatus for improving film stability of halogen-doped silicon oxide films
US6908862B2 (en) HDP-CVD dep/etch/dep process for improved deposition into high aspect ratio features
US6319766B1 (en) Method of tantalum nitride deposition by tantalum oxide densification
US7097886B2 (en) Deposition process for high aspect ratio trenches
US7867921B2 (en) Reduction of etch-rate drift in HDP processes
US6372301B1 (en) Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US20030134039A1 (en) Electron beam modification of CVD deposited films, forming low dielectric constant materials
US20030032282A1 (en) Barrier layer deposition using HDP-CVD
US6139923A (en) Method and apparatus for reducing particle contamination in a substrate processing chamber
US6926926B2 (en) Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
JP3492634B2 (ja) 半導体ウェーハ上のギャップの充填方法
US7745350B2 (en) Impurity control in HDP-CVD DEP/ETCH/DEP processes
US6345589B1 (en) Method and apparatus for forming a borophosphosilicate film
US7064077B2 (en) Method for high aspect ratio HDP CVD gapfill
US20080299775A1 (en) Gapfill extension of hdp-cvd integrated process modulation sio2 process
US6632737B1 (en) Method for enhancing the adhesion of a barrier layer to a dielectric
US6713406B1 (en) Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee