CN100454089C

CN100454089C - 显示装置

Info

Publication number: CN100454089C
Application number: CNB2006100998653A
Authority: CN
Inventors: 音濑智彦; 重村幸治
Original assignee: NEC Corp; NEC LCD Technologies Ltd
Current assignee: Tianma Japan Ltd
Priority date: 2005-03-28
Filing date: 2006-03-28
Publication date: 2009-01-21
Anticipated expiration: 2026-03-28
Also published as: US20060215102A1; US7612856B2; CN1912692A; JP2006276287A

Abstract

提供一种高动作容限·高可靠性·小型·低成本的驱动电路一体型有源矩阵型显示装置。具有相对向配置的成对的基板、密封所述成对的基板的外缘部的间隙的导电性密封件、在由所述基板和所述密封件划分的空间配置的电光元件、在所述一方的基板上形成且具有控制所述电光元件的多个像素的显示区域、和控制所述像素的驱动电路。所述驱动电路的结构是：将受所述导电性密封件和所述驱动电路之间形成的杂散电容的影响的电路元件，与所述导电性密封件分开配置。

Description

显示装置

技术领域

本发明涉及一种有源矩阵型等的显示装置。

背景技术

对现有的一体安装有驱动电路的有源矩阵型液晶显示器进行说明。

以前，形成在绝缘基板上的多晶硅TFT(Thin Film Transistor：薄膜晶体管)由于要进行高温处理而需要采用高价石英基板，适用在小型且付加值高的显示面板中。此后，开发了通过减压(LP)CVD(Chemical VaporDeposition)、等离子(P)CVD、喷溅法等形成前驱膜、并由激光将其退火而多结晶化的技术，即在可以使用玻璃基板等的低温下能形成多晶硅TFT的技术。此外，同时重复改进酸化膜形成技术和微细加工技术、电路发计技术等，其结果，可以制作成在同一基板上集成有显示面板的外围电路和像素的移动电话、便携信息装置、笔记本PC用多晶硅TFT显示面板。

所述现有的显示装置(专利文献1)如图19A所示，配置有以矩阵状布线的M行N列像素的有源矩阵显示区域110、行方向扫描电路(扫描线(栅极线)驱动电路)109、列方向扫描电路(数据线驱动电路)3504、模拟开关3505、电平移动器3503等，通过多晶硅TFT一体化形成在显示器件基板101上。控制器113、存储器111、数模转换电路(DAC电路)3502、扫描电路/数据寄存器3501等，是在单晶硅的晶片上形成的集成电路芯片(IC芯片)，并且被安装在显示器件基板101的区域外。模拟开关3505具有与有源矩阵显示区域110的列方向数据线的根数N相同的输出数。

此外，由多晶硅TFT构成的现有驱动电路一体型液晶显示装置中，还具有一体化形成比DAC电路等复杂的电路的装置。这种DAC电路内置型液晶显示装置如图19B所示，配置有与未内置DAC电路的图19A的装置相同的以矩阵状布线的M行N列像素的有源矩阵显示区域110，以及除了行方向的扫描电路109、列方向的扫描电路3506之外增加的数据寄存器3507、门闩电路(latch circuit)105、DAC电路106、选择电路107、电平移位器/定时缓冲器108等电路，被一体化形成在显示器件基板101上。

在图19B所示的液晶显示装置中，在显示器件基板101区域外设置的控制器IC不包括使用高压的DAC电路，而是可以由存储器111、输出缓冲器112、控制器113全部低压的电路·元件构成。其结果，可以不并用为了生成写入液晶中所用的电压信号所需的高电压用的处理来制作IC。因此，其价格与混载有上述DAC的IC相比被控制地很低。图19B中示出的液晶显示装置具有薄、轻的特性并且产生这些特性，图19B中所示的液晶显示装置设置在便携式信息处理装置中。

图19A和图19B中示出的液晶显示装置是一般性CMOS(Complementary Metal-Oxide Semiconductor)结构的一个例子。根据COMS的结构，构成例如所述行方向的扫描电路109或列方向的扫描电路3506等扫描电路的移位寄存器电路，可由使用了倒相电路和时钟控制倒相电路(clocked inverter circuit)的静态电路实现。

不仅提出由上述CMOS结构的TFT电路构成的显示装置，而且提出了仅由NMOS或仅PMOS构成的所谓单沟道TFT构成的驱动电路一体型的显示装置。单沟道TFT电路可由与CMOS结构的TFT电路相比简化了的处理来制作，因此可以期待低成本。由所述单沟道TFT构成的移位寄存器在专利文献2中公开。

所述液晶显示装置如图20A所示，在移位寄存器10中具有实质上相同的多个级(stage)11。所述各级11具有输入端子12和输出端子13。这些级11被级联连接。即，各级11的输出端子13连接到下一个级的输入端子12。此外，各级11具有2个时钟输入端子14、15。时钟发生器22产生相位相互不同的3个时钟信号C1、C2、C3。分别不同的组合的时钟信号对被输入到各级11的时钟端子14、15，并且各级11接收与其上下相邻的级接收的时钟信号对不同的时钟信号对。这些时钟脉冲C1、C2、C3和4个输出脉冲的关系如图21A所示。

如图20B中所示，图20A中示出的各级由多个TFT16-21组合构成。

在图20A和图20B中所示的级11中，时间T0的节点P2的电平如图21B所示为高电平，TFT11导通，级11的输出端子13以低电压VSS而偏置。

输入脉冲被输入到级11的输入端子12，时钟脉冲C3提供给时钟端子15后，级1的TFT18、20和21同时处于导通状态。因此，级11的节点P1的电压值向与VDD-Vt相等的电压值开始为正。在此，Vt是TFT18的阈值电压。因此，级11的TFT16被偏置。同时由于级11的TFT21处于导通状态，故节点P2变成L₀电平。

级11的节点P2为L₀电平时，级11的TFT17为截止状态，但是由于级11的时钟脉冲C1为L₀电平，故级11的输出端子13仍然是L₀电平。Hi电平的时钟脉冲C1被输入到级11的时钟端子14时，级11的TFT16已经被Hi电平预充电，而且级11的节点P1通过栅极/漏极的固有杂散电容而升压。从而，级11的输出端子13可追踪时钟信号C1。因此，通过该输出脉冲将显示装置的选择线(栅极线)充电到所期望的电压，接着，Hi电平的输入脉冲被提供给后续级。

接下来，说明液晶显示装置的对置电极的反向驱动。

图19中所显示器件基板101被组合成对置基板，通过这些显示器件基板1010和对置基板之间夹持有电光元件，从而构成液晶显示装置的显示区域110。

所述显示区域110中形成的像素如图22A中所示，具有用于进行开关作用的TFT1800、数据线1011、栅极线1010、存储杂散电容(storage straycapacitance)1802、公共线1801、电光元件(液晶)1004和对置电极1002。图22A中示出的开关TFT1800由NMOSTFT构成。

所述显示区域110的栅极线1010，即各栅极线G1、G2、…、Gn-1、Gn上施加的电压如图22所示，具有时间差并且按顺序变为Hi电平。栅极线1010的电压变为Hi电压后，开关TFT1800变为导通状态，数据线1011和存储杂散电容1802的节点A变成导通状态，数据线1011的电压施加到节点A，即写入数据。此时，如图22B所示，公共线1801和对置电极1002的电位差Vcom由于全部栅极线而相等。此时，节点A和对置电极1002的电压差是施加到液晶1004上的电压。由于液晶1004的透过率随所述电压而不同，所以通过控制所述电压而将液晶1004作为显示元件发挥功能。此外，如图22B中所示，关于所述电位差Vcom的电平，在每个相邻的栅极线1010Hi电平和L₀电平间倒相，进而，每帧反向。与恒定地驱动所述电压差Vcom的电平的情况相比，如上所述使所述电压差的电平反向的情况存在实现数据线1011的电压振幅变小的优点。

虽然在上述说明中对TFT基板结构进行了说明，但为了驱动TFT基板的像素，驱动电路是必需的。因此，为了不妨碍TFT基板的功能且在TFT基板中安装驱动电路，就存在驱动电路与TFT基板的位置关系的问题。

在液晶显示装置中，TFT基板与对置基板被相对且平行地配置，并且在所述两基板间填充液晶。因此，为了在所述两基板间封装液晶，而需要由密封件(seal)对TFT基板与对置基板的周边部的两基板的间隙进行密封。

在图23A中示出了TFT基板与驱动电路的位置关系的一例子(专利文献3)。在图23中，301是元件基板(TFT基板)、302是对置基板、303是密封区域(密封)、304是驱动电路、311是对置电极、312是取向膜、313是像素驱动晶体管、314是像素电极、315是与像素电极接触的孔、317是布线、319是透明有机绝缘膜、321是间隙剂。

在专利文献3中，驱动电路304形成在元件基板301上并且在密封元件基板301和对置基板302的间隙的密封区域303的内侧设置。

此外，在图23B中示出了另一个例子(专利文献4)。在图中，17、18是玻璃基板，19是像素电极，20是薄膜晶体管，21是栅极线驱动电路(驱动电路)，22是漏极线驱动电路(驱动电路)，23、25是取向膜，26是密封部件，28是液晶，G1是栅极线。

在图23B中，栅极线驱动电路21在密封部件26附近形成，其一部分被密封部件26覆盖，其余部分在密封部件26内侧即液晶28侧突出形成。

此外，在图23C中示出了另一个例子(专利文献5)。在图23C中，201是元件基板，203是驱动电路，206是密封件，207是对置基板，209是液晶，210是像素电极。

在图23C中，驱动电路203在密封件206的宽度区域内形成。

此外，在图23D中示出了另一个例子(专利文献6)。在图23D中，101是玻璃基板(TFT基板)，102是像素TFT，103是驱动器，106是像素电极，107是对置基板，108是粘接剂，109是对置电极。

在图23D中，粘接剂108相当于密封玻璃基板101与对置基板107的间隙的密封件，驱动器103在比粘接剂108外侧形成。

接下来，用图24A和图24B来说明对置基板的对置电极的结构和接触结构。

如图24A和图24B所示，电光装置在TFT阵列基板10和对置基板20之间被封入液晶层50，并且TFT阵列基板10和对置基板20之间的周边部间隙被在像素显示区域10周边的密封区域中设置的密封件52密封。密封件52用于粘合两基板，由例如紫外线硬化树脂、热硬化树脂等构成，在制造工艺中通过将其涂敷在TFT阵列基板10上后，通过紫外线照射、加热等硬化而成。此外，如果相应的电光装置是投影仪用的以小型进行放大显示的电光装置，也可以在密封件52中散布用于使两基板间的距离(基板间间隙)为规定值的玻璃纤维或玻璃泡等间隙材料(衬垫)。或者，如果相应的电光装置是液晶显示器或液晶电视这样的以大型进行等倍显示的电光装置，这些间隙材料也可以包含在液晶层50中。

与配置密封件52的密封区域的内侧平行地，在对置基板20上设置对像素显示区域10的框架(frame)区域进行规定的第1遮光膜53。在配置密封件52的密封区域的外侧周边区域中，沿着TFT阵列基板10的一边设置数据线驱动电路101和外部电路连接端子102，沿着与该一边相邻的二边设置扫描线驱动电路104。进一步地，在TFT阵列基板10剩余的一边，设置用于对在像素显示区域的两侧分别设置的二个扫描线驱动电路104间进行连接的多个布线105。此外，在对置基板20角部的至少一处，设置用于在TFT阵列基板10和对置基板20间进行电导通的上下导通材料106。

在图24B中，在TFT阵列基板10上，在像素切换用TFT和形成扫描线、数据线、杂散电容线等布线后的像素电极9a上，形成由聚酰亚胺系材料构成的取向膜。另外，在对置基板20上，在形成对置电极21以外、还形成滤色器、第1遮光膜53等的最上层部分(在图24[B]中位于最下的层)中，形成由聚酰亚胺系材料构成的取向膜。这些成对的取向膜分别被如下述实施了取向处理，即在制造工艺中涂敷聚酰亚胺系材料且烧制后，在规定方向上使液晶层50中的液晶取向，并且对液晶赋予规定的预倾斜角。此外，液晶层50由混合了例如一种或多种向列液晶的液晶构成并且处于在一对的取向膜间规定的取向状态。

在此公知例中，如图24A中所示，在俯视状态下的由围住密封件52下边大部分的粗线表示的矩形区域中，如图24B中所示，在密封件52和TFT基板阵列10之间形成由导体组成的屏蔽层80。特别地，屏蔽层80介于在TFT阵列基板10上形成的电信号线及其引出线以及取样电路驱动信号线、与在对置基板20上形成的对置电极20上所形成的对置电极21之间，并且使后者与前者电屏蔽而构成。

专利文献1：特开2004-46054号公报(第31-32页，图37、38)

专利文献2：特许2836642号公报(第4页，图1-图4)

专利文献3：特许3208909号公报(第4页，图3(b))

专利文献4：特许2893433号公报(第3页，图2)

专利文献5：特许3413230号公报(第4页，图2(b))

专利文献6：特许3410754号公报(第3页，图2)

专利文献7：特开2001-183696号公报(第10页，图1、2)

下面说明所述图20那样的在采用电光元件的显示装置中使用单沟道TFT的定时电路时的问题。通常，显示装置如图23所示，对向设置二个基板。即，在制作有所述定时电路的基板对面存在对置基板。制作有定时电路的基板和对置基板之间的结构因其定时电路的制作的位置不同而有所不同。

例如，在图23A中的驱动电路304的上面，存在液晶材料和间隙材料321等，并且进一步在其上存在对置电极311。即，若着眼于存在驱动电路304的节点，则驱动电路304在与对置电极311之间夹持着液晶、或液晶和间隙材料321，并且由驱动电路304和对置电极的夹层结构形成杂散电容。

此外，图23B中的栅极线驱动电路21的一部分被密封件26覆盖，剩余的部分被液晶28覆盖，并且对向设置公共电极24。栅极线驱动电路21和公共电极24的夹层结构因栅极线驱动电路21的有无有所不同，形成杂散电容。

此外，图23C中的驱动电路203被密封件206覆盖，并且驱动电路203和公共电极218对向设置。

图23C中所示的密封件206具有导电性，所述密封件206与图中未示出的对置基板侧的电极导通。如图25所示，所述密封件206与作为TFT基板侧电极的对置触点1200导通。从图25可以清楚看出，对置触点1200与在其正下方的驱动电路203的某节点分别作为电极，而形成夹持有层间膜207的杂散电容。

通过上述说明，图23A所示的对置电极311、图23B所示的公共电极24、图23C所示的导电性密封件206与图23A所示的驱动电路304、图23B所示的栅极线驱动电路21、图23所示的驱动电路203的节点，夹持作为电介质的电光元件和密封件等从而形成杂散电容。

根据图26A说明所述杂散电容。如图26A所示，驱动电路的某节点N和对置电极1001，形成所述杂散电容的电极，并且在所述电极相互间存在的液晶、密封件等成为所述杂散电容的电介质，所述电极间的距离和所述电介质的介电常数是如图26A所示的杂散电容C的参数。在图26A中，在所述驱动电路的节点N的电位为Vn的情况下，节点N为浮动状态时，随着Vcom变化，Vn由如图26B中示出的表示Vcom和Vn的电位的时序图(timing chart)所示。即，与以从VH到VL的振幅进行变化的Vcom相对，作为浮动节点即节点N以从VH’到VL’进行变化。

对于浮动状态的节点的电位因Vcom的变化而变化时的问题，具体地举出专利文献2的公知例来说明。参考图20B和图21B时，输入为Lo电平的状态时，TFT18为截止状态。此时，由于节点P2为关闭状态，所以TFT19也同样为截止状态。因此，此时节点P1由于为浮动状态，所以节点P1的电位与图26B中的Vn同样地变动。由于节点P1的电位是施加到TFT16的栅极的电压，所以节点P1的电位与设计值相比下降时，TFT16的电流驱动能力降低。与此相对，节点P1的电位与设计值相比上升时，对TFT16施加必要以上的电压。在前者情况下，由于到达输出1的Hi电平的时间增加，引起电路动作的延迟，所以导致动作容限(operational margin)的降低。此外，在后者的情况下，由于TFT16的电压·电流应力(stress)而导致可靠性下降。

特别地，在专利文献5中，所述杂散电容的形成位置，不是对置基板和TFT电路的节点对向的位置，而是利用于密封件及TFT基板的触点的布线和TFT电路的节点对向的位置。因此，所述杂散电容的杂散电容值非常大。因此，由于上述改变量必然很大，所以问题明显。

此外，在使用由CMOS构成的驱动电路的情况，例如在如图26C所示的时钟控制倒相电路中，在NMOS晶体管N1和N2之间的节点N或PMOS晶体管P1和P2之间的节点P动作上，存在浮动的期间。因此，被认为是由于与动态电路的情况相同地浮动节点的电位伴随Vcom的改变而改变，从而与上述动态电路相同，产生误动作，尽管不引起误动作但产生电路动作容限降低和可靠性降低等。

在图23D中，在粘接剂108外侧配置有驱动器103的结构中，被认为减小了上述的问题。但是产生从粘接剂108的端部到玻璃基板101的端部为止的距离(框架)增大等其他问题。显示区域的框架的尺寸大的情况下，由于基板面积增大而引起成本增大，同时难以应付近年来对显示装置小型化的要求。

此外，在图24所示的结构中，采用屏蔽层80解决杂散电容耦合的问题。图24所示的解决方案，是以布线部为对象的方案，而不是与液晶显示装置的驱动电路有关的方案。此外，由于附加制作屏蔽层80的工艺，从而引起成本高的问题。

因此，若在进行对置电极的电位Vcom随时间改变的动作的显示装置中应用上述现有技术，则会引起(一)驱动电路的误动作、动作容限的降低和可靠性降低，(二)框架的长度增大，以及(三)高成本中任一个问题。

发明内容

本发明的目的是提供一种高动作容限·高可靠性·小框架·低成本的驱动电路一体型有源矩阵型显示装置。

为了达到上述目的，本发明所涉及的显示装置，具有：

相对向配置的成对的基板；

对所述成对的基板的外缘部的间隙进行密封的导电性密封件；

在由所述基板和所述密封件划分的空间配置的电光元件；

在所述一方的基板上形成且具有对所述电光元件进行控制的多个像素的显示区域；和

控制所述像素的驱动电路，

所述驱动电路包括：受所述导电性密封件和所述驱动电路之间形成的杂散电容的影响的电路元件；以及不受所述导电性密封件和所述驱动电路之间形成的杂散电容的影响的电路元件；

受所述导电性密封件和所述驱动电路之间形成的杂散电容的影响的电路元件，形成在与所述导电性密封件分开的区域。

作为优选方式，不受所述导电性密封件和所述驱动电路之间形成的杂散电容的影响的电路元件，形成在所述导电性密封件的区域。

如上述说明所述，根据本发明，由于将控制显示区域的像素的驱动电路中，受导电性密封件和驱动电路之间形成的杂散电容的影响的电路元件，与所述导电性密封件分开配置，所以例如即使发生对置电极的电压变化，也可避免所述杂散电容对所述驱动电路的影响，并且可确保高动作容限·高可靠性。而且，由于是仅改变了所述电路元件相对于所述导电性密封件的位置关系的结构，故可以得到低成本且将驱动电路与基板一体化的结构的有源矩阵型显示装置。

此外，由于所述驱动电路采用的结构是，将不受所述导电性密封件和所述驱动电路之间形成的杂散电容影响的电路元件配置在所述导电性密封件的区域内，从而可以根据需要最小限度地抑制为了形成所述驱动电路而应在所述基板的外缘部确保的空间，可以尽力缩小设置在基板上的框架的宽度尺寸，进而可以使显示装置的尺寸小型化。

附图说明

图1示出了第1实施方式的显示装置，图1A是俯视图，图1B是部分截面图。

图2是示出在第1实施方式中数据线驱动电路的结构的方块图。

图3是示出在第1实施方式中传送电路的结构例的电路图。

图4是示出在第1实施方式中传送电路的动作的时序图，图4A是整体图，图4B是部分放大图。

图5是在第1实施方式中传送电路的TFT基板上的位置说明图，图5A是L大的情况，图5B是L小的情况。

图6是示出在第1实施方式中TFT基板的制造方法的说明图，工序按图6A-图6G的顺序进行。

图7是示出在第2实施方式中传送电路的结构例的电路图。

图8是示出在第2实施方式中传送电路的动作的时序图，图8A是整体图，图8B是部分放大图。

图9是在第2实施方式中传送电路的TFT基板上的位置说明图，图9A是L大的情况，图9B是L小的情况。

图10是示出在第2实施方式中TFT基板的制造方法的说明图，工序按图10A-图10G的顺序进行。

图11是示出在第3实施方式中传送电路的结构例的电路图，图11A是由倒相器等构成的例子，图11B是由TFT构成的第一例，图11C是由TFT构成的第二例。

图12A、12B是示出在第3实施方式中输出电路的结构例的电路图，图12A是由倒相器构成的例子，图12B是由TFT构成的例子；图12C在第3实施方式中传送电路和输出电路的TFT基板上的位置说明图。

图13是示出在第3实施方式中TFT基板的制造方法的说明图，工序按图13A-图13H的顺序进行。

图14示出了第4实施方式的显示装置，并且图14A是部分截面图，图14B是部分俯视图。

图15示出了第5实施方式的显示装置，并且图15A是俯视图，图15B是部分截面图。

图16示出了第6实施方式的显示装置，并且图16A是俯视图，图16B是部分截面图。

图17示出了第7实施方式的显示装置，并且图17A是俯视图，图17B是部分截面图。

图18示出了第18实施方式的显示装置，并且图18A是俯视图，图18B是部分截面图。

图19A是示出现有的一般驱动电路一体型液晶显示装置的显示系统的结构的方块图；图19B是示出现有的DAC电路内置式液晶显示装置的显示系统的结构的方块图。

图20A及图20B是示出公知例(专利文献2)的结构的电路图。

图21A及图21B是示出公知例(专利文献2)的动作的时序图。

图22A是示出一般液晶显示装置中像素的构成的电路图；图22B是示出一般液晶显示装置中像素的动作的时序图。

图23是公知例的液晶显示装置的结构的截面图，图23A示出了专利文献3、图23B示出了专利文献4、图23C示出了专利文献5、图23D示出了专利文献6。

图24示出了公知例(专利文献7)的显示装置，图24A是俯视图，图24B是截面图。

图25是关于专利文献5的公知例的课题的说明图。

图26示出现有技术，图26A是表示驱动电路和对置电极的关系的模式图，图26B是表示Vcom和Vn电位的时序图，图26C是时钟控制倒相电路的电路图。

图中：

10-TFT基板；11-密封件；11a-第1密封件；11b-第2密封件；12-栅极线驱动电路；13-数据线驱动电路；14-像素阵列；15-栅极线；16-数据线；17-对置触点(counter contact)；18-端子垫；19-对置基板；20-电光元件；21-对置电极；22-时钟信号线；23-传送电路(transfercircuit)；24-输出电路；30-玻璃基板；31-氧化硅膜；32-非晶硅；32’-多晶硅膜；33-光致抗蚀剂膜；35-栅电极；37-层间膜；38-接触孔；39-电极层；40-基板间间隙控制机构。

具体实施方式

下面，根据附图说明本发明的实施方式。

(实施方式1)

根据本发明的实施方式1的显示装置如图1A和图1B所示，TFT基板10和对置基板19相对地设置。在所述TFT基板10的内侧形成像素阵列14，在所述对置基板19的内侧形成对置电极21，所述TFT基板10的像素阵列14和所述对置基板109的对置电极21相对向。在所述像素阵列14的外侧位置，所述TFT基板10和所述对置基板21周缘的间隙通过框形密封件11而密封。如图1B中所示，所述TFT基板10的端部，为了形成后述的栅极线驱动电路12，而突出到所述密封件11的外侧，所述对置基板9的端部以与该突出的所述TFT基板10端部的尺寸吻合的方式，也同样地突出到所述密封件11的外侧。

在所述TFT基板10上，数据线驱动电路13形成在像素阵列14的外侧区域，所述像素阵列14的像素和所述数据线驱动电路13通过数据线16连接。所述数据线驱动电路13是通过数据线16向所述像素阵列14的像素提供视频信号的电路。

如图1B所示，在通过所述TFT基板10和所述对置基板19以及所述密封件11划分的空间内填充有电光元件20。所述电光元件20可以是例如通过在像素阵列14和对置电极21之间施加的电场而改变自身透过率的元件(例如液晶)，可以是通过在像素阵列14和对置电极21之间施加的电场改变发光强度的元件(例如EL)，也可以是通过像素阵列14中流过电流而发光的元件(例如LED)。

在图1B中，所述密封件11作为对TFT基板10和对置基板19之间的基板间隙进行规定的间隙调整机构而发挥功能。所述密封件11不限于图1B中所示的结构。即，也可以是在构成所述密封件11的树脂内，混入对TFT基板10和对置基板19的间隔进行规定的金属片等的间隙调整机构的结构。此外，可以向构成所述密封件11的树脂中混入导电粒子而具有导电性，在密封件11的区域外设置传送电极的情况下，也可以不含有该粒子。

接着，说明本发明实施方式1的特征即栅极线驱动电路12。所述栅极线驱动电路12是用于对所述像素阵列的像素进行控制的驱动电路之一，并且是经由所述栅极线15而控制所述像素阵列14用的电路。如图1B中所示，在所述TFT基板10上，通过围住像素阵列14的周边部而形成绝缘膜10a。图1B中所示的所述密封件11具有导电性，如图1B中所示，其一端接触对置电极21，另一端接触绝缘膜10a，并且介于TFT基板10和对置基板21之间。

所述栅极线15在TFT基板10上形成，而且由绝缘膜10a覆盖，其一端与所述像素阵列20连接，其另一端延伸到所述密封件11的宽度方向(图1B的左右方向)的中途。在所述绝缘膜10a中，在厚度方向上形成对置触点17，所述对置触点17连接所述导电性密封件11和所述栅极线15。端子垫18被用于与使用了例如挠性电缆的外部器件之间的电连接，并且与提供栅极线驱动电路12、数据线驱动电路13和像素阵列14所需的控制信号或电源电压等的电布线(图中未示出)连接。

在TFT基板10上，所述栅极线驱动电路12在所述栅极线15延伸的位置上形成，并且被所述绝缘膜10a覆盖。

所述栅极线驱动电路12具有：包括受杂散电容的影响而具有变成浮动状态的期间的节点A的电路元件12a；和包括不受杂散电容影响的节点B的电路元件12b。

在此，在本发明的实施方式1中，将包括受杂散电容影响而具有变成浮动状态的期间的节点A的电路元件12a，设置在所述密封件11的外侧而形成，即尽力抑制所述电路元件12a和所述密封件11的重叠程度，使所述电路元件12a与所述密封件11绝对隔离而形成。包括所述剩下的节点B的电路元件12b采用的是即使受到杂散电容的影响电压值也保持在设计值范围内的电路结构，所述电路元件12b在所述密封件11的宽度方向范围内而形成。所述浮动状态是指受到杂散电容影响而使电压值逸出设计值范围而改变的状态。

所述栅极线驱动电路12具有由密封件11覆盖的电路元件12b和位于密封件11外侧的电路元件12a。由于在所述栅极线驱动电路12、和与所述对置基板19的对置电极21连接的导电性密封件11之间，存在绝缘膜10a，所以形成以所述栅极线驱动电路12和所述导电性密封件11作为电极的杂散电容。

在本发明的实施方式1中，所述栅极线驱动电路12的电路元件12a，在所述密封件11的外侧，即未被所述密封件11覆盖的区域形成。余下的电路元件12b在由所述密封件11覆盖的区域形成。此外，所述余下的电路元件12b也可在所述密封件11的外侧形成。由此，关于所述电路元件12a，由于不存在成为所述电路元件12a对方的所述密封件11，所以所述电路元件12a的区域不存在所述杂散电容。因此，所述电路元件12a不受所述杂散电容的影响。而且，所述余下的电路元件12b由于不受到所述杂散电容的影响，所以即使与所述密封件11对置而在其间形成所述杂散电容，也不会发生问题。

接下来，示出并详细说明所述电路元件12a和12b的具体例子。所述栅极线驱动电路12如图2中所示，考虑到其功能方面，由时钟信号线22和传送电路23的组合构成。时钟信号线22提供时钟信号CLK1、CLK2以及根据图3和图4说明的信号IN。如图2中所示，时钟信号线22向传送电路23提供时钟信号CLK1、CLK2。

如图2中所示，向相邻的传送电路23提供不同的时钟信号。具体而言，例如，向图2的A和C的传送电路23经由时钟信号线22以提供时钟信号CLK1。此外，向图2的B的传送电路23经由时钟信号线22以提供时钟信号CLK2。此外，所述信号IN是通过从时钟信号线22向传送电路23被顺序传送，而以激活状态顺序控制传送电路23的信号。传送电路23受到所述时钟信号线22的信号而被控制，并且是具有以下功能的电路：以A→B→C的顺序向其他传送电路23传送控制信号(图3的信号N+1)；以及发生使所述像素阵列14像素有源的信号并向栅极线15提供该信号。在图2中，所述控制信号如箭头表示，模式地表示了向A→B→C传送的状态。

如图3中所示，传送电路23由NMOS型薄膜晶体管N1-N6构成。并且，所述传送电路23是相当于所述栅极线驱动电路12的电路元件12a和电路元件12b的电路。所述电路元件12a是包括薄膜晶体管N1、N2和位于薄膜晶体管N1的源极与薄膜晶体管N2的漏极的连接点处的节点A的电路结构。所述电路元件12b是包括薄膜晶体管N3、N4、N5、N6和位于薄膜晶体管N4的漏极和薄膜晶体管N3的源极的连接点处的节点B的电路结构。

所述传送电路23的输出信号被输出到栅极线15。图3中的信号IN对应于所述信号IN，通过图4A中示出的信号IN来表示其具体的内容。在图3中的信号N+1对应于从其它驱动电路23输出的所述控制信号。此外，图4A中的VH和VL，分别表示Hi电平和Lo的电压。此外，Vcom表示对置电极21的电位。

接下来，关于所述栅极线驱动电路12的电路元件12a和12b，即构成传送电路23的薄膜晶体管N1、N6和节点A、B、与在图1B中示出的密封件11的相对位置，采用图5进行说明。

在图5A和图5B中，所述栅极线驱动电路12的电路元件12a形成在所述密封件11的外侧，即不被所述密封件11覆盖的区域。具体而言，在图5A中，包括薄膜晶体管N1、N2和位于薄膜晶体管N1的源极与薄膜晶体管N2的漏极的连接点处的节点A的电路元件12a，形成在所述密封件11的外侧。而且同样地，包括薄膜晶体管N3、N4、N5、N6和位于薄膜晶体管N4的漏极与薄膜晶体管N3的源极的连接点处的节点B的电路元件12b也形成在所述密封件11的外侧。即，在图5A中，所述栅极线驱动电路12的电路元件12a和12b的任何一个都不与所述导电性密封件11对置，在所述电路元件12a和12b与所述导电性密封件11之间不形成杂散电容。

在图5B中，包括薄膜晶体管N1、N2和位于薄膜晶体管N1的源极和薄膜晶体管N2的漏极的连接点处的节点A的电路元件12a，形成在所述密封件11的外侧。而且，包括薄膜晶体管N3、N4、N5、N6和位于薄膜晶体管N4的漏极与薄膜晶体管N3的源极的连接点处的节点B的所述电路元件12b，形成在所述密封件11的区域内。即，在图5B中，所述栅极线驱动电路12的电路元件12a不与所述导电性密封件11对置，在所述电路元件12a与所述导电性密封件11之间不形成杂散电容。而所述电路元件12b与所述导电性密封件11对置，在所述电路元件12b与所述导电性密封件11之间形成杂散电容。

接下来，采用图1、图3、图4说明本发明实施方式1所涉及的显示装置的动作。向图1A的端子垫18输入来自图中未示出的外部机器的控制信号，通过输入所述控制信号，向数据线驱动电路13、栅极线驱动电路12顺序传送外部机器的时钟信号，来控制像素阵列14的像素，。

具体而言，数据线驱动电路13根据来自外部机器的控制信号，通过数据线16向像素阵列14提供视频信号。此外，栅极线驱动电路12与栅极线驱动电路13同样，根据来自外部机器的控制信号向数据线15提供用于控制像素阵列14的视频信号。像素阵列14收到来自栅极线驱动电路12的控制信号，并且根据由数据线驱动电路13提供的视频信号进行显示动作。

参照图3和图4说明传送电路23的动作。首先，说明初级的传送电路23(图2中的A)。图4A中所示的时钟信号CLK1通过时钟信号线22被提供给初级的传送电路23。

在上述状态中，在时间T1，信号IN为Hi时，图3中所示的节点A的电压基于图3的TFT N2而上升至电压(VH-Vt)的电平，图3中所示的节点B的电压基于图3的TFT N3而下降至电压VL的电平。所述Vt是图3的TFT N2的阈值电压。

若时间从T1经过至T2，则在时间T2，信号IN为Lo、时钟信号CLK1为Hi时，图3的TFT N2和N3为非导通，图3中示出的节点A和B都处于浮动状态。在此状态，由于图3的TFTN5的栅极和源极电压分别为电压VL的电平(Vgs＝0V)，所以图3的TFT N5为非导通状态。在此，如以往那样，在所述电路元件12a被所述导电密封件11覆盖的情况下，因为时钟信号CLK1为Hi，所以通过图3的TFT N6的栅极电容、与在电路元件12b与所述导电性密封件11之间形成的杂散电容的电容耦合，节点A的电压从VH电平进一步只上升电压Vb。因此，最终来自栅极线驱动电路12的输出信号的振幅达到VDD。

关于次级以后，作为输入到次级传送电路23的图3的信号IN，通过输入前级的传送电路23的输出信号，则所述次级的传送电路变为激活状态，并进行与所述初级的传送电路23相同的动作。这样，在多个传送电路23相互之间顺次传送信号的同时，向各栅极线15提供输出信号。

在图4A中，在所述电路元件12a和12b为浮动状态，即节点A和节点B为浮动状态的期间(T2-T3)，如现有例那样，在所述电路元件12a被所述导电性密封件11覆盖的情况下，对置电极21的电压Vcom为Hi或Lo时，所述电路元件12a中包含的节点A的电压如图4B所示，分别变化为电压Vb 1或Vb2的电平。此时，在包括节点A的所述电路元件12a和所述导电性密封件11之间形成的杂散电容的电容值越大，所述电压的变化值越大。

此外，如图4B中所示，在节点A的电压减小到电压Vb1的电平的情况下，由于向图3的TFTN6的栅极施加的电压值减小到设计值以下，所以图3的TFTN6的电流驱动能力下降，并且电路的动作容限下降。此外，如图4B中所示，在节点A的电压增加到电压Vb2的电平的情况下，由于图3的TFTN6的栅极施加电压增加到设计值以上，所以图3的TFTN6的电压电流应力增大，可靠性降低。所述电路元件12b中包含的节点B的情况，与所述节点A不同，由于其电压的变动是在电源电压范围内的动作，因此与节点A相比对电路动作的影响小。

根据上述说明，如现有例子那样，在所述电路元件12a由所述导电性密封件11覆盖的情况下，通过对置电极21的电压变化，由于成为浮动状态的节点A的电位也变化，所以引起电路的动作容限和可靠性降低。

为了应对上述问题，在图5A中示出的例子中，本实施方式的栅极线驱动电路12，在所述导电性密封件11的外侧配置包括节点A的所述电路元件12a。由此，所述电路元件12a不与所述导电性密封件11对置，不形成所述杂散电容，不会受到所述杂散电容的影响。因此，同样在对置电极21发生电压变化的情况下，包括所述节点A的所述电路元件12a的电压变化，也可控制到图4B中所示的电压Vb1的电平以下，并且可抑制动作容限和可靠性的降低。

此外，在图5B中示出的例子中，在所述导电性密封件11的外侧形成受所述杂散电容影响的包括节点A的所述电路元件12a，避免在所述电路元件12a和所述导电性密封件11之间形成所述杂散电容。此外，包括所述节点B的所述电路元件12b形成在所述导电性密封件11的区域内，在所述电路元件12b与所述导电性密封件11之间形成所述杂散电容。但是，如上述说明，所述电路元件12b内包括的所述节点B，即使存在浮动状态期间，由于所述杂散电容的存在，也不会受到对置电极21的电压变化的影响。

此外，由于如图5B中所示，将包括所述节点B的所述电路元件12b后退形成到所述导电性密封件11的区域，所以具有图5A中不能得到的优点。即，在图5A的情况下，所述电路元件12a和所述电路元件12b两者都位于所述导电性密封件11的外侧而形成，其突出量为L1。与此相对，在图5B所示的情况下，由于仅所述电路元件12a位于所述导电性密封件11的外侧，所述电路元件12b后退形成到所述导电性密封件11的区域内，所以所述电路元件12a的突出量为L2。比较图5A和图5B可知，突出量L1、L2由于具有L1＞L2的关系，所以具有可缩小所述密封件11的外侧位置在所述TFT基板10和所述对置基板19的外周缘必须确保的框架的宽度尺寸，进而可有助于显示装置的尺寸的小型化的优点。

接下来，说明本发明的实施方式1所涉及的显示装置的制造方法。图6示出了在玻璃基板上通过多晶硅TFT技术制造由NMOS TFT构成的TFT基板10的过程。

首先，如图6A中所示，在玻璃基板30上形成氧化硅膜31后，在所述氧化硅膜31上生长非晶硅32。所述氧化硅膜31，是通过介于玻璃基板30和非晶硅32之间，用于减轻玻璃基板30对非晶硅32的影响的层。其次，采用受激准分子激光器进行退火，使非晶硅32多晶硅化。

接下来如图6B中所示，通过光致抗蚀剂和蚀刻工艺，图案化所述非晶硅32，在所述氧化硅膜31上形成多晶硅膜32’。进一步如图6C中所示，在正面涂敷光致抗蚀剂并曝光后，进行图案化而形成光致抗蚀剂33。接着，通过掺杂磷(P)，形成n沟道的源极和漏极区域。

接下来如图6D中所示，在基板整个面上生成膜厚例如90nm的氧化硅膜34后，生长例如由微晶体硅(μ-c-Si)和硅化钨(WSi)构成的层，通过图案化形成栅电极35。

接下来，如图6E中所示，将由氧化硅膜或氮化硅膜形成的层间膜37层叠，如图6F中所示，在所述层间膜37中形成接触孔38。

接下来如图6G中所示，例如由喷镀法形成由铝或铬等形成的电极层，图案化所述电极层，并且以通过接触孔38连接到电极35的状态来形成电极层39。

经过以上处理，像素阵列14的NMOS TFT、数据线驱动电路15的NMOS TFT和栅极线驱动电路12的NMOS TFT，形成浮动的杂散电容。此时，如图1B、图5A和图5B所示，在本发明的实施方式中，在栅极线驱动电路12内，在横向上向后续工序形成的密封件11的位置的外侧错开距离L而形成图1B中所示的电路元件12a的节点A(参考图5A、图5B)。因此，在后续工序中形成所述密封件11时，如图5A和图5B中所示，节点A位于密封件11的外侧。

此外，在本实施方式中，在多晶硅膜32’的形成中使用受激准分子激光器，但是也可以使用其它的激光器例如连续振荡的CW激光器等，也可以使用基于热处理的固层生长。因此，通过图6中所示的处理，在玻璃基板30通过多晶硅形成TFT基板10。此外，作为TFT基板10的制作过程的优点，是可以在大面积基板上实施高密度布线。这有助于实现具有高精密的像素阵列14的显示装置。

接下来，是对置基板19的制作过程，如图1B中所示，采用在对置基板19上层叠对置电极21的结构。但是，实际上，在滤色器和电光元件20采用液晶材料的情况，层叠取向膜等。

制作TFT基板10和对置基板19后，进入到重叠的工艺。优选密封件11通过由丝网印刷或分配器等涂敷密封备料中含有金属材料的备料，在此基础上粘合TFT基板10和对置基板19。通过所述工艺，可制作第1实施方式的显示装置。

(实施方式2)

在图3-图5示出的实施方式1中，使用NMOS TFT作为构成栅极线驱动电路12的传送电路23的薄膜晶体管N1-N6，但是并不限于此。作为所述薄膜晶体管，也可以使用PMOS TFT。作为实施方式2说明使用PMOSTFT的情况。

实施方式2所涉及的显示装置，作为构成栅极线驱动电路12的传送电路23的薄膜晶体管，除了使用PMOS TFT的点外，其他的结构与图1A和图1B所示的结构相同。在实施方式2中，栅极线驱动电路12的结构与图2中所示的结构相同，在图3所示的栅极线驱动电路12的结构中，作为薄膜晶体管P1-P6，使用如图7所示的PMOS TFT这一点与实施方式1不同。

实施方式2所涉及的显示装置，由于作为所述传送电路23的薄膜晶体管P1-P6，使用PMOS TFT这一点与实施方式1不同，所以采用图7和图8说明实施方式2所涉及的显示装置的动作。实施方式2所涉及的栅极线驱动电路12的传送电路23，如图7所示，由PMOS型薄膜晶体管P1-P6的组合构成。

如图7中所示，传送电路23由PMOS型薄膜晶体管P 1-P6构成。并且，所述传送电路23是相当于所述栅极线驱动电路12的电路元件12a和电路元件12b的电路。所述电路元件12a是包括薄膜晶体管P1、P2和位于薄膜晶体管P1的源极与薄膜晶体管P2的漏极的连接点处的节点A的电路结构。所述电路元件12b是包括薄膜晶体管P3、P4、P5、P6和位于薄膜晶体管P4的漏极与薄膜晶体管P3的源极的连接点处的节点B的电路结构。

接下来采用图9，对所述栅极线驱动电路12的电路元件12a和12b，即构成传送电路23的薄膜晶体管P1、P6和节点A、B、与图1B中示出的密封件11的相对位置进行说明。

在图9A和图9B中，所述栅极线驱动电路12的电路元件12a形成在所述密封件11的外侧，即形成在不被所述密封件11覆盖的区域。具体而言，在图9A中，包括薄膜晶体管P1、P2和位于薄膜晶体管P 1的源极与薄膜晶体管P2的漏极的连接点处的节点A的电路元件12a，形成在所述密封件11的外侧。而且同样，包括薄膜晶体管P3、P4、P5、P6和位于薄膜晶体管P4的漏极和薄膜晶体管P3的源极的连接点处的节点B的电路元件12b，也形成在所述密封件11的外侧。即，在图9A中，所述栅极线驱动电路12的电路元件12a和12b的任何一个都不与所述导电性密封件11对置，所述电路元件12a和12b与所述导电性密封件11之间不形成杂散电容。

在图9B中，包括薄膜晶体管P1、P2和位于薄膜晶体管P1的源极和薄膜晶体管P2的漏极的连接点处的节点A的电路元件12a，形成在所述密封件11的外侧。而且，包括薄膜晶体管P3、P4、P5、P6和位于薄膜晶体管P4的漏极和薄膜晶体管P3的源极的连接点处的节点B的电路元件12b，形成在所述密封件11的区域内。即，在图9B中，所述栅极线驱动电路12的电路元件12a不与所述导电性密封件11对置，在所述电路元件12a与所述导电性密封件11之间不形成杂散电容。而所述电路元件12b与所述导电性密封件11对置，在所述电路元件12b与所述导电性密封件11之间形成杂散电容。

关于与第1实施方式结构相同的装置，其动作也与第1实施方式相同。下面，参考图7和图8说明第2实施方式单独的结构即图7所示的传送电路23的动作。

首先，说明初级的传送电路23(图2中的A)。在此，向图7中的CLK端子提供图8A中所示的信号CLK1。首先，在图8中所示的时间T1，信号IN为Lo时，节点A基于图7中所示的TFT P2而放电到电压VL的电平，节点B基于图7中所示的TFT P3放电到电压VH的电平。接着，若时间从T1经过至T2，则在时间T2信号IN为Hi时，图7中所示的TFTP2和图7中所示的P3为非导通，节点A和B同时为浮动状态。

在所述状态中，图7所示的TFT P5由于栅极和源极电压分别为电压VH的电平(Vgs＝0V)，所以为非导通状态。在此，如以往那样，在所述电路元件12a由所述导电密封件11覆盖的情况下，因为时钟信号CLK1为Lo，所以通过图7所示的TFT P6的栅极电容、和在电路元件12a与所述导电性密封件11之间形成的杂散电容的电容耦合，节点A的电位从VL进一步下降到Vb。因此，最终输出信号的振幅达到VSS。关于次级以后，通过将前级传送电路23的输出信号输入到图7中所示的端子IN，次级的传送电路变为激活状态，进行与初级相同的动作。这样，一边顺次传送，一边向各栅极线15提供输出信号。

此外，第2实施方式中的栅极线驱动电路12也与第1实施方式相同，节点A存在成为浮动的期间。因此，通过对置电极21的电压Vcom的变化，如图8B中所示，因为节点A的电压Vb变化为电压Vb1或Vb2的电平，所以引起动作的容限和可靠性降低。

为了应对上述问题，在图9A中示出的例子中，本实施方式中的栅极线驱动电路12，在所述导电性密封件11的外侧配置包括节点A的所述电路元件12a。由此，所述电路元件12a不与所述导电性密封件11对置，不形成所述杂散电容，不会受到所述杂散电容的影响。因此，同样在对置电极21发生电压变化的情况下，包括所述节点A的所述电路元件12a的电压变化，可控制到图8B中所示的电压Vb1的电平以下，可抑制动作容限和可靠性的降低。

此外，在图9B中示出的例子中，在所述导电性密封件11的外侧形成受所述杂散电容影响的包括节点A的所述电路元件12a，避免在所述电路元件12a和所述导电性密封件11之间形成所述杂散电容。此外，包括所述节点B的所述电路元件12b形成在所述导电性密封件11的区域内，在所述电路元件12b与所述导电性密封件11之间形成所述杂散电容。但是，如上述说明，所述电路元件12b内包括的所述节点B，即使存在浮动状态期间，由于所述杂散电容的存在，也不会受到对置电极21的电压变化的影响。

此外，如图9B中所示，由于将包括所述节点B的所述电路元件12b后退形成到所述导电性密封件11的区域，所以具有图9A中不能得到的优点。即，在图9A的情况下，所述电路元件12a和所述电路元件12b两者都位于所述导电性密封件11的外侧而形成，其突出量为L1。与此相对，在图9B所示的情况下，由于仅所述电路元件12a设置所述导电性密封件11的外侧，所述电路元件12b后退形成到所述导电性密封件11的区域内，所以所述电路元件12a的突出量为L2。比较图9A和图9B可知，突出量L1、L2由于具有L1＞L2的关系，所以具有可缩小所述密封件11的外侧位置上在所述TFT基板10和所述对置基板19的外周缘必须确保的框架的宽度尺寸，进而可有助于显示装置的尺寸的小型化的优点。

接下来，说明本发明的实施方式2所涉及的显示装置的制造方法。图10示出了在玻璃基板上通过多晶硅TFT技术制造由PMOS TFT构成的TFT基板10的过程。

首先，如图10A中所示，在玻璃基板30上形成氧化硅膜31后，在所述氧化硅膜31上生长非晶硅32。所述氧化硅膜31，是通过介于玻璃基板30和非晶硅32之间，用于减轻玻璃基板30对非晶硅32的影响的层。其次，采用受激准分子激光器进行退火，将非晶硅32多晶硅化。

接下来如图10B中所示，通过光致抗蚀剂和蚀刻工艺，图案化所述非晶硅32，形成多晶硅膜32’。进一步如图10C中所示，在整个面涂敷光致抗蚀剂并曝光后，进行图案化而形成光致抗蚀剂33。接着如图10C中所示，通过掺杂磷(P)，形成p沟道的源极和漏极区域。

接下来如图10D中所示，在基板整个面上生成膜厚例如90nm的氧化硅膜34后，生长例如由微晶体硅(μ-c-Si)和硅化钨(WSi)构成的层，通过图案化形成栅电极35。

接下来，如图10E中所示，将由氧化硅膜或氮化硅膜形成的层间膜37层叠后，如图10F中所示，在所述层间膜37中形成接触孔38。

接下来如图10G中所示，例如由喷镀法形成由铝或铬等形成的电极层39，并进行图案化。

经过以上工序，像素阵列14的PMOS TFT、数据线驱动电路15的PMOS TFT和栅极线驱动电路12的PMOS TFT，形成杂散电容。此时，如图1B、图9A和图9B所示，在本发明的实施方式中，在栅极线驱动电路12内，在横向上向后续工序中形成的密封件11的位置的外侧错开距离L而形成图1B中所示的电路元件12a的节点A(参考图9A、图9B)。因此，在后续工序中形成所述密封件11时，如图9A和图9B中所示，节点A位于密封件11的外侧。

在本实施方式中，在多晶硅膜的形成中使用受激准分子激光器，但是也可以使用其他的激光器例如连续振荡的CW激光器等，也可以使用基于热处理的固层生长。这样，通过图10中所示的工序，在玻璃基板30中通过多晶硅形成TFT基板10。此外，作为TFT基板10的制作工艺的优点，是可以在大面积基板上实施高密度布线。这有助于实现具有高精密的像素阵列14的显示装置。

接下来，描述向基板19的制作过程。在图1B中，采用在对置基板19上层叠对置电极21的结构，但是实际上，在滤色器和电光元件20采用液晶材料的情况中层叠取向膜等。

制作TFT基板10和对置基板19后，进入到重叠的工艺。密封件11通过由丝网印刷或分配器等涂敷密封备料中含有金属材料的备料。另外，优选粘合TFT基板10和对置基板19。通过所述工艺，可制作第2实施方式的显示装置。

(实施方式3)

在实施方式1和实施方式2中，虽然由薄膜晶体管构成所述栅极线驱动电路12，但是并不限于此。在所述栅极线驱动电路12中，作为实施方式3，对由时钟控制倒相器的浮动栅极构成受所述杂散电容影响的电路元件12a的例子进行说明。

实施方式3所涉及的显示装置如图11和图12所示，所述栅极线驱动电路12由相当于所述电路元件12a的传送电路23和相当于所述电路元件12b的输出电路24构成。

具体而言，与所述电路元件12a相当的传送电路23a如图11A所示，由时钟控制倒相器的浮动栅极，即倒相电路INV1，时钟倒相器CINV1和CINV2，NAND的组合构成。所述倒相电路INV1如图11B所示，可采用1个NMOS TFT和1个PMOS TFT以CMOS型组合的电路结构。此外，所述时钟倒相器CINV1和CINV2如图11C所示，可采用2个NMOS TFT和2个PMOS TFT以CMOS型组合的电路结构。在图11A中，CLK1和CLK2是时钟信号，时钟信号CLK2是使时钟信号CLK1倒相的信号。

与所述电路元件12b相当的传送电路24如图12A所示，可采用多个倒相电路INV1-INV4串联连接的电路结构。此外，如图12B所示，所述各倒相电路INV 1-INV2可采用1个NMOS TFT和1个PMOS TFT按CMOS型组合的电路，并将这些CMOS型TFT电路串联连接的结构。其他的结构与图1A和图1B中所示的结构相同。此外，在实施方式3的情况，图11A中所示的由传送电路23a和输出电路24组合的电路相当于实施方式2中的传送电路23。

接下来，采用图12C，对所述栅极线驱动电路12的电路元件12a和12b，即传送电路23a和输出电路24、与所述图1B中所示的密封件11的相对位置进行说明。

在图12C中，所述栅极线驱动电路12电路元件12a，即传送电路23a形成在所述密封件11的外侧，即不被所述密封件11覆盖的区域。此外，所述栅极线驱动电路12的电路元件12b，即输出电路24形成在所述密封件11区域内。因此，所述栅极线驱动电路12电路元件12a即传送电路23a不与所述导电性密封件11对置，在所述传送电路23a与所述导电性密封件11之间不形成杂散电容。与此相对，所述输出电路24由于与所述导电性密封件11对置，所以在所述输出电路24与所述导电性密封件11之间形成杂散电容。

接下来，说明本发明实施方式3所涉及的显示装置的动作。图11A中所示的传送电路23a，由于是由CMOS电路构成的移位寄存器电路，所以通过由倒相电路INV1和CINV2构成的闩锁(1atch)，使经由时钟倒相电路CINV1输入的启动脉冲与时钟信号CLK1和CLK2同步，反复闩锁和传送。因此，向相邻的传送电路23a传送启动脉冲。

如以往那样，在所述传送电路23a由所述导电性密封件11d覆盖，在所述传送电路23a和所述导电性密封件11之间形成杂散电容而改变对置电极21的电压的情况下，由倒相电路INV1、INV2和时钟倒相电路CINV1、CINV2构成的浮动栅极引起自举(bootstrap)的效果，所述传送电路23a的功能停止。

根据上述说明，如现有例子那样，在所述传送电路23a由所述导电性密封件11覆盖的情况下，由于对置电极21的电压变化，所述传送电路23a引起自举的效果，从而引起电路动作容限和可靠性降低。

为了应对上述问题，本实施方式中的栅极线驱动电路12如图12C所示，在所述导电性密封件11的外侧配置所述传送电路23a。由此，作为所述电路元件12a的传送电路23a不与所述导电性密封件11对置，不形成所述杂散电容，不会受到所述杂散电容的影响。因此，同样在对置电极21发生电压变化的情况下，可抑制动作容限和可靠性的降低。

相当于电路元件12b的输出电路24如图12C所示，被所述导电性密封件11覆盖，但是所述输出电路24如图12A和图12B所示，作为由CMOS电路构成的多级(4级)倒相电路而构成。因此，通过将所述倒相电路的级数设为偶数，可将所述输出电路24的输入IN和输出OUT的信号的Hi/Lo的关系保持在所期望的关系。因此，不会发生所述输出电路24被导电性密封件11覆盖而存在的问题。此外，由于构成用于构成所述输出电路24的图12B中所示最后级倒相器的晶体管N4、P4的TFT尺寸(由沟道长度或沟道宽度所规定)足够大，可对栅极线15的电阻负载或杂散电容负载进行充放电。

此外，如图12C所示，由于将所述输出电路24(电路元件12b)后退形成到所述导电性密封件11的区域，所以可以尽可能较小地抑制所述传送电路23a(电路元件12a)的可突出量L。因此具有下述的优点：可缩小在所述密封件11的外侧位置上所述TFT基板10和所述对置基板19的外周缘必须确保的框架的宽度尺寸，进而可有助于显示装置的尺寸的小型化。

接下来，基于图13说明本发明实施方式3所涉及的显示装置的制造方法。图13示出了在玻璃基板上通过多晶硅TFT技术制造CMOS结构的TFT基板10的过程。

首先，如图13A中所示，在玻璃基板30上形成氧化硅膜31后，在所述氧化硅膜31上生长非晶硅32。所述氧化硅膜31，是通过介于玻璃基板30和非晶硅32之间，来用于减轻玻璃基板30对非晶硅32的影响的层。其次，采用受激准分子激光器进行退火，将非晶硅多晶硅化。

接下来，如图13B中所示，通过光致抗蚀剂和蚀刻工艺，图案化所述非晶硅31，形成多晶硅膜32’。

接着，如图13C中所示，在基板整个面涂敷光致抗蚀剂后，曝光所述光致抗蚀剂并进行图案化而形成光致抗蚀剂33，此后通过掺杂磷(P)，形成n沟道的源极和漏极区域。

接下来如图13D中所示，生成膜厚例如90nm的氧化硅膜34后，生长例如由微晶体硅(μ-c-Si)和硅化钨(WSi)构成的层，通过图案化形成栅电极35。

接下来如图13E中所示，涂敷光致抗蚀剂36并且进行图案化(掩模n沟道区域)，掺杂硼(B)，形成p沟道的源极和漏极区域。

接下来如图13F中所示，在层叠了由氧化硅膜或氮化硅膜形成的层间膜37后，如图13G中所示，在所述层间膜37中形成接触孔38。

接下来如图13H中所示，例如由喷镀法形成由铝或铬等形成的电极层，并图案化所述电极层形成电极层39。

经过以上工序，像素阵列14的PMOS TFT、数据线驱动电路15的PMOS TFT和栅极线驱动电路12的PMOS TFT，形成杂散电容。此时，图1B、图12C所示，在本发明的实施方式中，在栅极线驱动电路12内，在横向上向后续工序形成的密封件11的位置的外侧错开距离L而形成作为图1B中所示的电路元件12a的传送电路23a。因此，在后续工序中形成所述密封件11时，如图12C所示，传送电路23a位于密封件11的外侧。

在本实施方式中，在多晶硅膜的形成中使用受激准分子激光器，但是也可以使用其他的激光器例如连续振荡的CW激光器等，也可以使用基于热处理的固层生长。因此，通过图13中所示的工序，在玻璃基板30中通过多晶硅形成TFT基板10。此外，作为TFT基板10的制作过程的优点，是可以在大面积基板上实施高密度布线。这有助于具有高精密的像素阵列14的显示装置的实现。

接下来，描述向基板19的制作过程。在图11中，采用在对置基板19上层叠对置电极21的结构，但是实际上，在滤色器或电光元件20采用液晶材料的情况下层叠取向膜等。制作TFT基板10和对置基板19后，进入到重叠的工艺。密封件11通过由丝网印刷或分配器等涂敷密封备料中含有金属材料的备料。另外，优选粘合TFT基板10和对置基板19。

关于对置基板19和密封件11的制作方法与第1实施方式不同。因此，通过利用密封件11粘合由上述过程制作的TFT基板10和对置基板19，可制作第3实施方式的显示装置。

(实施方式4)

在所述实施方式1、2、3中，在对置基板19侧，对置电极21的边缘被设置成延长到对置基板19的端部并穿过密封件11的区域，但是并非限定于此。作为实施方式4，对改变了所述实施方式1、2、3中所述密封件11和所述对置电极21的位置关系的例子进行说明。

在所述实施方式1、2、3中，对置基板19侧，将对置电极21的边缘设置成延长到对置基板19的端部并穿过密封件11的区域。对在所述栅极线驱动电路12和所述导电性密封件11之间形成的杂散电容进行研究。对于所述杂散电容，在对夹住作为电介质的绝缘膜10a而设置的所述栅极线驱动电路12和所述对置电极21之间施加电压的情况下，电场集中在所述对置电极21的截面积最小的部分。即，所述电场集中在所述对置电极21的边缘21a。此外，所述导电性密封件11通过将导电性微粒子混入树脂中而被赋予导电性，在所述导电性密封件11的内部和端面不会全部成为等电位面，具有导电性的区域和具有非导电性的区域混在一起。

如果考虑到上述情况，通过对所述对置电极21的边缘21a和所述栅极线驱动电路12的位置进行特定，可以人为地控制所述杂散电容的形成位置。

在此，在本发明的实施方式4中，将所述栅极线驱动电路12分开形成在受杂散电容影响的电路元件12和不受杂散电容影响的电路元件12b。当分离所述栅极线驱动电路12时，如实施方式1、2所示，着眼于节点A、B而分开在电路元件12a和电路元件12b上。或者也可以如实施方式3所示，着眼于所述栅极线驱动电路12的电路结构，而分开在与电路元件12a相当的传送电路23a、和与电路元件12b相当的输出电路24。此外，在实施方式4中，使用如实施方式3中所示的电路结构的栅极线驱动电路12来对例子进行说明。

如图14A和图14B所示，使与所述栅极线驱动电路12的电路元件12a相当的所述传送电路23a存在于所述导电性密封件11的外侧，并且形成在所述TFT基板10的端缘侧位置。此外，使与所述栅极线驱动电路12的电路元件12b相当的输出电路24位于所述传送电路23a的内侧并形成在所述TFT基板10上。进一步地，通过栅极线15连接所述输出电路24和所述TFT基板10上的像素阵列14的像素。此外，由导电性密封件11密封对置基板19和TFT基板10的外周侧间隙，并且由触点17连接所述密封件11和所述栅极线15。此外，所述栅极线驱动电路12由绝缘膜10a覆盖，所述对置触点17贯穿所述绝缘膜10a而形成。

在所述对置基板19侧，使所述对置电极21从所述对置基板19的端部向内侧后退而形成在所述对置基板19上，在比所述输出电路24的内侧边缘更靠内侧的位置配置所述对置基板21的边缘21a。

在本发明的实施方式4中，在所述对置电极21内，由于电场集中的边缘21a被配置在比所述栅极线驱动电路12的输出电路24的内侧边缘更靠内侧的位置，所以在夹住所述绝缘膜10a而设置的所述栅极线驱动电路12和所述导电性密封件11之间形成的杂散电容，被限制位置而形成在所述栅极线驱动电路12的输出电路24的区域。所述输出电路24如上所述，由于是不受所述杂散电容影响的电路结构，所以即使在所述输出电路24的区域限制位置而形成所述杂散电容，也不会引起特别的问题。

对此，所述栅极线驱动电路12的传送电路23a，存在于所述导电性密封件11的外侧，不与所述导电性密封件11对置，所以在所述传送电路23a的区域不形成所述杂散电容。而且，由于根据所述对置电极21的边缘21a与所述输出电路24的位置关系，将所述杂散电容集中形成在所述输出电路24的区域，所以所述传送电路23a完全不受所述杂散电容的影响。

当制造实施方式4所涉及的显示装置时，TFT基板10通过图6所示的实施方式1或图10所示的实施方式2的制造工序来制造。但是，实施方式4的对置电极21的边缘21a的位置与实施方式1或2不同。因此，在实施方式1的制造过程中，使向对置基板19的端缘侧延伸形成的对置电极21的一部分以光致抗蚀剂作为掩模进行图案化，从而使对置电极21的边缘21a的位置从对置基板10的端缘侧后退即可。或者，对对置基板10的端缘侧进行掩模而形成对置电极21，并在对置基板21边缘的内侧位置形成其边缘21a也可以。

(实施方式5)

作为实施方式5，说明对改变了上述说明了的实施方式1、2、3、4中密封件11的结构的例子进行说明。

实施方式5着眼于密封件11的功能。所述密封件11兼备对相对向的TFT基板10和对置基板19的端缘侧间隙进行密封的功能、和从TFT基板10侧向对置基板19的对置电极21传送电信号的功能。在所述密封件11发挥所述2个功能的情况下，在如现有例那样由密封件覆盖所述栅极线驱动电路12整体的结构中，可以充分地得到密封件的宽度尺寸。

对此，在本发明的实施方式中，在密封件11的外侧形成所述栅极线驱动电路12的电路元件12a。因此，难以充分地确保密封件11的宽度方向的尺寸。若密封件11截止于电光元件20侧，以确保其宽度方向的尺寸，在实质地缩小像素阵列14的面积。此外，所述TFT基板10和对置基板19，在密封件11的外侧位置，需要确保形成所述栅极线驱动电路12的电路元件12a的区域。但是，在本发明的实施方式中，在用于形成所述电路元件12a的区域，不存在密封件11。在所述TFT基板10和所述对置基板19中，易受外力损伤的区域是基板10和19的外缘部。但是，在其外缘部不存在密封件。

在所述各实施方式中，着眼于1个密封件11兼备所述2个功能，本发明的实施方式5的特征在于，由各自的密封件11a、11b分担所述2个功能。

如图15A和图15B所示，与所述密封件11相当的密封部，由内侧配置的导电性密封件11b和外侧配置的非导电性密封件11a的组合而构成。

在实施方式5中，采用内外2重密封件11a、11b来密封相对向的TFT基板10和对置基板19的外缘端部的间隙。进一步地，在所述栅极线驱动电路12内，将受杂散电容影响的电路元件12a设置在所述导电性密封件11b的外侧并形成在TFT基板10上。此外，在所述导电性密封件11b的外侧形成的电路元件12a的区域配置所述非导电性密封件11a，以充分地确保密封件11a、11b的宽度方向上的尺寸。

对在所述导电性密封件11b的外侧配置的所述电路元件12a的区域来配置作为电介质的非导电性密封件11a这一结构进行研究。在该结构中，由于对置电极21和电路元件12a隔着非导电性密封件11a对置，所以在对置电极21和电路元件12a之间形成杂散电容。但是，所述杂散电容的电容值是与所述电容的电极间的距离成反比的关系。所述导电性密封件11b和电路元件12b之间的电介质是绝缘膜10a，所述对置电极21和所述电路元件12a之间的电介质是非导电性密封件11a。此外，若所述导电性密封件11b和电路元件12b之间的距离为L3，所述对置电极21和所述电路元件12a之间的距离为L4时，则有L4＞L3的关系。

因此，在所述对置电极21和所述电路元件12a之间形成的杂散电容的电容值，与在所述导电性密封件11b和电路元件12b之间形成的杂散电容的电容值相比极小。因此，所述电路元件12a受所述杂散电容的影响程度极小，不对所述电路元件12a的动作造成防碍。

在实施方式5中，由于在内侧配置了导电性密封件11b，所以来自TFT基板侧的电信号通过对置触点17与导电性密封件11b，而被传送到对置基板10的对置电极21。因此，可以通过密封件进行电信号的传送。而且，由于在内外配置密封件11a、11b，所以可充分地确保密封宽度方向的尺寸。因此，可以保护基板不受施加到基板10、19外缘部的外力的影像。

在实施方式5的制造方法中，关于TFT基板10和对置基板19的制造方法，与分别由实施方式1或实施方式2说明的制造方法没有不同。关于实施方式5，由于密封件的结构与其他的实施方式不同，所以下面说明密封件的制造方法。非导电性密封件11a和导电性密封件11b分别通过例如分配器而设置到规定区域较为理想，但是也可以是采用印刷板的丝网印刷。通过利用密封件11a和密封件11b的制造过程粘合TFT基板10和对置基板19，来制造实施方式5的显示装置。

(实施方式6)

作为实施方式6，对改变了上述实施方式1～4中的密封件11的例子进行说明。所述密封件11兼备将在相对向的TFT基板10和对置基板19之间的间隙中外缘侧的间隙保持在初始值的功能，但是所述密封件11的主要功能是密封相对向的TFT基板10和对置基板19之间的间隙。在上述实施方式1～4中，由于将所述栅极线驱动电路12的电路元件12a形成在密封件11的外侧，所以如实施方式5所描述那样，所述密封件11在宽度方向的尺寸不得不变窄。此外，所述TFT基板10和对置基板19，在密封件11的外侧的位置，需要确保形成所述栅极线驱动电路12的电路元件12a的区域。但是，在本发明的实施方式中，在用于形成所述电路元件12a的区域，不存在密封件11。在所述TFT基板10和所述对置基板19中，易受外力损伤的区域是基板10和19的外缘部。但是，在其外缘部不存在密封件。

因此，在本发明的实施方式6中，如图16A和图16B所示，在所述密封件11的外侧位置，在不受杂散电容影响的电路元件12a所形成的区域，配置基板间间隙控制机构40。所述基板间间隙控制机构40，由非导电性材料构成，配置在所述区域内，将所述TFT基板10和所述对置基板19之间的间隙维持在初始值。

所述基板间间隙控制机构40，优选对于在图16B中TFT基板10和对置基板19施加的上下方向的负荷而产生的其自身的变形量比密封件11小。因此，可将TFT基板10和对置基板19之间的面板间隙维持在设计值。此外，基板间间隙控制机构40的介电常数例如在3.4～3.7的范围内，即比密封件11的介电常数3.5～4.1设定得更小，从而在所述电路元件12a的区域，可将TFT基板10和对置基板19与基板间间隙控制机构40形成的杂散电容的电容值抑制地很小，可减小由所述杂散电容对所述电路元件12a的影响。

而且，通过将基板间间隙控制机构40设置在密封件11的外侧，会产生对由于密封件11的工序中的“错位”、或在TFT基板10与对置基板19的粘合工序中密封件11的“挤压”等造成的密封件11设置位置的改变进行抑制的新效果。

在实施方式6的制造方法中，关于TFT基板10和对置基板19的制造方法，分别与第1实施方式或第二实施方式没有不同。此外，密封件11的制作过程也与第1实施方式等相同。

基板间间隙控制机构40优选以附加在TFT基板10的制作过程的形式来进行。制作了TFT基板10后，再涂敷抗蚀剂，并且通过对其图案化，而在规定位置形成基板间间隙控制机构40。由于该工序的空间分辨率与栅极线驱动电路12相同，所以具有栅极线驱动电路12与基板间间隙控制机构40的相对位置精度比栅极线驱动电路12和密封件11的相对位置精度高得多的特征。此外，基板间间隙控制机构40的材料是例如受光而硬化的感光性树脂。

对于形成有基板间间隙控制机构40的TFT基板10，使用密封件11与对置基板19进行贴合，从而制作实施方式6的显示装置。

(实施方式7)

在上述实施方式1～6中，从TFT基板10侧向对置电极21传送电信号的路径被形成为通过栅极线15、对置触点17和导电性密封件11的路径，但是并不限制于此，作为实施方式7，对改变了所述传送路径的例子进行说明。

在本发明的实施方式中，如图17A所示，着眼于所述栅极线驱动电路12和所述数据线驱动电路13沿着像素阵列14的相互相交的2个边而形成，沿着像素阵列14的所述2个边H1、H2以外的剩余的边H3、H4形成所述对置触点17。

所述密封件11具有导电性，并且形成为框形。因此，通过所述边H1、H2以外的边H3的所述密封件11，可以将来自TFT基板10侧的电信号传送到对置基板的对置电极21。

因此，在实施方式7中，在没有形成所述栅极线驱动电路12和所述栅极线15的边H3的位置，形成所述对置触点17。进一步地，形成与所述栅极线15相当的信号线并使其与所述对置触点17连接。所述信号线具有与所述栅极线15相当的的结构，由于是与所述栅极线15相同的结构，所以在图17A和图17B中省略了图示。

此外，所述栅极线驱动电路13，由于难以受到所述杂散电容的影响，所以使用所述数据线驱动电路13的数据线16相互间隔开的空间，形成与所述栅极线15相当的所述信号线，将所述信号线与在边H2的位置形成的对置触点17连接。所述信号线具有与所述栅极线15相当的的结构，由于与所述栅极线15有相同的结构，所以在图17A和图17B中省略了图示。

在实施方式7中，来自TFT基板10侧的电信号，通过与所述栅极线相当的所述信号线、所述对置触点17、沿着边H2和H3的导电性密封件11的路径，被传送到对置基板19的对置电极21。

在实施方式7中，所述对置触点17不存在于易受所述杂散电容影响的所述栅极线驱动电路12的区域。考虑到所述对置触点17和所述导电性密封件11的端面的面积，所述对置触点17的端面面积比所述导电性密封件11的端面面积小。这样，从电场方面考虑，电压集中在所述对置触点17的端面，形成具有所述集中的电场的杂散电容。

在如图17A和图17B所示的实施方式7中，杂散电容的电场集中的对置触点17，由于不存在于所述栅极线驱动电路12的区域，所以可减小因存在杂散电容下的对置电极21的电位变化而对栅极线驱动电路12的影响。

在制造实施方式7所涉及的显示装置时，TFT基板10、对置电极19、密封件11的各自的制作方法与实施方式1或实施方式2没有不同。虽然本实施方式中对置触点17的制作位置不同，但是由于这仅是图案化时的图案不同，所以没有必要特别地改变工艺。因此，通过与实施方式1相同的工艺，可制作实施方式7的显示装置。

(实施方式8)

如图18A和图18B所示的实施方式8是配置了图15A和图15B所示的实施方式5的内外2重密封件11a、11b结构的变形例。

在图18A和图18B所示的实施方式8中，在图15A和图15B所示的内外2重密封件11a、11b之间，介入安装图16A和图16B所示的基板间间隙控制机构40。因此，根据本发明的实施方式，同时具有图15A和图15B所示的实施方式5的效果、和图16A和图16B所示的实施方式6的效果。

在制造实施方式8所涉及的显示装置时，在TFT基板10和对置基板19的制作方法中，分别与实施方式1或2没有不同。关于实施方式8，由于密封件等结构与其他实施方式不同，所以下面说明密封件的制作方法。基板间间隙控制机构40优选以附加在TFT基板10的制作过程的形式来进行。在制作了TFT基板10后，再涂敷抗蚀剂，并且通过对其图案化，从而在规定位置形成基板间间隙控制机构40。接着，第2密封件11a和第1密封件11a优选分别通过例如分配器设置到规定区域，但是也可以是采用了印刷板的丝网印刷。通过利用上述第1密封件11a和第2密封件11b的制造工艺粘合TFT基板10和对置基板19，来制造实施方式8的显示装置。

(工业上的可利用性)

通过上述说明，根据本发明，在控制显示区域的像素的驱动电路中，将受导电性密封件和驱动电路间形成的杂散电容影响的电路元件与所述导电性密封件分开配置，所以即使发生例如对置电极的电压变化，也可避免所述杂散电容对所述驱动电路的影响，并且可确保高动作容限·高可靠性。而且，因为是仅改变了所述电路元件相对于所述导电性密封件的位置关系的结构，所以可以得到低成本且使驱动电路与基板一体化的结构的有源矩阵型显示装置。

Claims

1.一种显示装置，具有：

相对向配置的成对的基板；

在由所述基板和所述密封件划分的空间配置的电光元件；

控制所述像素的驱动电路，

2.根据权利要求1所述的显示装置，其特征在于，

不受所述导电性密封件和所述驱动电路之间形成的杂散电容的影响的电路元件，形成在所述导电性密封件的区域。

3.根据权利要求1所述的显示装置，其特征在于，

在所述导电性密封件上，一并设有不同于所述导电性密封件的非导电性密封件，

所述非导电性密封件覆盖所述电路元件。

4.根据权利要求1所述的显示装置，其特征在于，

所述导电性密封件具备带有非导电性的基板间间隙控制机构，

所述基板间间隙控制机构介入安装在所述成对的基板间。

5.根据权利要求3所述的显示装置，其特征在于，

在所述导电性密封件和所述非导电性密封件之间，介入安装带有非导电性的基板间间隙控制机构，

所述基板间间隙控制机构介入安装在所述成对的基板间。

6.根据权利要求1所述的显示装置，其特征在于，

将在所述基板上设置的对置电极的边缘，配置在远离所述电路元件的位置，该电路元件存在成为浮动状态的期间。