CN100433316C - 用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件 - Google Patents

用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件 Download PDF

Info

Publication number
CN100433316C
CN100433316C CNB2003801103024A CN200380110302A CN100433316C CN 100433316 C CN100433316 C CN 100433316C CN B2003801103024 A CNB2003801103024 A CN B2003801103024A CN 200380110302 A CN200380110302 A CN 200380110302A CN 100433316 C CN100433316 C CN 100433316C
Authority
CN
China
Prior art keywords
solder
weight
array
eutectic
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801103024A
Other languages
English (en)
Other versions
CN101057325A (zh
Inventor
姆科塔·G·法罗克
马里奥·J·英特兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ultratech Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101057325A publication Critical patent/CN101057325A/zh
Application granted granted Critical
Publication of CN100433316C publication Critical patent/CN100433316C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0415—Small preforms other than balls, e.g. discs, cylinders or pillars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种用于电子封装的无铅焊料层次结构，其包括有机插入物(50)。该组件还可包含无源元件(100)和底填材料(80)。该无铅焊料层次结构还提供一种无铅焊料方案，利用合适的无铅焊料合金将热沉(75)连接到电路芯片(10)上。

Description

用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件
相关申请
本申请涉及在由本申请的发明人提出的美国专利申请系列号10/246282(attorney docket no.FIS9-2002-0017US1)、名称为“用于无铅焊料接头的焊料层次”和系列号10/314498(attorney docketno.FIS9-2002-0172)、名称为“用于无铅焊料电子封装互连”中所述和所要求的主题。
技术领域
本发明涉及一种电子封装，特别是，涉及一种用于具有常规陶瓷封装的无源元件和有机衬底的组件的无铅焊料组分。
背景技术
芯片载体可以通过包括焊料合金的球栅阵列(BGA)或柱栅阵列(CGA)固定到电路板上。这种焊料合金通常包括Pb/Sn的共晶合金成分。芯片载体通常是承载半导体芯片的陶瓷衬底。BGA由焊料球阵列构成，这些焊料球被焊接到电路板和衬底上的连接焊盘上。
美国专利US6333563(Jackson等人的)教导了使用高模量底填材料附着到陶瓷模件上的有机插入物。然后将有机插入物连接到有机板上。这个组件增加了BGA电互连的疲劳寿命。该组件采用了本领域公知的标准Pb/Sn焊料。
然而，由于各种原因，工业向用于元件组件的无铅焊料战略方向发展。任何无铅互连结构都将必须容纳涉及的各种焊料接头层次温度。这不仅包括连接到卡组件上的常规芯片接头和球栅阵列，而且包括有机插入物和无源元件组件。
由本发明的解决的另一问题涉及冷却电路芯片。用于冷却电路芯片的目前热解决方案是将热沉焊接到芯片上。优选的焊料是共晶PbSn或Pb和Sn的一些组合，这取决于各种组件互连元件的温度需求。随着工业向无铅焊料发展，这种焊接的芯片/热沉界面是焊料层次结构中的重要考虑，因为通常在将第二级组件附着到卡组件之前将热沉附着到芯片上。
发明内容
本发明的一个目的是提供一种用于电子封装的无铅焊料层次结构，其包括有机插入物。
本发明的另一目的是提供一种用于电子封装的无铅焊料层次结构，其包括无源元件，如电容器和电阻器。
本发明的又一目的是提供一种用于将热沉附着到电路芯片上的无铅焊料方案。
本发明的这些和其它目的将从下面结合附图的说明中更明显看出。
相信作为新的本发明的特征和本发明的元件特性特别在所附权利要求书中描述。附图只是用于表示目的的，并不是按照比例绘制的。然而，关于组织和操作方法，本发明本身可以通过参照下面结合附图的详细说明更好地体现。
根据本发明的第一方案，提供一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片，它利用第一焊料接点阵列附着到芯片载体的顶表面上，第一焊料接点阵列具有第一无铅非共晶(off-eutectic)焊料成分；
第二焊料接点阵列，它附着到芯片载体的底表面上，第二焊料接点阵列具有第二无铅非共晶焊料成分，第二无铅非共晶焊料成分具有比第一无铅非共晶焊料成分低的液相线温度；
有机插入物，其具有附着到第二焊料接点阵列上的顶表面；
第三焊料接点阵列，它附着到有机插入物的底表面上，第三焊料接点阵列具有第三无铅非共晶焊料成分，第三无铅非共晶焊料成分具有比第二无铅非共晶焊料成分低的液相线温度；和
电路板，其具有附着到第三焊料接点阵列上的顶面，从而产生焊料互连结构。
到电路板焊料接点上的有机插入物还可以是大致共晶Sn/Pb焊料成分。该结构还可在芯片与芯片载体以及芯片载体与插入物界面处含有无源元件和底填材料。
根据本发明的另一方案，提供一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片，它利用第一焊料接点阵列附着到芯片载体的顶侧上，第一焊料接点阵列具有第一无铅非共晶焊料成分；
第二焊料接点阵列，它具有利用第二无铅非共晶焊料成分附着到芯片载体的底表面上的第一端，第二无铅非共晶焊料成分具有比第一无铅非共晶焊料成分低的液相线温度；
有机插入物，其具有通过第三无铅非共晶焊料成分附着到第二焊料接点阵列的第二表面上的顶表面，第三无铅非共晶焊料成分具有比第二无铅非共晶焊料成分低的液相线温度；
第三焊料接点阵列，它附着到有机插入物的底表面上，第三焊料接点阵列具有第四无铅非共晶焊料成分，第四无铅非共晶焊料成分具有比第三无铅非共晶焊料成分低的液相线温度；和
电路板，其具有附着到第三焊料接点阵列上的顶表面，从而产生焊料互连结构。
到电路板焊料接点上的有机插入物还可以是大致共晶Sn/Pb焊料成分。
根据本发明的又一方案，提供一种用于电子封装互连的焊料层次结构，包括：
电子组件；
焊料柱阵列，其具有利用无铅焊料成分附着到组件的底侧上的第一端；和
电路板，其具有通过Sn/Pb焊料成分附着到焊料柱阵列的第二端上的预侧。
根据本发明再一方案，提供一种用于将热沉附着到电路芯片上的无铅焊料结构，包括：
电路芯片；
芯片上的金属层；
热沉；
热沉上的金属层；和
将热沉连接到芯片上的无铅焊料。
附图说明
相信作为新的本发明的特征和本发明的元件特性特别在所附权利要求书中描述。附图只是用于表示目的的，并不是按照比例绘制的。然而，关于组织和操作方法，本发明本身可以通过参照下面结合附图的详细说明更好地被理解，其中：
图1是芯片/芯片载体/有机插入物/电路板组件的示意图。
图2是芯片/芯片载体/电路板组件的示意图。
图3是使用焊料柱的芯片/芯片载体/有机插入物/电路板组件的示意图。
图4是使用焊料柱的芯片/芯片载体/电路板组件的示意图。
图5是使用焊料柱的芯片/芯片载体/电路板组件的示意图。
图6是用于将热沉附着到电路芯片上的无铅焊料结构的示意图。
具体实施方式
根据本发明，通过采用无铅焊料温度层次提供各种焊料互连结构而实现了本发明的目的，能使无铅焊料解决方案适用于包括有机插入物、热沉和无源元件的复杂的模件组件。
本发明采用了无铅焊料合金。在一个实施例中，非共晶焊料成分包括在90.0-99.0重量％之间的Sn、在10.0-1.0重量％之间的Cu并具有中间金属，所述中间金属具有在280℃以上的熔化温度。优选实施例是93Sn/7Cu和97Sn/3Cu，两种成分都具有SnCu金属间相结构的分散晶粒。
在另一实施例中，非共晶焊料成分包括在70.0-96.0重量％之间的Sn、在30.0-4.0重量％之间的Ag并具有中间金属，所述中间金属具有在280℃以上的熔化温度。优选实施例是72Sn/28Ag、78Sn/22Ag和82Sn/18Ag，所有成分都具有SnAg金属间相结构的分散晶粒。
下面参照图1介绍本发明的第一实施例。至少一个电路芯片10利用第一焊料接点阵列30附着到芯片载体20的顶表面上。在本实施例中，第一焊料接点阵列30由无铅非共晶焊料成分构成。在优选实施例中，第一焊料接点阵列30是大致72.0重量％Sn和28.0重量％Ag的成分，并具有SnAg金属间相结构的分散晶粒和大约400℃的液相线温度。
采用第二焊料接点阵列40将芯片载体20附着到有机插入物50上。在本实施例中，第二焊料接点阵列40包括无铅非共晶焊料成分，该无铅非共晶焊料成分具有比第一焊料接点阵列30低的液相线温度。在优选实施例中，第二焊料接点阵列40是大约78.0重量％Sn和22.0重量％Ag的成分，并具有SnAg金属间相结构的分散晶粒和大约375℃的液相线温度。
采用第三焊料接点阵列60将有机插入物50附着到印刷电路板70上。在本实施例中，第三焊料接点阵列60包括无铅非共晶焊料成分，其具有比第二焊料接点阵列40低的液相线温度。在优选实施例中，第三焊料接点阵列60是大约95.5重量％Sn和大约3.8重量％Ag以及大约0.7重量％Cu的成分，并具有大约217℃的液相线温度。有机插入物50优选由具有与电路板70相似膨胀系数的材料制造。例如，有机插入物50或电路板70可以由FR4、具有表面层叠电路的FR4、或者具有至少一种金属和至少一种聚酰亚胺层的有机载体构成。
在优选实施例中，焊料互连结构还可具有包围第一焊料接点阵列30的第一底填包装材料80。另外，焊料互连结构可具有包围第二焊料接点阵列40的第二底填包装材料90。底填材料80、90优选是高模量材料，它将芯片10耦合到芯片载体20上或将有机插入物50耦合到芯片载体20上，并限制自由膨胀的能力。商业上可获得的底填材料的例子是来自Dexter的Hysol 4526和来自Johnson Mathey的8800系列底填料。
焊料互连结构还可包括附着到芯片载体20上的无源元件100。典型的无源元件包括电容器、电阻器和热敏电阻。在本实施例中，利用无铅非共晶焊料成分110将无源元件100附着到芯片载体20上，其中无铅非共晶焊料成分110具有比第一焊料接点阵列30低的液相线温度。在优选实施例中，焊料成分110是大约78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约375℃的液相线温度。在另一优选实施例中，焊料成分110是78Sn/22Ag，但是第二焊料接点阵列40由大约82.0重量％Sn和大约18.0重量％Ag的无铅非共晶焊料成分构成，并具有SnAg金属间相结构的分散晶粒和大约355℃的液相线温度。
图1中所示的焊料接点30、40和60是焊料球。然而，本发明不限于焊料球，本领域技术人员应该理解这些焊料接点还可以是“柱”、“弹簧”、“s-连接器”、“c-连接器”“悬臂横梁”或任何焊料接头组件。
图1所示的焊料互连结构不限于所有无铅非共晶焊料组件。例如，无源元件100可以利用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Pb焊料成分附着到芯片载体20上。或者，也可以使用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Bi或Sn/In焊料成分。此外。第三焊料接点阵列60可由共晶Sn/Pb焊料成分61构成。在优选实施例中，Sn/Pb焊料成分是大约63.0重量％Sn和37.0重量％Pb的共晶成分。然而，同样可以使用大约58-70重量％Sn和大约42-30重量％Pb范围内的稍微非共晶Sn/Pb焊料成分。
现在参见图2，其中示出了根据本发明另一实施例的焊料互连结构，包括无源元件，但是没有有机插入物。利用第一焊料接点阵列30将至少一个电路芯片10连接到芯片载体20的顶表面上。如在前实施例中那样，第一焊料接点阵列30由无铅非共晶焊料成分构成，优选大约大约72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约400℃的液相线温度。
至少一个无源元件100利用具有比第一焊料接点阵列30低的液相线温度的无铅非共晶焊料成分110附着到芯片载体20上。在优选实施例中，焊料成分110是大约78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约375℃的液相线温度。在另一优选实施例中，焊料成分110是大约82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约355℃的液相线温度。
采用第二焊料接点阵列40将芯片载体20附着到电路板70上。在本例中，第二焊料接点阵列41由具有比第一焊料接点阵列30低的液相线温度的无铅非共晶焊料成分构成。在优选实施例中，第二焊料接点阵列41具有大约95.5重量％Sn和大约3.8重量％Ag以及大约0.7重量％Cu的成分，并具有大约217℃的液相线温度。
图2所示的焊料互连结构也不限于所有无铅非共晶焊料组件。例如，无源元件100可以利用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Pb焊料成分附着到芯片载体20上。或者，也可以采用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Bi或Sn/In焊料成分。此外，第二焊料接点阵列41可由共晶Sn/Pb焊料成分42构成。在优选实施例中，Sn/Pb焊料成分是大约63.0重量％Sn和大约37.0重量％Pb的共晶成分。然而，也可以采用大约58-70重量％Sn和大约42-30重量％Pb范围内的稍微非共晶Sn/Pn焊料成分。
下面参照图3介绍本发明的另一实施例。至少一个电路芯片10利用第一焊料接点阵列30连接到芯片载体20的顶表面上。在本实施例中，第一焊料接点阵列30由无铅非共晶焊料成分构成。在优选实施例中，第一焊料接点阵列30是大约72.0重量％Sn和28.0重量％Ag的成分，并具有SnAg金属间相结构的分散晶粒和大约400℃的液相线温度。
采用第二焊料接点阵列43将芯片载体20附着到有机插入物50上。焊料接点43的第一端利用具有比第一焊料接点阵列30大的液相线温度的第二无铅非共晶焊料成分44附着到芯片载体20的底部。在优选实施例中，第二无铅非共晶焊料成分44是大约78.0重量％Sn和大约22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约375℃的液相线温度。焊料接点43的第二端利用具有比第二无铅非共晶焊料成分44低的液相线温度的第三无铅非共晶焊料成分45附着到有机插入物50。在优选实施例中，第三无铅非共晶焊料成分45是大约82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约355℃的液相线温度。
采用第三焊料接点阵列62将有机插入物50附着到印刷电路板70上。在本例中，第三焊料接点阵列62由具有比第三无铅非共晶焊料成分45低的液相线温度的第四无铅非共晶焊料成分构成。在优选实施例中，第三焊料接点阵列62是大约95.5重量％Sn和大约3.8重量％Ag以及大约0.7重量％Cu的成分，并具有大约217℃的液相线温度。
图3所示的焊料互连结构还可含有附着到芯片载体20上的无源元件100。在本例中，无源元件100利用具有比第一焊料接点阵列30低的液相线温度的第五无铅非共晶焊料成分112附着到芯片载体20上。在优选实施例中，第五无铅非共晶焊料成分112是大约78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约375℃的液相线温度。在另一优选实施例中，第五无铅非共晶焊料成分112是78Sn/22Ag，但是，第二无铅非共晶焊料成分44是大约82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约355℃的液相线温度。
图3所示的焊料互连结构不限于所有无铅非共晶焊料组件。例如，无源元件100可以利用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Pb焊料成分附着到芯片载体20上。或者，也可以采用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Bi或Sn/In焊料成分。此外，第三焊料接点阵列62可由共晶Sn/Pb焊料成分63构成。在优选实施例中，Sn/Pb焊料成分是大约63.0重量％Sn和37.0重量％Pb。然而，也可以采用在大约58-70重量％Sn和大约42-30重量％Pb范围内的稍微非共晶Sn/Pn焊料成分。
现在参照图4，其中示出了根据本发明另一实施例的焊料互连结构，包括无源元件，但是没有有机插入物。利用第一焊料接点阵列30将至少一个电路芯片10连接到芯片载体20的顶表面上.第一焊料接点阵列30由无铅非共晶焊料成分构成，优选大约72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约400℃的液相线温度。
至少一个无源元件100利用具有比第一焊料接点阵列30低的液相线温度的第二无铅非共晶焊料成分111附着到芯片载体20上。在优选实施例中，第二无铅非共晶焊料成分111是大约78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约375℃的液相线温度。
采用第二焊料接点阵列43将芯片载体20附着到电路板70上。焊料接点43的第一端利用具有比第二无铅非共晶焊料成分111低的液相线温度的第三无铅非共晶焊料成分44附着到芯片载体20的底部。在优选实施例中，第三无铅非共晶焊料成分44是大约82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和大约355℃的液相线温度。焊料接点43的第二端利用具有比第三无铅非共晶焊料成分44低的液相线温度的第四无铅非共晶焊料成分45附着到电路板70上。在优选实施例中，第四无铅非共晶焊料成分45是大约95.5重量％Sn和大约3.8重量％Ag以及大约0.7重量％Cu，并具有大约217℃的液相线温度。
在上述实施例的替换实施例中，第二无铅非共晶焊料成分111和第三无铅非共晶焊料成分44可以是大约82.0重量％Sn和18.0重量％Ag。另外，图4所示的焊料互连结构不限于所有无铅非共晶焊料组件。例如，无源元件100可以利用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Pb焊料成分附着到芯片载体20上。或者，也可以采用具有比第一焊料接点阵列30的液相线温度低的液相线温度的Sn/Bi或Sn/In焊料成分。此外，第二焊料接点阵列43可利用共晶Sn/Pb焊料成分46附着到电路板70上。在优选实施例中，Sn/Pb焊料成分46是大约63.0重量％Sn和37.0重量％Pb的成分。然而，也可以采用在大约58-70重量％Sn和大约42-30重量％Pb范围内的稍微非共晶Sn/Pn焊料成分。
现在参见图5，其中示出了本发明的另一实施例。用于电子封装互连的焊料层次结构由利用焊料柱阵列66附着到电路板70上的电子组件65构成。电子组件65可以是具有或没有无源元件的任何常规陶瓷或有机芯片载体。柱66的第一端利用无铅焊料成分67附着到组件65的底侧。电路板70的顶表面通过共晶或接近共晶Sn/Pb焊料成分68附着到焊料柱阵列66的第二端。在优选实施例中，Sn/Pb焊料成分是大约63.0重量％Sn和37.0重量％Pb的成分。然而，也可以采用在大约58-70重量％Sn和大约42-30重量％Pb范围内的稍微非共晶Sn/Pn焊料成分。
在一个优选实施例中，无铅焊料成分67是Sn/Ag焊料成分。优选的成分包括大约78重量％Sn和22重量％Ag、大约82重量％Sn和18重量％Ag、大约72重量％Sn和28重量％Ag、以及大约96.5重量％Sn和3.5重量％Ag。
在另一优选实施例中，无铅非共晶焊料成分67是Sn/Cu焊料成分。优选的成分包括大约93重量％Sn和7重量％Cu、大约97重量％Sn和3重量％Cu以及大约99.3重量％Sn和0.7重量％Cu。
在本发明的另一实施例中，图6示出了利用无铅焊料76将热沉75连接到电路芯片10上的无铅焊料结构。用合适的可湿润表面(未示出)如本领域公知的镍或，金将芯片10和热沉75的匹配表面金属化，在一个实施例中，无铅焊料76是由大约72-96.5重量％Sn和28-3.5重量％Ag构成的Sn/Ag焊料成分。在另一实施例中，无铅焊料76是由大约93-99.3重量％Sn和7-0.7重量％Cu构成的Sn/Cu焊料成分。
在另一实施例中，无铅焊料76是Sn/Ag/Sn的分层焊料预成品。在优选实施例中，无铅分层焊料预成品包括大约10密耳厚的第一层Sn；大约5密耳厚的Ag层；Ag层与第一层Sn是连续的；和大约10密耳厚的第二层Sn，第二层Sn与Ag层是连续的。
在本例中，10密耳厚(0.01英寸)的锡、5密耳厚(0.005英寸)的银和10密耳厚(0.01英寸)的锡的各层一旦回流将产生大约80Sn/20Ag体积％的非共晶SnAg合金。回流温度大约为235℃，但是最终的非共晶热沉/芯片焊料热界面将在高达300℃的温度下保持稳定。
在优选方法中，将商业上可获得的锡和银带材大致切割成与芯片相同的平面面积尺寸。将上述的Sn/Ag/Sn分层夹持结构放在芯片的金属化(镍/金等)背面上，并代替焊料助焊剂。然后将也被金属化的热沉放在芯片上的分层Sn/Ag/Sn焊料结构上。然后对该组件进行炉子回流，从而使焊料结构熔化。锡的顶层和底层容易与芯片和热沉上的金属化层反应，形成良好的接合。在回流期间其余焊料形成非共晶SnAg的均匀区域。
一旦预成品被熔化或回流，将产生具有合适温度层次的SnAg非共晶焊料热界面，从而在后面的组装/卡连接组件期间保持稳定。应该确定每层的厚度，以便在将热沉到芯片附着回流期间提供特定的焊料结构。
已经阅读了本公开的本领域技术人员应该理解，在不脱离本发明的精神的情况下，可以做出除这里具体所述的这些实施例以外的本发明的其他修改方式。因而，这些修改方式都被认为是在仅由所附权利要求书限定的本发明的范围内。

Claims (52)

1、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶表面上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
第二焊料接点阵列(40)，该第二焊料接点阵列附着到所述芯片载体(20)的底表面上，所述第二焊料接点阵列(40)具有第二无铅非共晶焊料成分，所述第二无铅非共晶焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度；
有机插入物(50)，其具有附着到所述第二焊料接点阵列上的顶表面；
第三焊料接点阵列(60)，该第三焊料接点阵列附着到所述有机插入物(50)的底表面上，所述第三焊料接点阵列具有第三无铅非共晶焊料成分，所述第三无铅非共晶焊料成分具有比所述第二无铅非共晶焊料成分低的液相线温度；和
电路板(70)，其具有附着到所述第三焊料接点阵列上的顶侧，从而产生焊料互连结构。
2、根据权利要求1的焊料互连结构，其中所述第一无铅非共晶焊料成分是72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和400℃的液相线温度；
其中所述第二无铅非共晶焊料成分是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度；和
其中所述第三无铅非共晶焊料成分是95.5重量％Sn和3.8重量％Ag以及0.7重量％Cu，并有217℃的液相线温度。
3、根据权利要求1的焊料互连结构，还包括包围所述第一焊料接点阵列(30)的第一底填包装材料(80)。
4、根据权利要求3的焊料互连结构，还包括包围所述第二焊料接点阵列(40)的第二底填包装材料(90)。
5、根据权利要求1的焊料互连结构，还包括利用第四无铅非共晶焊料成分附着到所述芯片载体(20)上的至少一个无源元件(100)，所述第四无铅非共晶焊料成分具有比所述第一焊料接点阵列(30)的第一无铅非共晶焊料成分低的液相线温度。
6、根据权利要求5的焊料互连结构，其中所述第四无铅非共晶焊料成分是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度。
7、根据权利要求5的焊料互连结构，其中所述第四无铅非共晶焊料成分是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度，
其中所述第二无铅非共晶焊料成分是82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和355℃的液相线温度。
8、根据权利要求5的焊料互连结构，其中所述至少一个无源元件(100)是电容器。
9、根据权利要求5的焊料互连结构，其中所述至少一个无源元件(100)是电阻器。
10、根据权利要求5的焊料互连结构，其中所述至少一个无源元件(100)是热敏电阻。
11、根据权利要求1的焊料互连结构，其中所述第二焊料接点阵列(40)和所述第三焊料接点阵列(60)是焊料柱。
12、根据权利要求1的焊料互连结构，其中所述第二焊料接点阵列(40)和所述第三焊料接点阵列(60)是焊料球。
13、根据权利要求1的焊料互连结构，还包括利用具有比所述第一无铅非共晶焊料成分的液相线温度低的液相线温度的Sn/Pb焊料成分附着到所述芯片载体(20)上的至少一个无源元件(100)。
14、根据权利要求1的焊料互连结构，还包括利用具有比所述第一无铅非共晶焊料成分的液相线温度低的液相线温度的Sn/Bi焊料成分附着到所述芯片载体(20)上的至少一个无源元件(100)。
15、根据权利要求1的焊料互连结构，还包括利用具有比所述第一无铅非共晶焊料成分的液相线温度低的液相线温度的Sn/In焊料成分附着到所述芯片载体(20)上的至少一个无源元件(100)。
16、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶表面上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
第二焊料接点阵列(40)，该第二焊料接点阵列附着到所述芯片载体(20)的底表面上，所述第二焊料接点阵列(40)具有第二无铅非共晶焊料成分，所述第二无铅非共晶焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度；
有机插入物(50)，其具有附着到所述第一焊料接点阵列(30)上的顶表面；
第三焊料接点阵列(60)，该第三焊料接点阵列附着到所述有机插入物(50)的底表面上，所述第三焊料接点阵列(60)具有共晶的Sn/Pb焊料成分；和
电路板(70)，其具有附着到所述第二焊料接点阵列(40)上的顶侧，从而产生焊料互连结构。
17、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶表面上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
至少一个无源元件(100)，该无源元件利用第二无铅非共晶焊料成分附着到所述芯片载体(20)上，所述第二无铅非共晶焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度；
第二焊料接点阵列(40)，该第二焊料接点阵列附着到所述芯片载体(20)的底侧上，所述第二焊料接点阵列(40)具有第三无铅非共晶焊料成分，所述第三无铅非共晶焊料成分具有比所述第二无铅非共晶焊料成分低的液相线温度；和
电路板(70)，其具有附着到所述第二焊料接点阵列上的顶侧，从而产生焊料互连结构。
18、根据权利要求17的焊料互连结构，其中所述第一无铅非共晶焊料成分是72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和400℃的液相线温度；
其中所述第二无铅非共晶焊料成分是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度；和
其中所述第三无铅非共晶焊料成分是95.5重量％Sn和3.8重量％Ag和0.7重量％Cu，并具有217℃的液相线温度。
19、根据权利要求17的焊料互连结构，其中所述第一无铅非共晶焊料成分是72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和400℃的液相线温度；
其中所述第二无铅非共晶焊料成分是82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和355℃的液相线温度；和
其中所述第三无铅非共晶焊料成分是95.5重量％Sn和3.8重量％Ag和0.7重量％Cu，并具有217℃的液相线温度。
20、根据权利要求17的焊料互连结构，其中所述第二焊料接点阵列(40)是焊料柱。
21、根据权利要求17的焊料互连结构，其中所述第二焊料接点阵列(40)是焊料球。
22、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶侧上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
至少一个无源元件(100)，该无源元件利用第二无铅非共晶焊料成分附着到所述芯片载体(20)上，所述第二无铅非共晶焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度；
第二焊料接点阵列(40)，该第二焊料接点阵列附着到所述芯片载体(20)的底侧上，所述第二焊料接点阵列具有共晶Sn/Pb焊料成分；和
电路板(70)，其具有附着到所述第二焊料接点阵列上的顶侧，从而产生焊料互连结构。
23、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶侧上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
第二焊料接点阵列(43)，该第二焊料接点阵列具有利用第二无铅非共晶焊料成分(44)附着到所述芯片载体(20)的底表面上的第一端，所述第二无铅非共晶焊料成分(44)具有比所述第一无铅非共晶焊料成分低的液相线温度；
有机插入物(50)，其具有通过第三无铅非共晶焊料成分(45)附着到所述第二焊料接点阵列(43)第二侧上的顶表面，所述第三无铅非共晶焊料成分(45)具有比所述第二无铅非共晶焊料成分(44)低的液相线温度；
第三焊料接点阵列(60)，该第三焊料接点阵列附着到所述有机插入物(50)的底表面上，所述第三焊料接点阵列(60)具有第四无铅非共晶焊料成分，所述第四无铅非共晶焊料成分具有比所述第三无铅非共晶焊料成分低的液相线温度；和
电路板(70)，其具有附着到所述第三焊料接点阵列上的顶表面，从而产生焊料互连结构。
24、根据权利要求23的焊料互连结构，其中所述第一无铅非共晶焊料成分是72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和400℃的液相线温度；
其中所述第二无铅非共晶焊料成分(44)是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度；
其中所述第三无铅非共晶焊料成分(45)82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和355℃的液相线温度；和
其中所述第四无铅非共晶焊料成分是95.5重量％Sn和3.8重量％Ag和0.7重量％Cu，并具有217℃的液相线温度。
25、根据权利要求23的焊料互连结构，其中所述第二焊料接点阵列(43)是焊料柱。
26、根据权利要求23的焊料互连结构，其中所述第二焊料接点阵列(43)是焊料球。
27、根据权利要求23的焊料互连结构，还包括利用第五无铅非共晶焊料成分(112)附着到所述芯片载体(20)上的至少一个无源元件(100)。
28、根据权利要求27的焊料互连结构，其中所述第五无铅非共晶焊料成分(112)是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度。
29、根据权利要求27的焊料互连结构，其中所述第五无铅非共晶焊料成分(112)是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度；和
其中所述第二无铅非共晶焊料成分(44)是82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和355℃的液相线温度。
30、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶侧上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
第二焊料接点阵列(43)，它具有利用第二无铅非共晶焊料成分(44)附着到所述芯片载体(20)的底表面上的第一端，所述第二无铅非共晶焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度；
有机插入物(50)，其具有通过第三无铅非共晶焊料成分(45)附着到所述第二焊料接点阵列(43)的第二面上的顶表面，所述第三无铅非共晶焊料成分(45)具有比所述第二无铅非共晶焊料成分(44)低的液相线温度；
第三焊料接点阵列(60)，该第三焊料接点阵列附着到所述有机插入物(50)的底表面上，所述第三焊料接点阵列(60)具有共晶Sn/Pn焊料成分；和
电路板(70)，其具有附着到所述第三焊料接点阵列(60)上的顶表面，从而产生焊料互连结构。
31、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶侧上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
至少一个无源元件(100)，该无源元件利用第二无铅非共晶焊料成分(111)附着到所述芯片载体(20)上，所述第二无铅非共晶焊料成分(111)具有比所述第一无铅非共晶焊料成分低的液相线温度；
第二焊料接点阵列(43)，它具有利用第三无铅非共晶焊料成分(44)附着到所述芯片载体(20)的底侧上的第一端，所述第三无铅非共晶焊料成分(44)具有比所述第二无铅非共晶焊料成分(111)低的液相线温度；和
电路板(70)，其具有通过第四无铅焊料成分(45)附着到所述第二焊料接点阵列(43)的第二端上的顶侧，所述第四无铅焊料成分(45)具有比所述第三非共晶无铅焊料成分(44)低的液相线温度，从而产生焊料互连结构。
32、根据权利要求31的焊料互连结构，其中所述第一无铅非共晶焊料成分是72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和400℃的液相线温度；
其中所述第二无铅非共晶焊料成分(111)是78.0重量％Sn和22.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和375℃的液相线温度；
其中所述第三无铅非共晶焊料成分(44)是82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和355℃的液相线温度；和
其中所述第四无铅非共晶焊料成分(45)是95.5重量％Sn和3.8重量％Ag和0.7重量％Cu，并具有217℃的液相线温度。
33、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶侧上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
至少一个无源元件(100)，该无源元件利用第二无铅非共晶焊料成分(111)附着到所述芯片载体上，所述第二无铅非共晶焊料成分(111)具有比所述第一无铅非共晶焊料成分低的液相线温度；
第二焊料接点阵列(43)，它具有利用所述第二无铅非共晶焊料成分(111)附着到所述芯片载体(20)的底侧上的第一端；和
电路板(70)，其具有通过具有比所述第二无铅非共晶焊料成分(111)低的液相线温度的第三无铅非共晶焊料成分(45)附着到所述第二焊料接点阵列(43)的第二端上的顶表面，从而产生焊料互连结构。
34、根据权利要求33的焊料互连结构，其中所述第一无铅非共晶焊料成分是72.0重量％Sn和28.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和400℃的液相线温度；
其中所述第二无铅非共晶焊料成分(111)是82.0重量％Sn和18.0重量％Ag，并具有SnAg金属间相结构的分散晶粒和355℃的液相线温度；和
其中所述第三无铅非共晶焊料成分(45)是95.5重量％Sn和3.8重量％Ag和0.7重量％Cu，并具有217℃的液相线温度。
35、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶侧上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
至少一个无源元件(100)，该无源元件利用焊料成分(111)附着到所述芯片载体(20)上；
第二焊料接点阵列(43)，它具有利用第二无铅非共晶焊料成分(44)附着到所述芯片载体(20)的底侧上的第一端，所述第二无铅非共晶焊料成分(44)具有比所述第一无铅非共晶焊料成分低的液相线温度；和
电路板(70)，其具有利用第三无铅非共晶焊料成分(46)附着到所述第二焊料接点阵列(43)的第二端上的顶侧，所述第三无铅非共晶焊料成分(46)具有比所述第二无铅非共晶焊料成分(44)低的液相线温度，从而产生焊料互连结构。
36、根据权利要求35的焊料互连结构，还包括利用Sn/Pb焊料成分附着到所述芯片载体(20)上的至少一个无源元件(100)，所述Sn/Pb焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度。
37、根据权利要求35的焊料互连结构，还包括利用Sn/Bi焊料成分附着到所述芯片载体(20)上的至少一个无源元件(100)，所述Sn/Bi焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度。
38、根据权利要求35的焊料互连结构，还包括利用Sn/In焊料成分附着到所述芯片载体(20)上的至少一个无源元件(100)，所述Sn/In焊料成分具有比所述第一无铅非共晶焊料成分低的液相线温度。
39、一种用于电子封装互连的焊料互连结构，包括：
至少一个电子电路芯片(10)，该电子电路芯片利用第一焊料接点阵列(30)附着到芯片载体(20)的顶侧上，所述第一焊料接点阵列(30)具有第一无铅非共晶焊料成分；
至少一个无源元件(100)，该无源元件利用第二无铅非共晶焊料成分(111)附着到所述芯片载体(20)上，所述第二无铅非共晶焊料成分(111)具有比所述第一无铅非共晶焊料成分低的液相线温度；
第二焊料接点阵列(43)，它具有利用第三无铅非共晶焊料成分(44)附着到所述芯片载体(20)的底侧上的第一端，所述第三无铅非共晶焊料成分(44)具有比所述第二无铅非共晶焊料成分(111)低的液相线温度；和
电路板(70)，其具有通过共晶Sn/Pb焊料成分(46)附着到所述第二焊料接点阵列上的第二端的顶表面。
40、一种用于电子封装互连的焊料层次结构，包括：
电子组件(65)；
焊料柱阵列(66)，其具有利用无铅焊料成分(67)附着到所述组件(65)的底侧上的第一端；和
电路板(70)，其具有利用Sn/Pb焊料成分(68)附着到所述焊料柱阵列(66)的第二端上的顶侧。
41、根据权利要求40的焊料层次结构，其中所述无铅焊料成分(67)由78重量％Sn和22重量％Ag构成，所述Sn/Pb焊料成分是63重量％Sn和37重量％Pb。
42、根据权利要求40的焊料层次结构，其中所述无铅焊料成分(67)由82重量％Sn和18重量％Ag构成，所述Sn/Pb焊料成分是63重量％Sn和37重量％Pb。
43、根据权利要求40的焊料层次结构，其中所述无铅焊料成分(67)由72重量％Sn和28重量％Ag构成，所述Sn/Pb焊料成分是63重量％Sn和37重量％Pb。
44、根据权利要求40的焊料层次结构，其中所述无铅焊料成分(67)由96.5重量％Sn和3.5重量％Ag构成，所述Sn/Pb焊料成分是63重量％Sn和37重量％Pb。
45、根据权利要求40的焊料层次结构，其中所述无铅焊料成分(67)由93重量％Sn和7重量％Cu构成，所述Sn/Pb焊料成分是63重量％Sn和37重量％Pb。
46、根据权利要求40的焊料层次结构，其中所述无铅焊料成分(67)由97重量％Sn和3重量％Cu构成，所述Sn/Pb焊料成分是63重量％Sn和37重量％Pb。
47、根据权利要求40的焊料层次结构，其中所述无铅焊料成分(67)由99.3重量％Sn和0.7重量％Cu构成，所述Sn/Pb焊料成分是63重量％Sn和37重量％Pb。
48、一种将热沉附着到电路芯片上的无铅焊料结构，包括：
电路芯片(10)；
所述芯片上的金属化层；
热沉(75)；
所述热沉上的金属化层；和
将所述热沉连接到所述芯片上的无铅焊料(76)。
49、根据权利要求48的无铅焊料结构，其中所述无铅焊料(76)是由72-96.5重量％Sn和28-3.5重量％Ag构成的Sn/Ag焊料成分。
50、根据权利要求48的无铅焊料结构，其中所述无铅焊料(76)是由93-99.3重量％Sn和7-0.7重量％Cu构成的Sn/Cu焊料成分。
51、根据权利要求48的无铅焊料结构，其中所述无铅焊料(76)是Sn/Ag/Sn的分层焊料预成品。
52、根据权利要求51的无铅焊料结构，其中所述无铅分层焊料预成品包括：
10密耳厚的第一层Sn；
5密耳厚的Ag层，所述Ag层与所述第一层Sn是连续的；
10密耳厚的第二层Sn，所述第二层Sn与所述Ag层是连续的。
CNB2003801103024A 2003-04-24 2003-11-25 用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件 Expired - Fee Related CN100433316C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/249,621 US6917113B2 (en) 2003-04-24 2003-04-24 Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
US10/249,621 2003-04-24

Publications (2)

Publication Number Publication Date
CN101057325A CN101057325A (zh) 2007-10-17
CN100433316C true CN100433316C (zh) 2008-11-12

Family

ID=33298111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801103024A Expired - Fee Related CN100433316C (zh) 2003-04-24 2003-11-25 用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件

Country Status (7)

Country Link
US (1) US6917113B2 (zh)
EP (1) EP1618605A4 (zh)
KR (1) KR100647003B1 (zh)
CN (1) CN100433316C (zh)
AU (1) AU2003293133A1 (zh)
TW (1) TWI269416B (zh)
WO (1) WO2004097937A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
JP2005211946A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 半田合金および半導体装置
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
US7339266B2 (en) 2004-12-15 2008-03-04 International Business Machines Corporation Apparatus for effecting reliable heat transfer of bare die microelectronic device and method thereof
US20060177966A1 (en) * 2005-02-09 2006-08-10 Jayesh Shah Package or pre-applied foamable underfill for lead-free process
US7215030B2 (en) * 2005-06-27 2007-05-08 Advanced Micro Devices, Inc. Lead-free semiconductor package
JP4208863B2 (ja) * 2005-06-30 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
FR2889405B1 (fr) * 2005-07-29 2010-12-10 Thales Sa Procede d'assemblage de composants electroniques a contacts par grille de billes, notamment en alliage d'etain, d'argent et de cuivre, et procede de fabrication de tels composants
US7754343B2 (en) * 2005-08-17 2010-07-13 Oracle America, Inc. Ternary alloy column grid array
US7684205B2 (en) 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US20080150132A1 (en) * 2006-12-21 2008-06-26 Tom Hu Stack up pcb substrate for high density interconnect packages
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
CN102157481B (zh) * 2011-03-31 2012-07-04 无锡中微高科电子有限公司 用于集成电路封装的应力应变焊柱
US8723323B2 (en) * 2012-07-12 2014-05-13 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating solder columns for a column grid array package
FR3007199B1 (fr) * 2013-06-14 2016-10-14 3D Plus Procede de fabrication de boitiers robustes destines a etre reportes sur un circuit imprime multicouche
US20170066088A1 (en) * 2015-09-04 2017-03-09 Intel Corporation Ball grid array (bga) apparatus and methods
CN105489587A (zh) * 2015-12-02 2016-04-13 苏州旭创科技有限公司 封装结构、封装方法及光模块
US20190067176A1 (en) * 2016-03-22 2019-02-28 Intel Corporation Void reduction in solder joints using off-eutectic solder
CN107706136A (zh) * 2017-10-16 2018-02-16 上海御渡半导体科技有限公司 一种半导体芯片的封装方法
US20210090981A1 (en) * 2019-09-23 2021-03-25 Intel Corporation Surface finish surrounding a pad
US20220146216A1 (en) * 2019-12-12 2022-05-12 Amulaire Thermal Technology, Inc. Copper-alloy heat-dissipation structure with milled surface

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159077A (zh) * 1994-08-08 1997-09-10 惠普公司 通过容纳焊膏堆积使衬底隆起的方法
US6158644A (en) * 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
US6429388B1 (en) * 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
US20020192443A1 (en) * 2000-09-12 2002-12-19 Sarkhel Amit K. Electronic package interconnect structure comprising lead-free solders

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778733A (en) 1986-07-03 1988-10-18 Engelhard Corporation Low toxicity corrosion resistant solder
US5011658A (en) * 1989-05-31 1991-04-30 International Business Machines Corporation Copper doped low melt solder for component assembly and rework
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
JPH05136216A (ja) 1991-11-13 1993-06-01 Toshiba Corp 半導体取付装置
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5439639A (en) * 1994-01-05 1995-08-08 Sandia Corporation Tin-silver-bismuth solders for electronics assembly
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
KR0168964B1 (ko) * 1995-06-30 1999-01-15 이형도 납땜성이 우수한 무연땜납
US5863493A (en) 1996-12-16 1999-01-26 Ford Motor Company Lead-free solder compositions
JP3592486B2 (ja) * 1997-06-18 2004-11-24 株式会社東芝 ハンダ付け装置
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
US6281573B1 (en) 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6191379B1 (en) 1999-04-05 2001-02-20 General Electric Company Heat treatment for weld beads
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP3832151B2 (ja) * 1999-07-22 2006-10-11 株式会社日立製作所 鉛フリーはんだ接続構造体
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6333563B1 (en) * 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
TWI248842B (en) * 2000-06-12 2006-02-11 Hitachi Ltd Semiconductor device and semiconductor module
JP3978004B2 (ja) * 2000-08-28 2007-09-19 株式会社日立製作所 耐蝕・耐摩耗性合金とそれを用いた機器
JP3866503B2 (ja) 2000-10-18 2007-01-10 株式会社東芝 半導体装置
US6518089B2 (en) 2001-02-02 2003-02-11 Texas Instruments Incorporated Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6541305B2 (en) * 2001-06-27 2003-04-01 International Business Machines Corporation Single-melt enhanced reliability solder element interconnect
JP4136641B2 (ja) * 2002-02-28 2008-08-20 株式会社ルネサステクノロジ 半導体装置の接続条件の算出方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159077A (zh) * 1994-08-08 1997-09-10 惠普公司 通过容纳焊膏堆积使衬底隆起的方法
US6158644A (en) * 1998-04-30 2000-12-12 International Business Machines Corporation Method for enhancing fatigue life of ball grid arrays
US6429388B1 (en) * 2000-05-03 2002-08-06 International Business Machines Corporation High density column grid array connections and method thereof
US20020192443A1 (en) * 2000-09-12 2002-12-19 Sarkhel Amit K. Electronic package interconnect structure comprising lead-free solders

Also Published As

Publication number Publication date
TWI269416B (en) 2006-12-21
WO2004097937A1 (en) 2004-11-11
AU2003293133A1 (en) 2004-11-23
EP1618605A1 (en) 2006-01-25
TW200425436A (en) 2004-11-16
KR100647003B1 (ko) 2006-11-23
EP1618605A4 (en) 2010-09-08
US6917113B2 (en) 2005-07-12
US20040212094A1 (en) 2004-10-28
CN101057325A (zh) 2007-10-17
KR20060002855A (ko) 2006-01-09

Similar Documents

Publication Publication Date Title
CN100433316C (zh) 用于柱/球栅阵列的无铅合金、有机插入物和无源元件组件
US6333563B1 (en) Electrical interconnection package and method thereof
JP3689407B2 (ja) 電子構造体の形成方法
US5796591A (en) Direct chip attach circuit card
US6994243B2 (en) Low temperature solder chip attach structure and process to produce a high temperature interconnection
CN1820889B (zh) 无铅焊料分层结构
JP3352970B2 (ja) 複数の相互接続基板の組立方法
US5634268A (en) Method for making direct chip attach circuit card
US5956606A (en) Method for bumping and packaging semiconductor die
JP3038644B2 (ja) 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
US6657134B2 (en) Stacked ball grid array
KR20040072050A (ko) 반도체 장치 및 그 조립 방법
WO2004026517A2 (en) Solder hierarchy for lead free solder joint
US7923125B2 (en) Apparatus for solder crack deflection
US6812570B2 (en) Organic packages having low tin solder connections
US6229207B1 (en) Organic pin grid array flip chip carrier package
WO2007001598A2 (en) Lead-free semiconductor package
JP4831502B2 (ja) 耐落下衝撃特性に優れた接続端子用ボールおよび接続端子ならびに電子部品
JP4022139B2 (ja) 電子装置及び電子装置の実装方法及び電子装置の製造方法
JP3145331B2 (ja) 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
Ghosal et al. Ceramic and Plastic Pin Grid Array Technology
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP3034231B2 (ja) 中継基板
US20020170746A1 (en) Organic packages with solders for reliable flip chip connections
JP2005051155A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170310

Address after: American California

Patentee after: Ultratech Corporation

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20171125

CF01 Termination of patent right due to non-payment of annual fee