CN100433183C - 铁电存储器及其电压施加方法 - Google Patents
铁电存储器及其电压施加方法 Download PDFInfo
- Publication number
- CN100433183C CN100433183C CNB028085442A CN02808544A CN100433183C CN 100433183 C CN100433183 C CN 100433183C CN B028085442 A CNB028085442 A CN B028085442A CN 02808544 A CN02808544 A CN 02808544A CN 100433183 C CN100433183 C CN 100433183C
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- storage unit
- pulse
- ferroelectric memory
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 133
- 238000011017 operating method Methods 0.000 title 1
- 230000010287 polarization Effects 0.000 claims abstract description 45
- 230000033228 biological regulation Effects 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 description 43
- 238000010586 diagram Methods 0.000 description 21
- 230000014509 gene expression Effects 0.000 description 15
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 210000001503 joint Anatomy 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
提出一种能在不选择单元中防止扰动的铁电存储器。该铁电存储器包括对存储单元加规定脉宽的脉冲的脉冲施加装置，在对铁电电容器加高压时引起充分的极化反转，而在对铁电电容器加低压时几乎不引起极化反转。至少在数据写或读操作中，该铁电存储器对选择的存储单元加具有上述规定脉宽的高压脉冲，并对不选择的存储单元加具有上述规定脉宽的低压脉冲。这样就对选择的存储单元执行读或写操作，而在不选择的存储单元中几乎不引起极化反转，从而能在不选择的存储单元里防止扰动。
Description
技术领域
本发明涉及铁电存储器及其操作方法，尤其涉及含铁电电容器的铁电存储器及其操作方法。
背景技术
近来铁电存储器被视为要求低功耗的高速非易失存储器，因而这种铁电存储器在积极研发之中。
图7是最常用的普通铁电存储器的代表性电路图，图8是对应于图7的剖视图。参照图7和8，在常规结构中，元件隔离区102形成在半导体衬底101表面的预定区域。在元件隔离区102包封的某一元件形成区上，按预定间隔形成源/漏区103和104。在源/漏区103与104之间的沟道区上，通过栅绝缘体膜105形成组成字线(WL)的栅极106。位线(BL)113电气连接至源/漏区104。
源/漏区103通过柱形电极108形成下电极109。形成板线(PL)的上电极111通过铁电膜110形成在下电极109上。下电极109、铁电膜110和上电极111形成铁电电容器112。源/漏区103与104、栅绝缘膜105和栅极106形成晶体管107，该晶体管107起到选择存储单元100的开关的作用。如图7所示，各存储单元100由单个晶体管107和单个铁电电容器112构成。
但在图7和8的普通铁电存储器结构中，各存储单元100由单个晶体管107和单个铁电电容器112构成，缺点是要求相对大的存储单元面积。
为此，已开发出一种只用单个铁电电容器构成各存储单元的简型矩阵铁电存储器和一种在晶体管栅部形成铁电电容器的MFIS-FET(金属铁电绝缘体半导体-场效应晶体管)铁电存储器或MFMIS-FET(金属铁电金属绝缘体半导体-场效应晶体管)铁电存储器。
图9是普通简型矩阵铁电存储器的电路图，图10是对应于图9的剖视图。参照图9和10，在普通简型矩阵铁电存储器中，铁电层202形成在位线(BL)201上，字线(WL)203沿与位线201相交的方向形成在铁电层202上，位线201、铁电层202和字线203组成铁电电容器210。在该简型矩阵铁电存储器中，各存储单元200只用单个铁电电容器210形成，如图9所示。
图11是一电路图，表示图9和10所示的普通简型矩阵铁电存储器在写操作中施加电压的方法。参照图11，在普通简型矩阵铁电存储器中，为驱动选择的单元200，在位线BL1与接所选存储单元(下称选择单元)200的字线WL1两端加电压Vcc。换言之，对位线BL1加电源电压Vcc，对字线WL1加0伏；对位线BL0和接不选存储单元(下称不选单元)200的BL2加1/3Vc电压，对字线WL0和接不选单元200的WL2加2/3Vcc电压。这样，电压Vcc加到选择单元200，而电压1/3Vcc加到不选单元200。
以上场合中，对选择单元200的铁电层202的极化反转必须充分饱和，而不选单元200铁电层202的极化状态保持基本不变。
但在目前情况下，铁电磁滞的角形状很不够，在沿同方向对不选单元200连续加电压1/3Vcc时的所谓扰动中，信息(电荷量)就丢失了，如图12所示。这种扰动出现时，写在不选单元200里的信息丢失，造成难以应用铁电存储器。因此，目前认为还难以将具有图9和10所示简型矩阵结构的铁电存储器投入实用。
图13是示出具有MFMIS-FET构成存储单元的普通单晶体管铁电存储器的电路图，图14是对应于图13的剖视图。参照图13和14，在该单晶体管铁电存储器中，在半导体衬底301表面形成阱区302，在阱区302表面以预定间隔形成源/漏区303与304。在源/漏区303与304之间的沟道区上，通过栅绝缘膜305形成栅极306。
在栅极306上通过铁电层307形成字线(WL)308，位线(BL)310接源/漏区304，板线(PL)311接源/漏区303，源线(SL)312接阱区302。栅极306、铁电层307和字线308形成铁电电容器315，源/漏区303与304、栅绝缘膜305和栅极306形成晶体管309。此时，各存储单元300由单个晶体管309构成，晶体管309的单个铁电电容器315设置在其栅部。
图15是图13和14所示单晶体管铁电存储器在写操作时的等效电路图。因此，在执行类似于图11所示简型矩阵铁电存储器的写操作并沿同方向对不选单元300连续加电压1/3Vcc时，与上述情况一样，在所谓的扰动时，不选单元300里的信息(电荷量)便丢失。
发明内容
本发明的一个目的是提供一种能避免不选存储单元中扰动的铁电存储器。
本发明的另一个目的是通过避免不选单元里的扰动，将简型矩阵铁电存储器投入实用。
本发明的再一个目的是在单晶体管铁电存储器中避免不选存储单元里的扰动。
为实现上述诸目的，根据本发明第一方面的铁电存储器包括由存储单元形成的存储单元阵列和加脉冲的脉冲施加装置，而存储单元具有排成矩阵形式的铁电电容器，脉冲具有预定脉宽，当对铁电电容器加高压时，造成充分的极化反转，当对存储单元的铁电电容器加低压时，则几乎不引起极化反转。至少在写数据或读数据中，该铁电存储器对选择的存储单元加一具有上述规定脉宽的高压脉冲，而对不选的存储单元加一具有上述规定脉宽的低压脉冲。字句“对铁电膜加高压时引起极化反转”表示，当对存贮数据的铁电膜加高压时，就引起极化反转，把贮存在铁电膜里的电荷量带入负态，起动数据写或读。
根据第一方面的铁电存储器配有施加规定脉宽的脉冲的脉冲施加装置，对存储单元而言，在对铁电电容器加高压时就引起充分的极化反转，而对铁电电容器加低压时几乎很难引起极化反转，如上所述。至少在数据写或读操作中，当对选择的存储单元加具有上述规定脉宽的低压脉冲时，就可对选择的存储单元执行写或读，同时在不选存储单元中很难引起极化反转。因此，可在不选存储单元中避免扰动。
在上述第一方面的铁电存储器中，铁电电容器较佳地由位线、与位线相交的字线和位线与字线之间的铁电层构成。根据该结构，可形成简型矩阵铁电存储器。在不选择存储单元中可避免扰动，故这种简型矩阵铁电存储器能投入实用。在写与读两种操作中，此时对选择的存储单元的铁电电容器加具有规定脉宽的高压脉冲，同时对不选择存储单元的铁电电容器加具有规定脉宽的低压脉冲。根据这一结构，在该简型矩阵铁电存储器的写与读两种操作中，都能在不选择存储单元中避免扰动。
在上述第一方面的铁电存储器中，顺电电容器较佳地与铁电电容器串接。根据这一结构，加到铁电电容器的电压因与顺电电容器相接而减小，因而在不接顺电电容器时，为了平衡加到铁电电容器的电压，必须提高加到存储单元的电压。在提高了加到存储单元的电压时，还增大了加到选择单元与不选择单元的电压差，故与小压差情况相比，电压控制就更加方便。
在上述第一方面的铁电存储器中，铁电电容器较佳地包括设置在第一场效应晶体管栅部的铁电层。根据这一结构，可构成MFIS-FET或MFMIS-FET。在这种MFIS-FET铁电存储器中，可在不选择存储单元中避免扰动。此时，铁电存储器对选择的存储单元的铁电电容器加具有规定脉宽的高压脉冲，同时只在写操作时对不选择存储单元的铁电电容器加具有规定脉宽的低压脉冲。根据这一结构，在MFIS-FET或MFMIS-FET铁电存储器中，在写数据时可以避开不选择的存储单元。
根据第一方面的上述铁电存储器，较佳地对选择的存储单元加具有规定脉宽的规定电压脉冲，同时对不选择的存储单元加具有规定脉宽的1/3规定电压的电压脉冲。根据这一结构，加到选择的存储单元与加到不选择的存储单元的电压之差可达最大，因而除了上述防扰动效果外，在不选择存储单元中能更有效地防扰动。
在上述第一方面的铁电存储器中，铁电电容器较佳地包含铁电层，而该铁电层较佳地含有至少一种选自SrBi2Ta2O9(SBT)、SrBi2(Nb，Ta)2O9(SBNT)、Pb(Zr，Ti)O3(PZT)、(Pb，La)(Zr，Ti)O3(PLZT)、(Bi，La)4Ti3O12(BLT)和Bi4Ti3O12(BIT)的材料。当铁电层应用这种材料时，就容易形成铁电电容器。
在上述第一方面的铁电存储器中，脉冲施加装置较佳地包括行译码器里的第一加脉冲电路和列译码器里的第二加脉冲电路。根据这一结构，便于通过行与列译码器对存储单元加具有规定脉宽的脉冲，在对铁电电容器加高压时引起充分的极化反转，而在对铁电电容器加低压时几乎不引起极化反转。
本发明第二方面的铁电存储器的操作方法是一种铁电存储器的操作方法，该铁电存储器包括一存储单元阵列和脉冲施加装置，前者由具有排成矩阵形式的铁电电容器的存储单元组成，后者用于施加具有规定脉宽的脉冲，在对铁电电容器加高压时引起极化反转，至少在数据写或读操作中，该方法对选择的存储单元加具有上述规定脉宽的高压脉冲，并对不选择的存储单元加具有上述规定的脉宽的低压脉冲。
第二方面的铁电存储器操作方法配备了施加具有规定脉宽的脉冲的脉冲施加装置，对存储单元而言，对铁电电容器加高压时引起充分的极化反转，而对铁电电容器加低压时几乎不引起极化反转，如上所述，至少在数据写或读操作中，当对选择的存储单元加具有上述规定脉宽的高压脉冲而对不选择的存储单元加具有上述规定脉宽的低压脉冲时，就能对选择的存储单元执行写或读操作，而在不选择的存储单元中几乎不引起极化反转。因此，该操作方法可在不选择存储单元中避免扰动。
此时，该铁电存储器操作方法较佳地对选择的存储单元加具有规定脉宽的规定电压脉冲，并对不选择存储单元加具有规定脉宽的电压为1/3规定电压的脉冲。根据这一结构，加到选择的与不选择的存储单元的电压之差可达最大，除了上述的防扰动作用外，能更有效地防止不选择存储单元里的扰动。
在上述第二方面的铁电存储器操作方法中，较佳地用位线、与位线相交的字线和排列在位线与字线之间的铁电层构成铁电电容器。根据这一结构，可组成一简型矩阵铁电存储器。不选择存储单元中可防止扰动，故该简型矩阵铁电存储器可投入实用。此时在写与读两种操作中，该铁电存储器操作方法可对选择存储单元的铁电电容器加具有规定脉宽的高压脉冲，并对不选择存储单元的铁电电容器加具有规定脉宽的低压脉冲。根据这一结构，该简型矩阵铁电存储器在写与读两种操作中，可防止不选择存储单元里的扰动。
在上述第二方面的铁电存储器操作方法中，顺电电容器较佳地与铁电电容器串接。根据这一结构，加到铁电电容器的电压因连接的顺电电容器而降低，因而在不接顺电电容器时，为了均衡加到铁电电容器的电压，必须提高加到存储单元的电压。在提高加到存储单元的电压时，也增大了加到选择单元与不选择单元的电压之差，因而可比小压差时更容易执行电压控制。
在上述第二方面的铁电存储器操作方法中，铁电电容器较佳地包括设置在第一场效应晶体管栅部的铁电层。根据这一结构，可形成MFIS-FET或MFMIS-FET。在这种MFIS-FET或MFMIS-FET铁电存储器中，可在不选择的存储单元中防止扰动。此时，该铁电存储器操作方法可对选择的存储单元的铁电电容器加具有规定脉宽的高压脉冲，同时只在写操作中对不选择存储单元的铁电电容器加具有规定脉宽的低压脉冲。根据这一结构，在MFIS-FET或MFMIS-FET铁电存储器中，在数据写操作时可防止不选择存储单元里的扰动。
在上述第二方面的铁电存储器操作方法中，铁电电容器较佳地包括铁电层，而该铁电层较佳地含有至少一种选取SBT、SBNT、PZT、PLZT、BLT与BIT的材料。当铁电层应用这种材料时，就容易构成铁电电容器。
在上述第二方面的铁电存储器操作方法中，脉冲施加装置较佳地包括行译码器里的第一加脉冲电路和列译码器里的第二加脉冲电路。根据这一结构，能方便地通过行与列译码器对存储单元施加具有规定脉宽的脉冲，在对铁电电容器加高压时引起充分的极化反转，而在对铁电电容器加低压时几乎不引起极化反转。
附图简介
图1是表示本发明第一实施例的简型矩阵铁电存储器整体结构的电路图。
图2是表示本发明第一实施例的简型矩阵铁电存储器操作原理的关系图。
图3是表示图1所示第一实施例的简型矩阵铁电存储器写操作一示例加电压态的电路图。
图4是表示图1所示第一实施例的简型矩阵铁电存储器写操作另一示例加电压态的电路图。
图5是表示证实图1所示第一实施例的铁电存储器操作状态的实验结果的关系图。
图6是表示本发明第二实施例的简型矩阵铁电存储器整体结构的电路图。
图7是表示常见普通铁电存储器的中存储单元阵列电路结构的电路图。
图8是对应于图7电路图的剖视图。
图9是表示普通简型矩阵铁电存储器的存储单元阵列电路结构的电路图。
图10是图9中普通简型矩阵铁电存储器的剖视图。
图11是表示图9和10普通简型矩阵铁电存储器在写操作时加电压态的电路图。
图12示出铁电磁滞特性，表明普通简型矩阵铁电存储器的一个问题。
图13是应用MFMIS-FET的普通单晶体管铁电存储器中存储单元阵列的电路图。
图14是图13所示应用MFMIS-FET的单晶体管铁电存储器的剖视图。
图15是图13所示应用MFMIS-FET的单晶体管铁电存储器在写操作时的等效电路图。
实施本发明的诸较佳方式
现参照附图描述本发明诸实施例。
第一实施例
图1是表示本发明第一实施例的简型矩阵铁电存储器的整体结构的电路图。在第一实施例的简型矩阵铁电存储器中，把多个存储单元1排成矩阵形式而构成存储单元阵列50(为便于图示，图1只示出9个存储单元1)。铁电电容器2形成存储单元1的第一端子接字线WL0～WL2，第二端子接位线BL0～BL2。其截面结构与图10所示普通简型矩阵铁电存储器相似的该简型矩阵铁电存储器的存储单元1，具有形成在位线BL0～BL2与同其相交的字线WL0～WL2之间的铁电层。
字线WL0～WL2接行译码器31，位线BL0～BL2接列译码器32。
将外部规定的行列地址输入地址引脚33，这些地址从地址引脚33传到地址锁存器34。被锁入地址锁存器34的地址中，行地址经地址缓冲器35传到译码器31，列地址经地址缓冲器35传到列译码器32。
行译码器31从字线WL0～WL2中选择对应于锁入地址锁存器34的行地址的字线，以响应于操作模式控制各字线的电位。
列译码器32从位线BL0～BL2中选择对应于锁入地址锁存器34的列地址的位线，以响应于操作模式控制各位线的电位。
根据第一实施例，行和列译码器31与32分别包括加脉冲电路41和42。加脉冲电路41和42对存储单元1加具有规定脉宽的脉冲，在对铁电电容器2加高压时引起充分的极化反转，而在对铁电电容器2加低压时几乎不引起极化反转。加脉冲电路41和42是本发明的“脉冲施加装置”的实例。
将外部规定的数据输入数据引脚36，该数据经输入缓冲器37从数据引脚36传到列译码器32。列译码器32控制位线BL0～BL2对应于该数据的电位。
从任一存储单元1读出的数据通过列译码器32从每条位线BL0～BL2传到读出放大器38。读出放大器38是电压读出放大器，由它确定的数据从输出缓冲器39经数据引脚36向外输出。
控制核心电路40控制上述电路31～39的操作。
图2是表示第一实施例铁电存储器操作原理的关系图。该图表示在对把SBT膜用作铁电层的铁电电容器2加脉冲时，脉宽与极化反转电荷量对施加电压诸参数的关系。从图2清楚可见，电压高时(如3V)，相对于不大于70ns的脉宽，极化反转量呈现大于9μc/cm2的电荷量。还知道，电压低时(如1V)几乎不引起极化反转。
因此，本发明人经深入研究发现，在脉宽相对短时，铁电物质的偶极子在高压下翻转，而在低压下保持基本不动。据此，发明人想出这样一种操作原理，即在对选择单元的铁电层加读写所需的电压时，通过对选择单元加短脉宽高压脉冲而对不选择单元加短脉宽低压脉冲，不会引起不选择单元铁电层的分子结构变化。根据这一操作原理，简型矩阵铁电存储器就能无扰动地址行存储器操作。
图3和4所示方法可对选择与不选择单元分别施加高低压。图3是表示第一实施例的简型矩阵铁电存储器在写操作时的示例加电压态的电路图，图4是表示第一实施例的简型矩阵铁电存储器在写操作时的另一示例加电压态的电路图。
在图3的加电压方法中(1/3Vcc法)，写操作时，对连接选择单元1的位线BL1加电压Vcc的电压脉冲，对连接选择单元1的字线WL1加0V。对位线BL0和接不选择单元1的BL2加1/3Vcc的电压脉冲，而对字线WL0和接不选择单元1的WL2加2/3Vcc的电压脉冲。这样，电压Vcc加到选择单元1，电压1/3Vcc加到不选择单元1。图1的加脉冲电路41和42施加这些电压脉冲，其脉宽几乎不引起不选择单元1铁电电容器2的极化反转，但引起选择单元1铁电电容器2充分的极化反转。根据这一结构，第一实施例的简型矩阵铁电存储器在写操作时，可在不选择存储单元1中防止扰动，故该简型矩阵铁电存储器可投入实用。
在图4的另一加电压方法中(1/2Vcc法)，写操作时，对接选择单元1的位线BL1加Vcc的电压脉冲，对接选择单元1的字线WL1加0V。对位线BL0和接不选择单元1的BL2加0V，对字线WL0和接不选择单元1的WL2加1/2Vcc电压脉冲加到不选择单元1。而且，此时图1的加脉冲电路41和42还对选择与不选择单元1施加电压脉冲，其脉宽引起加有电压Vcc的选择单元1铁电电容器2充分的极化反转，但几乎不引起加有1/2Vcc电压的不选择单元1铁电电容器2的极化反转。同样根据该结构，第一实施例的简型矩阵铁电存储器在写操作时，能防止在不选择单元1里的扰动，故该简型矩阵铁电存储器可投入实用。
比较图3和4的加电压法，在图3的加电压法中，对不选择单元1加较低电压(1/3Vcc)，不选择单元1就更难以翻转，所以图3的加电压法比图4方法更佳。
在图3的加电压法中(1/3Vcc法)，在读操作时，先对字线WL0～W12加1/3Vcc电压脉冲，对位线BL0～BL2加2/3Vcc电压脉冲。根据这一状态，把接选择单元1的位线B11临时置成0V，之后进入悬浮态，并把接选择单元1的字线WL1置成电压Vcc。图1中的读出放大器38检测位线WL1置成电压Vcc。图1中的读出放大器38检测位线BL1的电位变化电平，据此判断数据是“1”还是“0”，从而读数据。
图5是一关系图，示出证实第一实施例的铁电存储器操作状态的实验结果。参照图5，先对各铁电电容器2加-3V电压，在本例中写信息“1”。图5示出铁电电容器2在加3V和1V脉冲之后的电荷量变化，这些脉冲的脉宽置成20ns。
从图5清楚可见，当施加脉宽为20ns的3V脉冲时，足以引起极化反转，而在施加脉宽为20ns的1V脉冲时，几乎不引起极化反转。因而明白，通过对选择单元1加高压脉冲并对不选择单元1加低压脉冲，而这些脉冲的脉宽在高压下引起充分的极化反转，在低压下几乎不引起极化反转，就能对选择单元1的铁电层读写信息，而且不引起不选择单元1的铁电层变化。
第二实施例
图6是表示本发明第二实施例的简型矩阵铁电存储器整体结构的电路图。第二实施例的铁电存储器具有顺电电容器与各存储单元铁电电容器串接的结构，与第一实施例的简型矩阵铁电存储器的结构相似。
根据第二实施例，形成存储单元阵列60的各存储单元21由铁电电容器22和串接铁电电容器22的顺电电容器23构成。此时，加到简型矩阵铁电电容器22的电压反比于铁电电容器22于顺电电容器23的电容比。例如，当铁电电容器22与顺电电容器23的电容比为1∶2时，就对铁电电容器22加2/3的施加电压。此时把电压Vcc改为3/2Vcc，从而对铁电电容器22加图3或4所示同样的电压。
换言之，与图3或4的情况相比，将加到选择与不选择单元21的电压增为3/2倍。当以这种方式增大加到存储单元21的电压时，就增大了加到选择与不选择单元21的电压之差，比小压差情况更容易实行电压控制。换言之，当电压Vcc为小值而难以控制时，鉴于第二实施例的结构，也容易控制电压。
在类似于图1所示第一实施例的简型矩阵结构的第二实施例结构中，虽然顺电电容器23与铁电电容器22串接，但是在写操作中，图6所示第二实施例的铁电存储器的存储单元21电路图等同于应用图15所示MFMIS-FET的单晶体管铁电存储器的等效电路，因而第二实施例的铁电存储器的电路结构也适用于应用MFMIS-FET(或MFIS-FET)的单晶体管铁电存储器。
因此在应用MFIS-FET或MFMIS-FET的单晶体管铁电存储器中，通过对形成在选择单元栅部的铁电电容器加规定脉宽的高压，同时对形成在不选择单元栅部的铁电电容器加规定脉宽的低压，也能在选择单元的铁电层中写信息而不改变不选择单元的铁电层。因而在单晶体管铁电存储器的写操作中，能防止扰动。
虽然详细描述和图示了本发明，但显然明白，这些仅作示例而不作限制，本发明的精神和范围仅由所附权项诸条款限制。
例如，上述第一和第二实施例中，虽然铁电层由SBT膜形成，但本发明并不受此限制，可用SBNT、PZT、PLZT、BLT、BIT或下列材料形成。换言之，可以应用所有具有极化反转特性的铁电层，只要脉宽在对铁电层加高压时引起充分的极化反转，而在加低压时几乎不引起极化反转。
已参照简型矩阵铁电存储器和应用MFIS-FET或MFMIS-FET的单晶体管铁电存储器描述了以上诸实施例，但本发明并不受此限制，至少在写或读操作方面，还适用于任一种对选择的存储器加高压而引起极化反转，对不选择的存储单元加低压而不引起极化反转的铁电存储器。
Claims (16)
1.一种铁电存储器，其特征在于包括：
用包括铁电层的铁电电容器排成矩形的存储单元形成的存储单元阵列；和
对所述存储单元加规定脉宽的脉冲的脉冲施加装置，在对所述铁电电容器加高压时引起充分的极化反转，而对所述铁电电容器加低压时几乎不引起极化反转，
其中，所述脉冲施加装置至少在数据写或读操作中，对选择的所述存储单元加具有所述规定脉宽的高压脉冲，而对不选择的所述存储单元加具有所述规定脉宽的低压脉冲，
在施加到所述选择的存储单元的所述高压和施加到所述不选择的存储单元的所述低压分别被设置为规定值的情况下，通过选择脉宽引起选择的存储单元的充分极化反转，而几乎不引起不选择的存储单元的极化反转，来设置所述脉冲施加装置施加的所述规定脉宽。
2.如权利要求1的铁电存储器，其中所述铁电电容器由位线、与所述位线相交的字线和位于所述位线与所述字线之间的铁电层构成。
3.如权利要求2的铁电存储器，其特征在于，在写和读两种操作中，对所述选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述高压脉冲，而对所述不选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述低压脉冲。
4.如权利要求1的铁电存储器，其中所述铁电电容器包括设置在第一场效应晶体管栅部的铁电层。
5.如权利要求4的铁电存储器，其特征在于，仅在写操作中，对所述选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述高压脉冲，而对所述不选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述低压脉冲。
6.如权利要求1的铁电存储器，其特征在于，对所述选择的存储单元加具有所述规定脉宽的规定电压脉冲，而对所述不选择的存储单元加具有所述规定脉宽的电压为所述规定电压1/3的脉冲。
7.如权利要求1的铁电存储器，其中所述铁电电容器包括铁电层，而且所述铁电层含有至少一种选自SBT、SBNT、PZT、PLZT、BLT与BIT的材料。
8.如权利要求1的铁电存储器，其中所述脉冲施加装置包括：
包含在行译码器中的第一加脉冲电路，和
包含在列译码器中的第二加脉冲电路。
9.一种铁电存储器的电压施加方法，所述铁电存储器包括由包括铁电层的铁电电容器排成矩形的存储单元形成的存储单元阵列和对所述存储单元加规定脉宽的脉冲的脉冲施加装置，在对所述铁电电容器加高压时引起充分的极化反转，而对所述铁电电容器加低压时几乎不引起极化反转，
至少在数据写或读操作中，所述方法通过所述脉冲施加装置对选择的所述存储单元加具有所述规定脉宽的高压脉冲，而对不选择的所述存储单元加具有所示规定脉宽的低压脉冲，
在施加到所述选择的存储单元的所述高压和施加到所述不选择的存储单元的所述低压分别被设置为规定值的情况下，通过选择脉宽引起选择的存储单元的充分极化反转，而几乎不引起不选择的存储单元的极化反转，来设置所述脉冲施加装置施加的所述规定脉宽。
10.如权利要求9的铁电存储器电压施加方法，其特征在于，对所述选择的存储单元加具有所述规定脉宽的规定电压脉冲，而对所述不选择的存储单元加具有所述规定脉冲的电压为所述规定电压1/3的脉冲。
11.如权利要求9的铁电存储器电压施加方法，其中所述铁电电容器由位线、与所述位线相交的字线和位于所述位线与所述字线之间的铁电层构成。
12.如权利要求11的铁电存储器电压施加方法，其特征在于，在写与读两种操作中，对所述选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述高压脉冲，而对所述不选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述低压脉冲。
13.如权利要求9的铁电存储器电压施加方法，其中所述铁电电容器包括设置在第一场效应晶体管栅部的铁电层。
14.如权利要求13的铁电存储器电压施加方法，其特征在于，仅在写操作中，对所述选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述高压脉冲，而对所述不选择的存储单元的所述铁电电容器加具有所述规定脉宽的所述低压脉冲。
15.如权利要求9的铁电存储器电压施加方法，其中所述铁电电容器包括铁电层，所述铁电层含至少一种选自SBT、SBNT、PZT、PLZT、BLT与BIT的材料。
16.如权利要求9的铁电存储器电压施加方法，其中所述脉冲施加装置包括：包含在行译码器里的第一加脉冲电路和包含在列译码器里的第二加脉冲电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001121029 | 2001-04-19 | ||
| JP121029/2001 | 2001-04-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1520595A CN1520595A (zh) | 2004-08-11 |
| CN100433183C true CN100433183C (zh) | 2008-11-12 |
Family
ID=18970977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028085442A Expired - Fee Related CN100433183C (zh) | 2001-04-19 | 2002-04-15 | 铁电存储器及其电压施加方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6785155B2 (zh) |
| JP (1) | JP2005503632A (zh) |
| KR (1) | KR100745938B1 (zh) |
| CN (1) | CN100433183C (zh) |
| TW (1) | TW584855B (zh) |
| WO (1) | WO2002086905A2 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087044A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | 半導体記憶装置およびその制御方法 |
| US20040061990A1 (en) * | 2002-09-26 | 2004-04-01 | Dougherty T. Kirk | Temperature-compensated ferroelectric capacitor device, and its fabrication |
| JP4088975B2 (ja) * | 2004-07-14 | 2008-05-21 | セイコーエプソン株式会社 | 強誘電体メモリ装置及び電子機器 |
| JP4638193B2 (ja) | 2004-09-24 | 2011-02-23 | パトレネラ キャピタル リミテッド， エルエルシー | メモリ |
| US8014199B2 (en) * | 2006-05-22 | 2011-09-06 | Spansion Llc | Memory system with switch element |
| US10083731B2 (en) * | 2016-03-11 | 2018-09-25 | Micron Technology, Inc | Memory cell sensing with storage component isolation |
| US9697913B1 (en) | 2016-06-10 | 2017-07-04 | Micron Technology, Inc. | Ferroelectric memory cell recovery |
| US9613676B1 (en) * | 2016-06-29 | 2017-04-04 | Micron Technology, Inc. | Writing to cross-point non-volatile memory |
| US11158358B2 (en) | 2019-07-22 | 2021-10-26 | Micron Technology, Inc. | Adaptive write operations for a memory device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
| US6114861A (en) * | 1997-03-14 | 2000-09-05 | Matsushita Electronics Corporation | Apparatus for and method of evaluating the polarization characteristic of a ferroelectric capacitor |
| US6157563A (en) * | 1997-06-27 | 2000-12-05 | Matsushita Electronics Corporation | Ferroelectric memory system and method of driving the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2788290B2 (ja) | 1988-07-08 | 1998-08-20 | オリンパス光学工業株式会社 | 強誘電体メモリ |
| JPH0991970A (ja) | 1995-09-26 | 1997-04-04 | Olympus Optical Co Ltd | 非破壊型強誘電体メモリ及びその駆動方法 |
| JP3355595B2 (ja) | 1996-03-25 | 2002-12-09 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| KR0184507B1 (ko) * | 1996-05-16 | 1999-04-15 | 김광호 | 임프린트 보상회로를 가지는 강유전체 커패시터 반도체 메모리 장치 |
| JPH10112191A (ja) | 1996-10-04 | 1998-04-28 | Hitachi Ltd | 半導体装置 |
| KR100234877B1 (ko) * | 1997-01-13 | 1999-12-15 | 윤종용 | 강유전체 랜덤 억세스 반도체 메모리 장치 및 그 동작 방법 |
| KR100218275B1 (ko) * | 1997-05-09 | 1999-09-01 | 윤종용 | 벌크형 1트랜지스터 구조의 강유전체 메모리소자 |
| JP3092557B2 (ja) | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体記憶装置 |
| JP2000235794A (ja) | 1999-02-12 | 2000-08-29 | Nec Corp | 半導体装置 |
| JP2000269444A (ja) | 1999-03-16 | 2000-09-29 | Sanyo Electric Co Ltd | 誘電体メモリ装置 |
| JP4409018B2 (ja) | 1999-12-08 | 2010-02-03 | パナソニック株式会社 | 半導体メモリ装置 |
| KR100382546B1 (ko) * | 2000-12-04 | 2003-05-09 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그를 이용한 불량셀검출방법 |
-
2002
- 2002-04-15 WO PCT/JP2002/003713 patent/WO2002086905A2/en active Application Filing
- 2002-04-15 CN CNB028085442A patent/CN100433183C/zh not_active Expired - Fee Related
- 2002-04-15 TW TW091107546A patent/TW584855B/zh not_active IP Right Cessation
- 2002-04-15 KR KR1020037013578A patent/KR100745938B1/ko not_active IP Right Cessation
- 2002-04-15 JP JP2002584333A patent/JP2005503632A/ja active Pending
- 2002-04-18 US US10/124,262 patent/US6785155B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5666305A (en) * | 1993-03-29 | 1997-09-09 | Olympus Optical Co., Ltd. | Method of driving ferroelectric gate transistor memory cell |
| US6114861A (en) * | 1997-03-14 | 2000-09-05 | Matsushita Electronics Corporation | Apparatus for and method of evaluating the polarization characteristic of a ferroelectric capacitor |
| US6157563A (en) * | 1997-06-27 | 2000-12-05 | Matsushita Electronics Corporation | Ferroelectric memory system and method of driving the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW584855B (en) | 2004-04-21 |
| WO2002086905A2 (en) | 2002-10-31 |
| WO2002086905A3 (en) | 2003-12-31 |
| KR100745938B1 (ko) | 2007-08-02 |
| US20020154533A1 (en) | 2002-10-24 |
| KR20040028738A (ko) | 2004-04-03 |
| US6785155B2 (en) | 2004-08-31 |
| CN1520595A (zh) | 2004-08-11 |
| JP2005503632A (ja) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587367B1 (en) | Dummy cell structure for 1T1C FeRAM cell array | |
| JP3913906B2 (ja) | 強誘電体ランダムアクセスメモリ装置 | |
| EP0364813B1 (en) | Semiconductor memory device with memory cells including ferroelectric capacitors | |
| US5615144A (en) | Non-volatile ferroelectric memory device with leakage preventing function | |
| US6487104B2 (en) | Semiconductor memory device | |
| CN1637929B (zh) | 铁电体随机存取存储器器件和驱动方法 | |
| US6717838B2 (en) | Semiconductor storage device with ferroelectric capacitor and read transistor having gate communicating with bit line | |
| US20190287617A1 (en) | Nonvolatile semiconductor memory | |
| JPH11176169A (ja) | 強誘電体ランダムアクセスメモリ装置 | |
| JP4161951B2 (ja) | 強誘電体メモリ装置 | |
| CN112992216A (zh) | 2t1c铁电随机存取存储器单元 | |
| US6088257A (en) | Ferroelectric random access memory device and method for operating the same | |
| CN100433183C (zh) | 铁电存储器及其电压施加方法 | |
| CN100405501C (zh) | 强介电体记忆装置及其驱动方法、以及驱动电路 | |
| US5940316A (en) | Ferroelectric memory device using a ferroelectric material and method of reading data from the ferroelectric memory device | |
| US6809954B1 (en) | Circuit and method for reducing access transistor gate oxide stress | |
| US6236588B1 (en) | Nonvolatile ferroelectric random access memory device and a method of reading data thereof | |
| US6438020B1 (en) | Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells | |
| US6906945B2 (en) | Bitline precharge timing scheme to improve signal margin | |
| JP2021048193A (ja) | 半導体記憶装置 | |
| JP2509764B2 (ja) | ダイナミック型メモリセルおよびダイナミック型メモリ | |
| US20050146913A1 (en) | Zero cancellation scheme to reduce plateline voltage in ferroelectric memory | |
| US20010019498A1 (en) | Ferroelectric memory capable of suppressing deterioration of dummy cells and drive method therefor | |
| KR19980087512A (ko) | 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치 | |
| US6584009B1 (en) | Memory integrated circuit with improved reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: PATE LANNILA FORTUNE CO., LTD. Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD. Effective date: 20101223 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: OSAKA PREFECTURE, JAPAN TO: DELAWARE, USA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20101223 Address after: Delaware Patentee after: Sanyo Electric Co. Address before: Osaka Japan Patentee before: Sanyo Electric Co., Ltd. |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081112 Termination date: 20130415 |