CN100403384C - 电容器电路和显示器件以及显示驱动电路 - Google Patents

Abstract

本发明涉及一种具有两个电容彼此串联连接的结构的电容器。根据本发明的示范性实施例的形成在衬底上的电容器包括：掺杂有杂质的多晶硅层；形成在该多晶硅层上的第一绝缘层；形成在该第一绝缘层上并包括第一和第二区域的第一金属层；形成在该第一金属层上的第二绝缘层；和形成在该第二绝缘层上并连接到所述第一金属层的第二区域的第二金属层。所述第二金属层与所述第一金属层的第一区域的至少一部分交叠。

Description

电容器电路和显示器件以及显示驱动电路

技术领域

本发明涉及一种电容器。更具体地，本发明涉及一种用在发光显示器件的像素区的节省空间的电容器电路和显示器件以及显示驱动电路。

背景技术

通常，平板显示器(FDP)是发光元件排列在两个衬底之间的显示器件。随着多媒体技术的发展，FDP的重要性已经被突出了。响应于这种趋势，已经发展出各种平板显示器，例如采用方法在液晶被施加的电压搅混时散射光的液晶显示器(LCD)、采用电子束的荧光发射的场发射显示器和采用有机材料发光的有机发光显示器件(此后，称为OLED器件)。

存在无源矩阵法和有源矩阵法用于提供FDP器件的控制电路。在无源矩阵法中，电极彼此交叉形成，并且选择用于驱动该器件的线。有源矩阵法使用薄膜晶体管(TFT)驱动FDP器件的发光元件。在有源矩阵法中，该FDP器件响应于被耦合到该薄膜晶体管栅极的电容器的电容所维持的电压而工作。

例如，图1示出了OLED器件的电路图。如图1所示，该OLED器件的像素电路包括有机发光二极管OLED、两个晶体管M1和M2和电容器C_st。电源电压VDD被连接到驱动晶体管M2的源极，且电容器C_st被耦合在驱动晶体管M2的栅极和源极之间。电容器C_st以预定周期维持驱动晶体管M2的栅-源电压VGS。开关晶体管M1响应于来自当前扫描线Sn的选择信号将数据电压从数据线Dm传送到晶体管M2的栅极。有机发光二极管OLED的阴极被耦合到参考电压Vss并发射相应于通过驱动晶体管M2所施加的电流的光。

如所示出的，在有源矩阵法中，每个像素电路包括薄膜晶体管和电容器，且该像素电路响应于被耦合到该薄膜晶体管栅极的电容器C_st的电容所维持的电压而工作。与无源矩阵法相比，像素的显示质量更好，因为在一帧中相应于数据信号的图象是连续显示的，且因此有源矩阵法目前变得非常普及。

图2示出了用在显示板中的电容器结构的剖面图。在衬底10上形成缓冲层11，且形成该电容器的电极的导电层12形成在该缓冲层11上。在该导电层12上形成绝缘层13，且形成该电容器的另一电极的导电层14形成在该绝缘层13上。因此，形成了包括导电层12和导电层14的电容器。该电容器是在形成像素电路的区域中形成的，且考虑到根据显示板特性所需要的电容而设计该电容器的水平宽度。

在有源矩阵法中，在显示板的像素区形成薄膜晶体管和具有预定宽度的电容器，该预定宽度可以限定用于形成显示元件的区域。因此，在有源矩阵显示器件中，显示板的孔径比(aperture ratio)可能降低。

此外，OLED器件倾向于采用具有多于两个电容器和多个薄膜晶体管的像素电路以补偿驱动晶体管的域值电压。在这样的器件中，可以进一步降低孔径比。相应于这和趋势，在像素区中非常需要具有合适电容的节省空间的电容器。

在本发明背景技术部分中公开的信息仅用于理解本发明的背景，并因此不应看作是对现有技术的承认，除非明确表述了相反的意思。

发明内容

本发明的一个方面提供了一种具有这样结构的电容器，在此结构中两个电容器彼此串连连接。

本发明的另一方面提供了一种形成于衬底上的电容器。该电容器包括：掺杂有杂质的多晶硅层；形成在所述多晶硅层上的第一绝缘层；第一金属层，包括分离地形成在所述第一绝缘层上的第一和第二区域；形成在所述第一金属层上的第二绝缘层；和第二金属层，形成在所述第二绝缘层上且电连接到所述第一金属层的第二区域。所述第二金属层与所述第一金属层的第一区域的至少一部分相交叠。

本发明的再一方面提供了一种形成于衬底上的电容器。该电容器包括：在所述衬底上形成为单一主体的第一导电层；形成在所述第一导电层上的第一绝缘层；第二导电层，包括分离地形成在所述第一绝缘层上的第一和第二区域；形成在第二导电层上的第二绝缘层；和第三导电层，形成所述在第二绝缘层上，与所述第二导电层的至少第一区域交叠，并电连接到所述第二导电层的第二区域。在第一周期中，向第一导电层和第三导电层施加相同的电势，在第二周期中，向第三导电层施加第一电势并向第一导电层施加不同于所述第一电势的电势。

所述第一导电层是掺杂杂质的多晶硅层，且第二和第三导电层是金属电极层。

所述第一导电层在第一周期内通过接通的开关电连接到第三导电层，且该开关是具有耦合到第三导电层的源极和耦合到第一导电层的漏极的晶体管。

所述第一导电层在第一周期内通过接通的开关连接到第三导电层。

本发明的再一方面是提供一种电容器器件。该电容器器件包括：第一电容器，具有第一电极和与所述第一电极绝缘并交叠的第二电极；第二电容器，具有与第一电极形成单一主体的第三电极和与所述第三电极绝缘并交叠的第四电极；第一开关，用于在第一周期中将第三电极连接到被施以第一电势的第五电极，所述第五电极与第二电极绝缘并交叠，并连接到第四电极；和第二开关，用于在第二周期中连接第一电极和第六电极，所述第六电极被施以不同于所述第一电势的第二电势。

形成单一主体的所述第一和第三电极由掺杂杂质的多晶硅层构成。

所述第一开关是具有耦合到第五电极的源极和耦合到第三电极的漏极的晶体管。

所述第二开关是具有连接到第六电极的元件和连接到第一电极的漏极的晶体管。

所述第一电容器是由第三电容器和第四电容器形成的电容器，所述第三电容器由第一电极和第二电极形成，所述第四电容器由第二电极和第五电极形成，且第三和第四电容器在第一周期中被并联耦合。

所述第二电容器由相应于第二周期中第一电势与第二电势的差的电压充电。

在下面的详细描述中，简单地通过示出发明人预期的实现本发明的最好方式的方法，仅示出并描述了本发明的实施例。将会认识到，本发明可以在各种明显的方面进行修改，都不脱离本发明。因此，附图和说明书本质上应被看作示例性的，而不是限制性的。

附图说明

图1示出了表示OLED器件的显示元件或像素电路的电路；

图2示出了显示板中的电容器结构的剖面图；

图3示出了根据本发明一个实施例的OLED器件的显示元件和驱动电路的构造；

图4示出了表示根据本发明一个实施例的OLED器件的像素电路的电路；

图5示出了图4所示的像素电路的集成电路版图的俯视平面图；

图6示出了沿图5所示的I-I’线得到的剖面图；

图7示出了沿图5所示的II-II’线得到的剖面图，用于表现电容器C_st和C_vth的剖面结构；

图8示出了表示图7所示结构的电路；

图9示出了当先前选择信号S_n-1施加时表示图7所示结构的电路；

图10示出了当先前选择信号S_n-1施加时表示多晶硅层426和424以及电极445和447的电势的示意图；

图11示出了当当前选择信号S_n施加时表示图7所示结构的电路；

图12示出了当当前选择信号S_n施加时表示多晶硅层426和424以及电极445和447的电势的示意图。

具体实施方式

在说明书中，相同的元件由相同的数字表示。当元件被连接到另一元件时，该元件可以直接连接到另一元件或者通过第三元件连接到另一元件。当元件形成在另一元件上面或上时，该元件可以直接形成在另一元件上或者包括位于其中的第三元件而形成在另一元件上。

现在就有机发光显示(OLED)器件的情况来讨论本发明的各种实施例。然而，在随后的实施例中公开的原理能应用于任何平板显示器件，包括液晶显示器、场发射显示器、等离子显示器等。

至于定义，传送当前选择信号的扫描线被称为“当前扫描线”，且传送直接在所述当前选择信号之前的选择信号的扫描线被称为“先前扫描线”。传送所述当前选择信号的扫描线被称为“当前扫描线”，且在所述当前选择信号被传送之前传送所述选择信号的扫描线被称为“先前扫描线”。此外，传送直接在所述所述当前选择信号之后的选择信号的扫描线被称为“之后扫描线”。图5中示出了一些属于所述直接居于像素(P_n-1)之上的元件，且给它们的标注数字增加了(’)。

如图3所示，该OLED器件包括显示元件100、扫描驱动200和数据驱动300的阵列。所述显示阵列100包括沿纵向延伸的多个数据线D1到Dm、沿横向延伸的多个扫描线S1到Sn(此后，当提到栅极线时，指的是所述扫描线)和多个像素电路110。所述数据线D1到Dm传送表示图象信号的数据信号到所述像素电路110。所述扫描线S1到Sn传送选择信号到所述像素电路110。每个像素电路110都形成在两条相邻数据线之间和两条相邻扫描线之间限定的像素区。

所述扫描驱动200依次施加选择信号到各个扫描线S1到Sn中的每一个。数据驱动300施加表示图象信号的数据电压到数据线D1到Dm。

图4示出了表示根据本发明一个实施例的OLED器件的像素电路110的等效电路。示出的实施例是耦合到第m条数据线Dm、当前扫描线Sn和先前扫描线Sn-1的像素电路。所述像素电路包括五个晶体管M1到M5、两个电容器C_st和C_vth和有机发光二极管(OLED)。

用于驱动所述有机发光二极管OLED的晶体管M1被耦合在电压源VDD和所述有机发光二极管OLED之间。所述晶体管M1依赖于施加到所述晶体管M1的栅极的电压而将电流通过晶体管M2传送到所述有机发光二极管OLED。所述晶体管M1的栅极被耦合到所述电容器C_vth的节点A。所述电容器C_st和晶体管M4并联耦合在所述电容器C_vth的节点B与电源电压VDD之间。

所述晶体管M5响应于来自当前扫描线Sn的所述选择信号将数据线Dm的数据电压传送到电容器C_vth的节点B。所述晶体管M4响应于来自先前扫描线Sn-1的选择信号耦合在电容器C_vth的节点B与电源电压VDD之间。所述晶体管M3响应于来自先前扫描线Sn-1的选择信号允许晶体管M1被二极管连接。所述晶体管M2被耦合在所述晶体管M1的漏极与所述OLED的阳极之间，并响应于来自发光控制线En的选择信号阻断所述晶体管M1的漏极与所述OLED。该OLED响应于来自所述晶体管M2的电流输入而发光。

现在将描述像素电路的工作。将低平选择信号施加到所述先前扫描线Sn-1，所述晶体管M3被接通，且所述晶体管M1被二极管连接。因此，在所述晶体管M1的栅极和源极之间的电压变化，直到该电压达到晶体管M1的域值电压V_th。将电源电压VDD连接到所述晶体管M1的源极。一旦所述晶体管M1的栅-源电压达到VDD+V_th，施加到所述晶体管M1的栅极(所述电容器C_vth的节点A)的电压是电源电压VDD与域值电压V_th之和。同样，所述晶体管M4被扫描线Sn-1的低平选择信号接通，且电源电压VDD被施加到所述电容器C_vth的节点B。所述电容器C_vth的电压如等式1给出。

V_Cvth＝V_CvthA-V_CvthB＝(VDD+V_th)-VDD＝V_th    Eq.1

在上述等式中，V_Cvth表示在所述电容器C_th的两个电极之间的电压降。V_CvthA表示施加到所述电容器C_vth的节点A的电压，且V_CvthB表示施加到所述电容器C_vth的节点B的电压。

同时，是n沟道晶体管的所述晶体管M2被发光控制线En的低平信号关断，并阻止电流通过所述晶体管M1流向所述OLED。当所述当前扫描线Sn-1被施加低平信号时，由于高平信号被施加到当前扫描线Sn而将所述晶体管M5关断。

当低平选择信号被施加到所述当前扫描线Sn时，所述晶体管M5被接通，且数据电压V_data被施加到节点B。因为在先前扫描(Sn-1)中所述晶体管M1的域值电压V_th被施加到所述电容器C_vth且电荷还未被清除，因此该数据电压V_data与所述晶体管M1的域值电压V_th之和被施加到所述晶体管M1的栅极。在所述晶体管M1的栅极和源极之间的电压Vgs如等式2给出。此时，低平信号被施加到发光控制线En且所述晶体管M2被关断。

V_gs＝(V_data+V_th)-VDD    Eq.2

当所述发光控制线En的高平被施加时，所述晶体管M2被接通。然后，电流I_OLED流到所述OLED，且该OLED发光。电流I_OLED如等式3给出。

$I_{\mathrm{OLED}}=\frac{\mathrm{\β}}{2}{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2=\frac{\mathrm{\β}}{2}{((V_{\mathrm{data}}+V_{\mathrm{th}}-\mathrm{VDD})-V_{\mathrm{th}})}^2=\frac{\mathrm{\β}}{2}{(\mathrm{VDD}-V_{\mathrm{data}})}^2---\mathrm{Eq}.3$

此处，I_OLED表示流过所述OLED的电流。V_gs表示在所述晶体管M1的源极与栅极之间的电压。V_th表示所述晶体管M1的域值电压。V_data表示数据电压，且β表示所述晶体管M1的特有常数。

如等式3中可以看出的，在示出的像素电路中，施加到所述有机发光二极管OLED的电流不依赖于所述晶体管M1域值电压V_th的任何变化。

将参照图5和图6描述根据本发明实施例的像素电路的排列。图5示出了表示图4所示的像素电路的排列的俯视图，且图6示出了沿图5所示虚线I-I’的剖面图。

在图5中，多晶硅层被用作半导体层。在图6中，掺杂n⁺或p⁺杂质的区域划有阴影线。空白(未划阴影线)区域是多晶硅层的本征区。即，晶体管分别与栅极线442和443交叉的沟道区是非掺杂空白区。另一方面，所述晶体管的漏极和源极被掺杂n⁺或p⁺杂质且因此划有阴影线。

图5中示出了两个像素电路，上像素是当前像素且下像素是之后像素。如图5和6所示，包括二氧化硅的缓冲层410在绝缘衬底400上形成，且为半导体层的多晶硅层421、422、423、424和426在该缓冲层410上形成。

在图5中，为半导体层的多晶硅层421在所述像素的下部形成为大致“U”型，并形成所述当前像素的开关晶体管M5的源区、漏区和沟道区。为半导体层的多晶硅层421’以与所述多晶硅层421相似的方式形成，并形成所述先前像素的开关晶体管M5’的源区、漏区和沟道区。

多晶硅层422邻近所述多晶硅层421’形成大致“

”型，并形成所述当前像素的晶体管M3的源区、漏区和沟道区。

所述多晶硅层423在图5中间沿纵向延伸，并形成所述晶体管M1的源区、漏区和沟道区以及所述晶体管M2的源区、漏区和沟道区。所述多晶硅层423被安排使得如图6所示被耦合到多晶硅层422，且所述晶体管M3的源区被电连接到所述晶体管M1的漏区。

所述多晶硅层424在所述多晶硅层423的右侧形成大致“U”型，并形成所述晶体管M4的源区、漏区和沟道区。

所述多晶硅层426在图5中的上部宽阔地形成大致“n”型，并包括左侧的形成所述电容器C_vth的电极的第一区域和右侧的形成所述电容器C_st的电极的第二区域。所述第一和第二区域形成在单一主体中，并形成公共电极(图4所示节点B)。所述多晶硅层426被电连接到所述多晶硅层424，并耦合到所述晶体管M4的漏区和所述电容器C_st及电容器C_vth的电极。

如图6所示，在如上形成的所述多晶硅层421、422、423、424和426上形成栅绝缘层430。

向前参照图5，用于形成栅极和电极(此后称为“栅层”)的电极线形成在栅绝缘层430上。所述栅层包括相应于所述当前扫描线Sn的电极线441、相应于所述发光控制线En的电极线442、相应于所述先前扫描线Sn-1的电极线443、相应于所述电容器C_st的另一电极的电极445和相应于所述电容器C_vth的另一电极的电极447。

沿横向延伸的所述电极线441与所述多晶硅层421交叉，并形成所述当前像素的晶体管M5的栅极。沿横向延伸的所述电极线442与所述多晶硅层423交叉，并形成所述当前像素的晶体管M2的栅极。沿横向延伸的所述电极线443与所述多晶硅层422和多晶硅层424交叉，并分别形成所述当前像素的晶体管M3和M4。所述电极线443还与所述多晶硅层421’交叉并形成所述先前像素的晶体管M5’。

所述电极445与形成所述电容器C_st的电极(图4所示节点B)的掺杂多晶硅层426的第二区域(右侧)交叠，并形成所述电容器C_st的另一电极。所述电极447与形成所述电容器C_vth的电极(节点B)的掺杂多晶硅层426的第一区域(左侧)交叠，并形成所述电容器C_vth的另一电极(节点A)。所述电极447交叉于所述多晶硅层423而延伸，并形成电连接到所述电容器C_vth的另一电极的晶体管M1(节点A)的栅极。

如图6所示，所述栅极441、442、443、445和446形成在插入绝缘层450上。电源电极线461、数据线463、连接电极线465、467和468形成在所述插入绝缘层450上。

参照图5，电源电极线461、数据线463以及连接电极线465、467和468通过接触孔451a、451b、451c、453a、453b、454、455、457和458被电连接到各元件。如图5所示，由“■”表示的所述接触孔451a、451b、451c、453a、454、457和458是通过所述插入绝缘层450和所述栅绝缘层430而接触所述多晶硅层的接触孔，且由

表示的接触孔453b和455是通过插入绝缘层450而接触所述栅层的接触孔。

沿纵向延伸的所述电源电极线461在形成所述电容器C_st和C_vth的区域中宽阔地形成。该电源电极线461通过所述接触孔454而接触所述多晶硅层423的晶体管M1的源极，并被电连接所述晶体管M1的源极。所述电源电极线461通过接触孔455而接触电极445，并被电连接到所述电容器C_st的另一电极。该电源电极线461通过接触孔457而接触所述多晶硅层424的晶体管M4的源区，并被电连接到所述晶体管M4的源极。

沿纵向延伸的所述数据线463通过接触孔451b而接触所述多晶硅层421的晶体管M5的源区，并被电连接到所述晶体管M5的源极。所述数据线463通过接触孔451b’而接触所述多晶硅层421’的晶体管M5’的源区，并被电连接到所述晶体管M5’的源极。

所述连接电极线465通过接触孔451a而接触所述多晶硅层421的晶体管M5的源区，且同时通过接触孔451c而接触所述多晶硅层426的一部分。即，所述连接电极线465将所述晶体管M5的漏极电连接到所述电容器C_vth的电极(节点B)。所述连接电极线467通过接触孔453a而接触所述多晶硅层422的晶体管M3的漏区，如图6所示，并通过接触孔453b而接触电极447。即，所述接触电极线467将所述晶体管M3的漏极电连接到所述电容器C_vth的另一电极(节点A)。

所述连接电极468如所示的邻近所述电极线442而形成，通过接触孔458而接触所述多晶硅层423的晶体管M2的漏区，并将所述晶体管M2的漏极电连接到形成在所述连接电极468上的有机发光二极管OLED的阳极(未示出)。

在如上构造的电源电极线461、数据线463和连接电极线465、467和468上形成平面化层470。尽管所述有机发光二极管的阳极未被示出，该阳极通过穿过该平面化层470的接触孔而接触所述连接电极线468，并被电连接到所述晶体管M2的漏极。在所述像素电极形成之后形成像素限定层(PDL)，并在由该PDL所限定的发光区的像素电极上形成包括发光层(EML)、电子输运层(ETL)和空穴输运层(HTL)的多层结构的有机层。

如上所述，所述电容器C_vth和C_st被彼此耦合，且所述多晶硅层426形成为所述电容器C_vth和C_st的公共电极(节点B)。所述层445和447根据示出的实施例的排列而分别形成为所述电容器C_vth和C_st的另一电极。

将参照图7到图12描述彼此串联连接的两个电容器C_vth和C_st的排列和连接。

图7示出了沿图5所示的线II-II’的剖面图，以示出所述电容器C_vth和C_st的剖面结构，且图8示出了表示图7所示结构的等效电路图。

在图7中，缓冲层410形成在衬底400上，且多晶硅层426和多晶硅层424以单一主体形成在该缓冲层410上。该多晶硅层426基本上完全掺杂n⁺或p⁺杂质并形成所述电容器C_vth和C_st的公共电极(节点B)。所述多晶硅层424形成所述晶体管M4的源区424s、漏区424d和沟道区424c。在图7中，所述多晶硅层424的阴影区掺杂杂质并分别为所述晶体管M4的源区424s和漏区424d。位于源区424s与漏区424d之间的所述多晶硅层424的区域424c未掺杂杂质并形成所述晶体管M4的沟道区424c。因此，所述电容器C_st和C_vth的公共电极(节点B)被电连接到所述晶体管M4的漏极，因为所述多晶硅层426(所述公共电极)被直接连接到所述多晶硅层424d(M4的漏极)。所述电极445和447形成在形成于多晶硅层426上的介电层428上方。该多晶硅层426、电极445和插入介电层428形成了电容器C_st。该多晶硅层426、电极447和插入介电层428形成了电容器C_vth。所述连接电极465电连接到所述晶体管M5的漏极并经由互联451c而接触所述多晶硅层426的端部。当所述晶体管M5响应于所述当前选择信号Sn被接通时，施加到所述晶体管M5的漏极的所述数据电压V_data而被传送到多晶硅层426。

所述层443被连接到先前扫描线Sn-1并设置在形成于所述多晶硅层424的沟道区424c上的插入介电层428上方，且形成所述晶体管M4的栅极。所述介电层450淀积在结构428、445和450上方。层461形成在所述介电层450上方并形成电源电极线。该电源电极线461经由所述互联457而与所述晶体管M4的源区424s接触。因此，当所述晶体管M4响应于所述先前选择信号Sn-1而被接通时，电源电压VDD通过该晶体管M4被施加到所述多晶硅层426。

如图7所构建的晶体管M5、晶体管M4、电容器C_vth和C_st被图8等效地表示。当低平施加到所述先前扫描线的选择信号Sn-1时，所述晶体管M4被接通且电源电压VDD被施加到所述节点B。当该低平被施加到所述当前扫描线的选择信号Sn时，所述晶体管M5被接通且数据电压V_data被施加到所述节点B。

参照图9到图12，将描述在先前选择信号Sn-1被施加的情况下和在选择信号Sn被施加的情况下电容器C_st与C_vth的操作。

图9示出了当先前选择信号Sn-1被施加时表示图7中所示结构的等效电路图，且图10示出了当先前选择信号Sn-1被施加时表示所述多晶硅层426和424以及电极445和447的电势的示意图。

图9中的实线示出了当选择信号Sn-1位于低平时晶体管M4被接通且电源电压VDD被施加到节点B。

如图10所示，在所述多晶硅层424的沟道区424c形成了沟道，且电源电压VDD被施加到所述源区424s。电源电压通过所述漏区424d被传送到所述多晶硅层426，且所述多晶硅层424和426的电势是VDD。电源电压VDD通过互联455而施加到电极445。第一电容器C_vth1形成在电极447(节点A)与处于电势VDD的多晶硅层426(节点B)之间，且第二电容器C_vth2形成在电极447(节点A)与处于同样电势VDD的电极线461之间，且因此形成了多层电容器。第一电容器C_vth1和第二电容器C_vth2如图9所示并联连接。所述多晶硅层426的电势与电极445的相等，且因此这些层不起如图9中虚线所示的电容器作用。

在先前选择信号Sn-1施加之后，当前选择信号Sn被施加。图11示出了当所述当前选择信号被施加之后代表图7所示结构的等效电路图。图12示出了当所述当前选择信号Sn被施加之后代表所述多晶硅层426和424以及电极445和447的电势的示意图。

图11示出了当选择信号Sn位于低平时，晶体管M4(虚线)被关断且晶体管M5(实线)被接通。此时，施加到数据线463(示出在图5中)的数据电压V_data被施加到节点B。

在图12中，晶体管M4被关断，且电源电极线461与作为电容器C_vth的一个电极的多晶硅层426不是等电势的。晶体管M5响应于选择信号Sn被接通，且数据电压V_data通过连接电极线465被施加到所述多晶硅层426。电极445的电势是VDD，因为该电极455经由互联455被电连接到电源电极线461。因此，多晶硅层426和电极445形成具有V_data与VDD之间电势差的电容器C_st。

如上所述，多晶硅层426形成所述电容器C_st和C_vth的公共电极(节点B)，且因此不必形成额外的接触孔和在晶体管M4的漏极与电容器C_st和C_vth的公共电极126之间的互联或延伸。没有接触孔使得像素形成工艺更简单且花费少。此外，因为通过减少这种互联和/或延伸所需的空间而提高了发光面积，可以提高孔径比。

此外，因为通过形成电容器C_vth为多层电容器而缩窄了平台区，且两个连接电极充当电容器的电极，因此保证了足够的电容。电容器C_st通过多晶硅层426被耦合到电容器C_vth，且因此不必形成额外的连接电极用以耦合这两个电容器。因此，在像素区中设置该两个电容器的区域减小了，并且由于在像素区中包括该连接电极的区域减小了，孔径比得到提高。

根据本发明的示范性实施例，因为所述多晶硅层形成串联连接的电容器C_st和C_vth的公共电极，所以不必形成额外的接触孔和连接电极线用以将所述晶体管的漏极耦合到所述电容器C_st和C_vth的公共电极。接触孔的减少允许像素形成工艺更为方便，且由于通过减少连接电极线而提高了发光面积，孔径比得到提高。

此外，因为通过形成电容器C_vth为多层电容器而缩窄了平台区，且两个连接电极充当电容器的电极，因此保证了足够的电容。电容器C_st通过多晶硅层426被串联连接到电容器C_vth，且因此不必形成额外的连接电极用以耦合这两个电容器。因此，在像素区中设置该两个电容器的区域减小了，并且由于在像素区中包括该连接电极的区域减小了，孔径比得到提高。

在本发明的示范性实施例中，已经示例出了OLED显示器，本发明覆盖其中两个电容器彼此串连连接的显示器和半导体器件。

尽管已经结合目前认为实用的示范性实施例而描述了本发明，但应该明白，本发明不局限于公开的实施例，而是，相反地，本发明旨在覆盖包括在所附权利要求的精神和范围内的各种修改及等效方案。

Claims (25)

1.一种电容器电路，用在显示控制电路中，该电容器包括：

多晶硅层，掺杂一种或多种杂质；

第一绝缘层，形成在所述多晶硅层上；

第一金属层，包括分离地形成在所述第一绝缘层上的第一区域和第二区域；

第二绝缘层，形成在所述第一金属层上；和

第二金属层，形成在所述第二绝缘层上并被电连接到所述第一金属层的第二区域。

2.如权利要求1所述的电容器电路，其中所述第二金属层与所述第一金属层第一区域的至少一部分交叠。

3.一种电容器电路，用在显示控制电路中，该电容器包括：

第一导电层，形成为单一主体；

第一绝缘层，形成在所述第一导电层上；

第二导电层，包括分离地形成在所述第一绝缘层上的第一区域和第二区域；

第二绝缘层，形成在所述第二导电层上；和

第三导电层，形成在所述第二绝缘层上，至少与所述第二导电层的第一区域交叠，并被电连接到所述第二导电层的第二区域，

其中在第一周期内向所述第一和第三导电层施加相同电势；且在第二周期内向所述第三导电层施加第一电势并向所述第一导电层施加不同于所述第一电势的第二电势。

4.如权利要求3所述的电容器电路，其中在第一周期内所述第一导电层通过接通的开关被电连接到所述第三导电层。

5.如权利要求3所述的电容器电路，其中在第二周期内所述第二电势通过接通的开关施加到所述第一导电层。

6.一种电容器电路，用在显示控制电路中，所述电容器包括：

第一导电层；

第二导电层，形成在所述第一导电层上方；

第三导电层，形成在所述第一和第二导电层之间，所述第三导电层与所述第一和第二导电层均电绝缘；和

第四导电层，形成在所述第一导电层上方，所述第四导电层与所述第一导电层电绝缘并与所述第二导电层电连接。

7.如权利要求6所述的电容器电路，其中所述第一导电层包括具有一种或多种杂质的多晶硅层，且其中第三和第四导电层中至少一个包括金属层。

8.如权利要求6所述的电容器电路，其中所述第一和第三导电层包括电容器。

9.如权利要求6所述的电容器电路，其中所述第三和第二导电层包括电容器。

10.如权利要求6所述的电容器电路，其中所述第一和第四导电层包括电容。

11.如权利要求6所述的电容器电路，其中所述第四导电层处于第一和第二导电层之间的高度。

12.如权利要求6所述的电容器电路，其中所述第四导电层处于与第三导电层基本上相同的高度。

13.一种包括多个显示单元阵列的显示器件，至少一个所述显示单元包括：

第一导电层；

第二导电层，在所述第一导电层上方；

第三导电层，位于所述第一和第二导电层之间，所述第三导电层与所述第一和第二导电层均电绝缘；和

第四导电层，位于所述第一导电层上方，所述第四导电层位于与所述第二导电层基本上相等的电势。

14.如权利要求13所述的显示器件，其中所述第一导电层包括掺杂杂质的多晶硅层。

15.如权利要求13所述的显示器件，其中第三和第四导电层中至少一个包括金属电极层。

16.如权利要求13所述的显示器件，还包括互联所述第一和第二导电层的电路，其中所述电路被构建以接收第一控制信号和第二控制信号，其中当所述第一控制信号被接收时，所述电路被构建为基本上等电势地连接所述第一和第二导电层，且其中当所述第二控制信号被接收时，所述电路被构建为其中具有电压降。

17.如权利要求16所述的显示器件，其中所述电路包括具有栅极、源极和漏极的晶体管，其中所述栅极被构建为接收所述第一和第二控制信号，其中所述源极被电连接到所述第二导电层，且其中所述漏极被电连接到所述第一导电层。

18.如权利要求16所述的显示器件，其中当所述第二控制信号被接收时，所述第一导电层被电连接到除了所述第二导电层的电极。

19.如权利要求13所述的显示器件，其中所述第一和第三导电层包括电容器。

20.如权利要求13所述的显示器件，其中所述第三和第二导电层包括电容器。

21.如权利要求13所述的显示器件，其中所述第一和第四导电层包括电容器。

22.一种显示驱动电路，包括：

第一电容器，包括第一电极和第二电极，所述第二电极被电连接到第一电压；

第二电容器，包括所述第一电极和第三电极；

第一开关，互联第一和第二电极，其中当被接通时，所述第一开关被构建为等电势地连接所述第一和第二电极，因此将所述第一电压连接到所述第一电极；和第二开关，互联所述第一电极和第四电极，所述第四电极被电连接到第二电压，其中当被接通时，所述第二开关被构建为等电势地连接所述第一和第四电极，因此将所述第二电压连接到所述第一电极。

23.如权利要求22所述的显示驱动电路，其中所述第一电极包括多晶硅层。

24.如权利要求22所述的显示驱动电路，其中所述第一电容器还包括第五电极，与所述第一和第二电极均电绝缘，其中所述第一和第五电极包括第一子电容器，且其中所述第二和第五电极包括第二子电容器。

25.如权利要求22所述的显示驱动电路，其中所述第二电容器被构建为当所述第二开关被接通时充有电压，该电压是所述第一电压与第二电压之差。

Images