CN100378980C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100378980C
CN100378980C CNB2004100771104A CN200410077110A CN100378980C CN 100378980 C CN100378980 C CN 100378980C CN B2004100771104 A CNB2004100771104 A CN B2004100771104A CN 200410077110 A CN200410077110 A CN 200410077110A CN 100378980 C CN100378980 C CN 100378980C
Authority
CN
China
Prior art keywords
substrate
mentioned
solder joint
power
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100771104A
Other languages
English (en)
Other versions
CN1595647A (zh
Inventor
堀本昌志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1595647A publication Critical patent/CN1595647A/zh
Application granted granted Critical
Publication of CN100378980C publication Critical patent/CN100378980C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种具备功率晶体管，且将外部电极配置为格子状的BGA型半导体装置，通过减小到功率晶体管的配线电阻，而降低损耗，提高功率晶体管的控制特性。具有：包含功率晶体管的IC芯片主体；和具有多个从一面侧向另一面侧贯穿绝缘基材的多个贯通孔，并向另一面侧突出，且配置为格子状的多个外部电极的BGA型基板。IC芯片主体的IC侧焊点中的功率用焊点，与连接于基板的外部电极中的最外周的外部电极的基板侧焊点相接合，以便缩短配线长度。

Description

半导体装置
技术领域
本发明涉及具有功率晶体管等大功率功率元件的半导体装置。
背景技术
目前已制造出将半导体集成回路(IC)等芯片封装的半导体装置，并用于各种电子机器中。该半导体装置被封装成具有用于将半导体芯片主体的端子(pad，焊点)与外部的回路连接的外部端子。
在该半导体芯片主体上设有多个连接用焊点，将这些焊点分别与外部端子连接。作为向外部端子连接的方法，虽然也利用过以往的管脚，但越来越多采用球形网格阵列(BGA)结构的连接方法。
采用该BGA结构的连接方法，可实现与半导体芯片主体几乎相同的外形尺寸的芯片尺寸封装(CSP)。在该CSP中，在基板的单面上设置与半导体芯片主体的各焊点对向的焊点，在该基板的另一面上设有形成了二维配置为格子状(网格状，grid)的球形形状的外部电极。在该基板上各端子与各外部电极逐个连接。
在该CSP中，外部电极由球状的焊锡凸出部形成，以二维形式配置在半导体装置下面的几乎所有区域。因此，可以形成为接近于芯片尺寸的小型且薄型，而且可以向印刷配线基板进行表面安装。
此外，使用了采用带式载体的T-BGA结构的半导体装置(参照专利文献1)。在该T-BGA结构的半导体装置中，在矩形的带式载体上设置由铜箔形成的导电层和由导电涂料形成的导电层，在该带式载体中央部上载置IC芯片主体并进行导电连接。通过该导电连接，可以在下面的几乎所有区域将信号凸起部排列为二维状，同时可以将接地凸起部配置在外缘部。
【专利文献1】
日本专利第3147165号说明书
然而，在采用原来的BGA结构的连接方法的CSP中，由于多个外部电极配置为格子状，故接近其中心的外部电极到IC芯片主体的凸起部的配线距离变长。因此，由于在该配线上增加多余的配线电阻，故成为在功率元件用的大电流流过的外部电极中损失增加，或使功率元件的控制特性恶化的原因。
再者，在专利文献1的T-BGA结构的半导体装置中，由于需要在带式载体上设置2个导电层，故导致成本增加。而且，由于可以形成为低电阻的只有接地电路(或功率电路)，故无法适用于功率元件的输出回路的低电阻化。
发明内容
因此，本发明的目的在于，在具有功率晶体管等功率元件，且将外部电极配置为格子状的半导体装置中，通过减小对功率元件的配线电阻，来降低损耗，提高功率元件控制特性。
方案1的半导体装置，其特征在于，具备：
IC芯片主体，其包含功率元件，且具有外缘部上排列着多个IC侧焊点的面，该IC侧焊点具有信号用焊点及所述功率元件所连接的功率用焊点；和
基板，其具有：绝缘基体材料；将该绝缘基体材料的多个贯通孔从一面侧到另一面侧分别贯通并向上述另一面侧突出，且配置为格子状的多个外部电极；配置在上述绝缘基体材料的上述一面侧上，分别对应于上述IC侧焊点进行电连接，以包围上述多个外部电极的多个基板侧焊点；以及分别连接上述多个基板侧焊点和上述多个外部电极的多条配线，
上述IC侧焊点中的上述功率用焊点，与连接在所述外部电极中的最外周的外部电极上的基板侧焊点接合，以便缩短所述配线的长度。
方案2的半导体装置，其特征在于，具备：
IC芯片主体，其包含功率元件，且具有外缘部上排列着多个IC侧焊点的面，该IC侧焊点具有信号用焊点及所述功率元件所连接的功率用焊点；和
基板，其具有：绝缘基体材料；将该绝缘基体材料的多个连通路从一面侧到另一面侧分别连通并向上述另一面侧突出，且配置为格子状的多个外部电极；配置在上述绝缘基体材料的上述一面侧上，分别对应于上述IC侧焊点进行电连接，以包围上述多个外部电极的多个基板侧焊点；以及分别连接上述多个基板侧焊点和上述多个外部电极的多条配线，
上述IC侧焊点中的上述功率用焊点，与连接在所述外部电极中的最外周的外部电极上的基板侧焊点接合，以便缩短所述配线的长度。
方案3的半导体装置，其特征在于，在方案1或2的半导体装置中，从除去位于基板角落的基板侧焊点的基板侧焊点中选择与上述功率用焊点接合的基板侧焊点。
方案4的半导体装置，其特征在于，在方案1或2的半导体装置中，上述功率元件是功率晶体管。
方案5的半导体装置，其特征在于，在方案4的半导体装置中，上述功率晶体管是用于将功率电压调整为规定输出电压的调整器用晶体管。
方案6的半导体装置，其特征在于，在方案5的半导体装置中，将对应于上述调整器用晶体管的输出端所连接的上述IC侧焊点中的电压的检测电压，反馈到调整器用控制回路。
根据本发明，由于缩短从IC芯片主体的功率元件到外部电极的配线，故配线电阻变小。由此，可以减少损耗。
再者，由于伴随大电流的配线上的电压降减小，故可以提高调整器的控制特性。而且，通过减小该电压降，从而能将IC芯片主体的功率用焊点作为读出用焊点来共用。因此，可以省略读出用焊点，可以削减焊点数。
另外，在将本发明的半导体装置安装于印刷电路基板时，由于往同样安装的分立元件(例如，电容器、线圈、晶体管等)的配线也从最外周的外部电极引出，故也可以缩短印刷电路板上的配线长度。
此外，由于角落的基板侧焊点不用于功率元件，故安装到印刷电路板后，即使绝缘基板因热应力等而弯曲，也可以减小接触不良或剥离等的影响。
附图说明
图1-A是表示本发明的第一实施例的半导体装置的IC芯片主体的构成的图。
图1-B是表示与IC芯片主体一起利用的基板20的构成的图。
图2是用于说明由图1-A、图1-B构成的半导体装置的构成的示意性剖面图。
图3是将本发明的功率晶体管作为调整器用的情况的构成图。
图4是为了对比而表示的作为原来的调整器用的情况的构成图。
图5是用来说明作为图1-A、图1-B构成的半导体装置的构成的第二实施例的剖面图。
图中：10-IC芯片主体，11-功率晶体管(功率元件)，12-控制回路，13-控制线，14-1、14-2-功率配线，15-IC侧焊点，16-突起部，20-基板，21-基板侧焊点，22-配线，23-贯通孔，24、26-外部电极，Rw配线电阻。
具体实施方式
以下参照附图，说明本发明的半导体装置的实施方式。
图1-A、图1-B是表示本发明的实施例的半导体装置的构成的图，图1-A是表示本发明的半导体装置的半导体集成电路主体(以下称IC主体)10的构成的图，图1-B是表示与IC芯片主体10同时使用的基板20的构成的图。由该IC芯片主体10和基板20构成本发明的半导体装置。
在图1-A的IC芯片主体10中，在其内部制作装入功率元件11或控制其的控制回路12、或者其他图示省略的多个信号处理回路、输入输出回路等。在此，功率元件11只显示1个，但可以设置任意多个功率元件。再者，以下，作为功率元件，以功率晶体管为例进行说明。除了功率晶体管以外，对于处理大电流的其他功率元件也同样可以适用。
在IC芯片主体10的外缘部配置有多个IC侧焊点15。这些IC侧焊点15与功率晶体管11、控制回路12、其他的信号处理回路、输入输出回路等之间以内部配线连接。
其中，对功率晶体管11和IC端子15的连接进行说明。为了减少配线产生的电阻，而将功率晶体管邻接于矩形状设在IC芯片主体10的外缘部上的1边的IC侧焊点15，进行设置。为了对该1边的IC侧焊点15进行说明，从上侧开始按顺序标记符号Pi～Pix。在该图中，为了便于理解，虽然将1边的IC侧焊点设为9个，但也可以为其他任意数。
从控制回路12通过信号线13，由控制信号控制功率晶体管11。从功率晶体管11引出的功率配线14-1、14-2，与位于间隔开位置的IC侧焊点Piii和IC侧焊点Pv连接。通常，从功率晶体管11引出的功率配线连接于相邻的IC侧焊点上，但在本发明中，为了配合基板20上的基板侧焊点和外部电极的连接，尽可能缩短功率晶体管11的配线长度，而图1-A那样地连接。
在图1-B的基板20中，采用印刷电路基板、薄膜基板、带式载体等基板材料。该基板20具有：设有基板侧焊点21的一面侧、和设有外部电极的另一面侧。该一面侧的基板侧焊点21，配置为与IC芯片主体10的IC侧焊点15分别对应，各基板侧焊点21由凸起部等与各IC侧焊点15接合。
基板侧焊点21，在该例中与IC侧焊点15相同，每边为9个，合计在外缘部设有36个。在被外缘部的基板侧焊点21围绕的区域内，多个外部电极24配置为格子状(网格状)。该外部电极24与基板侧焊点21对应，在该例中是36个(＝6×6)。
各外部电极24，在格子状的各个位置上设有电极，以便从一面侧向另一面侧贯通挖空绝缘基体材料的贯通孔，且在另一面侧上可以进行与外部的连接。作为该电极，最好使用球状电极。在为球状电极的情况下，格子状的外部电极成为球形网格状阵列(BGA)。当然，也可以是球状电极以外的突起电极等其他外部电极。
该外部电极24和各基板侧焊点21分别由配线22在一面侧互相连接。各配线22如图1-B所示，通过外侧的外部电极间连接到更内侧的外部电极，以便不接触外部电极24且配线容易。因此，与该配线是信号用还是功率用无关，以经由容易配线的路线的方式设置各配线22。
图2是用来说明图1-A、图1-B的半导体装置的构成的示意性剖面图。在图2中，在IC芯片主体10的内部制作装入图1-A所示的功率晶体管11、控制回路12等各构成要素。在该IC芯片主体10的表面上形成IC侧焊点15，设置突起部16，以使其与该IC侧焊点15电连接。而且，基板20的焊点21通过突起部16，与IC芯片主体10的IC侧焊点15连接。该各焊点21与各外部电极24以配线22互相连接。外部电极24从一面侧到另一面侧地贯穿贯通孔23。
而且，对于外部电极24与贯通孔23的位置关系，也能使两者的位置偏移地进行配置。这种情况下，外部电极可以从贯通孔开始，沿着基板20的另一面侧的表面来延伸电极。
在基板20上，如前所述，由于各配线22以经由容易配线的路线的方式设于配置为格子状的外部电极24上，故各基板侧焊点21连接的外部电极24位于格子状的哪个位置，通常无法自由选择。即，若参照图1-B的示例，则端子P1、P3、P5…等与配置为格子状的外部电极24中的最外周的外部电极连接，而端子P2、P4、P6…与配置为格子状的外部电极24中更内侧的外部电极连接。
功率晶体管用的配线，当连接于配置为格子状的外部电极24中的更内侧的外部电极时，其间的配线电阻变大。由此造成的损耗变大，而且电压降也变大。
在本发明中，进行各种考虑，以便缩短到功率晶体管11的外部电极24的配线距离。
首先，(1)在IC芯片主体中，将功率晶体管11配置为邻近IC侧焊点15。由此，缩短功率配线14-1、14-2的配线长度。
(2)选择使功率配线14-1、14-2在基板侧的配线长度变短的IC侧焊点15，并连接于其IC侧焊点。以往，从功率晶体管11引出的功率配线通常连接于相邻的IC侧焊点上，而在本发明中，考虑基板侧的配线状况来选择连接功率配线的IC侧焊点。
(3)在基板侧，连接于功率晶体管11的基板侧焊点21，成为到外部电极24的配线长度变短的格子状的外部配线中最外周的基板侧焊点21。
这样，在本发明中，将IC侧焊点15中的功率用焊点Piii、Pv与连接于基板20的外部电极21中的最外周的外部电极的基板侧焊点P3、P5相接合，以使配线长度变短。
因此，根据本发明，由于从IC芯片主体的功率元件到外部电极的配线长度缩短，故配线电阻变小。由此，可以降低损耗。
再者，在本发明的半导体装置中，与IC侧焊点中的功率用焊点接合的基板侧焊点采用矩形状的整体基板侧焊点中的角落部的基板侧焊点以外的基板侧焊点。换言之，将位于配置为四边形的基板侧焊点21的各边的中央部分，且配线距离短的最外周的焊点P3、P5用做功率配线。
本发明的半导体装置多安装利用于印刷电路基板。这种情况下，为了进行软溶处理等而实施热处理，但会受到由热应力引起的基板20弯曲变形的影响。该变形尤其在基板20的角落比中央部大。
在本发明中，由于将角落部的基板侧焊点以外的基板侧焊点用于功率，故即使由热应力引起基板20弯曲，产生印刷配线基板和基板20的外部电极间的接触不良或剥离、或者基板20的基板侧焊点21和IC芯片主体10的IC侧焊点15间的接触不良或剥离的概率也会变小。因此，可以减少由接触不良引起的电阻值增大的影响。
另外，将本发明的半导体装置安装在印刷电路基板上时，如果同样由最外周的外部电极引出向安装在印刷电路基板上的分立元件(例如：电容器、线圈、晶体管等)的配线，则印刷电路基板上的配线长度也可以缩短。
图3是在将本发明的功率晶体管11作为调整器用控制晶体管的情况下，用来和原来情况的图4进行比较表示的构成图。
在图3中，功率晶体管11是P沟道型MOS晶体管，控制回路12将基准电压Vref与对应于输出电压Vo的检测电压Vdet进行比较，控制功率晶体管11，以使输出电压Vo成为对应于基准电压Vref的规定值。
功率晶体管11，一端连接于IC侧焊点15a(例如，对应于图1-A的Piii)，且通过配线Wa(对应于图1-A的配线14-1及图1-B的规定配线22)连接于外部电极24a。功率电压Vc供给到该外部电极24a。功率晶体管11的另一端连接于IC侧焊点15b(例如，对应于图1A的Pv)，且通过配线Wb(对应于图1-A的配线14-2及图1-B的规定配线22)连接于外部电极24b。该外部电极24b连接于负载30，供给输出电压Vo及负载电流Io。此外，连接于该外部电极24a、24b的印刷电路基板上的配线，只通过例如外部电极的大小以上、粗的配线，与功率电压Vcc或负载30连接。
在本发明中，由于外部电极24a、24b是最外周的外部电极，故配线Wa、Wb的配线长度短，其电阻值Rw小。因为由该配线Wa、Wb引起的电压降小的几乎可以忽略，所以用于将输出电压Vo反馈到控制回路12的检测电压Vdet可从IC侧焊点15b取得。
另一方面，在图4中表示将原来的功率晶体管11作为调整器用的控制晶体管的情况。在图4中，对与本发明的图3相同的部件赋予相同的符号。而且，对于虽然对应、但一部分功能或结构不同的内容在相同的符号上加[′]。
在原来的图4的情况下，功率晶体管11，一端连接IC侧焊点15a′，且通过配线Wa′连接于外部电极24a′。功率晶体管11的另一端连接于IC侧焊点15b′，且通过配线Wb′连接于外部电极24b′。大多配线Wa′、Wb′的配线长度长，其电阻值Rw′是比较大的值。由该配线Wa′、Wb′引起的电压降大的不能忽略。因此，由于该电阻Rw′引起的功耗大，故若与图3的情况相同，从IC侧端子15b′取得检测电压Vdet，则由于配线电压降部分的电压施加在负载上，故电压控制特性恶化。
为了抑制该电压特性的恶化，需要构成为：另外设置电压检测用的IC侧焊点15c，通过IC侧焊点15c将外部端子24b′的电压作为检测电压Vdet反馈到控制回路12。
这样，在本发明中，在构成调整器的情况下，由于伴随大电流的配线的电压降减少，故可以提高电压控制特性。而且，通过减少其电压降，而可以将IC芯片主体的功率用焊点15b作为读出用焊点共用。因此，可省略读出用焊点，从而减少焊点数。
接着，以下利用图5，对作为本发明的第二实施例的构成进行说明。
图5是用来说明作为第二实施例的上述图1-A、图1-B的半导体装置的构成的剖面图。在图5中，与第一实施例同样，在IC芯片主体10的内部组装入图1-A所示的功率晶体管11、控制电路12等各构成要素。在该IC芯片主体10的表面上形成IC侧焊点15，以电接触的方式在该IC侧焊点15上设有突起16。而且，基板20的焊点21通过突起16而与IC芯片主体10的IC侧焊点15连接着。
在这里，第二实施例在基板20的构成上具有特征，更具体地说，如图5所示，在IC芯片主体10的一面上，沿垂直的方向层叠多个绝缘层20a、20b、20c，以形成基板20。根据该构成，多个外部电极从上述层叠基板朝向另一面，贯通通过多个绝缘层而与各外部电极对应地形成的连通路来形成。因此，如图5所示，这些连通路在从剖面看的情况下，形成为曲柄(crank)形状。
由配线22互相连接各焊点21与各外部电极26，外部电极26从一面侧向另一面侧贯通连通路25而连接着。
再有，虽然对其他方面的记载进行省略，但从外部电极26向各基板侧焊点21的连接方法等和图1-B所说明的同样。

Claims (5)

1.一种半导体装置，其特征在于，
IC芯片主体，其包含功率元件，且具有外缘部上排列着多个IC侧焊点的面，该IC侧焊点具有信号用焊点及所述功率元件所连接的功率用焊点；和
基板，其具有：绝缘基体材料；将该绝缘基体材料的多个连通路或多个贯通孔从一面侧到另一面侧分别连通并向上述另一面侧突出，且配置为格子状的多个外部电极；配置在上述绝缘基体材料的上述一面侧上，分别对应于上述IC侧焊点进行电连接，以包围上述多个外部电极的多个基板侧焊点；以及分别连接上述多个基板侧焊点和上述多个外部电极的多条配线，
上述IC侧焊点中的上述功率用焊点，与连接在所述外部电极中的最外周的外部电极上的基板侧焊点接合，以便缩短所述配线的长度。
2.根据权利要求1所述的半导体装置，其特征在于，
从除去位于基板角落的基板侧焊点的基板侧焊点中选择与上述功率用焊点接合的基板侧焊点。
3.根据权利要求1所述的半导体装置，其特征在于，
上述功率元件是功率晶体管。
4.根据权利要求3所述的半导体装置，其特征在于，
上述功率晶体管是用于将功率电压调整为规定输出电压的调整器用晶体管。
5.根据权利要求4所述的半导体装置，其特征在于，将对应于上述调整器用晶体管的输出端所连接的上述IC侧焊点中的电压的检测电压，反馈到调整器用晶体管的控制回路。
CNB2004100771104A 2003-09-11 2004-09-10 半导体装置 Active CN100378980C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003319203 2003-09-11
JP2003319203A JP3730644B2 (ja) 2003-09-11 2003-09-11 半導体装置

Publications (2)

Publication Number Publication Date
CN1595647A CN1595647A (zh) 2005-03-16
CN100378980C true CN100378980C (zh) 2008-04-02

Family

ID=34269864

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100771104A Active CN100378980C (zh) 2003-09-11 2004-09-10 半导体装置

Country Status (5)

Country Link
US (1) US7576419B2 (zh)
JP (1) JP3730644B2 (zh)
KR (1) KR100668909B1 (zh)
CN (1) CN100378980C (zh)
TW (1) TWI268592B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094901B1 (ko) 2007-10-04 2011-12-15 주식회사 하이닉스반도체 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치
KR102284123B1 (ko) * 2014-05-26 2021-07-30 삼성전기주식회사 회로기판, 전자부품 및 회로기판 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136220A (zh) * 1995-02-23 1996-11-20 松下电器产业株式会社 载片及其制造方法和安装方法
JPH09199629A (ja) * 1996-01-18 1997-07-31 Toshiba Corp 半導体装置
US6346679B1 (en) * 1999-08-27 2002-02-12 Nec Corporation Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate
CN1341963A (zh) * 2000-09-06 2002-03-27 三洋电机株式会社 半导体装置及其制造方法
US6509644B2 (en) * 2000-05-22 2003-01-21 Via Technologies Inc. Grid array package with reduced power and ground impedance under high frequency

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147165B2 (ja) 1998-09-02 2001-03-19 日本電気株式会社 回路装置、その製造方法
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
AU2001273458A1 (en) * 2000-07-13 2002-01-30 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP4217388B2 (ja) * 2001-06-26 2009-01-28 株式会社東芝 半導体チップ及び半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1136220A (zh) * 1995-02-23 1996-11-20 松下电器产业株式会社 载片及其制造方法和安装方法
JPH09199629A (ja) * 1996-01-18 1997-07-31 Toshiba Corp 半導体装置
US6346679B1 (en) * 1999-08-27 2002-02-12 Nec Corporation Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate
US6509644B2 (en) * 2000-05-22 2003-01-21 Via Technologies Inc. Grid array package with reduced power and ground impedance under high frequency
CN1341963A (zh) * 2000-09-06 2002-03-27 三洋电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW200514224A (en) 2005-04-16
JP3730644B2 (ja) 2006-01-05
JP2005086121A (ja) 2005-03-31
KR20050027067A (ko) 2005-03-17
TWI268592B (en) 2006-12-11
CN1595647A (zh) 2005-03-16
US7576419B2 (en) 2009-08-18
US20050056930A1 (en) 2005-03-17
KR100668909B1 (ko) 2007-01-12

Similar Documents

Publication Publication Date Title
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
US20070008704A1 (en) Package structure for a semiconductor device
US6008527A (en) Diode device
US20200136611A1 (en) High Speed Switching Circuit Configuration
CN1327461C (zh) 具有扩展的表面焊接区的电容器及其制造方法
US7256489B2 (en) Semiconductor apparatus
KR970703617A (ko) 전도선을 가진 리드프레임 리드를 포함한 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)
EP4060729A1 (en) Package substrate and package structure
US8283757B2 (en) Quad flat package with exposed common electrode bars
US6836005B2 (en) Semiconductor device
CN100378980C (zh) 半导体装置
US20080105987A1 (en) Semiconductor device having interposer formed on chip
KR20030081021A (ko) 온도 검출 소자 및 이것을 구비하는 회로 기판
US7135642B2 (en) Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
US6674163B1 (en) Package structure for a semiconductor device
WO2018229817A1 (ja) パワーモジュール
US7087990B2 (en) Power semiconductor device
CN211457533U (zh) 一种激光器cob封装电路板
CN219106156U (zh) 半导体集成模块及电力电子设备
JP2009076675A (ja) 半導体装置
US6188133B1 (en) Semiconductor with plurality of connecting parts arranged on lower surface of a substrate
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant