KR100668909B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100668909B1
KR100668909B1 KR1020040072553A KR20040072553A KR100668909B1 KR 100668909 B1 KR100668909 B1 KR 100668909B1 KR 1020040072553 A KR1020040072553 A KR 1020040072553A KR 20040072553 A KR20040072553 A KR 20040072553A KR 100668909 B1 KR100668909 B1 KR 100668909B1
Authority
KR
South Korea
Prior art keywords
pad
substrate
power
wiring
pads
Prior art date
Application number
KR1020040072553A
Other languages
English (en)
Other versions
KR20050027067A (ko
Inventor
호리모토마사시
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20050027067A publication Critical patent/KR20050027067A/ko
Application granted granted Critical
Publication of KR100668909B1 publication Critical patent/KR100668909B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

파워 트랜지스터를 구비하고 있고, 외부 전극이 격자 형상으로 배치되어 있는 BGA 형의 반도체 장치에 있어서 파워 트랜지스터에의 배선 저항을 작게 함으로써, 손실을 경감하고 파워 트랜지스터의 제어 특성을 향상시킨다.
파워 트랜지스터를 포함하고 있는 IC칩 본체와, 절연 기재의 다수의 관통 구멍을 한 면측으로부터 다른 면측에 개별적으로 관통하여 다른 면측으로 돌출하고 있고, 격자 형상으로 배치되어 있는 다수의 외부 전극을 가진 BGA 타입의 기판을 구비하고, IC칩 본체의 IC측 패드내의 파워용 패드는 배선 길이가 짧아지도록 기판의 외부 전극 중에서 최외주의 외부 전극에 접속되어 있는 기판측 패드와 접합되어 있다.

Description

반도체 장치 {SEMICONDUCTOR APPARATUS}
도 1a는 본 발명에 따른 제1 실시예의 반도체 장치의 IC칩 본체의 구성을 나타내는 도면.
도 1b는 IC칩 본체와 함께 사용되는 기판(20)의 구성을 나타내는 도면.
도 2는 도 1a, 도 1b에 도시된 반도체 장치의 구성을 설명하기 위한 모식적인 단면도.
도 3은 본 발명의 파워 트랜지스터를 레귤레이터용으로서 이용하는 경우의 구성도.
도 4는 대비를 위해 나타내는 종래의 레귤레이터용으로서 이용하는 경우의 구성도.
도 5는 도 1a, 도 1b에 도시된 반도체 장치의 구성을 설명하기 위한 제2 실시예로서의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : IC칩 본체 11 : 파워 트랜지스터(파워 소자)
12 : 제어 회로 13 : 제어선
14-1, 14-2 : 파워 배선 15 : IC측 패드
16 : 범프 20 : 기판
21 : 기판측 패드 22 : 배선
23 : 관통 구멍 24 : 외부 전극
Rw : 배선 저항
본 발명은 파워 트랜지스터 등의 대전력 파워 소자를 구비하고 있는 반도체 장치에 대한 것이다.
현재, 반도체 집적 회로(IC) 등의 칩을 패키징한 반도체 장치가 제조되고 있고, 각종의 전자 기기에 이용되고 있다. 이 반도체 장치는 반도체 칩 본체의 단자(패드)를 외부의 회로와 접속하기 위한 외부 단자를 갖도록 패키징되어 있다.
이 반도체 칩 본체에는 다수의 접속용 패드가 설치되어 있고, 이들 패드를 각각 외부 단자에 접속한다. 이 외부 단자로의 접속 방법으로서, 이전부터 리드 단자를 이용한 방법도 있으나, 볼 그리드 어레이(BGA) 구조의 접속 방법이 채용되는 일이 많아지고 있다.
이 BGA 구조의 접속 방법을 이용하여 반도체 칩 본체와 거의 동일한 외형 치수의 칩 사이즈 패키지(CSP)가 실현되고 있다. 이 CSP에서는 기판의 편면에 반도체 칩 본체의 각 패드와 대향하는 패드를 설치하고, 그 기판의 다른 면에 격자 형상(그리드(grid) 형상)으로 2차원으로 배치된 볼 형상을 한 외부 전극을 설정하고 있다. 그 기판에 있어서, 각 패드와 각 외부 전극이 개별적으로 접속되어 있다.
이 CSP에서는 외부 전극이 구체 형상의 납땜 범프에 의해 형성되고, 반도체 장치 하면의 거의 전역에 2차원 형상으로 배치되어 있다. 따라서, 칩 사이즈에 가까우며 소형이면서 박형으로 형성할 수 있고, 또 프린트 배선 기판에 표면 실장을 행할 수 있다.
또, 캐리어 테이프를 이용한 T-BGA 구조의 반도체 장치가 사용되어 있다(특허 문헌 1 참조). 이 T-BGA 구조의 반도체 장치에서는 직사각형의 캐리어 테이프에 동박(銅箔)에 의한 도전층과 도전 도료에 의해 도전층을 설정하고, 그 캐리어 테이프의 중앙부에 IC칩 본체를 재치하여 도전 접속하고 있다. 그 도전 접속에 의해 신호 범프가 하면의 거의 전역에 2차원 형상으로 배열되어 있는 동시에, 접지 범프가 외연부에 배치되어 있다.
[특허 문헌 1] 특허 제3147165호 명세서
그러나, 종래의 BGA 구조의 접속 방법을 이용한 CSP에서는 다수의 외부 전극이 격자 형상으로 배치됨으로써, 그 중심에 가까운 외부 전극은 IC칩 본체의 패드까지의 배선의 거리가 길어진다. 따라서 그 배선에 여분의 배선 저항이 부가되기 때문에, 파워 소자용의 대전류가 흐르는 외부 전극에서는 손실이 증가하거나, 파워 소자의 제어 특성을 악화시키는 원인으로 된다.
또, 특허 문헌 1의 T-BGA 구조의 반도체 장치에서는 캐리어 테이프에 2개의 도전층을 설정할 필요가 있기 때문에 비용 증가를 초래하게 된다. 또, 저저항으로 형성할 수 있는 것은 접지 전로(또는 전원 전로) 뿐이므로 파워 소자의 출력 회로의 저저항화에는 적용할 수 없다.
그래서, 본 발명은 파워 트랜지스터 등의 파워 소자를 구비하고 있고, 외부 전극이 격자 형상으로 배치되어 있는 반도체 장치에 있어서, 파워 소자에의 배선 저항을 작게 함으로써, 손실을 경감하고 파워 소자의 제어 특성을 향상시키는 것을 목적으로 한다.
청구항 1의 반도체 장치는 파워 소자를 포함하고, 한 면의 외연부에 신호용 패드 및 상기 파워 소자가 접속되어 있는 파워용 패드를 가진 다수의 IC측 패드가 직사각형으로 배열되어 있는 IC칩 본체와, 절연 기재와, 이 절연 기재의 다수의 관통 구멍을 한 면측으로부터 다른 면측에 개별적으로 관통하여 상기 다른 면측에 돌출하고 있고, 격자 형상으로 배치되어 있는 다수의 외부 전극과, 상기 절연 기재의 상기 한 면측에 상기 IC측 패드에 각각 대응하여 전기적으로 접속되어 있고, 상기 다수의 외부 전극을 둘러싸도록 배치되어 있는 다수의 기판측 패드와, 상기 다수의 기판측 패드와 상기 다수의 외부 전극을 각각 접속하는 다수의 배선을 가진 기판을 구비하고, 상기 IC측 패드내의 상기 파워용 패드는 상기 배선의 길이가 짧아지도록 상기 외부 전극 중에서 최외주의 외부 전극에 접속되어 있는 상기 기판측 패드와 접합되어 있는 것을 특징으로 한다.
청구항 2의 반도체 장치는 파워 소자를 포함하고, 한 면의 외연부에 신호용 패드 및 상기 파워 소자가 접속되어 있는 파워용 패드를 가진 다수의 IC측 패드가 직사각형으로 배열되어 있는 IC칩 본체와, 절연 기재와, 이 절연 기재의 다수의 연 통로를 한 면측으로부터 다른 면측에 개별적으로 연통하여 상기 다른 면측에 돌출하고 있고, 격자 형상으로 배치되어 있는 다수의 외부 전극과, 상기 절연 기재의 상기 한 면측에 상기 IC측 패드에 각각 대응하여 전기적으로 접속되어 있고, 상기 다수의 외부 전극을 둘러싸도록 배치되어 있는 다수의 기판측 패드와, 상기 다수의 기판측 패드와 상기 다수의 외부 전극을 각각 접속하는 다수의 배선을 가진 기판을 구비하고, 상기 IC측 패드내의 상기 파워용 패드는 상기 배선의 길이가 짧아지도록 상기 외부 전극 중에서 최외주의 외부 전극에 접속되어 있는 상기 기판측 패드와 접합되어 있는 것을 특징으로 한다.
청구항 3의 반도체 장치는 청구항 1 또는 2에 기재된 반도체 장치에 있어서, 상기 파워용 패드와 접합되는 상기 기판측 패드는 기판측 패드내의 구석부를 제외한 기판측 패드인 것을 특징으로 한다.
청구항 4의 반도체 장치는 청구항 1 또는 2에 기재된 반도체 장치에 있어서, 상기 파워 소자는 파워 트랜지스터인 것을 특징으로 한다.
청구항 5의 반도체 장치는 청구항 4에 기재된 반도체 장치에 있어서, 상기 파워 트랜지스터는 전원 전압을 소정의 출력 전압에 조정하기 위한 레귤레이터용 트랜지스터인 것을 특징으로 한다.
청구항 6의 반도체 장치는 청구항 5에 기재된 반도체 장치에 있어서, 상기 레귤레이터용 트랜지스터의 출력 단부가 접속되는 상기 IC측 패드에 있어서의 전압에 대응하는 검출 전압을 레귤레이터용 제어 회로에 귀환하는 것을 특징으로 한다.
[발명의 실시형태]
이하, 본 발명의 반도체 장치의 실시형태에 대해 도면을 참조하여 설명한다.
도 1a, 도 1b는 본 발명에 따른 제1 실시예에 따른 반도체 장치의 구성을 나타내는 도면이고, 도 1a는 본 발명의 반도체 장치의 반도체 집적 회로 본체(이하, IC칩 본체)(10)의 구성을 나타내는 도면이고, 도 1b는 IC칩 본체(10)와 함께 사용되는 기판(20)의 구성을 나타내는 도면이다. 이 IC칩 본체(10)와 기판(20)으로 본 발명의 반도체 장치가 구성된다.
도 1a의 IC칩 본체(10)에 있어서, 그 내부에 파워 소자(11)나 이를 제어하기 위한 제어 회로(12)나 그 밖에 도시는 생략하지만, 많은 신호 처리 회로, 입출력 회로 등이 만들어지고 있다. 여기서는 파워 소자(11)는 하나만 나타내고 있으나, 임의의 복수의 파워 소자를 설치할 수 있다. 또, 이하 파워 소자로서 파워 트랜지스터를 예로 하여 설명한다. 파워 트랜지스터 이외에도, 큰 전류를 다루는 다른 파워 소자에도 동일하게 적용할 수 있다.
IC칩 본체(10)의 외연부에는 다수의 IC측 패드(15)가 배치되어 있다. 이들 다수의 IC칩 패드(15)와 파워 트랜지스터(11), 제어 회로(12), 그외의 신호 처리 회로, 입출력 회로 등과의 사이가 내부 배선에 의해 접속되어 있다.
이 중에서, 파워 트랜지스터(11)와 IC 패드(15)와의 접속에 대해 설명한다. 파워 트랜지스터는 배선에 의한 저항을 적게 하기 위해, 직사각형으로 IC칩 본체(10)의 외연부에 설치되어 있는 한 변의 IC측 패드(15)에 근접하여 설치된다. 이 한 변의 IC측 패드(15)에 설명을 위해 상부측으로부터 순서대로 기호 Pi∼Pix를 부여하고 있다. 이 도면에서는 이해를 쉽게 하기 위해 한 변의 IC측 패드는 9개로 하 고 있으나, 다른 임의 수로 해도 된다.
파워 트랜지스터(11)는 제어 회로(12)로부터 신호선(13)을 통해 제어 신호에 의해 제어된다. 파워 트랜지스터(11)로부터의 파워 배선(14-1, 14-2)은 떨어진 위치에 있는 IC측 패드 Piii와 IC측 패드 Pv에 접속된다. 통상은 파워 트랜지스터(11)로부터의 파워 배선은 서로 이웃하는 IC측 패드에 접속되지만, 본 발명에서는 기판(20)에서의 기판측 패드와 외부 전극과의 접속에 맞춰 파워 트랜지스터(11)에 대한 배선 길이가 가능한 한 짧게 되도록 하기 위해 도 1a와 같이 접속되어 있다.
도 1b의 기판(20)에는 프린트 기판, 필름 기판, 캐리어 테이프 등의 기판 기재가 사용된다. 이 기판(20)은 기판측 패드(21)가 설치되어 있는 한 면측과, 외부 전극이 설치되어 있는 다른 면측을 갖고 있다. 그 한 면측의 기판측 패드(21)는 IC칩 본체(10)의 IC측 패드(15)와 각각 대응하도록 배치되어 있고, 각 기판측 패드(21)는 각 IC측 패드(15)에 범프 등에 의해 접합되어 있다.
기판측 패드(21)는 이 예에서는 IC측 패드(15)와 동일하게 한 변마다 9개이며, 합계 36개가 외연부에 설치되어 있다. 외연부의 기판측 패드(21)에 둘러싸인 영역에 다수의 외부 전극(24)이 격자 형상(그리드 형상)으로 배치되어 있다. 이 외부 전극(24)은 기판측 패드(21)와 대응하며, 이 예에서는 36(=6x6)개이다.
각 외부 전극(24)은 격자 형상의 각 위치에 있어서 절연 기재에 뚫려 있는 관통 구멍에 한 면측으로부터 다른 면측에 향하여 관통하고, 다른 면측에 있어서 외부로의 접속이 가능하도록 전극이 설정되어 있다. 이 전극으로는 볼 형상 전극이 좋다. 볼 형상 전극의 경우에는 격자 형상의 외부 전극은 볼 그리드 어레이(BGA)로 된다. 물론, 볼 형상 전극 이외의 범프 전극 등 다른 외부 전극이라도 된다.
이 각 외부 전극(24)과 각 기판측 패드(21)는 각각 배선(22)에 의해 한 면측에 있어서 서로 접속된다. 각 배선(22)은 도 1b에 도시된 바와 같이 외부 전극(24)에 접촉하지 않도록 하며 또한 배선이 용이하게 되도록 하기 위해, 외측의 외부 전극 사이를 통과하여 보다 내측의 외부 전극에 접속된다. 따라서 각 배선(22)은 그 배선이 신호용이든 파워용이든 관계 없이 배선하기 쉬운 루트를 경유하도록 설치된다.
도 2는 도 1a, 도1b의 반도체 장치의 구성을 설명하기 위한 모식적인 단면도이다. 도 2에 있어서, IC칩 본체(10)의 내부에 도 1a에 도시된 파워 트랜지스터(11), 제어 회로(12) 등의 각 구성 요소가 만들어지고 있다. 그 IC칩 본체(10) 표면에 IC측 패드(15)가 형성되고, 그 IC측 패드(15)에 범프(16)가 전기적으로 접촉하도록 설치되어 있다. 그리고, 기판(20)의 패드(21)가 범프(16)에 의해 IC칩 본체(10)의 IC측 패드(15)와 접속되어 있다. 이 각 패드(21)와 각 외부 전극(24)이 배선(22)과 서로 접속된다. 외부 전극(24)은 한 면측으로부터 다른 면측에 관통 구멍(비어 홀(23))을 통과하여 관통하고 있다.
동일하게, 외부 전극(24)과 관통 구멍(23)과의 위치 관계에 있어서는 두 쪽의 위치를 오프셋시켜서 배치할 수도 있다. 이 경우에, 외부 전극은 관통 구멍으로부터 기판(20)의 다른 면측의 표면측에 따라 전극을 연신하면 된다(미도시).
기판(20)에서는 상술과 바와 같이, 각 배선(22)이 격자 형상으로 배치된 외부 전극(24)에 배선하기 쉬운 루트를 경유하도록 설치되기 때문에, 개개의 기판측 패드(21)가 접속되는 외부 전극(24)이 격자 형상의 어느 위치에 있는지는 통상 자유롭게 선택할 수 없다. 즉, 도 1b의 예를 참조하면, 패드 P1, P3, P5···등은 격자 형상으로 배치된 외부 전극(24) 중에서 최외주의 외부 전극에 접속되는 한편, 패드 P2, P4, P6···등은 격자 형상으로 배치된 외부 전극(24) 중에서 보다 내측의 외부 전극에 접속된다.
파워 트랜지스터용의 배선이 격자 형상으로 배치된 외부 전극(24) 중에서 보다 내측의 외부 전극에 접속되는 경우에는 그 사이의 배선 저항이 커진다. 이로 인해 손실이 커지고, 또 전압 강하도 커진다.
본 발명에서는 파워 트랜지스터(11)의 외부 전극(24)까지의 배선 거리가 짧아지도록 여러 가지가 고려되고 있다.
먼저, (1) IC칩 본체에 있어서, 파워 트랜지스터(11)를 IC측 패드(15)에 근접하도록 배치한다. 이에 따라, 파워 배선(14-1, 14-2)의 배선 길이를 단축한다.
(2) 파워 배선(14-1. 14-2)을 기판측으로부터의 배선 길이가 짧아진 IC측 패드(15)를 선택하여 그 IC측 패드에 접속한다. 종래는 파워 트랜지스터(11)로부터의 파워 배선은 서로 이웃하는 IC측 패드에 접속되는 것이 통상이였으나, 본 발명에서는 기판측의 배선 상황을 고려하여 파워 배선을 접속하는 IC측 패드를 선택한다.
(3) 기판측에서는 파워 트랜지스터(11)에 접속되는 기판측 패드(21)는 외부 전극(24)까지의 배선 길이가 짧아지는 격자 형상의 외부 배선 중에서 최외주의 기판측 패드(21)로 되어 있다.
이와 같이, 본 발명에서는 IC측 패드(15) 중의 파워용 패드 Piii, Pv는 배선 의 길이가 짧아지도록 기판(20)의 외부 전극(21) 중에서 최외주의 외부 전극에 접속되어 있는 기판측 패드 P3, P5와 접합되어 있다.
따라서 본 발명에 의하면, IC칩 본체의 파워 소자로부터 외부 전극까지의 배선 길이가 짧아지기 때문에 배선 저항이 작아진다. 이로 인해, 손실을 경감할 수 있다.
또, 본 발명의 반도체 장치에서는 IC측 패드 중에서 파워용 패드와 접합되는 기판측 패드는 직사각형의 전체의 기판측 패드 중에서 구석부의 기판측 패드 이외의 기판측 패드를 이용한다. 즉, 4변형으로 배치된 기판측 패드(21)의 각 변의 중앙 부분에 있고, 또 배선 거리가 짧은 최외주의 패드 P3, P5를 파워 배선용으로 이용한다.
본 발명의 반도체 장치는 프린트 회로 기판 등에 실장되어 사용되는 일이 많다. 이 경우에, 리플로 처리 등을 위해 열처리가 행해지나, 열응력에 의한 기판(20)의 휨 등의 변형과 같은 영향을 받는 일이 있다. 이 변형은 특히 기판(20)의 구석부에 있어서 그 중앙부보다 커진다.
본 발명에서는 구석부의 기판측 패드 이외의 기판측 패드를 파워용으로 사용하기 때문에, 열응력에 의해 기판(20)이 휘는 경우에도 프린트 배선 기판과 기판(20)의 외부 전극과의 사이의 접속 불량이나 박리, 또는 기판(20)의 기판측 패드(21)와 IC칩 본체(10)의 IC측 칩(15)과의 사이의 접속 불량이나 박리가 발생하는 확률이 적어진다. 따라서 접속 불량에 의한 저항치의 증대에 의한 영향도 적게 할 수 있다.
또, 본 발명의 반도체 장치를 프린트 회로 기판에 실장할 때에, 동일하게 프린트 회로 기판에 실장되는 디스크리트 부품(예, 콘덴서, 코일, 트랜지스터 등)에의 배선도, 최외주의 외부 전극이 인출하도록 하면, 프린트 회로 기판상에서의 배선 길이도 단축할 수 있다.
도 3은 본 발명의 파워 트랜지스터(11)를 레귤레이터용의 제어 트랜지스터로서 이용하는 경우에, 종래의 것을 도 4와 비교하여 나타내기 위한 구성도이다.
도 3에 있어서, 파워 트랜지스터(11)는 P형 MOS 트랜지스터이고, 제어 회로(12)는 기준 전압 Vref와 출력 전압 Vo에 대응하는 검출 전압 Vdet를 비교하고, 출력 전압 Vo가 기준 전압 Vref에 대응하는 소정치로 되도록 파워 트랜지스터(11)를 제어한다.
파워 트랜지스터(11)는 한 단부가 IC측 패드(15a)(예를 들면, 도 1a의 Piii에 대응함)에 접속되고, 배선 Wa(도 1a의 배선(14-1) 및 도 1b의 소정의 배선(22)에 대응함)을 통해 외부 전극(24a)에 접속된다. 이 외부 전극(24a)에는 전원 전압 Vcc가 공급된다. 파워 트랜지스터(11)의 다른 단부는 IC측 패드(15b)(예를 들면, 도 1a의 Pv에 대응함)에 접속되고, 배선 Wb(도 1a의 배선(14-2) 및 도 1b의 소정 배선(22)에 대응함)를 통해 외부 전극(24b)에 접속된다. 이 외부 전극(24b)은 부하(30)에 접속되고, 출력 전압 Vo 및 부하 전류 Io를 공급하다. 또한, 이 외부 전극(24a, 24b)에 접속되는 프린트 배선 기판상의 배선은 예를 들면 외부 전극의 크기 이상으로 굵은 배선만을 통해 전원 전압 Vcc나 부하(30)에 접속된다.
본 발명에서는 외부 전극(24a, 24b)은 최외주의 외부 전극이기 때문에, 배선 Wa, Wb의 배선 길이가 짧고, 그 저항치 Rw가 작은 값으로 되어 있다. 이 배선 Wa, Wb에 의한 전압 강하는 무시할 수 있을 정도로 작기 때문에, 출력 전압 Vo를 제어 회로(12)에 귀환하기 위한 검출 전압 Vdet는 IC측 패드(15b)로부터 취할 수 있다.
한편, 종래의 파워 트랜지스터(11)를 레귤레이터용의 제어 트랜지스터로서 이용하는 경우를 도 4에 나타내고 있다. 도 4에서는 본 발명의 도 3에 도시된 바와 동일한 부호를 부여하고 있다. 또, 대응하지만 일부 기능이나 구조에서 다른 것에는 동일한 부호에「'」을 부여한다.
이 종래의 도 4에서 파워 트랜지스터(11)는 한 단부가 IC측 패드(15a')에 접속되고, 배선 Wa'를 통해 외부 전극(24a')에 접속된다. 파워 트랜지스터(11)의 다른 단부는 IC측 패드(15b')에 접속되고, 배선 Wb'를 통해 외부 전극(24b')에 접속된다. 배선 Wa', Wb'의 배선 길이가 길고, 그 저항치 Rw'가 비교적 큰 값으로 되는 일이 많다. 이 배선 Wa', Wb'에 의한 전압 강하는 무시할 수 없을 정도로 커지게 된다. 따라서 그 저항치 Rw'에 의한 전력 손실이 커지기 때문에, 도 3의 경우와 동일하게 검출 전압 Vdet를 IC측 패드(15b')로부터 취하면 배선의 전압 강하분만큼 낮은 전압이 부하로 인가되기 때문에, 전압 제어 특성이 악화한다.
이 전압 제어 특성의 악화를 억제하기 위해서는 전압 검출용의 IC측 패드(15c)를 별도로 설치하고, 외부 단자(24b')의 전압을 IC측 패드(15c)를 통해 제어 회로(12)에 검출 전압 Vdet로서 귀환하도록 구성할 필요가 있다.
이와 같이, 본 발명에서는 레귤레이터를 구성하는 경우에는 대전류에 수반하는 배선에서의 전압 강하가 적어지기 때문에, 전압 제어 특성을 향상할 수 있다. 또, 그 전압 강하가 적어짐으로써 IC칩 본체의 파워용 패드(15b)를 센스용 패드로서 공용할 수 있게 된다. 이에 따라, 센스용 패드를 생략하여 패드 수를 경감할 수 있다.
추가로, 본 발명의 제2 실시예로서 도 5를 이용하여 이 구성을 이하와 같이 설명한다.
도 5는 제2 실시예로서 상술한 도1a, 도 1b의 반도체 장치의 구성을 설명하기 위한 단면도이다. 도 5에 있어서, 제1 실시예와 동일하게 IC칩 본체(10)의 내부에 도 1a에 도시된 파워 트랜지스터(11), 제어 회로(12) 등의 각 구성 요소가 설치되어 있다. 이 IC칩 본체(10) 표면에 IC측 패드(15)가 형성되고, 이 IC측 패드(15)에 범프(16)가 전기적으로 접촉되도록 설치되어 있다. 그래서, 기판(20)의 패드(21)가 범프(16)에 의해 IC칩 본체(10)의 IC측 패드(15)와 접속되어 있다.
여기서, 제2 실시예는 기판(20)의 구성에 특징을 갖는 것으로, 보다 구체적으로는 도 5에 도시된 바와 같이, IC칩 본체(10)의 한 면에 수직 방향으로 복수의 절연층(20a, 20b, 20c)을 적층시켜서 기판(20)을 형성한다. 이 구성에 의해 복수의 외부 전극은 상기 적층 기판의 한 면에서부터 다른 면으로 향해 복수의 절연층을 통과하여 각각의 외부 전극에 대응하도록 형성된 연통로를 통해 형성된다. 이로 인해, 이 연통로는 도 5에 도시된 바와 같이 단면으로 본 경우 크랭크 형상으로 형성된다.
각 패드(21)와 각 외부 전극(26)이 배선(22)에 교대로 접속되고, 외부 전극(24)은 한 면측에서 다른 면측으로 연통로(25)를 통해 접속되어 있다.
동일하게, 다른 기재에 있어서는 설명하나, 외부 전극(24)에서부터 개개의 기판측 패드(21)로의 접속 방법 등은 도 1b에 설명된 바와 동일하다.
본 발명에 의하면, IC칩 본체의 파워 소자로부터 외부 전극까지의 배선 길이가 짧아지기 때문에 배선 저항이 작아진다. 이에 따라, 손실을 경감할 수 있다.
또, 대전류에 수반하는 배선에서의 전압 강하가 적어지기 때문에, 레귤레이터의 제어 특성을 향상할 수 있다. 또, 그 전압 강하가 적어짐으로써, IC칩 본체의 파워용 패드를 센스용 패드로서 공용할 수 있게 된다. 이에 따라, 센스용 패드를 생략하여 패드 수를 삭감할 수 있게 된다.
또, 본 발명의 반도체 장치를 프린트 회로 기판에 실장할 때에, 동일하게 실장되는 디스크 리트 부품(예, 콘덴서, 코일, 트랜지스터 등)의 배선도 최외주의 외부 전극으로부터 인출하기 때문에, 프린트 회로 기판상에서의 배선 길이도 단축할 수 있다.
또, 구석부의 기판측 패드는 파워 소자용으로는 사용하지 않기 때문에, 프린트 회로 기판에 설치한 후에 열응력 등에 의해 절연 기판이 휘는 경우에도 접촉 불량이나 박리 등의 영향을 작게 할 수 있다.

Claims (6)

  1. 파워 소자를 포함하고, 한 면의 외연부에 신호용 패드 및 상기 파워 소자가 접속되어 있는 파워용 패드를 가진 다수의 IC측 패드가 배열되어 있는 IC칩 본체와,
    절연 기재와, 이 절연 기재의 다수의 관통 구멍을 한 면측으로부터 다른 면측에 개별적으로 관통하여 상기 다른 면측에 돌출하고 있고, 격자 형상으로 배치되어 있는 다수의 외부 전극과, 상기 절연 기재의 상기 한 면측에서 상기 IC측 패드에 각각 대응하여 전기적으로 접속되어 있고, 상기 다수의 외부 전극을 둘러싸도록 배치되어 있는 다수의 기판측 패드와, 상기 다수의 기판측 패드와 상기 다수의 외부 전극을 각각 접속하는 다수의 배선을 가진 기판을 구비하고,
    상기 IC측 패드 중에서 상기 파워용 패드는 상기 배선의 길이가 짧아지도록 상기 외부 전극 중에서 최외주의 외부 전극에 접속되어 있는 상기 기판측 패드와 접합되어 있는 것을 특징으로 하는 반도체 장치.
  2. 파워 소자를 포함하고, 한 면의 외연부에 신호용 패드 및 상기 파워 소자가 접속되어 있는 파워용 패드를 가진 다수의 IC측 패드가 배열되어 있는 IC칩 본체와,
    절연 기재와, 이 절연 기재의 다수의 연통로를 한 면측으로부터 다른 면측에 개별적으로 연통하여 상기 다른 면측에 돌출하고 있고, 격자 형상으로 배치되어 있 는 다수의 외부 전극과, 상기 절연 기재의 상기 한 면측에서 상기 IC측 패드에 각각 대응하여 전기적으로 접속되어 있고, 상기 다수의 외부 전극을 둘러싸도록 배치되어 있는 다수의 기판측 패드와, 상기 다수의 기판측 패드와 상기 다수의 외부 전극을 각각 접속하는 다수의 배선을 가진 기판을 구비하고,
    상기 IC측 패드 중에서 상기 파워용 패드는 상기 배선의 길이가 짧아지도록 상기 외부 전극 중에서 최외주의 외부 전극에 접속되어 있는 상기 기판측 패드와 접합되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 파워용 패드와 접합되는 상기 기판측 패드는 기판의 구석부에 위치하는 기판측 패드를 제외하는 기판측 패드로부터 선택된 것을 특징으로 하는 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 파워 소자는 파워 트랜지스터인 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서,
    상기 파워 트랜지스터는 전원 전압을 소정의 출력 전압으로 조정하기 위한 레귤레이터용 트랜지스터인 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 레귤레이터용 트랜지스터의 출력단이 접속되는 상기 IC측 패드에 있어서 전압에 따른 검출 전압을 레귤레이터용 트랜지스터의 제어 회로에 귀환하는 것을 특징으로 하는 반도체 장치.
KR1020040072553A 2003-09-11 2004-09-10 반도체 장치 KR100668909B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00319203 2003-09-11
JP2003319203A JP3730644B2 (ja) 2003-09-11 2003-09-11 半導体装置

Publications (2)

Publication Number Publication Date
KR20050027067A KR20050027067A (ko) 2005-03-17
KR100668909B1 true KR100668909B1 (ko) 2007-01-12

Family

ID=34269864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072553A KR100668909B1 (ko) 2003-09-11 2004-09-10 반도체 장치

Country Status (5)

Country Link
US (1) US7576419B2 (ko)
JP (1) JP3730644B2 (ko)
KR (1) KR100668909B1 (ko)
CN (1) CN100378980C (ko)
TW (1) TWI268592B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101094901B1 (ko) 2007-10-04 2011-12-15 주식회사 하이닉스반도체 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치
KR102284123B1 (ko) * 2014-05-26 2021-07-30 삼성전기주식회사 회로기판, 전자부품 및 회로기판 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JPH09199629A (ja) * 1996-01-18 1997-07-31 Toshiba Corp 半導体装置
JP3147165B2 (ja) 1998-09-02 2001-03-19 日本電気株式会社 回路装置、その製造方法
JP3343730B2 (ja) * 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
TW452953B (en) * 2000-05-22 2001-09-01 Via Tech Inc BGA chip package capable of decreasing its impedance when operating at high frequency
AU2001273458A1 (en) * 2000-07-13 2002-01-30 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
JP4217388B2 (ja) * 2001-06-26 2009-01-28 株式会社東芝 半導体チップ及び半導体モジュール

Also Published As

Publication number Publication date
US20050056930A1 (en) 2005-03-17
US7576419B2 (en) 2009-08-18
TW200514224A (en) 2005-04-16
CN100378980C (zh) 2008-04-02
TWI268592B (en) 2006-12-11
CN1595647A (zh) 2005-03-16
JP3730644B2 (ja) 2006-01-05
KR20050027067A (ko) 2005-03-17
JP2005086121A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
US7372131B2 (en) Routing element for use in semiconductor device assemblies
US20180012831A1 (en) Semiconductor device
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US6731009B1 (en) Multi-die assembly
US9087710B2 (en) Semiconductor device with stacked semiconductor chips
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US7501709B1 (en) BGA package with wiring schemes having reduced current loop paths to improve cross talk control and characteristic impedance
US8890329B2 (en) Semiconductor device
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
WO2012054335A1 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristic
US20070072340A1 (en) Electronic Device with Inductor and Integrated Componentry
CN1316606C (zh) 半导体器件
KR100668909B1 (ko) 반도체 장치
US9721928B1 (en) Integrated circuit package having two substrates
US6392145B1 (en) Semiconductor device including and integrated circuit housed in an array package having signal terminals arranged about centrally located power supply terminals
JP4503611B2 (ja) 半導体装置及びその製造方法
US7939951B2 (en) Mounting substrate and electronic apparatus
US20080296748A1 (en) Transmission line stacking
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
US7187065B2 (en) Semiconductor device and semiconductor device unit
KR20220033089A (ko) 복합 반도체 패키지 제조방법 및 동 제조방법으로 제조된 복합 반도체 패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
JP2006310569A (ja) 半導体パッケージおよび電子機器
KR20100064146A (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
JPH1140696A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee