CN100367403C - 被选存储单元非破坏性读出的方法及设备 - Google Patents

被选存储单元非破坏性读出的方法及设备 Download PDF

Info

Publication number
CN100367403C
CN100367403C CNB028055314A CN02805531A CN100367403C CN 100367403 C CN100367403 C CN 100367403C CN B028055314 A CNB028055314 A CN B028055314A CN 02805531 A CN02805531 A CN 02805531A CN 100367403 C CN100367403 C CN 100367403C
Authority
CN
China
Prior art keywords
voltage
potential
bit line
word line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028055314A
Other languages
English (en)
Other versions
CN1494719A (zh
Inventor
P·-E·诺达尔
H·G·古德森
G·I·莱斯塔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ensurge Micropower ASA
Original Assignee
Thin Film Electronics ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thin Film Electronics ASA filed Critical Thin Film Electronics ASA
Publication of CN1494719A publication Critical patent/CN1494719A/zh
Application granted granted Critical
Publication of CN100367403C publication Critical patent/CN100367403C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Record Carriers (AREA)
  • Glass Compositions (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
  • Optical Record Carriers And Manufacture Thereof (AREA)

Abstract

一种确定在具有字线与位线的无源矩阵可寻址数据存储装置中的存储单元的逻辑状态的方法，用探测电压检测和相关电流响应的成份，并且将时间相关的电位施加在所选字线与位线或字线与位线组上，所述电位在幅度和定时上互相协调，以使得在非启动字线和启动位线之间的非寻址的全部或某些的两端电压仅包含与探测电压暂态相关的可忽略电压成分。执行该方法的设备利用启动字线上的全部存储单元的顺序读出。通过多路复用器选择启动字线，同时在读出期间把非启动字线箝位到地。执行该方法的另一设备仅有单一检测电路。本发明利用可极化存储器材料消除电容状结构的无源矩阵可寻址存储器阵列中的容性耦合，用于被选存储单元非破坏性读出。

Description

被选存储单元非破坏性读出的方法及设备
技术领域
本发明涉及用于确定在包含字线与位线的无源矩阵可寻址数据存储装置中设置的选择的存储单元的逻辑状态的一种方法，其中具体的逻辑状态根据预定协议被指定唯一的逻辑值；其中所述单元在电容器状的结构中以电极化状态的形式存储数据，该电容器状的结构包括可极化材料，尤其是能够展现磁滞现象的铁电或驻极体材料；其中所述可极化材料在所述电容状结构两端没有外加电压的条件下能够保持不消失的电极化性；其中通过启动所关注存储单元处交叉的字线或位线或二者，进行存储单元的选择；其中通过在字线或位线之间外加电位差实现字线或位线的启动，因而使所选单元承受由所加电位差产生的小信号探测电压，由此从所述单元产生电流响应；其中所述小信号探测电压以任意可选择方式与时间相关，并且具有的电压幅度和/或持续时间小于为了引起所述单元的极化状态中显著的永久改变所需的电压幅度和/或持续时间；其中通过检测来自所述选择单元的所述电流响应中的分量，确定所述逻辑状态；其中该电流响应的分量与所述小信号探测电压或从该小信号探测电压获得的基准信号暂态相关；并且其中根据所述电流响应与一组预定的判据的比较而执行关于所选单元的逻辑状态的判定。
本发明还涉及执行该方法的设备。
背景技术
在近几年中，已经出现了以薄膜构成的可极化电介质的数据存储器。在本说明书中尤其感兴趣的是驻极体、以及陶瓷或聚合铁电体，其中单个存储单元的逻辑状态由该单元中的薄膜的极化方向来表示。在铁电体的情况下，通过施加超过该铁电体矫顽磁场的适当定向的电场，以期望的方向极化该薄膜，而将数据写入到该存储单元中。这种材料的主要优点是，保持其极化而不必连续供电，即该数据存储器是非易失性的。
已经展示了具有根本不同的器件结构的两个主类存储装置。
在第一类装置中，每一个存储单元包括至少一个晶体管。整个存储器结构是有源矩阵类型的，与传统的SRAM和DRAM相比的主要优点是该铁电存储逻辑状态的非易失特性。在这些类型的装置中，每一单元中对一个或多个晶体管的需求带来了复杂性以及相对于器件面积而言的数据存储降低的缺点。
在与本申请尤其相关的第二类装置中，存储单元被排列成无源矩阵结构，其中的两组互相正交的电极形成在电极之间交叉点处的电容状结构的阵列。每一个电容器构成存储单元，其中铁电体薄膜夹在电极之间。
根据现有技术，通过把幅值足以克服磁滞效应的电场加到关注的每一单元中的材料并且使该单元中的电极化性对准所加电场的方向而将数据写到各个存储单元中或从其读出数据。如果在施加该场之前已经使材料在该方向上极化，则不出现极化反转而仅有小瞬态电流流经该单元。但是，如果该材料以相反的方向被极化，则出现极化反转，引起大得多的瞬态电流流经该单元。因此，读出单独的存储单元中的逻辑状态，即确定单元中的电极化性的方向是通过应用幅度足以超过该铁电体中的矫顽磁场的电压、并且检测产生的电流而实现的。
与基于有源矩阵的装置比较，该基于无源矩阵的装置能够被做得高得多的存储单元密度，并且该存储矩阵本身的复杂性小得多。但是，根据现有技术的读出过程是破坏性的，包括在被读出单元中的该数据内容的丢失。因此，如果期望那些数据还被存储，则读出的数据必须写回到该存储装置中。极化反转的更严重的结果是疲劳，即可换向的极化作用的逐渐丧失，通常伴随的是需要更高的外加电压到该单元以便实现该极化反转。疲劳限制了能够由给定存储单元承受的读出循环的数量，并且因此限制了应用的范围。此外，其导致响应减慢以及该存储装置对于高电压的需求。在给定装置中的针对个别存储单元的操作参数中伴随的逐渐变化很少能被事先预测，并且导致需要″最槽情况″设计以及次最佳的操作。
已经做出种种努力来开发技术，以便实现从基于铁电体的存储器的非破坏性读出，同时保持简单的基本存储单元的结构。
C.J.Brennan在美国专利5343421、5309390、5262983、5245568、5151877和5140548中公开了铁电体电容单元以及相关的用于数据存储的基本电路组件。通过探测该小信号电容值而同时地让该铁电体经历适度的偏磁场，即在读出过程中不导致该单元两端的峰值电压超出铁电体中的矫顽磁场的偏磁场，而确定该电容器中的自发极化的方向并且因而确定该存储单元的逻辑状态。但是，对于使用Brennan描述的方法和装置有某些非常特定的前提，根据在该电极处的空间电荷累加的激活现象显然取决于该电极使用的材料以及邻接的铁电体。数据的读出包括该空间电荷的探测，其必须被在与这种电荷累加相兼容的时标上执行。而且，Brennan的专利不包含关于小信号和偏置电压将被定时以及彼此相关方式的教导，这种教导对于实际装置中的实施是最重要的。也没有关于所讨论的存储单元如何能够被设计、以及在实现有效和可靠读出和写入操作的大阵列中进行寻址的任何教导。
在转让给本申请人的国际专利申请PCT/NO 01/00472中，一套非破坏性读出技术和相关的设备被公开并且结合铁电体薄膜电容存储器装置做了讨论。通过把该存储单元与时间相关的电压组合、引出响应被处理的线性和非线性分量的小信号电流而实现读出，以便确定每一单元的逻辑状态。其中所讨论的存储单元构造很适合于无源矩阵寻址方案，问题是没有公开在实践中应如何实现。这是一个很重要的事情，其结论将确定上述指出的非破坏性读出方案是否最终可行。
美国专利No.5666305(Mihara&al.)公开了当以特定方式使用于存储数据的存储单元极化时铁电存储单元如何可以非破坏性读出。存储单元在任一方向上被极化至剩磁以用于写第一逻辑值，而对于写第二逻辑值，其经历了部分极化，其中铁电畴的混合在正和负方向上被极化。对于读出，具有幅度仅为切换电压的一部分的电压脉冲或电压脉冲串被施加于存储单元，并且其实际逻辑状态通过检测电容或电流值来确定。Mihara&al.实际上涉及铁电存储器的两个变型实施例。第一个是混合式晶体管/铁电存储器，其中铁电存储器材料作为栅电极和场效应晶体管的沟道区域之间的薄膜来提供，从而起到栅绝缘体的作用。铁电材料的极化状态影响晶体管沟道的导电性并且通过为栅极加偏压并且检测漏极电流来执行读出。按照Mihara&al.的另一个实施例是传统的无源矩阵可寻址铁电存储器，其中存储单元再次如上所述地那样被极化以用于存储逻辑值并且通过施加小信号脉冲或者最好施加小信号脉冲串来执行读出以便于提供表示逻辑状态的电容值的非破坏性读出。
总结现有技术的讨论表明，结合在无源矩阵可寻址存储器结构中设置的的存储单元，其中该单元是填充有展现磁滞现象的可电极化材料(例如铁电材料)的电容器形式，需要的装置和方法应将能够非破坏性地读出数据，而没有来自该矩阵中的非寻址单元的寄生效果来劣化该读出。
发明内容
本发明的一个主要目的是提供策略和方法，用于非破坏性地读出经无源矩阵排列寻址的所选存储单元的逻辑状态，同时避免由寄生信号影响所造成的测量的劣化，该寄生信号影响尤其是由矩阵中的容性耦合所引起，这种容性耦合将出现在例如从该矩阵中的非寻址单元容性拾取的信号(电荷)中，或来自在该矩阵中的环绕该所选单元的电极和单元网络电容拾取。
本发明的另一目的是描述类属过程并且提供用于执行上述策略和方法的特定的装置实例。
本发明的又一目的是实现从存储装置实质无疲劳地读出，而不需要任何每一读取操作之后的写回。
利用确定在包含字线和位线的无源矩阵可寻址数据存储装置中设置的所选存储单元的逻辑状态的方法实现上述目的以及另外的特点和优点，其中具体的逻辑状态根据预定协议被指定唯一的逻辑值；其中所述单元在电容器状的结构中以电极化状态的形式存储数据，该电容器状的结构包括可极化材料，尤其是能够展现磁滞现象的铁电或驻极体材料；其中所述可极化材料在所述电容状结构两端没有外加电压的条件下能够保持不消失的电极化性；其中通过启动所关注存储单元处交叉的字线或位线或二者，进行存储单元的选择；其中通过在字线或位线之间外加电位差实现字线或位线的启动，因而使所选单元承受由所加电位差产生的小信号探测电压，由此从所述单元产生电流响应；其中所述小信号探测电压以任意可选择方式与时间相关，并且具有的电压幅度和/或持续时间小于为了引起所述单元的极化状态中显著的永久改变所需的电压幅度和/或持续时间；其中通过检测来自所述选择单元的所述电流响应中的分量，确定所述逻辑状态；其中该电流响应的分量与所述小信号探测电压或从该小信号探测电压获得的基准信号暂态相关；并且其中根据所述电流响应与一组预定的判据的比较而执行关于所选单元的逻辑状态的判定；以及其中在选择的字线与位线或字线与位线组上采用时间相关的电位，所述时间相关的电位以幅度和时间互相协调，以便在若干非启动字线和一个启动位线或若干启动位线之间的交叉点和/或在若干非启动位线和至少一个启动字线之间的交叉点处的全部或某些非选择单元的两端产生的电压被造成仅包含与所述小信号探测电压或从该小信号探测电压获得的基准信号暂态相关的可忽略的电压分量。
通常和有利的是，当执行根据本发明的方法之时，仅单一的字线被启动。
在根据本发明的方法中，考虑有利地将非启动字线和/或位线受到具有高保真度的动态跟踪电位的控制，并且实时地将电压分别加到启动的位线和/或字线；和/或通过从一个启动位线或若干启动位线得到信号的专用信号源来控制在非启动字线上的电位，以便动态地跟踪所述启动位线或若干启动位线上的电位；和/或通过从启动字线得到信号的专用信号源来控制在非启动位线上的电位，以便动态地跟踪所述启动字线上的电位；和/或通过采用切换和接线而把在非启动字线上的电位电锁存到一个启动位线或若干启动位线上的电位来控制在非启动字线上的电位；和/或通过采用切换和接线而把在非启动位线上的电位电锁存到在启动字线上的电位而控制在非启动位线上的电位。
在根据本发明的方法中，考虑有利地采用连接到每一启动位线的启动电子电路，其将启动位线上的电位保持在预定值，并且最好随即选择所述预定值作为系统接地电位。而且，最好是所有的位线都是启动位线。而且，在该连接中，最好提供多路复用器或通路门组合，以便每次把一个启动位线连接到把所述一个启动位线上的电位保持在该预定值的启动电子电路；或者作为备选方案，最好提供多路复用器或通路门组合，以便每次把选择的启动位线组连接到把启动位线上的电位保持在该预定值的一组启动电子电路。而且在该连接中，该启动电子电路最好提供关于流入启动位线的电荷或电流的信息。
在根据本发明的方法中，有利地考虑把非启动字线和/或非启动位线通过通路门或开关的组合而锁存到系统接地电位。
在根据本发明的方法中有利地考虑提供多路复用器或通路门，以便每次把一个启动字线连接到电子电路，其根据预定协议控制在所述一个启动字线上的电位，随后在所述一个启动字线上的电位最好包括小信号探测电压和背景偏置电压的叠加。
在根据本发明的方法的第一实施例中，利用矩形波串方法分析来自所选存储单元的电流响应，所述矩形波串方法采用从控制在启动字线和/或一个启动位线或若干启动位线上的电位的电路获得的定时信号。
在方法根据本发明的第二实施例中，来自所选存储单元的电流响应是利用锁定方法分析的。所述锁定方法采用从控制在所述启动字线和/或所述启动位线上的电位的电路得出的频域中的一个或多个基准信号。在该连接中，最好是利用从所述所选存储单元两端施加的电压的探测电压分量获得的基准信号执行该分析；或者作为备选方案是利用从该所选存储单元两端施加的电压的偏置电压分量获得的基准信号执行该分析；或利用双基准信号执行分析，一个基准信号是从探测电压分量获得和一个基准信号是从该所选存储单元两端施加电压的偏置电压分量获得；或使用至少下列之一的主频率分量执行该电流响应的分析，即：在其中探测电压包含单一主频率的情况下的所述探测电压的基础或高次谐波(第二、第三...)、或所述探测电压的一个或多个分量的基础或高次谐波(第二、第三...)，其中所述分量包含两种或更多分离的主频率，或通过添加和/或减去所述两种或更多主频率产生的频率之和或频率之差。
上述目标以及另外的特征和优点也将以执行本发明方法的设备实现，该设备包括信号发生器，至少一个信号发生器是与用于所有非启动字线和所有非启动位线上电压的协调施加的至少另一个信号发生器协调的，以使所有非启动字线经历与启动位线相同的瞬时电位并且所有非启动位线经历与启动字线相同的瞬时电位，据此非选择的存储单元经历了暂时与小信号探测电压或由此得到的基准信号相关的可忽略电压分量。
该设备可以连接到铁电存储装置或者和无源可寻址矩阵中的存储单元构成铁电存储装置的一部分，其中第一组电极构成存储装置的字线并且第二组电极构成其位线，以及其中通过用于所有非启动字线和所有非启动位线上电压的协调施加的共享的信号发生器，将非启动位线直接箝位到启动字线电位，所述共享的信号发生器具有较低的源阻抗。
在该设备中，通过用于所述位线电压的协调施加的从属信号发生器，将除启动字线之外的所有字线以及所有位线直接箝位到启动位线电位。
该设备还可包括可连接到该设备的一个或多个检测放大器电路，用于检测来自所选单元的电流响应的分量；以及一个或多个锁定放大器，每个锁定放大器连接到相应的一个或多个检测放大器电路的一个输出端，用于暂时使所述分量与小信号探测电压或由后者得到的基准信号相关。
附图说明
从下面参照附图对本发明最佳实施例的详述讨论，本发明将变得显见，其中：
图1示出用于铁电体类型的存储器材料的常规磁滞曲线，
图2是本发明使用的例如铁电存储器的无源矩阵寻址存储器中的电极设置，
图3是例如铁电体存储器单元的典型的小信号电流响应现象，
图4a是以根据本发明的方法获得的读出电压图案的实例，
图4b是对应于该读出电压图案的电位图案，
图5是根据本发明方法的第一实施例的原理，
图6是图5中的实施例的一个变型，
图7是图5中的实施例的另一个变型，
图8是本发明使用的检测放大器电路的实例，
图9是根据本发明方法的第二实施例的原理，
图10是用于执行根据本发明方法的第二实施例的本发明第一设备的结构，以及
图11是用于执行根据本发明方法的第二实施例的第二设备的结构。
具体实施方式
在更详细地描述本发明之前，将简略讨论本发明的一般背景。
图1示出了用于铁电材料的通常磁滞曲线，其中零外场中的两种稳定的极化状态分别由指定的逻辑状态″0″和″1″表示。
磁滞曲线给出了以微法拉/cm2为单位的电极化与以伏特为单位的电位的函数关系。图1中，正极化表示为逻辑″0″，而负极化表示为逻辑″1″。而且，VC表示矫顽性电压、PR给出剩余极化、
Figure C0280553100131
是饱和电压的极化与剩余极化PR之间的差。P*最终表示当极性反相时的极化总体改变，如将是当存储单元从逻辑″0″切换到逻辑″1″时的情况，如可能出现在存储单元的破坏性读出当中。
图2示出了无源矩阵可寻址铁电存储器通常采用的电极设置。存储器介质本身，即该铁电材料，分别设置在第一行平行电极WL1-WLm(称为水平电极)和第二行平行电极BL1-BLn(取向垂直于第一组电极并且称为垂直电极)之间，如此形成了正交电极矩阵。在把电压分别施加到水平和垂直电极上之时，在矩阵中的电极的交叉点或相交点处实现存储单元。在把电压施加到具体的水平电极和垂直电极上之时，在所讨论存储单元的两端将形成电位，并且将按照可适用或根据预定协议，获得分别对应于逻辑″0″和逻辑″1″的正或负类别的电极化。
在本发明中，将尤其关注上面评论的现有技术中涉及类型的某些具体非破坏性读出方案，并且考虑与本发明的相关结合。通常，通过在关注的所选单元两端应用小信号时间变化测试电压以测量该关注存储单元的小信号响应，而同时提供具有比该小信号测试电压的时间变化更缓慢的一个叠加偏压，来进行读出。通常通过记录该记录的小信号响应对于该偏压的依存关系，显示该逻辑状态。该偏压可被选择根据预定的方案改变，例如在相同或相反极性的两个值之间切换或在两个极值之间周期地调制。该小信号响应可以是例如在小信号测试电压的频率下的存储单元的电容，或可以是更高次谐波响应信号的幅度或相位。
为了与通常用法和参照图2使用的描述保持一致，下列名称将用于下面的说明，即把水平电极WL表示为字线，而把垂直电极BL表示为位线。那些被选择用于写入、读取、擦除或更新的存储单元被称为所选单元，同时其余存储单元被称为非所选单元。连接到一个或多个所选单元的字线WL被称为启动字线(缩写为AWL)，而连接到一个或者多个所选单元的位线BL被称为启动位线(ABL)。相应地，没有连接到任何所选单元的字线WL和位线BL被分别称为非启动字线(IWL)和非启动位线(IBL)。
在无源矩阵可寻址存储器阵列中的数据存储、读出和擦除中的基础和反复出现的问题是在矩阵中的电极和存储单元的网络中的大量的电链接。因此，加到一组互相交的字线与位线、以便寻址矩阵中给定的单元或一组给定单元的电压可以同时使得在该矩阵中的非寻址的单元受到可能干扰其逻辑状态的电压的影响，或者这种非寻址单元可能会造成劣化由寻址单元测量的响应的电荷。这一点可以参照图2说明。假设例如期望读出在如图所示矩阵中的启动字线AWL和启动位线ABL之间重叠处的存储单元1的逻辑状态。还假设通过把时间相关的电压加到该单元1并测量产生的电流响应来执行该读出。因为测量通过连接到该矩阵边缘的启动字线与位线AWL、ABL来执行，所以加在那些线上的电位也在连接到那些线的非寻址单元处感应到。因而，根据贯穿该矩阵的电位和阻抗的整体分布，来自大量非寻址单元的寄生信号可加到来自该寻址单元1的测量响应。考虑到实际装置将包括具有数百或几千的字线与位线的矩阵，此问题能由电子领域的技术人员容易地理解。
在以结构简化并且灵活的方式结合高存储单元密度中，无源矩阵寻址是唯一的。但是就本发明人所知，没有任何现有相关技术能解决采用上述Brennan的专利中教导的类型的、或上述国际专利申请NO.PCT/NO01/00472中教导的类型的非破坏性读出方案或类似方案的无源矩阵可寻址存储器装置中的寄生信号的问题。如果这种非破坏性读出方案不能与现实和高效的寻址部件结合，则这种非破坏性读出方案将依然只有学术上的意义。
如在介绍中所言，虽然本发明旨在消除例如由容性耦合引起的寄生信号的影响，但是应该理解的是，在应用根据本发明的方法的一个无源矩阵可寻址存储器中，还可能出现感应或辐射耦合，引起来自在矩阵中的电极的网络和环绕该所选单元的单元的感应或辐射。当把该存储矩阵看作容性、感性和阻性元件的网络时将会很容易看到这一点，其中另外具有频率分量的时间变化电压或电流可在该矩阵中流动。但是，在大的无源可寻址存储器矩阵上并且根据使用矩阵的简化模型，即该矩阵中不同线之间的连接能够使用容性、感性和阻性集总元件来描述的集总参数电路，进行了模拟研究。根据模仿具有合理精度的实际装置的现象的二维模型的场模拟，可以料想该容性耦合是寄生信号影响的主要原因，而在实践中的感性耦合能够被忽略。而且出现的辐射效应可以忽略。即使该矩阵中的信号流可能有频率分量，但是该信号能够被认为是时间慢变的并且相应频率低。任何容性和感性耦合都能够被认为是近场效应，并且该矩阵的实际尺度还保证将不出现延迟效应。在1GHz下，电磁波的波长是33cm，而应用根据本发明的方法的装置将符合标准的微电路技术的尺度，即具有数量级为几个毫米到比如1cm的线性尺度。增加存储密度，即增加存储装置的单元密度，可能使得更易于有寄生效应，但是该线宽、间距、单元尺寸的任何按比例减低将不改变电荷密度，并且在该工作电压中的场强也伴随有对应的降低。总之，在任何情况下，所讨论的存储装置都能够在实际上被主要地视为由网络中的若干集总容性结构或集总电荷构成，所述电荷或是静态的或仅在寻址操作过程中稍受影响，至多引入近场耦合效应，其中频率远低于被认为是感应任何辐射耦合出现的频率。从上述考虑的观点来看，下面对根据本发明的方法和设备的具体实施例的讨论则应该理解为实质上仅与由容性耦合产生的寄生信号影响的降低相关，而与感性或辐射耦合无关。
现在将详细地讨论本发明，并且以更具体术语说明各种最佳实施例。
本发明的基本思想源于这样的考虑，即从电位差驱动的、流经单元和该矩阵中电极的电流得到寄生信号。简单地说，如果矩阵的全部总是被保持在等电位，则将停止电流的流动。但是，其中的相关读出过程要求所选单元将经受时间变化的电压。
根据本发明，该问题通过把时间相关的电位施加到矩阵中的电极使得在该所选单元两端出现适当的偏置电压和探测电压来解决，同时全部非所选单元都在动态检测中在它们两端经受零电压。这一点通过在时间和幅度上相关驱动字线与位线上的电位使得处于非所选单元交叉点的字线与位线具有彼此锁定的电位来实现。因此，如果在给定非所选单元处的字线电位被迫执行变化以便精确并且实时地模仿在连接到相同单元的位线上所施加的时间相关的电位，则动态等电位将产生在所述单元两端。如结合下面最佳实施例描述的那样，在所述非寻址单元交叉处的字线与位线可能都具有互相前后紧接的时间相关的电位，或者它们可能都被箝位到相同的准静态电位。
现将借助于图3和图4说明其基本原理。图3提供了分别在对应于逻辑″0″和逻辑″1″的任一方向上极化的存储单元的小信号电流响应特性。图4a提供了利用叠加在方波偏置电压上的小信号正弦探测电压由选择的存储单元感测的电压读出图案。假设该存储单元展现的该小信号电容与电压特性的函数关系在图3示出。能够看到，能够通过施加偏压并且记录伴随的电容改变来确定逻辑状态″0″和″1″。该偏压可以是时间相关的，并且作为例如正弦或方波来施加，其中特征周期比用于测量该电容的小信号电压的特征周期慢得多。在后一情况中，如图4a所示，所选单元两端的感测电压将随时间变化。此电压由图4b中标记为IWL和ABL的曲线的、在该所选单元交叉位置的启动字线和启动位线之间的瞬时电位差产生，其中该启动字线和启动位线电位被选择为反相位的正弦波。如果控制该非启动字线电位以使其模仿由图4b中IWL标记的曲线表示的启动位线电位，则在IWL和ABL之间的净电位差(其对应于由该启动位线上的全部非所选单元感测的电压)能够被视为总是零。因此，当由连接到该启动位线的传感电路记录该电流响应时，除了所选的一个单元之外，全部单元两端的净电压都将为零。
在许多实际情况中，在非寻址单元的每一侧上精确匹配电位的简单过程需要扩展和修改。根据逻辑状态识别模式(电容与偏压的函数关系、二次或高次谐波、和或差频)，来自寄生电流的多数破坏性信号影响一般是出现在从包含在施加到所选存储单元的电压的通常更低频偏置分量内的那些信号中完全去除的频率之处。因此，在大多数情况下，仅在从所选存储单元上施加的总体电压获得的某些具体频率之处，才需要施加字线与位线的动态电位均衡。这种情况的简单实例是，利用叠加在频率Ω下的低频偏压上的频率ω下施加的高频探测电压来执行电容与偏压函数的测量。假设线性响应，则在此情况中足以在频率ω下执行非所选单元两端的字线与位线电位的均衡。
首先并且如本介绍所述的，本发明旨在消除或降低容性耦合。因此本发明的最重要方面是消除该读出过程中的容性拾取。
在高频下，读出还可能会被由矩阵中别处的字线与位线的感性和辐射耦合引起寄生拾取所劣化。尽管如在前面部分中所示的那样这两种耦合较少涉及，但是本发明另外并且并非完全不重要的方面是最小化由这种耦合而产生的寄生信号拾取。这是根据本发明实施例的一个种类、通过规定在读出周期期间全部非地址字和位线都被引起共同执行电位变化以便模拟施加在启动位线或位线组上的相关信号分量来实现的。这当然将忽略延迟效应，但是在大部分实际存储装置中，每一寻址矩阵将是足够小，并且频率足够低，而使得这种近似是有效的。
图4a和4b给出的单一单元激励实例示出了如何通过在全部非启动字线上的电压协调施加而避免来自与该启动位线相交的非启动字线上的非寻址单元的容性拾取，使得只有不可忽略的小信号激励电压出现在该寻址单元两端。在下面将描述把本发明教导的原则结合到包含将被寻址的多个字线与位线的矩阵中的问题和一些最佳实施例。将会理解，这些实施例决不代表本发明的全部范围。
将参照图5-8讨论根据本发明方法的第一实施例，其中随机地寻址单一存储单元。
图5示出了从利用启动字线AWL和启动位线ABL执行的单一存储单元中读出的无源矩阵，启动字线AWL和启动位线ABL都与该非启动字线和非启动位线隔离。
具体地说，图5示出了如何通过在全部非启动字线与位线IWL、IBL上电压的协调施加而避免来自该启动字线与位线AWL、BWL各自上的非寻址单元的容性拾取，以便只有不可忽略的电压出现在该寻址单元1处以及两端。如能从图中所见，通过镜像在该启动位线ABL上的瞬时电位的全部非启动字线IWL以及同时镜像在启动字线AWL上的瞬时电位的全部非启动位线IBL来实现这一点。以此方式，在该启动字线AWL上的任何非寻址单元的两端没有电压出现，并且同时在启动位线ABL上的任何非寻址单元的两端没有电压出现。
在图5示出的方案中，启动和非启动字线与位线是从两个电流上分离但是互相协调的信号发生器2、2′馈送的，从而能够通过各种各样的的技术和硬件直接在该启动字线与位线的两端执行寻址单元1上的电容测量。
图6示出了如何在该启动位线ABL上由检测放大器电路3检测电流响应，同时由具有较低源阻抗的信号发生器2馈送该启动字线AWL。如图所示，非启动位线IBL可选地连接到该启动字线AWL。图6示出可以被看做图5方案的一个子类的内容，其中非启动位线IBL被直接电压箝位到该启动字线AWL。字线信号发生器2被假设为″恒电压源″，即具有很低的电源阻抗，并且该电流响应由检测放大器电路3检测，当读周期的电压规程结束时检测放大器电路3记录流入该启动位线ABL的电流。利用图5所示的从属信号发生器2′，使该非启动字线IBL上的电位与该启动位线ABL上的电位成为镜像。虽然该非启动位线IBL不通过非所选单元对该启动位线ABL提供电容性电流贡献，但是例如通过提供非启动位线IBL上电位的控制，图6中的方案具有某些有用的属性。当然，更简单的备选方案是允许非启动位线浮动。
图7示出了与图6所示类似的方案，同样具有所选单元1，但是现在通过从属信号发生器2′把电极矩阵中的全部线WL、BL都箝位到启动位线电位。因此图7示出了图5方案的另一子类。其中，除了启动字线AWL之外的该矩阵中的全部线都箝位到启动位线电位。此方案的优点是，不仅与该启动位线ABL相交的全部非启动字线IWL被作为寄生信号源去除，而且消除了来自该矩阵的其它部分的拾取，尤其是消除了来自邻近位线的容性拾取。
根据图5、6和7所示的本发明第一实施例的变型，保证了无论启动位线ABL在何处与非启动字线IWL相交，在该点的单元都会经历两端近零的电压，并且对流经该检测放大器电路3的位线电流的唯一不可忽略的影响是来自该寻址的单元1的。检测放大器电路3可以如图8所示的那样进行配置，图8示出了如何能够以虚假接地定义启动位线ABL。对于测量电容来说这是标准设置，但是可用于与本说明书相关的任何检测模式。通过采用具有高增益的运算放大器，输入端以及因此该位线可被箝位在可随意选择的期望电位，但是在许多实际情况中将与系统接地相同。在这种情况下，连接到该启动位线ABL的点以后将定义为虚假接地。通过采用具有虚假接地的检测电路，从图7看到，除了该启动字线AWL之外的整个矩阵保持接地电位。从简化和屏蔽抵消寄生信号拾取的角度考虑，这显然是有益的结果。在此情况中，所选单元1两端的电压摆动(偏置和探测电压)将是完全来自该启动字线AWL，但是保持了非所选单元两端电位的均衡的基本原理。
现在将参照图9讨论根据本发明方法的、据此字线WL被并行寻址的第二实施例。同样使用的是无源矩阵寻址，但是目前同时寻址字线上整行的存储单元，而同时抑制寄生信号。
在此第二实施例中，通过连接到图9的每一个位线BL的专用检测放大器电路3读出与一个或者多个、可能全部其它位线平行的每一个位线。因此，能够使除该单一寻址字线AWL之外的整个矩阵在整个读周期中保持在共同电位下，其中全部非启动字线IWL被箝位到选择的电位，例如接地电位，同时把该启动字线AWL连接到提供偏压以及小信号探测电压的信号发生器2，。此信号发生器2具有较低的源阻抗，即能够在连接的启动字线AWL上保持编程的偏压和测试信号电压而不受至交叉位线的电流消耗的影响。每一单独的位线BL都具有与其相关的检测放大器电路3，例如类似于图7所示的检测放大器电路，从而能够确定流入每一个位线的电流。在检测放大器输入端以及因此该位线BL的电位被保持在虚假接地，从而保证在链接位线BL至非启动(非寻址的)字线IWL的单元处不出现容性电荷转移。
在本实施例中，可获得两个重要优点：
1)除了消除从启动位线ABL上非寻址单元的电荷的容性拾取之外，还希望最小化容性串扰以及在该寻址矩阵中的其它位置的字线与位线的感性或辐射耦合。随着信号频率增加和/或字线与位线之间的物理距离减少，即随着装置的设计朝着更高性能的方向发展，这样的问题被加剧。利用本最佳实施例，由于整个矩阵(除了启动字线之外)能够保持在相同电位下，例如保持在接地电位下，所以能够实现大大降低对该读出信号的寄生拾取的影响。这将提供机会来大大减小对读出信号的寄生拾取的影响。
2)由于每一位线BL与该启动(寻址的)字线AWL相交并且提供有其分立的检测放大器电路3，所以有可能从该寻址字线AWL上的全部单元并行读出，其中来自该矩阵的输出数据速率同比增加。
对于电子领域的技术人员来说显而易见的，该第二实施例提供了通过直接布线而实现简化电位控制的可能性。
这一点将结合图10和11讨论，图10和11分别示出了第一和第二设备的设计，两个设备都用于实现根据本发明的第二实施例。
在上述完整字线存取方案中，假设每一个位线都具有与其相关的专用检测放大器电路3。通常，期望尽可能将单元靠近地压缩进该矩阵中，这意味着该位线间距应该最小化。但是，这将导致沿着矩阵边缘的检测放大器电路阵列拥挤，并且随着检测放大器电路的复杂性的增加，该问题被加剧。
避免该拥挤问题的一种方法是，通过利用较少不动产消耗的开关或路由把字线驱动电路和位线检测放大器电路连接到矩阵中的该字线与位线WL、BL来减少字线驱动电路和位线检测放大器电路的数目。为此目的，图10具体示出了根据本发明的用于实施完整字读出方案的第一设备，所述方案采用与非启动字线WL的切换箝位到接地电位同步的时间复用启动字线连接，结合位线BL，其中检测电路将该位线箝位到虚假接地。在每一个位线BL的末端，连接类似于图8所示的检测放大器电路3并且将其箝位到虚假接地。每一个检测放大器电路3连接有锁定放大器4，其中输出端用于读出信号并且输入端用于基准信号。由组合的偏压和信号源5生成基准信号，其中基准输出信号被连接到该锁定放大器4。偏压和信号源5还具有到启动字线驱动器6的输出端，启动字线驱动器6具有与多路复用器7相连的输出端，多路复用器7选择用于读出的字线WL，即该启动字线AWL，而同时适当地偏置非启动字线IWL。字线的反端被连接到通路门组合8，通过使用适当的开关部件8′，通路门组合8允许非启动字线IWL箝位至接地。因此能够读出完整的字线，即能够并行读出其中位线BL交叉启动字线AWL的全部存储单元1。
图11示出了根据本发明的第二设备并且相当类似于图10的设备，但是现在具有到检测电路的位线BL的时间复用连接。图11中的设备通过可连接在位线BL一端的启动位线多路复用器9将信号检测放大器电路3与所选启动位线ABL连接。如同以前，该检测放大器电路3箝位到虚假接地，其输出连接到单一锁定放大器4的输入端，其中单一锁定放大器4的第一输出端用于读出信号并且输入端用于来自组合偏压和检测信号源5的基准信号。组合偏压和信号源5、启动字线驱动器6和启动字线多路复用器7的设计与图10中的设计相同并且当然在后者中执行相同的功能。而且，在图11的设备中，字线WL的另一端被连接到通路门组合8，使得非启动字线WL通过切换部件8′箝位到接地。但是，在图11的设备中，在位线BL的另外一端又设置了非启动位线通路门组合10，其同样使用切换部件10′，使得非启动位线BL被箝位到与非启动字线相同的接地。
如所能见到的那样，图11中的设备实现了整行读出方案，在某种程度上类似于属于本申请人的专利申请中描述的用于破坏性读出的整行读出方案。然而，重要的是要注意到：与破坏性读出方案的情况相反，整行读出能够结合复用来实现，没有数据损失。由于在本例中读出是非破坏性的，在给定读周期中没被开关或路由器寻址的位线上的单元将保持其逻辑状态。因此，结合在检测放大器电路中的顺序读出，通过重复应用完整字线激励可读出整行单元。
对本领域的技术人员来说应当显而易见的是，根据本发明的方法和设备的实施例仅通过示例的方式给出而决不应认为是限制的。很显然，本领域的技术人员能够设计出用于实现至少执行根据本发明方法的必要切换、驱动和复用功能的各种方案，并且不会对根据本发明的方法作任何限制，使得当跨接非寻址单元的电位差转到零时，在任何情况下实现本发明的主要目的，即利用可极化存储器材料消除电容状结构的无源矩阵可寻址存储器阵列中的容性耦合。

Claims (27)

1.一种用于确定在包含字线与位线的无源矩阵可寻址数据存储装置中设置的被选存储单元(1)的逻辑状态的方法，其中具体的逻辑状态根据预定协议被指定唯一的逻辑值；其中所述单元(1)在电容器状的结构中以电极化状态的形式存储数据，该电容器状的结构包括可极化材料，尤其是能够展现磁滞现象的铁电或驻极体材料；其中所述可极化材料在所述电容状结构两端没有外加电压的条件下能够保持不消失的电极化性；其中通过启动所关注存储单元(1)处交叉的字线或位线或二者，进行存储单元的选择；其中通过在其间外加电位差实现字线或位线的启动，因而使所选单元(1)承受由所加电位差产生的小信号探测电压，从而从所述单元产生电流响应；其中所述小信号探测电压以任意可选择方式与时间相关，并且具有的电压幅度和/或持续时间小于为了引起所述单元的极化状态中显著的永久改变所需的电压幅度和/或持续时间；其中通过检测来自所述所选单元(1)的所述电流响应中的分量，确定所述逻辑状态；其中该电流响应的分量与所述小信号探测电压或从该小信号探测电压获得的基准信号暂态相关；并且其中根据所述电流响应与一组预定的判据的比较来执行关于所选单元的逻辑状态的判定；以及其中在选择的字线与位线或字线与位线组上采用时间相关的电位，所述时间相关的电位以幅度和时间互相协调，以便在若干非启动字线和一个启动位线或若干启动位线之间的交叉点和/或在若干非启动位线和至少一个启动字线之间的交叉点处的全部或某些非选择单元的两端产生的电压被造成仅包含与所述小信号探测电压或从该小信号探测电压获得的基准信号暂态相关的可忽略的电压分量。
2.根据权利要求1的方法，特征在于，每次启动单一字线。
3.根据权利要求1的方法，特征在于，使得非启动字线和/或位线受到具有高保真度的动态跟踪电位的控制，并且实时地将电压分别加到启动的位线和/或字线。
4.根据权利要求3的方法，特征在于，通过从一个启动位线或若干启动位线得到信号的专用信号源来控制在非启动字线上的电位，以便动态地跟踪所述启动位线或若干启动位线上的电位。
5.根据权利要求3的方法，特征在于，通过从启动字线得到信号的专用信号源来控制在非启动位线上的电位，以便动态地跟踪所述启动字线上的电位。
6.根据权利要求3的方法，特征在于，通过采用切换和接线把在非启动字线上的电位电锁存到在一个启动位线或若干启动位线上的电位来控制在非启动字线上的电位。
7.根据权利要求3的方法，特征在于，通过采用切换和接线把在非启动位线上的电位电锁存到在启动字线上的电位来控制在非启动位线上的电位。
8.根据权利要求1的方法，特征在于，采用连接到每一启动位线的启动电子电路，所述启动电子电路将启动位线上的电位保持在预定值。
9.根据权利要求8的方法，特征在于，选择所述预定值作为系统接地电位。
10.根据权利要求8的方法，特征在于，全部位线都是启动位线。
11.根据权利要求8的方法，特征在于，提供多路复用器(7)或通路门组合(8)，以便每次把一个启动位线连接到启动电子电路，所述启动电子电路把所述一个启动位线上的电位保持在所述预定值。
12.根据权利要求8的方法，特征在于，提供多路复用器(7)或通路门组合(8)，以便每次把选择的启动位线组连接到把所述启动位线上的电位保持在所述预定值的一组启动电子电路。
13.根据权利要求8的方法，特征在于，启动电子电路提供关于流入所述启动位线的电荷或电流的信息。
14.根据权利要求1的方法，特征在于，通过通路门(8)或开关的组合把非启动字线锁存到系统接地电位。
15.根据权利要求1的方法，特征在于，通过通路门(8)或开关的组合把非启动位线锁存到系统接地电位。
16.根据权利要求1的方法，特征在于，提供多路复用器(7)或通路门组合(8)，以便每次把一个启动字线连接到电子电路，所述电子电路根据预定协议控制在所述一个启动字线上的电位。
17.根据权利要求16的方法，特征在于，在所述一个启动字线上的所述电位包括小信号探测电压和背景偏置电压的叠加。
18.根据权利要求1的方法，特征在于，利用矩形波串方法分析来自所选存储单元的电流响应，所述矩形波串方法采用从控制在启动字线和/或一个启动位线或若干启动位线上的电位的电路获得的定时信号。
19.根据权利要求1的方法，特征在于，以锁定方法分析来自所选存储单元(1)的电流响应，所述锁定方法采用从控制在所述启动字线和/或所述启动位线上的电位的电路获得的频域中的一个或者多个基准信号。
20.根据权利要求19的方法，特征在于，利用从所述所选存储单元(1)两端施加的电压的探测电压分量获得的基准信号执行所述分析。
21.根据权利要求19的方法，特征在于，利用从所述所选存储单元(1)两端施加的电压的偏置电压分量获得的基准信号执行所述分析。
22.根据权利要求19的方法，特征在于，利用双基准信号执行所述分析，一个基准信号是从探测电压分量获得，而一个基准信号是从所述所选存储单元两端施加的电压的偏置电压分量获得。
23.根据权利要求19的方法，特征在于，使用至少下列之一的主频率分量分析该电流响应：即在所述探测电压包含单一主频率的情况下的所述探测电压的基础或高次谐波、或所述探测电压的一个或多个分量的基础或高次谐波，其中所述分量包含两种或更多分离的主频率，或通过添加和/或减去所述两种或更多主频率产生的频率之和或频率之差。
24.一种用于确定在包含字线与位线的无源矩阵可寻址数据存储装置中设置的被选存储单元(1)的逻辑状态的设备，其中具体的逻辑状态根据预定协议被指定唯一的逻辑值；其中所述单元(1)在电容器状的结构中以电极化状态的形式存储数据，该电容器状的结构包括可极化材料，尤其是能够展现磁滞现象的铁电或驻极体材料；其中所述可极化材料在所述电容状结构两端没有外加电压的条件下能够保持不消失的电极化性；其中通过启动所关注存储单元(1)处交叉的字线或位线或二者，进行存储单元的选择；其中通过在其间外加电位差实现字线或位线的启动，因而使所选单元(1)承受由所加电位差产生的小信号探测电压，从而从所述单元产生电流响应；其中所述小信号探测电压以任意可选择方式与时间相关，并且具有的电压幅度和/或持续时间小于为了引起所述单元的极化状态中显著的永久改变所需的电压幅度和/或持续时间；其中通过检测来自所述所选单元(1)的所述电流响应中的分量，确定所述逻辑状态；其中该电流响应的分量与所述小信号探测电压或从该小信号探测电压获得的基准信号暂态相关；并且其中根据所述电流响应与一组预定的判据的比较来执行关于所选单元的逻辑状态的判定；以及其中所述设备包括信号发生器(2，2′)，至少一个信号发生器(2)是与用于所有非启动字线和所有非启动位线上电压的协调施加的至少另一个信号发生器(2′)协调的，以使所有非启动字线经历与启动位线相同的瞬时电位并且所有非启动位线经历与启动字线相同的瞬时电位，据此非选择的存储单元经历了暂时与小信号探测电压或由此得到的基准信号相关的可忽略电压分量。
25.根据权利要求24的设备，特征在于，所述设备连接到铁电存储装置或者和无源可寻址矩阵中的存储单元(1)构成铁电存储装置的一部分，其中第一组电极构成存储装置的字线并且第二组电极构成其位线，以及其中通过用于所述线的电压的协调施加的共享的信号发生器(2)，将非启动位线直接箝位到启动字线电位，所述共享的信号发生器(2)具有较低的源阻抗。
26.根据权利要求24的设备，特征在于，通过用于所述线的电压的协调施加的从属信号发生器(2′)，将除启动字线之外的所有字线以及所有位线直接箝位到启动位线电位。
27.根据权利要求24的设备，特征在于，还包括可连接到所速设备的一个或多个检测放大器电路(3)，用于检测来自所选单元(1)的电流响应的分量；以及包括一个或多个锁定放大器(4)，每个锁定放大器连接相应的一个或多个检测放大器电路(3)的一个输出端，用于暂时使所述分量与小信号探测电压或由后者得到的基准信号相关。
CNB028055314A 2001-02-26 2002-02-15 被选存储单元非破坏性读出的方法及设备 Expired - Fee Related CN100367403C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20010968A NO312928B1 (no) 2001-02-26 2001-02-26 Ikke-destruktiv utlesing
NO20010968 2001-02-26

Publications (2)

Publication Number Publication Date
CN1494719A CN1494719A (zh) 2004-05-05
CN100367403C true CN100367403C (zh) 2008-02-06

Family

ID=19912185

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028055314A Expired - Fee Related CN100367403C (zh) 2001-02-26 2002-02-15 被选存储单元非破坏性读出的方法及设备

Country Status (14)

Country Link
US (1) US6937499B2 (zh)
EP (1) EP1364372B1 (zh)
JP (1) JP2004524640A (zh)
KR (1) KR100564667B1 (zh)
CN (1) CN100367403C (zh)
AT (1) ATE333137T1 (zh)
AU (1) AU2002233838B2 (zh)
CA (1) CA2437050C (zh)
DE (1) DE60213070T2 (zh)
DK (1) DK1364372T3 (zh)
ES (1) ES2267977T3 (zh)
NO (1) NO312928B1 (zh)
RU (1) RU2263359C2 (zh)
WO (1) WO2002069340A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
JP3772774B2 (ja) * 2002-03-22 2006-05-10 セイコーエプソン株式会社 強誘電体記憶装置
US7327619B2 (en) 2002-09-24 2008-02-05 Sandisk Corporation Reference sense amplifier for non-volatile memory
EP1543529B1 (en) 2002-09-24 2009-11-04 SanDisk Corporation Non-volatile memory and its sensing method
US7046568B2 (en) 2002-09-24 2006-05-16 Sandisk Corporation Memory sensing circuit and method for low voltage operation
US7324393B2 (en) 2002-09-24 2008-01-29 Sandisk Corporation Method for compensated sensing in non-volatile memory
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7443757B2 (en) 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
US7196931B2 (en) 2002-09-24 2007-03-27 Sandisk Corporation Non-volatile memory and method with reduced source line bias errors
US6957158B1 (en) * 2002-12-23 2005-10-18 Power Measurement Ltd. High density random access memory in an intelligent electric device
US7082046B2 (en) * 2003-02-27 2006-07-25 Fujitsu Limited Semiconductor memory device and method of reading data
US7349448B2 (en) * 2003-08-01 2008-03-25 Hewlett-Packard Development Company, L.P. Distributed multiplexing circuit with built-in repeater
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7064980B2 (en) 2003-09-17 2006-06-20 Sandisk Corporation Non-volatile memory and method with bit line coupled compensation
NO324607B1 (no) * 2003-11-24 2007-11-26 Thin Film Electronics Asa Fremgangsmate for a betjene et datalagringsapparat som benytter passiv matriseadressering
NO324029B1 (no) 2004-09-23 2007-07-30 Thin Film Electronics Asa Lesemetode og deteksjonsanordning
US7120051B2 (en) 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
US7158421B2 (en) 2005-04-01 2007-01-02 Sandisk Corporation Use of data latches in multi-phase programming of non-volatile memories
US7420847B2 (en) 2004-12-14 2008-09-02 Sandisk Corporation Multi-state memory having data recovery after program fail
US7215565B2 (en) * 2005-01-04 2007-05-08 Thin Film Electronics Asa Method for operating a passive matrix-addressable ferroelectric or electret memory device
KR100682366B1 (ko) 2005-02-03 2007-02-15 후지쯔 가부시끼가이샤 반도체 기억 장치 및 데이터 판독 방법
US7447078B2 (en) 2005-04-01 2008-11-04 Sandisk Corporation Method for non-volatile memory with background data latch caching during read operations
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7463521B2 (en) 2005-04-01 2008-12-09 Sandisk Corporation Method for non-volatile memory with managed execution of cached data
KR100630537B1 (ko) * 2005-08-09 2006-10-02 주식회사 하이닉스반도체 듀얼 페이지 프로그램 기능을 가지는 플래시 메모리 장치의페이지 버퍼 회로 및 그 프로그램 동작 방법
ITTO20070017A1 (it) * 2007-01-12 2008-07-13 St Microelectronics Srl Metodo e dispositivo di lettura non-distruttiva per un supporto di memorizzazione di materiale ferroelettrico
US7876661B2 (en) * 2007-10-02 2011-01-25 Seagate Technology Llc Non-destructive readback for ferroelectric material
KR100934159B1 (ko) * 2008-09-18 2009-12-31 한국과학기술원 강유전체 또는 일렉트렛 메모리 장치
US9286975B2 (en) * 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9786346B2 (en) 2015-05-20 2017-10-10 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
EP3174208B1 (en) * 2015-11-30 2019-09-18 Nokia Technologies Oy Sensing apparatus and associated methods
GB2554861B (en) * 2016-10-04 2021-09-15 Univ Oxford Brookes Sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129622A (ja) * 1991-10-31 1993-05-25 Olympus Optical Co Ltd 強誘電体メモリ装置
JPH06275062A (ja) * 1993-03-19 1994-09-30 Olympus Optical Co Ltd 強誘電体メモリ装置
JPH08102182A (ja) * 1994-09-29 1996-04-16 Mitsubishi Chem Corp 不揮発性半導体記憶装置
US5666305A (en) * 1993-03-29 1997-09-09 Olympus Optical Co., Ltd. Method of driving ferroelectric gate transistor memory cell
CN1267389A (zh) * 1997-06-17 2000-09-20 薄膜电子有限公司 电可寻址无源器件,电寻址该器件的方法以及所述器件和方法的使用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539661A (en) * 1982-06-30 1985-09-03 Fujitsu Limited Static-type semiconductor memory device
US5222047A (en) * 1987-05-15 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for driving word line in block access memory
US5530667A (en) 1991-03-01 1996-06-25 Olympus Optical Co., Ltd. Ferroelectric memory device
JPH0660635A (ja) 1992-08-06 1994-03-04 Olympus Optical Co Ltd 強誘電体メモリ装置
US5666306A (en) * 1996-09-06 1997-09-09 Micron Technology, Inc. Multiplication of storage capacitance in memory cells by using the Miller effect
RU2143752C1 (ru) * 1998-10-23 1999-12-27 Мохнатюк Александр Анатольевич Способ создания трехмерной оптической памяти

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129622A (ja) * 1991-10-31 1993-05-25 Olympus Optical Co Ltd 強誘電体メモリ装置
JPH06275062A (ja) * 1993-03-19 1994-09-30 Olympus Optical Co Ltd 強誘電体メモリ装置
US5666305A (en) * 1993-03-29 1997-09-09 Olympus Optical Co., Ltd. Method of driving ferroelectric gate transistor memory cell
JPH08102182A (ja) * 1994-09-29 1996-04-16 Mitsubishi Chem Corp 不揮発性半導体記憶装置
CN1267389A (zh) * 1997-06-17 2000-09-20 薄膜电子有限公司 电可寻址无源器件,电寻址该器件的方法以及所述器件和方法的使用

Also Published As

Publication number Publication date
RU2003129645A (ru) 2005-04-10
JP2004524640A (ja) 2004-08-12
WO2002069340A1 (en) 2002-09-06
AU2002233838B2 (en) 2005-03-24
ES2267977T3 (es) 2007-03-16
CA2437050A1 (en) 2002-09-06
ATE333137T1 (de) 2006-08-15
US6937499B2 (en) 2005-08-30
US20040071018A1 (en) 2004-04-15
EP1364372A1 (en) 2003-11-26
NO20010968A (no) 2002-07-15
NO312928B1 (no) 2002-07-15
KR100564667B1 (ko) 2006-03-29
RU2263359C2 (ru) 2005-10-27
EP1364372B1 (en) 2006-07-12
DK1364372T3 (da) 2006-10-30
DE60213070D1 (de) 2006-08-24
CN1494719A (zh) 2004-05-05
KR20030077651A (ko) 2003-10-01
CA2437050C (en) 2008-02-12
DE60213070T2 (de) 2007-01-04
NO20010968D0 (no) 2001-02-26

Similar Documents

Publication Publication Date Title
EP1364372B1 (en) Non-destructive readout
JP2004524640A5 (zh)
AU2002233838A1 (en) Non-destructive readout
JP3801823B2 (ja) 磁気的メモリ
KR100558209B1 (ko) 강유전성 메모리 및 그 작동 방법
RU2184400C2 (ru) Сегнетоэлектрическое устройство обработки данных
JP2007087579A (ja) メモリマトリックスのアドレス指定
JP5743987B2 (ja) 受動マトリクス・アドレス指定可能素子の読み取り方法並びにその方法を実施するための素子
CN100530420C (zh) 非易失性无源矩阵器件及其读出方法
US20200381049A1 (en) Memory Systems and Memory Programming Methods
JPH05198194A (ja) 強誘電体コンデンサの非破壊的読取
JPH11260066A (ja) 強誘電体メモリセルをもったメモリ及び強誘電体メモリセルの読出し方法
KR20030041954A (ko) 패시브 매트릭스 메모리에서 판독 및 기록 동작을 수행하는 방법 및 이를 수행하는 장치
JP2004303293A (ja) 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置
EP1346366B1 (en) A method for non-destructive readout and apparatus for use with the method
KR100823007B1 (ko) 넌-스위칭 사전 및 사후-방해 보상 펄스들
TW559810B (en) Method for operating an MRAM semiconductor memory arrangement
HK1063875A (zh) 非破坏性读出
CN1146917C (zh) 用于运行集成存储器的方法
Chadwick The development of a nonvolatile ferroelectric memory with nondestructive readout

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1063875

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080206

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1063875

Country of ref document: HK