CN1003481B - 整个半导体层无电气缺陷的半导体器件及其制造方法 - Google Patents

整个半导体层无电气缺陷的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1003481B
CN1003481B CN86106409.7A CN86106409A CN1003481B CN 1003481 B CN1003481 B CN 1003481B CN 86106409 A CN86106409 A CN 86106409A CN 1003481 B CN1003481 B CN 1003481B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
semiconductor
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN86106409.7A
Other languages
English (en)
Other versions
CN86106409A (zh
Inventor
山崎舜平
铃木邦夫
金花美树雄
深田武
阿部雅芳
小林一平
柴田克彦
薄田真人
永山進
小柳薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60248641A external-priority patent/JPS62108580A/ja
Priority claimed from JP60248640A external-priority patent/JPH0620148B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN86106409A publication Critical patent/CN86106409A/zh
Publication of CN1003481B publication Critical patent/CN1003481B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/208Particular post-treatment of the devices, e.g. annealing, short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/02016Circuit arrangements of general character for the devices
    • H01L31/02019Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S136/00Batteries: thermoelectric and photoelectric
    • Y10S136/29Testing, calibrating, treating, e.g. aging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明介绍了一种没有因针孔或其它缝隙等缺陷引起的漏泄电流的经过改进的半导体器件,还介绍了一种加工半导体器件的经过改良的方法。按照本发明,在制造半导体层过程中所产生的缝隙在用淀积法制造电极之前用绝缘体进行充填。借助这种结构,即使在半导体层上有透明电极,也不会形成短路电流路径。

Description

整个半导体层无电气缺陷的半导体器件及其制造方法
本发明涉及一种半导体器件和制造该半导体器件从而提高该半导体器件性能的方法。更详细地说,本发明涉及消除半导体器件在制造过程中产生针孔或其它缝隙造成电气短路和分路所引起的各项缺陷的措施。
最近,大家都在大力研究淀积非晶形半导体合金的方法,这类半导体合金涉及的领域相当广,可加以掺杂以制造生产p-i-n和其它类型半导体器件用的P型和N型半导体材料,这类半导体器件在光电方面和其它应用上大体上相当于其晶体型的半导体器件。本专利申请人就这类器件在公布专利申请号为昭55-4994、55-124274、56-13777、56-13778和56-13779的日本专利中公开过经过改良的光电池。
图1是现有技术光电器件的一个实例。图中,用一个掩模对准基片上方在玻璃基片1上形成一个透明导电薄膜2。用一个掩模对准基片上方,将半导体层3淀积在基片1上,其间夹有导电薄膜2。此外在带有导电薄膜2和半导体层3的基片1上还有用掩模形成的铝层4作为第二电极。图中的编号31和11分别表示光电池。
两个光电池31和11通过连接件12串联连接。在其连接件12中,第二电极38与第一电极37接触。虽然图中只画出两个连接件,实际上彼此串联连接的光电池是很多的。从图3可以看出,集成光电器件在150℃热处理几十个小时之后具有退化的倾向。退化的原因是由于铝层4与半导体层3反应所致。这类器件不适合户外用,因为在户外可能受到高温的影响。
为了消除上述有害反应,有人用双层电极作为第二电极,这种电极是在铝电极下势上一层ITO薄膜之类的导电透明膜层,ITO薄膜是不和铝层或半导体层起反应的。但这种导电透明电极在制造加工过程中往往会细致地淀积在整个包括针孔、缝隙等缺陷的半导体上。缺陷中的透明电极或者原来就是短路电流的路径,或在造成之后某些因素影响下,会形成短路电流的路径。因此,目前只有变换面积小(例如1厘米×4厘米)的光电器件可供使用。
有人尝试过往非晶形半导体光电器件上加反偏压以消除光电器件中的短路电流路径。所加的反偏压引起大电流流过短路电流路径,从而起了局部加热电流路径的作用。这个局部加热作用促使短路电流路径部位的非晶形半导体形成结晶,从而提高了电流路径的电阻率。遗憾的是,这种方法具有许多局限性。电流路径的电阻率确实因电流集中而有所提高,但比起不受热非晶形半导体器件部位的电阻率则仍然小。结果,短路电流路途并不因此而被消除,只是其电阻率发生了一定限度的变化而已。此外,由于基片表面凹凸不平,这种方法是不能消除短路电流路径的,相反,基片表面凹凸不平正是造成短路电流路径最普遍的原因,特别是形成漫射的背反射器的基片粗糙表面制成的大面积器件,更是如此。
因此本发明的一个目的是提供一种经过改良的半导体器件和一种能有效地消除有害的短路现象的制造该半导体器件的方法。
本发明的另一个目的是提供一种经过改良的半导体器件和一种用简单的方法能消除不希望有的分路的制造该半导体器件的方法。
本发明的又一个目的是提供一种经过改良能设计成有效粗糙面积大但不会导致产生短路电流路径的半导体器件。
图1是现有技术太阳能电池的局部剖面图。
图2(A)至图2(D)表示本发明一个实施例制造过程的局部剖面图。
图3是效率与时间的关系曲线图。
图4(A)至4(D)表示本发明另一个实施例的局部剖面图。
图5是本发明另一个实施例的等效电路。
图6表示反偏置电流随反偏压的增加而变化的趋势。
图7(A)至图7(D)是表示本发明又一个实施例的局部剖面图。
现在看图2(A)至图2(D),这是本发明的一个实施例。
图中,透明电极是在透明基片1上形成和制成图案的。透明基片1由,例如,1.2毫米厚×10厘米长×10厘米宽的玻璃板制成。除此之外,透明电极2或是由200至400埃厚的SnO2层叠加到1500埃厚的ITO层,或是由500埃厚的Sn3N4层叠加到1500埃厚的ITO层、或者是一层1500~2000埃厚掺有卤素杂质的主要是由氧化锡或氮化锡组成的透明层,此透明层是用真空化学汽相淀积法、低压化学汽相淀积法、喷涂法或溅射法制造的。
将如此叠合层用钇铝石榴石激光器发射出来的波长1.06微米或0.53微米的激光进行照射,以在透明电极2上形成一定的图案。诸沟槽13长10厘米、宽50微米,系由与毗邻各电池的有图案的区间形成的,各沟槽之间的间隔宽度为10至20毫米。在该层上,用等离子体法或光化学汽相淀积法制成具有0.2至1.0微米厚(通常为0.5至0.7微米厚)的P-N结或p-i-n结的非单晶层3。例如,非单晶层可以带有P-i-N结,由一层50至150埃厚的P型半导体层(SixC1-x;1>X>0)、一层0.4至0.9微米厚的本征非晶形或本征半非晶形硅半导体层和一层200至500微米厚的微晶层所组成。
在半导体层3上形成了多个缝隙6和针孔6′,这是制造过程中,薄片被卷进半导体层3后又脱落,而无意形成的。从放大倍数为100至1000的显微镜的十个视场中可到观察到二至四个这类缺陷。
根据本发明,孔6和6′用绝缘体加以充填和堵塞。下面将详细介绍堵塞的方法。
用旋涂器或涂敷器将带有孔6和6′的半导体层3涂以光可固化的有机树脂,使所有的孔全部填满树脂。有机树脂可以是东嫘工业公司出售的“photoneeth”树脂或其它周知的光致抗蚀剂。例如,用旋涂器将一定量粘度为120厘泊的photoneeth先在500转/分转速下旋转10秒钟,使0.1至5.0微米的photoneeth涂敷到半导体层3上,再以2000转/分的转速旋转30秒钟,然后在85℃下预焙1小时,从基片一侧用波长300至400毫微米的紫外光17照射该有机层。紫外光因被半导体层3所吸收,不能透过半导体层3。另一方面,堵塞孔6和6′的树脂有选择地被固化了。换句话说,照射强度和波长系这样选择,使半导体层3能起掩模的作用。然后用周知的冲洗法将未固化的树脂除去。留在诸孔中的固化树脂经烧结和后固化处理后在化学性能上就变得非常稳定。
诸孔堵好之后,如图2(B)所示,在沟槽13附近用激光划出窗孔18,给第一电极37和37′提供一个入口。虽然图中的窗孔18一直通到基片1上,但只要第一电极37和37′能从窗孔中露出来,各窗孔18就可以开得浅一些。由两个导电层23和24组成的第二电极4淀积在叠层上,被激光划出的沟槽20分隔成若干部分。
下导电层23可以是300至1400埃厚,由ITO、In2O3、SnO2或ITN(氮化铟和氮化锡的混合物)制成。上导电层24可以是300至5000埃厚,由单层或双层的铝、铬或银料制成。例如第二电极4可以在1050埃厚的ITO层上由1000埃厚的铝层组成。铝层24制备成可反射从基片侧射入的入射光的内表面。ITO层是为防止铝层因与半导体层相互反应起腐蚀而设的。该两层系在不到300℃的温度下用电子束淀积法或等离子体化学汽相淀积法制造的。这样,我们就得出了一个性能得到改进的太阳能电池,这种电池能有效地将波长600至800毫微米的光变换成电能。
为使透明层23与N型半导体贴紧接触,我们认为采用铟的化合物或含氧化铟和/或氮化铟的混合物是可以满足要求的。至于P型半导体,从长期高效率和可靠性的角度考虑,宜采用锡的化合物或SnO2、Sn3N4和/或Sb3N4的混合物。
透明电极23在窗孔18处与第一电极2接触。在此接触点,只有氮化物和/或氧化物的异质结或同质结,不象图1所示的现有技术那样,所形成的是金属结,因而即使在150℃下也没有相互作用存在。此外,这种叠层式电极4,对于用激光形成图案特别有利。即,铝电极24可在形成图案过程中的在用激光切割透明电极23的同时,将铝电极24一道清除并制成图形,透明电极23是在激光的照射下易于升华并能将铝电极从基片上带走的材料。
氮化硅钝化膜21是用光化学汽相淀积法或等离子体汽相淀积成500至2000埃的厚度;在铝电极24上设有引出线5。这样,将诸如聚酰亚胺、聚酰胺、卡普顿(聚酰亚胺薄膜)或环氧树脂等的有机树脂层22配置好之后,半导体器件就制成光电变换器。在该光电变换器中,连接件12把多个光电池31和32串联起来。
有机树脂主要是固定引出电极5用的。此外,还将一个120厘米×40厘米的器件、两个60厘米×40厘米的器件或6个40厘米×20厘米的器件整体封装成符号NEDO标准的120厘米×40厘米的面板。
我们对按上述工艺制造、基片尺寸为10厘米长×10厘米宽的太阳能电池进行了试验,结果如下:
开路电压 12.77伏
占空因数 0.574
短路电流 69.0毫安
转换效率 7.46%
我们还对不经过堵塞工序,但其它制造工序与上述类似的太阳能电池进行了试验,结果如下:
试样1 试样1
开路电压 11.49伏 3.02伏
占空因数 0.471 0.316
短路电流 53.7毫安 54.20毫安
转换效率 4.43% 0.75%
从以上数据可知,堵塞工序提高了太阳能电池的效率。
图3是在大气条件下但在150℃温度下对现有技术和本发明的太阳能电池进行可靠性试验得出的显示归一化效率随时间变化的趋势的关系曲线。曲线25是具有图1结构的现有技术光电池的归一化效率曲线,效率随时间的推移而下降。在现有技术的器件中,铝电极4与半导体层3接触,且氧化锡层37与铝电极4在接触点12处接触。这些接触点使铝电极4氧化,且使电极4和n型半导体层3之间产生相互作用。因此,只有十小时或以上之后,其效率就下降到初始值的50%以下。
另一方面,曲线26是根据本发明用树脂堵塞各孔和分层电极4的实施例描出的效率曲线。看来这种结构只有接触点是氧化物对氧化物式的接触时才能接触点12变得稳定可靠。本发明的另一个重要特点是(图中未示出),由于各产品的性能波动小,所以成品率高。例如,十个10厘米长×10厘米宽的样品,其效率值的变化仅为0.27。
现在看图4(A)至图4(D),这是本发明的另一个实施例。在例如,1.2厘米厚×10厘米长×10厘米宽玻璃板的基片1上形成导电透明薄膜2,例多,在200至400埃厚的SnO2层上叠上1500埃厚的分层ITO层,或主要由掺以卤素的氧化锡或氮化锡组成的一层透明薄膜。该薄膜可用低压化学汽相淀积法、等离子体化学汽相淀积法、喷镀法、溅射法和ECR法制造。
已制成图案的沟槽13将导电薄膜2划分成多个区段,而沟槽13则在微电子计算机控制下用钇铝石榴石激光器产生的1.06微米波长或0.53微米波长的激光束形成的。
已制成图案的沟槽均为50微米宽,10厘米长,各区段即由这些沟槽彼此以10至20毫米的宽度间隔起来,在此薄膜上形成一层有P-N结或P-i-N结的非单晶层,厚度为0.2至1.0微米。最佳实施例的叠层由一层50至150埃厚的P型半导体层(SixC1-x;1>X>0)、一层0.4至0.9微米厚的本征非晶形或本征半非晶形硅半导体层和一层200至500微米厚的微晶层组成。
用旋涂器或涂敷器将具有诸孔6和6′的半导体层3涂以光可固化的有机树脂,使所有的孔全部充满树脂。有机树脂可采用正性光致抗蚀剂,例如,东京应化工业有限公司(Tokyo.Ohka Kogyo Co.,Ltd)销售的OFPR-800型树脂或其它公知的光致抗蚀剂。例如,用旋涂器在500转/分的转数下往半导体层3上涂上0.1至5.0微米厚的光致抗蚀剂,历时5秒钟,然后以2000转/分的速度旋涂一小时,再在85℃下预焙40分钟。有机层用波长300至400毫微米的紫外光17从树脂层一侧照射。用OFPR-800型树脂进行治愈处理时,可用6毫瓦/平方厘米的紫外光照射5秒钟,接着进行后处理。然后用周知的冲洗法,用净水冲洗10分钟,以除去未固定的树脂。其余在孔6和6′中已固定的树脂通过烧结和后固化处理使其在化学性能上稳定。例如,令该层在150℃下后焙一小时。这样就完成了堵塞工序。
堵好孔之后,在毗邻沟槽13处用激光划出窗孔18,如图4(B)所示,形成通往第一电极37和37′的入口。图中的窗孔18虽然通到基片1,但深度可以更浅些,只要到达第一电极37和37′就可以了。由两个导电层23和24组成的第二电极4淀积在诸叠层上,激光刻出的诸沟槽20将第二电极4分隔成若干部分。
第二电极可以是300至500埃厚由,例如,ITO、In2O3、SnO2或ZnO制成的透明导电层,入射光透过该透明导电层射出器件外。
另一方面,第二电极可制成具有反光性,方法是在透明电极上淀积铝、铬或银的单层反射性薄膜,或铝和镍的双层反射性薄膜。在此实施例中,第二电极由一层1050埃厚的ITO层和一层1000埃厚的铝层组成。电极可用溅射法、电子束淀积法或等离子体化学汽相淀积法在300℃以下的温度制成,使半导体不致退化。
现在参看图4(D)和图5,这是加了反偏压的电路图。该电路有一个电源44和多个齐纳二极管43。在各毗邻的二极管43之间和电源与头一个或最后一个二极管之间,分别有连线与第一和第二电极接触,以便将输出电压划分成加到组成器件的各光电池上的反偏压。反偏压应低于半导体层3p-i-n结的击穿电压。因此反偏压不会导致电流流经半导体层3无伤纹的部分。此外,为了防止P-i-N结击穿,从可能可作为分压用的各种元件中,选用了齐纳二极管进行分压。齐纳电压选用略低于P-i-N结击穿电压的电压值。
图5的电路图中包括多个组成器件的光电池,各光电池用相当于半导体层3的二极管和相当于能导致电流漏泄的缺陷(孔)的电阻表示。齐纳二极管43与二极管及电阻并联,这样,就使加到二极管45的电压保持在低于该二极管的击穿电压。在偏压低于击穿电压的情况下,半导体层3上填有有机树脂的孔或伤纹就成了电流流通的通道,电流流经该通道时,该通道发热,电源往往因孔或缺陷完全烧毁而短路。为使烧毁过程易于进行,可事先将基片和半导体在低于半导体可能退化的温度(通常为150℃以下)下加热。
我们对具有15个光电池而彼此连在一起的器件进行了试验,偏压选用120伏。结果,得到电流随反偏压增加的趋势,如图6所示。
在试验的过程中,反偏压从0上升至120伏。在30-1处开始看到有漏泄电流出现。但漏泄电流因集中电流引起的烧毁而被消除了。随着反偏压的提高,可以观察到多个电流波动的现象。反偏压越高,漏泄电流就越大。随着反偏压从点32往下降,反偏流平滑下降,没有漏泄电流出现。
为对比起见,我们逐步提高了加到经过如此处理的器件的反偏压。虽然还观察不到漏泄电流,但在耐压电压下反向电流提高时就有漏泄电流出现。
拆除施加偏压的电路后,用100毫瓦/平方厘米(AM1)的光照射到集成在10厘米×10厘米板上的器件上。得出如下的特性:
开路电压 12.934伏
占空因数 0.6641
短路电流 79.34毫安
电流密度 17.290毫安/平方厘米
效率 9.90%
按与上述图4中同样的工序制造但不经过反偏压治愈处理的器件,得出下例数据1的试验数据,而不经过堵塞工序和反偏压治愈处理的器件,则得出下列数据2的试验数据:
数据1 数据2
开路电压 12.315伏 11.49伏
占空因数 0.579 0.471
短路电流 79.34毫安 53.7毫安
效率 8.33% 4.43%
与最初的实施例比较,显然,经过反偏压治愈处理的器件在特性上有所改进。我们认为,反偏压治愈处理之所以有效,是由于树脂与半导体之间的化学反应可能产生了与针孔紧密结合的绝缘体。
图7是本发明的又一个实施例。此实施例的工序与上一个实施例同。因此这里只介绍其在结构上不同的部分,其它不再赘述。
基片1由10至100微米导电耐热不锈钢箱40和敷在不锈钢箔40上的耐热有机树脂薄膜或例如由搪瓷41组成的无机绝缘体薄膜制成。第一电极2是在基片1上形成,可以制成下列形成,例如,200埃厚的铬层,200至400埃厚的氧化锡层敷在1500埃厚的铝层,500埃厚的Sn3N4层敷在1500埃厚的铝层,或1500至2000埃厚主要由掺有卤素的氧化锡或氮化锡组成的透明导电层。
在基片上有多层具有PN结或P-i-N结组成下列形式的半导体层,例如,200至500埃厚的n型半导体层,0.4至0.9微米厚的本征非晶形或半非晶形的硅半导体层,和50至150埃厚的p型半导体层(SixC1-x:0<X<1)。
堵塞工序完成之后,用金属掩模制成300至1400埃厚的第二电极。第二电极由诸如ITO、In2O3、SnO2或ITN(一种氮化铟与氮化锡的混合物)之类的导电透明材料制成。
给第一电极提供入口的沟槽8只通到第一电极2的表面,第二电极即可在该表面上与第一电极2接触。
拆除施加偏压的电路之后,用100毫瓦/平方厘米(AM1)的光照射集成在10厘米×10厘米板的器件上。得出的特性如下:
开路电压 12.618伏
占空因数 0.672
短路电流 79.710毫安
电流密度 17.371毫安/平方厘米
效率 9.82%
加反偏压治愈处理之所以有效,还因为透明电极系在半导体两侧敷上导电透明氧化物制成的缘故。就是说,反偏压烧毁半导体时,透明电极和半导体或绝缘体之间产生化学反应,生成绝缘性氧化物,例如,氧化硅。
按上述图7同样的工序制造但不经过反偏压治愈处理的器件,其试验数据为下表的数据1,而不经过堵塞工序也不经过反偏压治愈处理的器件,其试验数据为下表的数据2:
数据1 数据2
开路电压 11.30伏 6.54伏
占空因数 0.626 0.368
短路电流 79.4毫安 75.69安
效率 8.16% 3.48%
如上所述,从实施例中也可以看出,只有堵塞半导体层上的缺陷,光电器件的性能才显著提高,该光电器件的效率与时间的关系曲线如图3中的曲线27所示。
本发明的其它重要特点(图中未示出)是产品的成品率高,这是由于各产品的特性波动小的缘故。从十个10厘米长×10厘米宽按NEDO标准制造的样品中得出的效率变化值仅为0.195(X=9.63%)。
尽管本发明系参照若干最佳工序和实施例进行介绍的,但熟悉本专业的人士都可以对其进行更改或修改。因此我们的意图是,本发明并不受本说明书具体实施例的限制,而只受所附权利要求范围的限制。更改的实施如下。
半导体层在结构上可以用多结结构代替单结结构。即,半导体层可以是300至1000埃厚由下列各层组成的分层件;p型半导体(SixC1-x),本征非晶形硅半导体,n型硅半导体,p型半导体(SixC1-x),本征半导体(SixGe1-x)和n型硅半导体层,其中0<x<1,例如,X=0.5。
要刻出沟槽,只要用横向延伸的激光束进行照视,即可马上刻出成行的沟槽。该激光束是令准分子激光器发射出来的激光(必要时将原光束放大后)通过柱透镜产生的。
本发明的上述技术也适用于带双异质结和超点阵结构的发光半导体器件。本专利申请人就这类器件在美国专利4,527,179号和美国专利申请645,773中公开过一些半导体器件。
本发明也适宜用作摄象传感器的二极管阵列或薄膜显示器的非线性元件。在某些应用中,可以不用反偏压电路或简化该电路。例如,可以把反偏压加在源极、漏极和/或栅电极上以治愈有源器件。

Claims (24)

1、一种半导体器件,其特征在于,该器件包括:
一层半导体层;
一对电极,其间放置所说半导体层;
一种光可固化的树脂,用以治愈在所说半导体层的制造期间无意在其中产生的缝隙。
2、根据权利要求1的器件,其特征在于,其中所说光可固化的树脂是一正性光致蚀剂。
3、根据权利要求1的器件,其特征在于,其中所说光可固化的树脂是一负性光致蚀剂。
4、根据权利要求1的器件,其特征在于所说半导体层的层中含有-pin结的多层结构。
5、根据权利要求1的器件,其特征在于,其中所说缝隙是一针孔。
6、根据权利要求1的半导体,其特征在于,其中所说的电极由ITO、In2O3、SnO2或ITN制成。
7、权利要求6的半导体器件,其特征在于,其中所说的电极敷有一层金属层。
8、根据权利要求1的半导体器件,其特征在于,其中所说的金属层由铝、铬或银制成。
9、根据权利要求1的半导体器件,其特征在于,所说的器件是一种光电器件。
10、权利要求1的半导体器件,其特征在于,所说的器件是一种光发射器件。
11、权利要求10的半导体器件,其特征在于,所说的器件具有超点阵结构。
12、一种生产半导体器件的方法,其特征在于该方法包括下列工序:备制半导体层;
用一光可固化树脂涂敷整个半导体层并用以填塞该半导体层的缝隙;
为了使所说缝隙中的所说层部分不溶但其余部分可溶,用一个光辐射所说半导体层;
用一溶剂除去所说半导体层的可溶部分;以及
在所说半导体层上形成另一层。
13、根据权利要求12的方法,其特征在于,其中所说的另一层是准备做电极的导电层。
14、根据权利要求12的方法,其特征在于,其中所说光可固化树脂是一种正性光致抗蚀剂。
15、根据权利要求14的方法,其特征在于,其中所说光是从所说正性光致抗蚀剂一侧照射的紫外光。
16、根据权利要求12的方法,其特征在于,其中所说光可固化树脂是一种负性光致抗蚀剂。
17、根据权利要求16的方法,其特征在于,其中所说光是从所说半导体层一侧照射的紫外光。
CN86106409.7A 1985-11-06 1986-11-06 整个半导体层无电气缺陷的半导体器件及其制造方法 Expired CN1003481B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP248640/85 1985-11-06
JP60248641A JPS62108580A (ja) 1985-11-06 1985-11-06 光電変換装置作製用電気回路装置
JP60248640A JPH0620148B2 (ja) 1985-11-06 1985-11-06 半導体装置作製方法
JP248641/85 1985-11-06

Publications (2)

Publication Number Publication Date
CN86106409A CN86106409A (zh) 1987-05-20
CN1003481B true CN1003481B (zh) 1989-03-01

Family

ID=26538880

Family Applications (2)

Application Number Title Priority Date Filing Date
CN86106409.7A Expired CN1003481B (zh) 1985-11-06 1986-11-06 整个半导体层无电气缺陷的半导体器件及其制造方法
CN87102718A Expired CN87102718B (zh) 1985-11-06 1987-04-08 消除半导体层制造缺陷的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN87102718A Expired CN87102718B (zh) 1985-11-06 1987-04-08 消除半导体层制造缺陷的方法

Country Status (3)

Country Link
US (1) US4725558A (zh)
KR (1) KR900006772B1 (zh)
CN (2) CN1003481B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU583423B2 (en) * 1985-09-21 1989-04-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
US4774193A (en) * 1986-03-11 1988-09-27 Siemens Aktiengesellschaft Method for avoiding shorts in the manufacture of layered electrical components
US5112409A (en) * 1991-01-23 1992-05-12 Solarex Corporation Solar cells with reduced recombination under grid lines, and method of manufacturing same
US6348807B2 (en) * 1998-11-24 2002-02-19 Advanced Micro Devices, Inc. Method and system for utilizing multiple thermocouples to obtain a temperature contour map
TW530427B (en) * 2000-10-10 2003-05-01 Semiconductor Energy Lab Method of fabricating and/or repairing a light emitting device
US6777249B2 (en) 2001-06-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of repairing a light-emitting device, and method of manufacturing a light-emitting device
US7226332B2 (en) * 2002-04-30 2007-06-05 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US7220603B2 (en) * 2003-09-19 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and manufacturing apparatus
US20050212000A1 (en) * 2004-03-26 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light emitting device, and electronic device
TWI467541B (zh) 2004-09-16 2015-01-01 Semiconductor Energy Lab 顯示裝置和其驅動方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7994021B2 (en) 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101346246B1 (ko) 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
US7795154B2 (en) * 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7651896B2 (en) * 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JPWO2009020073A1 (ja) 2007-08-06 2010-11-04 シャープ株式会社 薄膜光電変換モジュールの製造方法および製造装置
WO2009120974A2 (en) * 2008-03-28 2009-10-01 University Of Toledo System for selectively filling pin holes, weak shunts and/or scribe lines in photovoltaic devices and photovoltaic cells made thereby
DE102009022570A1 (de) * 2009-05-25 2010-12-02 Yamaichi Electronics Deutschland Gmbh Anschlußdose, Solarpaneel und Verfahren
US9059347B2 (en) 2010-06-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
JP2012064933A (ja) 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd 光電変換モジュール及びその作製方法
US8557614B2 (en) 2010-12-28 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing lighting device
GB2561199B (en) * 2017-04-04 2022-04-20 Power Roll Ltd Method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166918A (en) * 1978-07-19 1979-09-04 Rca Corporation Method of removing the effects of electrical shorts and shunts created during the fabrication process of a solar cell
JPS5574544A (en) * 1978-11-30 1980-06-05 Mitsubishi Electric Corp Photo mask correcting method
US4385971A (en) * 1981-06-26 1983-05-31 Rca Corporation Electrolytic etch for eliminating shorts and shunts in large area amorphous silicon solar cells
US4420497A (en) * 1981-08-24 1983-12-13 Fairchild Camera And Instrument Corporation Method of detecting and repairing latent defects in a semiconductor dielectric layer
US4640002A (en) * 1982-02-25 1987-02-03 The University Of Delaware Method and apparatus for increasing the durability and yield of thin film photovoltaic devices
US4466992A (en) * 1982-05-28 1984-08-21 Phillips Petroleum Company Healing pinhole defects in amorphous silicon films
JPS5935490A (ja) * 1982-08-24 1984-02-27 Sanyo Electric Co Ltd 光半導体装置の製造方法
US4451970A (en) * 1982-10-21 1984-06-05 Energy Conversion Devices, Inc. System and method for eliminating short circuit current paths in photovoltaic devices
US4464823A (en) * 1982-10-21 1984-08-14 Energy Conversion Devices, Inc. Method for eliminating short and latent short circuit current paths in photovoltaic devices
DE3312053C2 (de) * 1983-04-02 1985-03-28 Nukem Gmbh, 6450 Hanau Verfahren zum Verhindern von Kurz- oder Nebenschlüssen in einer großflächigen Dünnschicht-Solarzelle
JPS6037165A (ja) * 1983-08-08 1985-02-26 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
JPS6085578A (ja) * 1983-10-17 1985-05-15 Fuji Xerox Co Ltd 薄膜光電変換素子の製造方法
US4543171A (en) * 1984-03-22 1985-09-24 Rca Corporation Method for eliminating defects in a photodetector

Also Published As

Publication number Publication date
CN87102718A (zh) 1987-10-28
US4725558A (en) 1988-02-16
CN86106409A (zh) 1987-05-20
KR870005450A (ko) 1987-06-09
CN87102718B (zh) 1988-08-31
KR900006772B1 (ko) 1990-09-21

Similar Documents

Publication Publication Date Title
CN1003481B (zh) 整个半导体层无电气缺陷的半导体器件及其制造方法
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
CN106684202A (zh) 一种感光组件、指纹识别面板及装置
CN1005944B (zh) 电子器件及其制造方法
US20080083448A1 (en) Interconnect for thin film photovoltaic modules
JPS5693375A (en) Photoelectric conversion device
CN102013442A (zh) 光伏电池衬底及其制造方法
US20200303569A1 (en) Preparation method of thin film solar battery
WO2014139292A1 (zh) 一种晶体硅太阳电池的制备方法
WO1991017572A1 (en) Solar cell
JPH01181577A (ja) 光半導体素子
JPH05504235A (ja) アモルフアス・ゲルマニウムをベースとする光劣化安定性半導体材料とその製造方法
JPH0432551B2 (zh)
BR9907023A (pt) "dispositivo de célula solar e método de fabricação do mesmo"
CN101150093B (zh) 像素结构的制作方法
WO2021137407A1 (ko) 광전 디바이스, 및 상기 광전 디바이스의 제조 방법
EP0060487A1 (en) Plugged pinhole thin film and method of making same
WO2022010117A1 (ko) 태양전지 제조 방법
WO2010074477A2 (ko) 박막형 태양전지 및 그 제조방법
Lee et al. Minimizing the Carrier Collection Loss of the Neutral‐Color Transparent Crystalline‐silicon Solar Modules via Hybrid Electrode Design
JPS5922360A (ja) 光入力モス型トランジスタ
JPS5737852A (en) Semiconductor integrated circuit and programming method for said circuit
JPS56148874A (en) Semiconductor photoelectric converter
WO2018101568A1 (ko) 레이저빔을 이용한 유기박막의 패터닝 방법 및 유기전계발광소자
CN85106463B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term