CH657004A5 - Mehrebenen-leiterplatte und verfahren zu deren herstellung. - Google Patents

Mehrebenen-leiterplatte und verfahren zu deren herstellung. Download PDF

Info

Publication number
CH657004A5
CH657004A5 CH3484/81A CH348481A CH657004A5 CH 657004 A5 CH657004 A5 CH 657004A5 CH 3484/81 A CH3484/81 A CH 3484/81A CH 348481 A CH348481 A CH 348481A CH 657004 A5 CH657004 A5 CH 657004A5
Authority
CH
Switzerland
Prior art keywords
conductor
connection
line
positions
units
Prior art date
Application number
CH3484/81A
Other languages
English (en)
Inventor
Guenter Kisters
Original Assignee
Kollmorgen Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kollmorgen Tech Corp filed Critical Kollmorgen Tech Corp
Publication of CH657004A5 publication Critical patent/CH657004A5/de

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

15 Die Erfindung betrifft eine Mehrebenen-Leiterplatte gemäss dem Oberbegriff des Patentanspruchs 1 sowie ein Verfahren zur Herstellung der Leiterplatte.
Mehrebenen-Leiterplatten mit Leiterzügen auf zwei oder mehr Ebenen stellen ein in der Elektronik allgemein verwende-20 tes Bauelement dar. Zur Herstellung derartiger Leiterplatten ist es nach dem Stand der Technik zunächst erforderlich, aufgrund der vom Geräteentwickler ausgearbeiteten Schaltungsunterlagen Zeichnungsunterlagen herzustellen, die den Verlauf der Leiterzüge, also das Leiterzugmuster, der einzelnen Leiterzugebenen 25 darstellen. Anhand dieser Unterlagen wird sodann, üblicherweise im Sieb- oder Photodruck, das Leiterzugmuster auf das Trägermaterial übertragen, um anschliessend die Leiterzüge in bekannter Weise, beispielsweise durch die üblichen Verfahrensschritte des Galvanisierens und Ätzens, aufzubauen. Es wurde 30 auch bereits vorgeschlagen, die Leiterzüge im sogenannten Additiv-Verfahren herzustellen.
Handelt es sich um Schaltungen mit mehr als zwei Ebenen, so werden zunächst die einzelnen Leiterzugmuster auf ihrer Dicke entsprechend dimensionierten Trägerfolien, im folgenden 35 auch «Prepreg» genannt, hergestellt. Die einzelnen Lagen werden sodann durch einen Heisspressvorgang in Registrierung zu einer Einheit verbunden. Anschliessend werden an den Stellen, die für die Verbindung zwischen Leiterzügen der verschiedenen Ebenen und/oder für die Verbindung mit der Aussenwelt be-40 stimmt sind, Bohrungen hergestellt, deren Wandungen in bekannter Weise mit einem Metallbelag versehen werden. Entsprechend dem Bestückungsplan angeordnete, derartige Bohrungen dienen auch dem Anschluss der Verbindungsdrähte von Bauelementen und werden im folgenden in der Regel als «Be-45 stückungs-Bohrungen» bezeichnet.
Die Herstellung von Vielebenen-Schaltungen nach bekannten Verfahren ist damit ein relativ sehr komplizierter Vorgang. Hierzu werden zunächst anhand der elektrischen Schaltung, unter Berücksichtigung des vorgesehenen Bauelement-Bestük-50 kungsplanes, Zeichnungsunterlagen für jede der einzelnen Leiterzugmusterebenen angefertigt. Diese «Entflechtungsarbeit» stellt, selbst unter Zuhilfenahme moderner Rechenanlagen und dafür geschaffener Programme, eine ausserordentlich zeitaufwendige Vorarbeit dar; trotz Einsatz dieser sogenannten Rech-55 ner-unterstützten Entwurfskonzepte ergibt sich in der Regel die Notwendigkeit, um eine unerwünscht hohe Leiterebenenzahl zu vermeiden, eine Anzahl von Leiterzügen auf den einzelnen Ebenen von Hand unterzubringen.
Anhand dieser Zeichnungsunteriagen werden, zumeist im 60 Photodruck, die Leiterzugmuster auf kupferkaschierte Trägerfolien, sogenannte «Prepregs», aufgebracht und die Leiterzüge selbst, üblicherweise durch Ätzen, ausgebildet. Sodann werden die einzelnen, aus den Prepregs mit den aufgebrachten Leiterzügen bestehenden Lagen unter Verwendung von Registrierhilfs-65 mitteln zu einem Paket geschichtet und zu einer einheitlichen Vielebenenplatte verpresst. Anschliessend werden die Bestük-kungs- und Verbindungsbohrungen hergestellt, die dazu dienen sollen, Leiterzüge in verschiedenen Ebenen miteinander und mit
657 004
4
der Aussenwelt zu verbinden, wobei diese elektrische und mechanische Verbindung durch Metallisieren der Lochwandungen erzielt wird.
Die Entflechtungsarbeit und, insbesondere bei Mehrebenen-Schaltungen, die Herstellung der einzelnen Lagen, die zu einem Paket verpresst werden, ist sehr zeitaufwendig und kostspielig. Da es sich bei den elektronischen Einrichtungen, für die komplizierte Zwei-, und insbesondere Vielebenen-Schaltungen verwendet werden, grundsätzlich um solche komplexer Natur handelt, ergeben sich zwangsläufig und praktisch unvermeidbar Schaltungsänderungen während der Entwicklung des betreffenden Gerätes. Solche Änderungen können zum Teil zunächst durch die Zerstörung unerwünschter Leiterzüge durch Trennbohrungen bzw. durch äusserliches Anbringen von Verbindungen aus Schaltdraht improvisiert werden. Um jedoch zu einer Lösung zu gelangen, die ohne derartige Improvisation oder zumindest weitgehend ohne eine solche auskommt und daher für die Normalproduktion geeignet ist, muss zunächst das veränderte Schaltbild in einer neuen Probeserie mit entsprechend abgeänderten Leiterplatten getestet werden. Hierzu ist es unumgänglich, zunächst entsprechende, abgeänderte Zeichnungsunterlagen anzufertigen, mit diesen Prepregs mit den entsprechenden Leiterzugmustern zu produzieren, daraus durch Verpressen das Laminat herzustellen, dieses mit dem Bohrmuster zu versehen und den Verfahrensschritten zum Metallisieren der Lochwandungen zu unterziehen. •
Abgesehen von den recht beträchtlichen Kosten sowohl für die erste Musteranfertigung als auch für jede Änderung bedingt diese herkömmliche Vielebenen-Leiterplatten-Herstellung mit ihrem sehr beträchtlichen Zeitaufwand vom Schaltungsentwurf bzw. von der Schaltungsänderung bis zur fertigen Vielebenen-Leiterplatte eine dem Gang der Entwicklungsarbeiten abträgliche und ausserordentlich kostspielige Verzögerung auf dem Weg zur Fertigung des betreffenden Gerätes.
Ziel der vorliegenden Erfindung ist es, die Entwurfs- und Herstellarbeit wesentlich zu verkürzen und wirtschaftlicher zu gestalten.
Es wurde bereits vorgeschlagen, durch Einsatz anderer als der gedruckten Leiterplatten-Techniken zu einer geeigneten Lösung zu kommen. So wurden beispielsweise Verbindungsnetzwerke wie WIREWRAP(RTM), bzw. STITCH WIRE(RTM) für derartige Zwecke vorgeschlagen. Diese Techniken haben für bestimmte Anwendungsgèbiete ihren Markt gefunden, sie sind jedoch nicht geeignet, die hier vorliegende Aufgabenstellung zu lösen. Die erstere Technik führt zu raumbedarfsmässig sowie auch im Bezug auf das elektrische Verhalten im Vergleich zu Leiterplatten nach Art gedruckter Schaltungen völlig anderen Verbindungsnetzwerken; ähnliches gilt für die zweitgenannte Technik, die zudem noch durch sehr.hohe Kosten und Begrenzung bezüglich der erzielbaren Leiterzugdichte benachteiligt ist. Die unter der Bezeichnung MULTIWIRE(R™> bekanntgewordene Technik, bei der das Leiterzugnetzwerk aus isoliertem Schaltdraht besteht, hat sich gleichfalls für bestimmte Zwecke einführen können, wobei ihr Anwendungsgebiet sich mit demjenigen für Mehrebenen-Schaltungen mit vielen Leiterzugebenen überschneidet. Da im Vergleich zu Vielebenen-Schaltungen nach Art gedruckter Leiterplatten das MULTIWIRE-Verfahren den Weg vom Schaltungsdiagramm zur Leiterplatte ohne Umweg über Zeichnungsunterlagen der Leiterzugbilder eröffnet, ermöglicht dieses Verfahren bereits eine Beschleunigung der Herstellung von Prototypen oder bei der Berücksichtigung von Änderungen. Da jedoch auch beim MULTIWIRE-Verfahren noch für jede elektrische Schaltung zur Herstellung des Drahtverlegeplanes die Rechner-unterstützte Unterlagenaufbereitung der Schaltungsunterlagen für die Leitermusterherstellung erforderlich bleibt, stellt auch dieses Verfahren keine Lösung der der vorliegenden Erfindung zugrunde liegenden Aufgabenstellung dar.
Es wurde auch bereits vorgeschlagen, die Entflechtungsund Herstell-Arbeitsschritte für Vielebenen-Leiterplatten durch Auftrennen in Ebenen mit Leiterzugstücken in der X- und in der Y-Achse zu vereinfachen. Die relativ geringe, damit erziel-5 bare Leiterdichte pro Flächeneinheit und andere Beschränkungen haben die praktische Verwertung jedoch unmöglich gemacht.
Die vorliegende Erfindung schafft Mehrebenen-Leiterplat-ten, zu deren Herstellung die Notwendigkeit der Anfertigung io von spezifischen und für verschiedene Vielebenen-Schaltungen unterschiedlichen Leiterzug-Zeichnungsunterlagen entfällt.
Erfindungsgemäss weist die Mehrebenen-Leiterplatte die im kennzeichnenden Teil des Patentanspruchs 1 angeführten Merkmale auf.
i5 Es soll vermerkt werden, dass die spiegelbildliche Anordnung aller Verbindungs- sowie Unterbrechungs-Positionen in gleicher Weise benutzt werden kann.
Die von der Orten der Verbindungspositionen grundsätzlich bestimmten Verbindungsflächen werden vorteilhaft derart aus-20 gestaltet, dass jeweils beim Anbringen von in ihrer Wirkungsweise nachfolgend näher beschriebenen «Verbindungsbohrungen» eines gewählten Durchmessers an der Peripherie der Verbindungsflächen ein zum Mittelpunkt der jeweiligen Verbindungsbohrung konzentrischer Ring gewünschter Breite ver-25 bleibt, der beispielsweise einem Einheitsraster-Abstand entspricht.
Die einzelnen, zueinander parallel angeordneten Leiterzüge weisen einen Abstand auf, der zwischen benachbarten Leiterzügen dem 20fachen Einheitsraster-Abstand entspricht. Die Lei-30 terbreite ist derart gewählt, dass beim Anbringen einer einen solchen Leiter durchsetzenden Verbindungsbohrung ein ausreichender seitlicher Randbezirk verbleibt. Beispielsweise hat sich eine Leiterzugbreite von 4R bewährt, wenn man als Lochdurchmesser für Bohrungen in Verbindungspositionen und Unterbre-35 chungspositionen beispielsweise 3,5 Einheitsraster und für solche in Bestückungspositionen von 7,58 wählt.
Vorteilhafterweise wird in den parallelen Leiterzügen an jenen Stellen, die in der Multicircuits-Einheit den Unterbre-chungs-Positionen entsprechen, die Leiterzugbreite verringert, 40 um so die zuverlässige Unterbrechung zu erleichtern. Die Verengung des Leiterzuges im Bereich der Unterbrechungs-Positionen der Verbindungsflächen mit den Koordinaten —7R, O wird so bemessen, dass die Mittellinie des verengten Leiterzuges durch die Mittelpunkte dieser Unterbrechungs-Positionen ver-45 läuft. Im oben angeführten Beispiel würde dies eine Halbierung der ursprünglichen Leiterzugbreite bedeuten (2R).
Die mit Leiterzügen parallel zur Y-Achse versehene Ebene wird so über dem Paket aus den beiden Ebenen mit Verbindungsflächen und der Ebene mit den Leiterzügen in der X-5o Achse angeordnet, dass die Mittellinie eines jeden Leiterzuges parallel zur Y-Achse mit dem Mittelpunkt der zugeordneten Bestückungs-Positionen der Verbindungsflächen durch den Mittelpunkt der Verbindungs-Positionen mit den Koordinaten + 6R, +6R verläuft. Auch die Leiterzüge dieser Ebene weisen 55 zweckmässig die den Leiterzügen in der X-Achsen-Ebene analogen Verengungen im Bereich der zugeordneten Unterbrechungs-Positionen auf. Diese Unterbrechungs-Positionen entsprechen den Koordinaten 7R, O auf den Ebenen mit Verbindungsflächen und jeweils im Bezug auf den Mittelpunkt der Bestük-60 kungs-Positionen der Verbindungsflächen. Die Verengungen sind jeweils in einem durch die Unterbrechungs-Positionen definierten Abstand von 20R voneinander getrennt angeordnet.
Das aus den in der beschriebenen Weise angeordneten zwei Lagen mit die Verbindungsflächen tragenden und einer Lage 65 mit Leitern in der X- und einer solchen mit Leitern in der Y-Achse tragenden Ebenen bestehende Paket wird in der für Mehrebenen-Leiterplatten bekannten Weise in einem Heiss-pressvorgang zur Multicircuits-Einheit verpresst.
5
657 004
Die Multicircuits-Einheiten stellen lagerfähige Halbfabrikate dar, die in wirtschaftlich geeigneten Mengen im Vorrat hergestellt werden können.
Die für den jeweiligen Anwendungszweck gewünschten Leiterzüge, und damit eine bestimmte Leiterplatte mit dem gewünschten Leiterzugmuster, erfolgt durch Anbringen von Verbindungs- bzw. Unterbrechungsbohrungen an den dafür vorbestimmten, und für das gewünschte Leiterzugmuster erforderlichen, Verbindungs- bzw. Unterbrechungs-Positionen. Hierbei wird, wie nachfolgend noch beschrieben, die Verbindung zwischen Leiterzugteilen in verschiedenen Ebenen in bekannter Weise durch Lochwandmetallisierung'hergestellt. Gleichzeitig mit dem Anbringen des Metallbelages auf den Wandungen der Bohrungen in Verbindungs-Positionen werden auch die Wandungen der in Bestückungspositionen angebrachten, zum An-schluss von Bauteilen oder/und zum Verbinden von Leiterzügen dienenden Bestückungsbohrungen metallisiert.
Wird eine höhere Leiterdichte pro Flächeneinheit der fertigen Leiterplatte gewünscht, so werden zwei oder mehrere Multicircuits-Einheiten verwendet. Hierbei werden in der Regel zunächst die jeder Einheit zugeordneten Verbindungs- bzw. Unterbrechungsbohrungen angefertigt und, wie zuvor beschrieben, fertiggestellt. Dann werden die Multicircuits-Einheiten unter Zwischenlegen von Prepregs in aus der Leiterplatten-Technik bekannter Weise zu einer Einheit verpresst. Die Verbindung zwischen Leiterzügen aus verschiedenen Einheiten erfolgt durch lochwandmetallisierte Bohrungen in dafür vorgesehenen Bestückungspositionen-. Soll eine Bestückungs-Position nicht zur Verbindung zwischen Leitern in verschiedenen Einheiten und/oder zum Anschluss von Bauteilen dienen, so hat es sich als vorteilhaft erwiesen, die betreffende Position vor dem Ver-pressen der Einheiten mit einer Bohrung zu versehen, die sich dann, während des Verpressvorgangs, mit Harz füllt, wodurch eine zuverlässige Isolierung erreicht wird.
Die Isolierung zwischen den Einheiten erfolgt vermittels der Zwischenlagen aus Prepreg oder anderem, geeigneten Isoiier-material.
Nach einer weiteren Ausgestaltung der vorliegenden Erfindung hat es sich als vorteilhaft erwiesen, die Ebenen mit Ver-
beim erfindungsgemässen Verfahren alle Arbeiten bezüglich der Anfertigung von Zeichnungsunterlagen ebenso wie die Herstellung von individuellen Einzel-Lagen zum Aufbau einer Vielebenen-Schaltung. Damit entfallen praktisch alle wesentlichen, 5 zeit- und lohnintensiven Verfährensschritte, wie sie aus der konventionellen Mehrebenen-Herstelltechnik bekannt sind. Änderungen der elektrischen Schaltung oder des Bauelemente-Bestückungsplanes können beim erfindungsgemässen Verfahren in einfacher, kosten- und zeitsparender Weise berücksichtigt wer-lo den. Hierzu wird von den gleichen, vorgefertigten Multicircuits-Einheiten ausgegangen, wobei lediglich die Bohrprogramme für zu metallisierende bzw. nicht zu metallisierende Lôchér entsprechend abgeändert werden müssen. Das Fertigprodukt nach dem erfindungsgemässen Verfahren entspricht in allen wesentlichen 15 Punkten üblichen Leiterplatten nach Art gedruckter Schaltungen. Verfahren und Endprodukt eignen sich für die Anfertigung von Prototypen während der Entwicklungsarbeit ebenso wie für die Serienfertigung. Funktionsmässig entsprechen die erfindungsgemässen Leiterplatten in ihrem Raumbedarf, so ihrem grundsätzlichen Aufbau und ihren elektrischen Eigenschaften weitgehend oder vollständig üblichen Mehrebenen-Schaltungen.
Eine oder beide Aussenflächen der aus einer oder mehreren ■ Einheiten bestehenden Platte können mit Kupferfolie kaschiert 25 bzw. nach anderer, bekannter, Weise mit einer Kupferschicht versehen werden, die ihrerseits rn gleichfalls bekannter Weise zum Aufbau weiterer, spezifischer, Leiterzugmuster dient, etwa solcher, die der Stromversorgung bzw. Abschirmung dienen; ebenso können Anschluss flächen für Oberflächen-montierte 30 Bauteile angebracht werden. Derartige Leiterzugmuster können auch in anderer, bekannter Weise, beispielsweise in der sogenannten Additiv-Technik, hergestellt werden.
Im folgenden soll die vorliegende Erfindung anhand von Zeichnungen näher erläutert werden.
35 Fig. 1 ist eine axoliptische, schematische Darstellung einer Multicircuits-Einheit unter Weglassen der Isoliermaterial-Lagen.
Fig. 2 ist eine massstäblich im Einheitsrasterabstand gezeichnete schematische Darstellung der Anordnung der beiden bindungsflächen jeweils zusätzlich mit kreisförmigen, nicht mit- 40 Verbindungsflächen tragenden Leiterzugebene und der mit Lei-
einander in Verbindung stehenden Metallflächen zu versehen. Diese entsprechen in ihrer Anordnung den Bestückungs-Positionen der Verbindungsflächen aus den beiden Verbindungsflä-chen-Ebenen in der zuvor beschriebenen, gegeneinander verschobenen Lage. Weiterhin sind die Ebenen jeweils mit kreis-, förmigen Metallflächen versehen, die analog den Verbindungs-Positionen mit den Koordinaten —6R, —6R und + 6R, +6R der jeweils anderen Ebene entsprechen.
Aus einer oder mehreren Multicircuits-Einheiten bestehende Multicircuits-Leiterplatten können, wie erwähnt, durch Zwischenlegen entsprechender Prepregs auf die vorgegebene Dicke eingestellt werden. Zweckmässigerweise wird man die Prepreg-Lagen der einzelnen, die Multicircuits-Einheit bildenden Ebenen entsprechend dünn wählen, so dass sich beispielsweise für die fertige, aus mehreren Einheiten gebildete Multicircuits-Leiterplatte durch Beigabe von Prepregs eine Dicke von z.B. 1,5 mm ergibt.
Das Verfahren zum Herstellen der erfindungsgemässen Mehrebenen-Leiterplatte ist im Patentanspruch 9 definiert.
Das individuelle Leiterzugmuster der gewünschten Mehr-ebenen-Schaltung, also die Persönlichkeit dieser Schaltung,
wird demnach lediglich durch das Anbringen von Lochmustern erzielt, deren eines im fertigen Produkt metallisierte Lochwandungen aufweist, während das andere frei von solchen Lochwandmetallisierungen ist.
Abgesehen von der einmaligen Herstellung der Zeichnungsunterlagen für die Lagen der Multicircuits-Einheiten und das Herstellen dieser Einheiten als Lagerhalbfabrikat, entfallen terzügen in der X-Achse versehenen Leiterzugebene sowie der mit Leiterzügen in der Y-Achse versehenen Leiterzugebene.
Fig. 2A zeigt eine vergrösserte Darstellung einer Verbindungsfläche sowie eines Leiterzuges in der Y-Achse und'eines 45 Leiterzuges in der X-Achse.
Fig. 3 stellt eine Verbindungsfläche mit im Einheitsrasterabstand eingetragenen Positionen für Bestückungsbohrungen, Verbindungsbohrungen und Unterbrechungsbohrungen dar.
Fig. 4 zeigt in schematischer Darstellung die vier Lagen mit so ihren Leitermustem, die nach dem Verpressen das als Multicircuits-Einheit bezeichnete Halbfabrikat bilden.
Fig. 5 stellt eine Verbindungsfläche dar, bei der sowohl der Umriss als auch die Bohrungspositionen ausser der Bestük-kungsbohrungen spiegelbildlich angeordnet sind. 55 Die Figuren 6A bis 6D stellen die Leitermuster der vier eine Einheit bildenden Ebenen dar.
Fig. 7 zeigt in schematischer Darstellung eine Multicircuits-Einheit.
Fig. 8 stellt gleichfalls in schematischer Darstellung eine so Einheit dar, bei der jedoch nicht nur die vier Lagen von Fig. 7 in unterschiedlicher Weise angeordnet sind, sondern die darüber hinaus mit zwei zusätzlichen, für Leiterbilder zur Verfügung stehenden Aussenlagen versehen ist, also sechs Leiterbildebenen besitzt.
s? Fig. 9 ist die schematische Darstellung einer Multicircuits-Leiterplatte aus zwei Einheiten, die entsprechend der Fig. 8 an den Aussenflächen weitere Leiterzugebenen besitzt und insgesamt zehn Leiterbildebenen aufweist.
657 004
6
Fig. 10 stellt eine Rastervorlage für die Fertigung einer Mehrebenen-Leiterplatte dar.
In Fig. 1 ist 1 die einer ersten Ebene angehörige Verbindungsfläche und 2 die einer darunter angeordneten, zweiten Ebene angehörige Verbindungsfläche. Die in der Y-Richtung verlaufenden Leiterzüge sind mit 3 und 3', die in der X-Rich-tung verlaufenden Leiterzüge mit 4 und 4' bezeichnet. Die Bestückungsbohrungen 1.0 und 1.0' in den Verbindungsflächen 1 und 1' dienen zum Anschluss eines Bauelementes 10 mit den Anschlussdrähten 10.1 und 10.2. Die Verbindungsfläche 1 ist mit einer Verbindungsbohrung 1.6 über die Lochwandmetallisierung 8.2 mit der Verbindungsbohrung 2.3 mit der Verbindungsfläche 2 verbunden; diese ist ihrerseits mit der Verbin-dungsbohrung 2.5 über die Lochwandmetallisierung 8.1 und die den Leiterzug 3 durchsetzende Bohrung 2.5* mit diesem Leiterzug in seinem Abschnitt 3A verbunden. Durch Anbringen der Position 2.7 in der Anschlussfläche 2 entsprechenden Unterbrechungsbohrung 2.7* wird Teil 3B des Leiterzuges 3 elektrisch vom Teil 3A getrennt.
Die Verbindungsfläche 1' ist mit der Verbindungsbohrung 1.3' über die Lochwandmetallisierung 8.3 und die Verbindungsbohrung 2.6' mit der Verbindungsfläche 2' verbunden, die ihrerseits über die Verbindungsbohrung 2.2', die Lochwandmetal-lisierung 8.4 und die Verbindungsbohruiig 2.2'* mit Abschnitt 4'B des Leiterzuges 4' verbunden. Durch die Unterbréchungs-bohrung 2.8' wird der Leiterzug 4' in der Position 2.8'* aufgetrennt, so dass sein Teil 4'A vom mit der Verbindungsfläche 2' in Verbindung stehenden Teil 4'B elektrisch getrennt ist.
In Fig. 2 ist eine-Verbindungsfläche 1 mit ihrem Umriss sowie den Positionen für Bestückungs- und Verbindungs- sowie Unterbrechungsbohrungen massstäblich im Einheitsrasterab-stand dargestellt, wobei die Koordinaten im Bezug auf die Bestückungs-Position 1.0 als Koordinaten-Ursprung angegeben sind. Die Verbindungs-Positionen 1.1 mit den Koordinaten O und —12R; 1.3 mit den Koordinaten —8R und O; 1.4 mit den Koordinaten O und 8R; und 1.6 mit den Koordinaten 12R und O dienen der Verbindung mit Verbindungsflächen in der zweiten Verbindungsflächen-Ebene.
Die Verbindungspositionen 1.2 mit den Koordinaten —6R, —6R und 1.5 mit den Koordinaten + 6R, + 6R; die Positionen 1.7 mit den Koordinaten 7R, O und 1.8 mit den Koordinaten O, —7R dienen der Lokalisierung von Trennbohrungen zum Auftrennen von in der Y-Richtung verlaufenden Leiterzügen 3 (Fig. 1 und Fig. 2A) sowie solchen, die in der X-Richtung verlaufen (4 in Fig. 2A bzw. 4' in Fig. 1).
Wird ein Einheitsraster-Abstand von 0,127 mm gewählt, so werden Bestückungsbohrungen an den erforderlichen Stellen, beispielsweise mit einem Durchmesser von 0,95 mm, Verbindungsbohrungen sowie Unterbrechungsbohrungen mit einem solchen von 0,45 mm ausgeführt.
Fig. 3 zeigt in schematischer Darstellung (im Ausschnitt) die geometrische Orientierung der Verbindungsflächen sowie der Leiterzüge der vier Ebenen einer Multicircuits-Einheit. Hierbei sind die Verbindungsflächen der ersten Verbindungsflächen-Ebene in der ersten Reihe mit 1 und in der folgenden Reihe mit 1', und die Verbindungsflächen der zweiten Verbindungsflächen-Ebene in der ersten Reihe mit 2 und in der folgenden Reihe mit 2' bezeichnet. Die in der dritten Ebene angebrachten Leiterzüge in der Y-Richtung sind mit 3, und die Leiterzüge in der vierten Ebene, die in der X-Richtung verlaufen, mit 4 bezeichnet.
Wie sich aus Fig. 2 ergibt, beträgt der Abstand der Bestük-kungs-Positiónen auf jeder der die Verbindungsflächen tragenden Ebenen 40R; damit ergibt sich für die verpresste Multicircuits-Einheit der Abstand der möglichen Bestückungsbohrungen in der X- sowie in der Y-Richtung jeweils zu 20R. Dieses entspricht mit einem Einheitsrasterabstand von 0,127 mm einem Lochabstandsraster von 2,54 mm.
Wie oben ausgeführt, sind die Verbindungsflächen jeweils in der X-Richtung um das Doppelte der Mittelpunkts-Entfernung ihrer peripheren Verbindungspositionen versetzt. Die Reihen von Verbindungsflächen einer Verbindungsebene sind gegenein-5 ander in der X- und Y-Richtung jeweils um den einfachen Abstand der peripheren Verbindungspositionen versetzt angeordnet. Die Verbindungsflächenmuster der beiden. Verbindungsebenen sind grundsätzlich identisch. Die Ebenen werden jedoch in der vorliegenden Multicircuits-Einheit derart übereinander an-10 geordnet, dass in der.Aufsicht die Mittelpunkte der Bestük-kungspositionen der einzelnen Verbindungsflächen der einen Ebene gegenüber jenen der anderen Ebene um den Abstand der peripheren Verbindungspositionen einer Verbindungsfläche versetzt sind. Damit ergibt sich, dass zugeordnete, periphere Verls bindungspositionen von Verbindungsflächen auf verschiedenen Ebenen sich in der Aufsicht decken.
Geht man von bevorzugten Ausführungsformen der Erfindung aus, so ergibt sich: In jeder Verbindungsebene sind die Reihen der Verbindungsflächen im Abstand von 20 Einheits-20 raster-Abständen (R) angeordnet. In jeder Reihe sind die Mittelpunkte der Bestückungspositionen der einzelnen Bestük-kungsflächen in Abständen, die 40R entsprechen, angeordnet; eine durch die Mittelpunkte der Bestückungspositionen von Verbindungsflächen benachbarter Reihen gezogene Verbin-25 duogslinie ist jeweils um 20R versetzt angeordnet.
Legt man, wie in Fig. 2 dargestellt, den Koordinaten-Ursprung in den Mittelpunkt einèr Bestückungsposition einer Verbindungsfläche, so sind die Koordinaten der Mittelpunkte der Bestückungspositionen der gleichen Reihe 0,0; 40R, O; 80R, 30 O; 120R, O; ; jene der nächsten Reihe der gleichen Verbindungsebene sind 20R, —20R; 60R, —20R; 100R, —20R; ;
und die der nächstfolgenden Reihe 20R, —40R; 60R, —40R; 100R, —40R; und so weiter.
Die Bestückungsflächen der zweiten Verbindungsebene sind 35 an sich in gleicher Weise angeordnet, wobei jedoch die Ebenen zueinander in der Multicircuits-Einheit derart verschoben übereinander gelegt sind, dass die Mittelpunkte der Bestückungspositionen der Verbindungsflächen der zweiten Ebene in der ersten Reihe — im Bezug auf den oben definierten Koordinaten-40 Ursprung — die Koordinaten 20R, O; 60R, O; 100R, O; 120R,
O; ; in der folgenden Reihe O, —20R; 40R, —20R; 80R,
—20R; besitzen.
Die Anordnung der Leiterzugebenen mit Leiterzügen 4 in der X-Achsenrichtung erfolgt erfindungsgemäss derart, dass die 45 Mittellinie der Leiterzüge jeweils die Mittelpunkte der Verbindungspositionen 1.2 in Fig. 3 verbindet. In gleicher Weise sind ' die Leiterzüge 3 in der Y-Achsenrichtung im Bezug zu den Verbindungspositionen der Verbindungsflächen 1.5 angeordnet.
Nach einer Ausführungsform wird jeweils in der Nachbarschaft so der Verbindungspositionen 1.8 für Leiterzüge in der X-Richtung bzw. 1.7 für Leiterzüge in der Y-Richtung die Leiterzugbreite verengt, so dass die Mittellinie in diesem Bereich eines Leiterzuges mit dem Mittelpunkt der zugehörigen Unterbrechungsposition geht, wie dies in Fig. 2A dargestellt ist. Das Lei-55 terzugmuster der betreffenden Ebenen weist damit jeweils periodische Verengungen auf, die in Abständen von 20R voneinander angeordnet sind. Die Leiterzugreihen selbst haben voneinander gleichfalls einen Abstand von 20R.
Fig. 2A ist eine vergrösserte Darstellung eines Verbindungs-60 dementes 1 aus Fig. 2 und zeigt einen Leiterzug in der Y-Richtung 3 und einen Leiterzug in der X-Richtung 4.
Die in den Fig. 2, 2A und 3 jeweils um die entsprechenden Positionen als Mittelpunkt gezeichneten Kreise stellen beispielhaft die Lochdurchmesser für dort anzubringende Bohrungen 65 dar, wobei jedoch nur in jenen Positionen Bohrungen angebracht werden, an denen diese für Verbindungs- oder Trennzwecke oder zum Anschluss von Bauelementen erforderlich sind.
7
657 004
Fig. 4 ist eine schematische Darstellung der vier, eine Einheit bildenden Lagen unter Weglassung gegebenenfalls mit verwendeter Isolier- oder Trennlagen. Hierin bedeutet 100 die mit den Verbindungselementen 1 ausgestattete Verbindungsflächenebene, auf der sich die Verbindungsflächen in den Reihen 1', 1", j»^ i"" etc angeordnet befinden. Gleichzeitig trägt diese Verbindungsflächenebene die Pilotmarkierungen 6 bzw. 7; ein in einer Ecke angeordnetes Pilotloch ist mit 5 bezeichnet. Die Anordnung der Pilotlöcher sowie der Registriermarkierungen ist für alle vier Lagen gleich und in der Fig. 4 mit den gleichen Bezugszeichen versehen! Die unter 100 angeordnete zweite Verbindungsflächenebene 200 trägt die Verbindungsflächen-Reihen 2', 2", 2"', 2"" etc.; die beiden Aussenlagen 300 und 400 sind mit Leiterzügen 3', 3", 3"', 3"" etc. in der Y-Richtung sowie 4', 4", 4"', 4"" etc. in der X-Richtung versehen.
Es soll darauf hingewiesen werden, dass die Reihenfolge der einzelnen Lagen an sich austauschbar und frei wählbar ist. Ebenso ist es nach einer Ausführungsform der Erfindung möglich, beispielsweise die Verbindungsflächen 1', 1" etc. auf der einen Ebene, und die Verbindungsflächen 2', 2" etc. auf der anderen Ebene eines Isolierstoffträgers, beispielsweise eines geeigneten, glasfaserverstärkten Oxydharzmaterials, anzubringen. In der Regel wird man jedoch von einseitig kupferkaschierten bzw. mit Leitermustern ausgestatteten Prepregs ausgehen, wie diese für die Herstellung üblicher Vielebenen-Schaltungen bekannt sind.
Fig. 5 stellt eine Verbindungs fläche dar, die zu denen aus Fig. 3 spiegelbildlich^ durch Drehen um die X- und die Y-Achse entstanden ist und in gleicher Weise für die Herstellung von Multicircuits-Schaltungen geeignet ist.
In Fig. 5 sind weiterhin zusätzliche Positionen 1.9, 1.10 und 1.11 mit um diese als Mittelpunkt angeordneten Metallflächen eingezeichnet. Diese Flächen korrespondieren mit den Positio-nert'2.2, 210 und 2.5 (Fig. 3) aus der zweiten Verbindungsflächenebene. Diese Positionen sollen dann, wenn die Verbindungsflächenebenen in der Multicircuits-Einheit die Aussenflächen bilden, dazu dienen, an den angegebenen Stellen Lötaugen ausbilden zu können.
Die Fig. 6A bis 6D stellen die Leiterbilder der beiden Verbindungsflächenebenen A und B sowie die Ebene C mit den Leitern in Y-Richtung und die Ebene D mit Leitern in der X-Richtung dar.
Fig. 7 ist eine schematische Darstellung der durch Verpres-sen der vier erwähnten Lagen gebildeten Multicircuits-Einheit als Halbfabrikat. Hierbei sind die Verbindungsflächen der Übersichtlichkeit halber lediglich als Rechtecke eingezeichnet.
In Fig. 7 bedeuten 1' die erste Reihe und 1" die zweite Reihe von Verbindungsflächen der ersten Verbindungsflächenebene 100 des Trägermaterials 1000. Mit diesem ist das Trägermaterial 3000 in Kontakt, das auf seiner Leiterzugebene 300 die in der Y-Richtung verlaufenden Leiterzüge 3', 3" etc. trägt. Die Trägermaterialien 2000 und 4000 tragen auf der Verbindungsflächenebene 200 die Verbindungsflächen 2', 2" und 2"' und auf der Leiterzugebene 400 die in der X-Richtung verlaufenden Leiterzüge 4', 4", 4"' und 4"". Die Verbindung der die Leiterzüge 3', 3" bzw. 4', 4" etc. tragenden Flächen erfolgt durch Ver-pressen mit einem Prepreg 9000.
Fig. 8 stellt einen grundsätzlich ähnlichen Aufbau wie Fig. 7 dar, jedoch befinden sich jeweils die Verbindungsflächen 1' etc. einerseits und in X-Richtung verlaufende Leiterzüge 4' etc. andererseits auf den Ebenen 100 bzw. 400 des Trägermaterials 1000, während die Verbindungsflächen 2' etc. sowie die in Y-Richtung verlaufenden Leiterzüge 3' etc. auf den Ebenen 200 und 300 des Trägers 2000 angeordnet sind. Die beiden Träger 1000 und 2000 werden unter Zuhilfenahme eines Prepregs 9000 verpresst. Gleichzeitig werden die Ebenen 300 mit den Leiterzügen in der Y-Richtung sowie 400 mit den Leiterzügen in der X-Richtung mit Prepregs 9001 und 9002 mit Kupferkaschierungen
91 und 92 verpresst. Letztere dienen dazu, entweder weitere Leiterzugmuster allgemeiner Art oder insbesondere um Lötaugen, Anschlussstellen für Oberflächen-montierte Bauelemente und dergleichen anbringen zu können. Die Gesamtzahl der Ebe-5 nen mit Leiterbildern beträgt in diesem Fall sechs.
Fig. 9 stellt in beispielhafter Weise die Vereinigung von zwei Multicircuits-Einheiten zu einer 10-Ebenen-Leiterplatte schematisch dar. Hierin bedeuten 1 und 2 sowie 11 und 22 die Verbin-dungsflächenebenen, 3 und 4 sowie 33 und 44 die mit Leiterzü-10 gen in der X- bzw. Y-Richtung versehenen Ebenen, während 91 und 92 zusätzlich an der Oberfläche angebrachte Leiterzugebenen darstellen. Die Isoliermaterialien sind durchgehend mit 9003 bezeichnet. Die in der Bestückungsposition 1.0 bzw. 2.0 der beiden Einheiten angeordnete Bohrung stellt die Verbin-15 dung zwischen den beiden Einheiten vermittels ihrer metallisierten Lochwand dar. Die Verbindungsbohrung in der Position 1.2 stellt die Verbindung zu einem Leiterzug 1.2* dar, und die in der Position 1.6 stellt die Verbindung zu der Verbindungsfläche in der zweiten Verbindungsflächenebene, und zwar in Posi-20 tion 1.3 dar. Die in Position 1.7 angeordnete Unterbrechungsbohrung unterbricht einen in der Y-Richtung verlaufenden Leiterzug 3 der betreffenden Ebene.
In ähnlicher Weise werden die gewünschten Verbindungen in der zweiten Multicircuits-Einheit bewirkt bzw. Auftrennun-25 gen vorgenommen.
Soll beispielsweise keine leitende Verbindung in einer bestimmten, einer Bestückungsbohrung zugeordneten Position vorgenommen werden, die von einer Einheit zur nächsten reicht, so wird die entsprechende Bohrung, beispielsweise vor 30 oder während des die Einheiten verbindenden Laminiervorgan-ges, etwa durch Einsatz entsprechender Prepregs, mit Harz gefüllt.
Weitere Ausgestaltungen und Ausführungsformen des erfinderischen Grundkonzepts werden durch entsprechende Kombi-35 nation verschiedener Verbindungs- und Trennmöglichkeiten und der Isolierung oder Verbindung von einer Mehrzahl von zu einer Leiterplatte verpressten Multicircuits-Einheiten ermöglicht.
Nachstehend sind Verfahrensschritte des Fertigungsablaufs 40 für Multicircuits-Schaltungen wiedergegeben, und zwar für Vierebenen-, Sechsebenen- und Zehnebenen-Leiterplatten. In Fig. 10 ist eine bei diesem Fertigungsablauf benutzte Rastervorlage dargestellt, auf welche ein Stromlaufplan übertragen wird.
45 1. ENTFLECHTEN DES STROMLAUFPLANES
1.1 Übertragen des Stromlaufplanes auf eine Rastervorlage nach Fig. 10B
Hierzu:
— Festlegen und Benennen der Bauelemente-Positionen;
— Koordinaten-Bestimmung für Bohrungen zum Anschluss von Bauelementen;
— Bestimmen der Verknüpfungs- sowie der Unterbrechungs-Positionen unter Verwenden des gewählten Schlüssels für anzubringende Bohrungen (Vergi.
55 Fig. 10).
2. RECHNER-UNTERSTÜTZTE DATENVERARBEITUNG
so 2.1 Eingabe der Koordinaten für die Bestückungs- und Verknüpfungs- sowie die Unterbrechungsbohrungen.
2.2 Anfertigen der Lochbänder oder anderer NC-Steuermittel wie z.B. programmbeaufschlagter floppy dises für: Bestückungs-Bohrungen
65 Verknüpfungs-Bohrungen Unterbrechungs-Bohrungen
Isoiier-Bohrungen, die in Bestückungspositionen anzubringen sind.
'657 004
8
2A ■ ANFERTIGEN EINER VIER-EBENEN-LEITER-. PLATTE
2A-1 Bereitstellen einer als Halbfabrikat vorgefertigten
4-Ebenen Einheit.
2A-2 Verfahrensschritte:
•<1) Herstellen d. Verknüpfungsbohrungen und der Bestückungsbohrungen;
(2) . Aufbau der Lochwandmetallisierung durch stromlose
Metallabscheidung allein oder zusammen mit galv. Ab-scheidung; -
(3) Anbringen der Unterbrechungsbohrungen;
(4) Herstellen der Schaltungsmuster der Aussenlagen, z.B. Lötaugen, Anschlussflächen f. "Bauelemente mit Flach-Anschlüssen etc. (z.B. mit Trockenfilm-Resist in sog. Tenting-Technik, im Druck- u. Ätzverfahren oder in anderer, bekannter Weise);
(5) Falls erwünscht, Aufbringen von Lötstoppmaske bzw. Servicedruck;
(6) Umriss-Bearbeitung;
(7) Endkontrolle.
2B ANFERTIGEN EINER SECHS-EBENEN-LEITERPLATTE 2B-1 Wie unter 2A-1.
2B-2 Verfahrensschritte:
(1) Herstellen der Verknüpfungsbohrungen;
(2) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(3) Anbringen der Unterbrechungs- sowie Isolierbohrungen in dafür bestimmten Bestückungs-Positionen, z.B. wenn die Aussenflächen der Leiterplatte für Stromzuführung etc. benutzt werden;
(4) Auflaminieren der Aussenlagen (nicht erforderlich,
wenn nur Lötaugen gewünscht sind);
(5) Anbringen der Bestückungsbohrungen;
(6) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(7) Schaltungsmuster der Aussenlagen wie unter 2A-2(4) anbringen;
(8) Anbringen von Lötstoppmaske bzw. Service-Druck wie 5 unter 2A-2(5);
(9) Umriss-Bearbeitung;
(10) Endkontrolle.
2C ANFERTIGEN EINER LEITERPLATTE MIT 10 io EBENEN
2C-1 Bereitstellen von zwei als Halbfabrikate vorgefertigten 4-Ebenen-Einheiten U und V.
2C-2 Verfahrensschritte:
(für U und V)
15 (1) Anbringen der Verknüpfungsbohrungen;
(2) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(3) Anbringen der Unterbrechungsbohrungen;
(4) Aussenlagen und Leitermuster auf diesen anbringen wie unter 2A-2(4);
20 (5) Anbringen der Isolierbohrungen;
(6) Verpressen der 4-Ebenen-Einheiten U und V unter gleichzeitigem Ausfüllen der unter (5) angebrachten Isolierbohrungen mit Harz; .
(7) Anbringen der Bestückungsbohrungen und von Bohrun-25 gen in Bestückungs-Positionen, die zur Verbindung vorbestimmter Leiterzüge in verschiedenen 4-Ebenen-Ein-heiten dienen;
(8) Aufbau der Lochwandmetallisierung wie unter 2A-2(2);
(9) Anbringen der Leitermuster der Aussenlagen wie unter so 2A-2(4);
(10) Anbringen von Lötstoppmaske bzw. Servicedruck wie unter 2A-2(5);
(11) Umriss-Bearbeitung;
(12) Endkontrolle.
v
14 Blätter Zeichnungen

Claims (16)

  1. 657 004
  2. 2. Mehrebenen-Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass zwei oder mehr aus den Leiterzugebenen A, B, C und D bestehende Einheiten sowie eine oder mehrere Zwischenlagen aus Isoliermaterial eine einheitliche Mehrebenen-Leiterplatte mit vorgegebener Dicke bilden.
    2
    PATENTANSPRÜCHE 1. Mehrebenen-Leiterplatte nach Art gedruckter Schaltungen, die Leiterzugebenen enthält, deren Leitermuster grundsätzlich unabhängig vom Schaltplan der herzustellenden Leiterplatte sind, dadurch gekennzeichnet, dass die Leiterplatte mindestens eine oder mehrere, getrennt hergestellte Einheiten mit vier Leiterzugebenen A, B, C und D enthält; dass die Leiterzugebene A als erste Verbindungsebene dient und mit Reihen von Verbindungsflächen aus einem Metall ausgestattet ist, wobei jede Verbindungsfläche eine zentrale Bestückungs-Position enthält, wobei ferner in jeder Verbindungsfläche sechs Verbindungs-Positionen vorgesehen sind, deren Koordinaten unter Zugrundelegung des Mittelpunktes der Bestückungs-Position einer jeden Verbindungsfläche als Koordinaten-Ursprung und eines frei wählbaren, jedoch für die X- und die Y- Richtung gleichen Ein-heitsrasterabstandes R die Werte —8R, O; + 12R, O; O, 8R; O, —12R; —6R, —6R; und 6R, 6R, und Unterbrechungs-Positionen vorgesehen sind, deren Koordinaten 7R, O und O, —7R betragen oder jene Koordinaten besitzen, die sich bei Spiegelung ergeben; dass die Mittelpunkte der Bestückungs-Positionen der Verbindungsflächen in einer jeden Reihe, parallel zu einer der Achsen, jeweils voneinander einen Abstand von 40R aufweisen und der Abstand zwischen benachbarten Reihen von Verbindungsflächen 20R beträgt und 'dass die erste Verbindungsfläche der jeweils nächstliegenden Verbindungsflächen-Reihe der gleichen Leiterzügebene A in bezug auf die erste Verbindungsfläche der ersten Reihe um 20R versetzt angeordnet ist und damit im Bezug .auf den Mittelpunkt der Bestückungs-Position der ersten Verbindungsfläche der ersten Reihe die Koordinaten 20R, —20R besitzt; dass die Leiterzugebene B als zweite Verbindungsebene dient und das gleiche Verbindungs-flächen-Muster wie die Leiterzugebene A aufweist, wobei jedoch die beiden Ebenen in einer Einheit derart gegeneinander versetzt übereinander angeordnet sind, dass jeweils die Verbindungsflächen der Leiterzugebene B die Zwischenräume zwischen den Verbindungsflächen der Leiterzugebene A überbrücken, wobei die entsprechend zugeordneten Verbindungspositionen von Verbindungsflächen der beiden Ebenen übereinanderliegend angeordnet sind; dass die Leiterzugebene C mit Leiterzügen versehen ist, die parallel zur X-Achsenrichtung verlaufen und einen gegenseitigen Abstand von 20R aufweisen, und dass die Leiterzugebene C derart im Bezug auf die Verbindungsebenen angeordnet ist, dass die Mittellinien eines jeden dieser Leiterzüge mit gedachten Linien durch die Mittelpunkte der Verbindungspositionen mit den jeweiligen Koordinaten —6R, —6R der einzelnen, zugeordneten Reihen von'Verbindungsflächen in Deckung" sind; class die Leiterzugebene D mit Leiterzügen versehen ist, die parallel zur Y-Achsenrichtung verlaufen und einen gegenseitigen Abstand von 20R aufweisen, und dass die Leiterzugebene D im Bezug auf die Verbindungsebenen derart angeordnet ist, dass die Mittellinien eines jeden dieser Leiterzüge jeweils mit einer gedachten Linie durch die Mittelpunkte der Verbindungs-Positionen mit den jeweiligen Koordinaten 6R, 6R der zugeordneten Reihen von Bestückungsflächen in Deckung sind; dass die Leiterzugebenen A, B, C und D eine mechanische Einheit bilden, die die vier Ebenen in der oben beschriebenen Anordnung und in beliebiger Reihenfolge enthält und aus den die Leiterzugebenen A, B, C und D tragenden Lagen eines Trägermaterials hergestellt ist; dass das dem gewünschten Schaltbild entsprechende Leiterzugmuster einer Einheit aus ausgewählten Stücken der Verbindungsflächen besteht, die miteinander oder mit Leiterzugstücken der in der X-bzw. Y-Achse verlaufenden Leiterzüge gebildet ist, wobei die entsprechenden Verbindungen mittels Bohrungen in zugeordneten Verbindungspositionen der für den betreffenden Leiterzug benutzten Verbindungsflächen, deren Wandungen metallisiert sind, sowie durch Abtrennen von vorbestimmten Leiterzugstücken aus der Leiterzugebene C bzw. D vermittels in den zugehörigen Unterbrechungspositionen der Verbindungsflächen angebrachten Bohrungen bewirkt werden; und dass die gewünschten Bauelement-Positionen mit Bohrungen versehen sind, die gleichfalls metallisierte Lochwandungen aufweisen.
  3. 3
    657 004
    die Mittelpunkte der zugeordneten Verbindungs-Positionen mit den Koordinaten —6R und —6R zur Deckung kommen; dass eine Lage mit der Leiterzugebene D hergestellt wird, die mit zur Y-Achse parallelen Leiterzügen versehen ist, die voneinander einen Abstand von 20R aufweisen, wobei die Leiterzugebene D derart in bezug auf die Leiterzugebenen A und B angeordnet wird, dass die Mittellinien eines jeden ihrer Leiterzüge mit der gedachten Verbindungslinie durch die Mittelpunkte der zugeordneten Verbindungs-Positionen mit den Koordinaten 6R und 6R zur Deckung kommen; dass die derart angeordneten Lagen mit den Leiterzugebenen A, B, C und D zu einer mechanischen Einheit verbunden werden; dass eine oder mehrere solcher Einheiten derart mit dem der gewünschten Sch'altung entsprechenden Leiterzugmuster versehen werden, dass, entsprechend dem Schaltplan, bestimmte Verbindungs-Positionen mit Bohrungen versehen werden, deren Wandungen mit einem Metallbelag versehen werden; dass in den durch den Schaltplan bestimmten Bestückungs-Positionen Bohrungen angebracht werden, die gleichfalls metallisierte Wandungen aufweisen; und dass die Leiterzüge in der Leiterzugebene C bzw. in der Leiterzugebene D vermittels in durch den Schaltplan bestimmten Unterbre-chungs-Positionen angeordneten Bohrungen in voneinander isolierte Teilstücke getrennt werden."
    3. Mehrebenen-Leiterplatte nach Anspruch 2, dadurch gekennzeichnet, dass sie Verbindungen zwischen zwei oder mehreren Einheiten aufweist, die aus mit einem Metallwandbelag versehenen Bohrungen in vorbestimmten Bestückungspositionen bestehen.
  4. 4. Mehrebenen-Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, dass die oder einzelne mit einem Metallwandbelag versehene Bohrungen in den Bestückungspositionen zur Verbindung von Leiterzügen in verschiedenen Einheiten, nicht aber zur Aufnahme von Bauelement-Anschlüssen, dienen.
    20
  5. 5. Mehrebenen-Leiterplatte nach Anspruch 3, dadurch gekennzeichnet, dass einzelne mit einem Metallwandbelag versehene Bohrungen in Bestückungspositionen gleichzeitig die Verbindung zwischen Leiterzügen in verschiedenen Einheiten und Bestückungsboh'rungen zum Anschluss von Bauelementen dar-25 'stellen.
  6. 6. Mehrebenen-Leiterplatte nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass bestimmte, nicht zur Bestückung dienende Bestückungspositionen mit Bohrungen ohne Lochwandmetallisierung versehen sind, die mit einem Isolierstoffma-
    30 terial ausgefüllt sind, welches vorzugsweise aus einem gleichen Harzgemisch besteht wie das Trägermaterial.
  7. 7. Mehrebenen-Leiterplatte nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, dass sie auf einer oder beiden Aussen-flächen einer oder mehrerer Einheiten ein auf einer dort ange-
    3s brachten Isolierschicht befindliches weiteres Leiterzugmuster aufweist.
  8. 8. Mehrebenen-Leiterplatte nach Anspruch 7, dadurch gekennzeichnet, dass sie auf den Aussenflächen Leiterzüge aufweist, die mit Leiterzügen einer oder mehrerer Einheiten durch
    40 Verbindungsbohrungen mit metallisierten Lochwandungen verbunden sind.
  9. 9. Verfahren zum Herstellen einer Mehrebenen-Leiterplatte nach den Ansprüchen 1 bis 8, dadurch gekennzeichnet, dass zunächst auf einer Lage aus einen. Trägermaterial eine Leiterzug-
    45 ebéne A hergestellt wird, die in Reihen angeordnete Verbindungsflächen mit jeweils einer Bestückungsposition, sechs Verknüpfungs-Positionen aufweist, wobei, bezogen auf den Mittelpunkt der Bestückungs-Position einer jeden Verbindungsfläche, die Verknüpfungs-Positionen die Koordinaten —8R, O; 12R, so O; O, 8R; O, —12R; —6R, —6R; 6R, 6R und die Unterbre-chungs-Positionen die Koordinaten 7R, O und O, —7R aufweisen, und R ein beliebig wählbarer Einheitsrasterabstand ist, und die Reihen von Verbindungsflächen voneinander einen Abstand von 20R und benachbarte Bestückungs-Positionen in einer Rei-55 he voneinander einen Abstand von 40R aufweisen; dass eine Lage mit der Leiterzugebene B hergestellt wird, die an sich das gleiche Muster wie die Leiterzugebene A aufweist, wobei jedoch die beiden Ebenen A und B derart übereinander angeordnet werden, dass die Verbindungsflächen der Leiterzugebene B den 60 Abstand zwischen jenen der Leiterzugebene A überbrücken, so dass zugeordnete Verbindungs-Positionen der Verbindungsflä-chen in den beiden Leiterzugebenen A und B in der Aufsicht zur Deckung kommen; dass eine Lage mit der Leiterzugebene C hergestellt wird, die mit zur X-Achse parallelen Leiterzügen ver-65 sehen ist, die voneinander einen Abstand von 20R aufweisen, wobei die Leiterzugebene C derart in bezug auf die Leiterzugebenen A und B angeordnet wird, dass die Mittellinien eines jeden ihrer Leiterzüge mit der gedachten Verbindungslinie durch
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Leiterzüge in der Leiterzugebene C bzw. in der Leiterzugebene D Verengungen in den Bereichen der Unterbrechungs-Positionen aufweisen, und dass die Mittellinien der verengten Leiterzugteile mit einer gedachten Verbindungslinie der Mittelpunkte der Ünterbrechungs-Positionen mit den Koordinaten O, —7R für die Leiterzüge in der X-Achse und 7R, O in der Y-Achse in Deckung sind und die Breite an den verengten Stellen geringer ist, als der für die Unterbrechungsbohrungen gewählte Bohrdurchmesser.
  11. 11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass zwei oder mehrere Einheiten aus den Leiterzugebenen A, B, C und D zunächst mit den nach dem Schaltplan für die betreffende Einheit bestimmten Verbindungsbohrungen versehen werden; dass sodann die Einheiten unter Zwischenlage eines geeigneten Isoliermaterials zu einer Einheit geformt werden, bei der die Bestückungs-Positionen übereinander dek-kungsgleich angeordnet sind; und dass anschliessend die nach dem Schaltplan erforderlichen Bestückungs-Bohrungen in den betreffenden Bestückungs-Positionen hergestellt werden und deren Wandungen metallisiert werden, wobei bestimmte Bestük-kungsbohrungen zur Aufnahme von Bauelement-Anschlüssen oder/und zur Verbindung von Leiterzügen in verschiedenen Einheiten dienen.
  12. 12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass jeweils zwei der Leiterzugebenen A, B, C und D auf den beiden Flächen des eine Lage bildenden Materials angeordnet sind.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass in durch den Schaltplan bestimmten Positionen, die nicht der Verbindung zwischen bestimmten Einheiten oder zum An-schluss von Bauelementen dienen sollen, Bohrungen ohne Lochwandmetallisierung, die ganz oder teilweise mit Isolierstoff gefüllt sind, vorgesehen werden, und dass das Ausfüllen mit Isolierstoff während des Verpressvorgangs erfolgt.
  14. 14. Verfahren nach den Ansprüchen 9 bis 13, dadurch gekennzeichnet, dass das Herstellen der Einheiten durch Verpres-sen und unter Hitzeeinwirkung erfolgt, und dass mehrere Einheiten, gegebenenfalls unter Zwischenlage von geeigneten Isolierstofflagen wie Prepregs, zu einer Leiterplatte verpresst werden.
  15. 15. Verfahren nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass die Lochwandmetallisierung der Bohrungen vermittels stromloser Metallabscheidung allein oder zusammen mit nachfolgender galvanischer Metallabscheidung erfolgt.
  16. 16. Verfahren nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, dass die Einheit aus den Leiterzugebenen A, B, C und D bzw. die aus mehreren solcher Einheiten hergestellte Schaltungsplatte bei der Herstellung oder anschliessend mit einer Isolierlage, wie z.B. einem Prepreg, versehen wird, und dass auf der oder den Oberfläche(n) der Isolierlage weitere Leiterzugmuster angebracht werden, die gegebenenfalls entsprechend dem Schaltplan mit den Leiterzügen der Einheiten durch Verbindungsbohrungen verbunden werden.
CH3484/81A 1980-05-28 1981-05-27 Mehrebenen-leiterplatte und verfahren zu deren herstellung. CH657004A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3020196A DE3020196C2 (de) 1980-05-28 1980-05-28 Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
CH657004A5 true CH657004A5 (de) 1986-07-31

Family

ID=6103404

Family Applications (1)

Application Number Title Priority Date Filing Date
CH3484/81A CH657004A5 (de) 1980-05-28 1981-05-27 Mehrebenen-leiterplatte und verfahren zu deren herstellung.

Country Status (13)

Country Link
US (1) US4438560A (de)
JP (1) JPS5855679B2 (de)
AT (1) ATA239381A (de)
CA (1) CA1170781A (de)
CH (1) CH657004A5 (de)
DE (1) DE3020196C2 (de)
DK (1) DK151680C (de)
FR (1) FR2483729A1 (de)
GB (1) GB2080042B (de)
IL (1) IL62974A (de)
IT (1) IT1142526B (de)
NL (1) NL8102453A (de)
SE (1) SE454126B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2512315A1 (fr) * 1981-09-02 1983-03-04 Rouge Francois Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4720470A (en) * 1983-12-15 1988-01-19 Laserpath Corporation Method of making electrical circuitry
WO1985002751A1 (en) * 1983-12-15 1985-06-20 Laserpath Corporation Partially aligned multi-layered circuitry
GB2166603B (en) * 1984-09-28 1988-07-20 Yazaki Corp Electrical harness
CA1237820A (en) * 1985-03-20 1988-06-07 Hitachi, Ltd. Multilayer printed circuit board
JPS62136098A (ja) * 1985-12-09 1987-06-19 富士通株式会社 高密度配線基板
JPH0427413Y2 (de) * 1986-09-24 1992-07-01
US4837050A (en) * 1986-09-30 1989-06-06 Asahi Chemical Research Laboratory Co., Ltd. Method for producing electrically conductive circuits on a base board
JPS63150573U (de) * 1987-03-24 1988-10-04
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US5081561A (en) * 1988-02-19 1992-01-14 Microelectronics And Computer Technology Corporation Customizable circuitry
US4888665A (en) * 1988-02-19 1989-12-19 Microelectronics And Computer Technology Corporation Customizable circuitry
US4907127A (en) * 1988-03-21 1990-03-06 Lee John K C Printed circuit board construction and method for producing printed circuit end products
US4899439A (en) * 1989-06-15 1990-02-13 Microelectronics And Computer Technology Corporation Method of fabricating a high density electrical interconnect
US4920639A (en) * 1989-08-04 1990-05-01 Microelectronics And Computer Technology Corporation Method of making a multilevel electrical airbridge interconnect
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
US5360948A (en) * 1992-08-14 1994-11-01 Ncr Corporation Via programming for multichip modules
JP3230953B2 (ja) * 1994-07-28 2001-11-19 富士通株式会社 多層薄膜配線基板
TW387203B (en) * 1995-06-06 2000-04-11 Lsi Logic Corp Polymorphic rectilinear thieving pad
US6310303B1 (en) 1998-03-10 2001-10-30 John J. Luvara Structure for printed circuit design
US6121679A (en) * 1998-03-10 2000-09-19 Luvara; John J. Structure for printed circuit design
US6297458B1 (en) * 1999-04-14 2001-10-02 Dell Usa, L.P. Printed circuit board and method for evaluating the inner layer hole registration process capability of the printed circuit board manufacturing process
US7185427B2 (en) * 2003-04-28 2007-03-06 Agilent Technologies, Inc. Method for making electrical connections to an element on printed circuit board
JP2007059803A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd プリント基板、電子基板及び電子機器
US7954215B2 (en) * 2007-03-19 2011-06-07 Epson Toyocom Corporation Method for manufacturing acceleration sensing unit
US8809117B2 (en) * 2011-10-11 2014-08-19 Taiwain Semiconductor Manufacturing Company, Ltd. Packaging process tools and packaging methods for semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3522474A (en) * 1966-01-20 1970-08-04 David Piel Electric supply means
US3509268A (en) * 1967-04-10 1970-04-28 Sperry Rand Corp Mass interconnection device
CH469424A (de) * 1968-06-10 1969-02-28 Contiflex Ag Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
US3493671A (en) * 1968-11-15 1970-02-03 Norman H Horwitz Universal circuit board and method of forming same
US3867759A (en) * 1973-06-13 1975-02-25 Us Air Force Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package
DE2627297C2 (de) * 1975-06-20 1982-06-03 International Computers Ltd., London Mehrschichtige, gedruckte Schaltungsplatte
GB1535813A (en) * 1975-07-03 1978-12-13 Ncr Co Multi-layer circuit board
SU644051A1 (ru) * 1977-04-07 1979-01-25 Орденов Ленина И Трудового Красного Знамени Предприятие П/Я А-7160 Многослойна печатна плата
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
CH630212A5 (en) * 1978-08-07 1982-05-28 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, and a multilayer base material for carrying out the method
CH629057A5 (en) * 1978-08-07 1982-03-31 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, as well as a multi-layer base material for carrying out the method
CH630211A5 (en) * 1978-08-07 1982-05-28 Contraves Ag Method for designing electrically conductive layers for producing printed circuits, as well as a multilayer base material for carrying out the method

Also Published As

Publication number Publication date
ATA239381A (de) 1988-02-15
JPS5731199A (en) 1982-02-19
IT8148559A0 (it) 1981-05-28
DE3020196A1 (de) 1981-12-10
SE454126B (sv) 1988-03-28
FR2483729B1 (de) 1983-05-06
SE8103311L (sv) 1981-11-29
DK232781A (da) 1981-11-29
NL8102453A (nl) 1981-12-16
GB2080042A (en) 1982-01-27
IL62974A0 (en) 1981-07-31
GB2080042B (en) 1983-12-21
CA1170781A (en) 1984-07-10
DK151680C (da) 1988-07-18
DE3020196C2 (de) 1982-05-06
DK151680B (da) 1987-12-21
US4438560A (en) 1984-03-27
FR2483729A1 (fr) 1981-12-04
IL62974A (en) 1986-01-31
IT1142526B (it) 1986-10-08
JPS5855679B2 (ja) 1983-12-10

Similar Documents

Publication Publication Date Title
CH657004A5 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung.
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE69302400T2 (de) Testanordnung mit filmadaptor fuer leiterplatten
DE3610821C2 (de)
DE69104750T2 (de) Verfahren zur Herstellung von Mehrschichtplatinen.
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
EP0175045A2 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine
DE102007040876A1 (de) Mehrschicht-Leiterplatte
DE3512237A1 (de) Mehrschichtige flexible schaltungsanordnung mit verbindungsvorrichtungen zwischen den schichten
DE102016110847A1 (de) Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
DE3810486C2 (de)
DE102017202329A1 (de) Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
DE3622223A1 (de) Verfahren zum herstellen eines elektronischen netzwerkbausteins
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
EP0183936A1 (de) Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen
DE8809592U1 (de) Rangierleiterplatte für einen Leiterplattenprüfautomat
DE2929050A1 (de) Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung
DE102020208591B4 (de) Modulares Verdrahtungshalbzeug, Verdrahtungsmodul und Verdrahtungsbauelement und Verfahren zur Herstellung derselben
DE19943388A1 (de) Vorrichtung zum Prüfen von Leiterplatten

Legal Events

Date Code Title Description
PL Patent ceased