JPS61500697A - 電気回路 - Google Patents

電気回路

Info

Publication number
JPS61500697A
JPS61500697A JP60500070A JP50007084A JPS61500697A JP S61500697 A JPS61500697 A JP S61500697A JP 60500070 A JP60500070 A JP 60500070A JP 50007084 A JP50007084 A JP 50007084A JP S61500697 A JPS61500697 A JP S61500697A
Authority
JP
Japan
Prior art keywords
layer
pattern
electric circuit
layers
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60500070A
Other languages
English (en)
Inventor
ジヨンソン,モーガン
Original Assignee
レ−ザ−パス・コ−ポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by レ−ザ−パス・コ−ポレイション filed Critical レ−ザ−パス・コ−ポレイション
Publication of JPS61500697A publication Critical patent/JPS61500697A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382Adaptable interconnections, e.g. for engineering changes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/091Locally and permanently deformed areas including dielectric material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10295Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303Pin-in-hole mounted pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1059Connections made by press-fit insertion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電気回路 本発明はマイクロチップのような連結部品のための電気回路及び、マイクロチッ プ自体のための電気回路に関するものである。
発明の背景 消費者及び商業上の要求に対する大量生産において、回路メートはシルクスクリ ーン技術を用いて印刷される。手順を定めた!ログラム及びコンピュータの助け を借りたエンジニアリングにもかかわらず、多くの時間が設計、生産ラインの組 立及びこれらのぎ−ドの製造に必要とされる。設計及び組立時間の必要は、これ らのメートが千の位及び大きな位に対する競争できる価格において主意可能であ るにすぎないことを意味する。多層?−ド装置に必要な費用と時間は、よシいっ そう大きなものである。
従って、回路デートのカスタムオーダーに対して、ワイヤラップ技術が一般に用 いられている。ワイヤラップ技術において、生産されるベース回路ボードはその 一つの表面から直立しているピンのマトリックス及び前記ピンと導通し、二股に デートの他の表面から直立するコネクタのマトリックスを有する。コネクタのマ トリックスは概してチッfパクケーノ又はキャリア(carriers )の設 置のためにある。デートはそこに定め設計された特定の基礎的電気通路を有して もよく、それは電力供給、接地又は信号伝達が必要であるという目的のために、 選ばれたチップ・やツケーノを互いに又はぎ−ドの端子に接続する゛。
この装置を使用するカスタムボードを発展させるために、回路製造者はワイヤラ ッピング器具使用し、それは、適切に選ばれたピンのまわ)に接続ワイヤをしっ かりと巻き、それらのピンの間に電気的導通を提供している。このような工程は 極めて自然にゆっくりと行われ、骨の折れる技術でなされねばならず、別の誤っ たピンはワイヤラップ処置の間導通されていてもよい0 もしピンが誤って導通されたなら、多くのワイヤは誤って置かれたワイヤに到達 する前に除かれねばならないことがわかった。捷だ、ワイヤラップ処置の間、ワ イヤラップ器具はある場合にはワイヤが絶縁体の内側で壊れるようにワイヤに張 力を与えておシ、それは視覚による検量によって破壊を発見することが不可能な ようにしている。更に、同じオ(レータが機能的で全く1ど」じカスタムざ−ド を正確に同じ方法で配縁することはなく、視覚による検査は時間の消費である。
このワイヤラップ工程(ζ2いて補助のために、ワイヤで接続されるべきピンの 間を動くポインタを提供するいくつかの半自動ワイヤラップ器具があるーワイヤ 2プグ器具全使用する人は次にワイヤでピンを適切に導通する。この半自動ワイ ヤラッ!機械によって、1時間に400に及ぶワイヤが適当なピンの間に接続さ れてもよい。標準的な5インチ(12,7ey* ) x フインチ(17,9 6R)のボードに約1000のピンが含まれており、そのうちの700は概して ワイヤラップ操作の間に接続される。従って、適当に200のピンがボードに配 線されることが必要である。1時間につき1200の接続を作る完全自動ワイヤ ラップ器具が存在する。
このような機械は半自動機械よシも相当多くの費用がかかる。
より小さく、しかし、意味のないほど小さくない大きさで、小さいオーダーのカ スタムチップの設計及び製造が最後の金属化工程の間、例えば回路をr−トアレ ー(gate array )チップに適用することで完成されてもよい。わず か1つ又は2つの金属化層がチップ上に置かれることによって、表面は荒くなり 、電気通路はそれ自身極めて複雑になり得る。より多くの層がチップの上に置か れるに従い、表面の荒さ又は三次元的効果は様々なデポノットを適切に焦点調節 することにおける雛しさを増加させる原因を大きくする。そのデポジットは、回 路設計によって意図されたバンド内にあるようにチップ上に置かれる。
このようにして電気回路、すなわちそれは、回路ボード及びチップのだめのカス タム及び小さいオーダーの設計の使用のために容易に製造され得る電気回路t提 供する必要がある。
本発明はこれらの困難を克服することに向けられる。
発明の概要 本発明の1つの面において、電気回路は複数の層から成り、各々が1つ又はそれ 以上の電気通路を有し、各層は少なくともどれでも1つの層の一部を別の層から 絶縁するための絶縁手段を有し、その層は実質的に反復・9ターンを有する少な くともいくつかの電気通路と、実質的に同じ反復・ぐターンを有する少なくとも 第1支び第2の層を有する。各層の各通路は次の隣接した層の通路と導通ずる7 ζカの手段を有するっ導通手段を有する1つの層の・ぐターンのある部分は、少 なくとも部分的に別の層の4通手段を有するブレークのある部分と一直線となり 、別の層に関して移動され位置を変えられた1つのI響と一直線でないツクター ンの他の部分をともなう。
更に本発明の別の面において、電気回路は反復・lターンをもつ電気通路を有す る単独層を有してもよい。
本発明の方法は絶縁ベースを提供することと、その次に規則的な反復ツクターン を有する電気通路をその上に提供することから成る。その方法は更に、所望の回 路を提供するために通路の部分を選択的に切断する工程を有する。
不発明のもう1つの面は、レーデ−の使用によって通路が切断さnることである 。・母ターンの設計自体は通路の切断が望ましい竜所で、いくつかの層の上に置 かれた通路が一直線ではないようなものである。従って、たとえ通路が層の上に あっても、レーデ−はほかのどの通路をも遮ることなく容易に悪路、こ近づくこ とができる。
不発明のもう1つの面は、電気−ji路がワイヤラッグ回路ビードのピンを受け るための手段を有することでらるっこれらの手攻岐ピンを受け、ピンと11切な 電気的接触を提供する。
更に不発明のもう1つの面は、笑l及び第2の層が導通子tiをもつ別個の節点 の第3の層によって相互連結されることでるる。この面において、節点の位置設 定は適切な通路妙:第1及び第2の層の曲で導通されるようにグロダラムされた フォトグロツタ(photoplotter)によって選択される。もし全ての 節点か選ばれたならば、標準のグリッドが形成され、第1及び第2の層の各導通 手段と導通する。フォトグロッタは電気回路を完成するために適切な節点を選択 し、それらのみが第3の層の上にデーノットされる。
不発明は実際に従続線をワイヤラッグする必要なしに、在来のワイヤラップ印刷 回路ボードに使用することができる。回路は上記の切断技術を使用して作ら蜆次 に1つ又はそれ以上の層がワイヤラッ7#が−ドのピンの上に幻かされる。この ようにして回路は在来のワイヤラッグ技術と比較して最小の時間で完成される。
もし必要でるるならば、不発明の回路がワイヤラッグゲート上に動かされた後、 更に在来のワイヤラップ技術で接続線が作られてもよいこともまた理解されよう 。
ワイヤラッグに伴う問題、例えば端子が不正確に接続されたとき導線を取り除く のに必要な時間及びワイヤラッグ器具によりて導線に与えられた張力のために絶 縁体によって隠されたブレークを定めるのに必要な時間などは、本発明によって 解決される。
不発F!Aはワイヤラフ!以外で使用される在来の回路ゲートと取シ替えて使用 されてもよいこともまた理解されよう。
不発明はマイクロチラグの特別注文生産及び他のチップキャリア及びチッグノ4 ツヶージの製造のために使用されてもよいこともまた理解されるべきである。マ イクロチラグについてti、本発明の様々な層が置かれ、次+/c所望の電気回 路を作るのに望ましいようにレーデ−を使って通路を切断する。層は大体におい て反復/4′ターンからル(るので各層は実質上むらがなく、従って、不適当に デポノットされた物質をもたらす分離の問題文、1集中させる問題は少ないっま た、層の間で過度に交差する巻きつけられた通路の数を減少する傾向があるっ 〔図面の簡単な説明〕 @1図は、反復電気通路を有する本発明の一実施例の層を示す。
第2図は、41図の電気通路にレーデ−路が描かれた様子を示す。
第3回は、第1図の電気通路のうち選択した部分を切断する様子を示す。
第4図は、第1図の電気通路をある位置から右方向へと移動させ、同等な形状の 第2の層の上に頁ね合わせる様子を示す。
第5図は、8枚の層を互いに重ね合わせた様子を示す。第4図の2枚の層の組が ベースをなし、他の同様な3つの組がベースに対しそれぞれ90’、180’。
270:′だけ回転してベースに整合している。
第6a〜6h図は、電気通路を切断する数種の方法を示す。
M7図は、本発明に係る電気回路上方に位置したワイヤラッグ回路メートのピン を示す。
第8図は、本発明に係る電気回路の数枚の層がワイヤラッグ回路ビードのピンに 係合する様子を示す。
第9図は、他の実丙例の電気回路の通路を示し、いくつかの通路が予め切断され ている。
第10図は、第9図の電気通路とは異なる形状の実施例を示す。
Ml1図は、嬉9図の層が第10図の層に整合している様子を示す。
第12図は、第11図の笑り沙もとともに用いる電気分路のマトリクスを示す。
第13図は、本発明の他の実施例に従った′電気通路の層を示す。
第14図は、第13図の実施例に従った複数節点の層を示す。
第15図は、第13および14図の実施物」のような複数の層から成る電気回路 の斜視図である。
第16図は、本発明の他の実施例の層を示す。
第17図は、第16図の層をf進させて他の同様な層の上に重ね合わせた様子を 示す。
第18図は、第17図の2枚の層をベースとして用い、他の2枚の層の形状を9 00だけ回転させてベース形状に整合芒せた様子を示す。
第19図は、本発明の他の実列例の層を示す。ここでに、単一層が第17図の2 層結合通路に四様な一一ターンを有している。
第20図は、第19図に同様なペース層を2枚組み合わせ、90°回転して重ね 合わせた様子を示す。
第21図は、不発明の情の実施例の層を示す。
第22図は、第21図の通路の層をそれと鏡像関係にある通路の層に重ね庁ゎせ た様子を示す。
〔好適実施例の説明〕
図面(C関して、特に第11について、本発明の電気回路320層30が描かれ ている。層3oぼ、絶縁基盤34で構成されて2シ、ぞれはか」えばカブトンの 様なグラスチックで構成し得、それは温度設定の変化により0.5から5ミルの 厚さをとりうるポリイミドである。この特殊なグラスチックは、はんだづけの工 程でも使うことができ、焦げやすい傾向はろるが、融けることはないので選ばれ たのでおる。電気通路36.38が基盤34の上に形成される。好適実施例にお いては電気通f!r36.38は銅で構成され、11から1÷ミルの厚さである 。好適実施例では、これらの電気通路は、基盤34の上に@を均一に沈着させ、 そののちフォトマスクし、エツチング技術を用いて電気通路36.38を残して 不要な銅を取シ除くことによって形成される。第1図に見られるように、これら の電気通路は異った・母ターフ40と42を含むノナターンのくり返しで構成さ れている。・ぞターン40は・ぐターン42に似ているけれども、)4ターン4 0はパターン42&て比して、電気線図44及び46の様ないくつかの余分な電 気線図を含X7でいる。実のところパターン40の殆んどの部分が・ンター74 2に重なり、整合するが、・fターンのうちのある小部分、例えば線図44及び 線図46及びその各サイドに位置している線図の如きは整合しない。己1図から 明らかなように、電気通路36は、まず・fターン40で構成され、ついで/母 ターフ42で構成され、そして・母ターン40をくシ返し、その配置で続けられ ていく。電気通路38は、まず・ぐターン42で構成てれ、ついで・9ターン4 0で構成され、そして・ぐターン42をくり返し、その配置で続けられていく。
・やターン40は中心が花の形をした導通手段48で構成されており、それを通 して、例えばワイヤeラップ回路ゲートのピンが線図を破壊することなく花形を 押し展けるように挿入され、通路とビンの間に゛ば気的に導通が与えられる。第 1図に見られる叩く、その花形は8個の大体11す形のクサビ形のセクション5 oで構成され、七のうちの各対は中心で結合しており花形の4分の1の部分を形 成しておシ、花形のその4分の1の部分は花形の周の所で結合されて全体の花形 を形成している。このクサビ形の配置のために、花形の中心部はクサビ形部分間 の電気的結合を害することなく外部に押され、捷た押し展げられうるのである。
パターン42は、節点又は接合部52.54.56及び58を含む他の導通手段 をさらに含んでいる。これらの節点ζ、花形の導通手段48の周りに90°の間 隔で配されている。・やターン40は、さらに、先述した侍図44及び46によ って節点52及び58と導通するベースライン線図60を含んでいる。節点54 及び56は、胞(へ)62伎び64によってベースライン線図60と導通してお り、その線図62及び64は極めて精度が高く、かつ花形の導通手段48の周り に伸びているが、線図62.64がベースライン線図60に接近する所では、そ れらは線図44及び46に大体並行になっている。さらに、歳fQ166及び6 8は、花形の導通手段48とベースライン線図60とを導通させている。以下に さらKQじられる如く、節点52乃至58は、不発明の電気回路の種々の層間に 導通を供するためのブラインド・バイアスを含んでおシ、その各層#i第1図に 描かれている層の上部又は下部に位置させられうる。
メッキされたスルー・ホールをブラインド・バイアスに置き侠えることもできる 。花形の導通手段が、バイアスを伴った節点のように、絶縁基盤部材の他の側と 導通するものではないことを理解すべきである。
さらに−ぐターン40は、線図70,72.74及び76のような内部結合平膜 を含んでおシ、それはパターン40と他の隣り合りた各・ぐターン42とを内部 結合して・9ターン40及び42のマトリックスを形成している。
・やターン42は、節点80乃至86及びベースライン線図88を伴った類似す る花形の導通手段78で構成されている。節点80.82.84及び86は、共 通の線図90で導通しておシ、その共通の線図は花形の2!4通手段78の周シ に描かれており、かつベースライン線図88に導通している。花形の導通手段7 8はまた線図92.94及び96を介してベースライン線図88と導通している 。各図から明らかな如く、・ぐターフ42の線図92.94及び96は、ノfタ ーン40の線図44.46.66.68.61並びに線区62及び64の部分と 同様に、大体並行になっている。・やターン40の各線図は、第2図のカッ)  II/ぐス(cutp瓢th) 92の様に、レーザm−カット・パスに沿って 配されている。これらの線図は、このカット・ノクス92に対して大体垂直であ る。・eターン42の各並行線図に関しても同じでおる。それらはレーデ−・カ ットφパス94に沿って配されている。
以下により完全に記される如く、不発明の電気回路は、プログラムされたノンル ス状のレーデ−を用いること(・ζよシレーデー・カットo)苧ス92及び94 と一致する各線図の1又はそれ以上の部分を選択的に切断することにより、ノ9 スーウエイ36及び38から組み立てられ得る。例えば、第3図、・9スクエイ 48、/やターフ40で、節点56と内部結合線図70を導通させることが望ま れるならば、レーデ−は線図44.62.66.64及び58並びに内部結合線 図76を切断する、この変更されたノ臂スウェイは、破線97で示されているが 、それは明瞭にするためにのみ加えられているのであり、回路の一部を構成する ものではないっ同様に、節点56のような節点と、節点52とを導通させたけれ ば、第3図に見られるように、適当な線図が切断される、そして破線98は、ま た、この回路の一部をなすもので扛なく、明瞭にするためにのみ加えられている のであシ、節点56と節点52を結ぶノ4スウェイを示している。
電気回路を完成するためなら単一層で足シると解す30のような多重層を用いる こともまた本発明の目的である。だから多重並行層は、ノンターン及び・リーン 配列は同じだけれども、その各層を相対的に移動して3次元の回路を形成するこ とができる。各層の相対的な移動は、平行移動又は回転移動又は電気回路が層の 反対側に形成されるような鏡像を用いた鏡像移動でもありうる。その移動は、ま たこれらのタイグの3棟の移動のすべてを組み合わせたものでもちシうる。
第41は、第1図の層30の電気的ノぐスウェイ36及び38を右方向へ並行移 動し、・ぐスウェイ38及び36にそれぞれ対応する・?スウェイ102及び1 04を含む第2層100の上に置いたもの金種いている。
かくして事実上/4’スウエイ36に似た・譬スウェイが、・臂スウェイ38に 似た・ぐスウェイの上に置かれている。
第4図に見られる如く、2個の・ぐスウェイのノやターンの大半はほぼ整合して いるが、並行であシ、かつベースライン線図60及びベースラインMrgJ8B と直接に導通している線図は大部分が整合していない。実際、これらのベースラ イン線図60及び88に直接に結合されている並行線図には重なシも又、整合も 存しない。
この理由は、これらの線図は第2図中、のカット・・ぐス92及び94のような レーデー−カット・t’eスの上にあるからであり、これによシその下にある線 図を切断することなく、レーデ−がこれらの線図のどれをも選 ′択的に・ぐル ス状に切断することができるからである。
第4図の電気回路の上部左手の角にある・ぐターンは、/卆ターン40がツクタ ーン42の上に重ねられている。
/ぐターン40の節点52.54.56及び58は、・ぐターン42の節点80 .82.84及び86と4通している。これらの節点は隣接層の節点と導通させ るブラインド・バイアスを含んでいる。
確認するために、第4図の第1 ;Ti130と第2層100との組み合わせは 、110とされており、第5図にもそのように示されている。第5図は、第1図 に示されている第1層と同じである・譬スウェイの層を8枚含んでいる。これら の層の各々は第1層30に対して回転移動又は並行移動されている。より簡便に 第5図を述べnば、第4図の層の組み合わせ110が、第5図の同じ場所にしる されている。他の6枚の層は、第4図と同じ2枚の層の組み合わせで構成されて いるが、それらは最初の2枚の層の組み合わせ110から90’、1800及び 2700回転させられている。これらの組み合わせは、各々、112.114及 び116としるされている。
本発明の電気回路は、いくつかの方法のうちのある方法により組み立てられる。
第6a図及び6b図に見られる如く、回路は4枚の層118乃至130で構成さ れている。示されている横断面は、レーデ−・カット・7g?スに8っていると 理解さるべさである。レーデ−・カット・・!スにある各線図(徒番号111. 113.115及び117としるされている。これらの@図は並行であシかつ整 合していない。この配置において、各線図の上に位置している層は、そのうちに あけられた窓を有しておシ、そのため各線図の上にはオーブン・・コラムが生ず る。レーデ−134のようなレーザーが、適当な線図の上に位置させられ、第6 b図に示されるように、その線図を切断するために用いられる。
レーデ−は、回路の要求に従って選択的にプログラムでれる書き込みプログラム によって制御され、それによりレーデ−はパルス状になシ適当な線図を切断する 。
同様な配置が第6c図に示妊れているが、切断されるべき線図の上には窓がわけ られていない。この場合には、基盤はレーデ−放射に対して透明であり、レーデ −は6dに示される4口く適当な線図を選択的に切断する、ある波長のレーデ− で基盤中に穴を焼きうがち、異った波長のレーザーで線図を切断することも可能 である。第6e図及び6f図に関しては、レーデ−は1回の照射で基盤と線図を 焼き通すために用いられている。また、単一層を含む回路も上記の方法で作られ うろことを想起すべきである。
1又はそれ以上の回路の層が完成され、かつ適当な線図が切断されれば、第7図 中のビード140のようなワイヤー・ラッピングの目的に用いられる回路& − ドが、この回路の第1 II 142の上に、ピン144、146が手段48の ような花形の導通手段の中心の上に位置するようにして、置かれる。支持ぎ−ド 148が層142の下部に接して置かれ、又は最初から層に結合しておくことも できる。ピンが花形の導通手段と導通するために降ろされて、かつ花形の導通手 段を貫くために、良好な接触が得られる(第8図)っこの簡単なグロセスは、先 行技術たるワイヤー・ラップ・テクニックを用いる必要を完全になくしてしまう 。しかしながら、もしゲート中に回路をさらに付加する必要があれば、F514 2を超えて伸びるピン144及び146のまわりに単にワイヤーをまくことによ p1回路ゴゲート42とともに従来のワイヤm−ラップ・テクニックを用いるこ とができることも理解すべきでろる。
支持ぜ−ドは取り除くことができ、そして付加する層を、最後の層に残された支 持♂−ドとともに、ワイヤー・ラッグ・ピンの上に押しつけることもできること を理解すべきである。捷だ支持?−ドは各層に残すこともできる。さらに、支持 デートとピンの間の適合は、ピンが四角形又は円形でらシ、かつ支持デーげに供 された円形の穴よりも大きいので、基本的に強制的に適合されるものであること も理解すべきである。沈着被覆180が各層142の上部表面を覆っているので 、・やスウェイはこの強制的な適合によりピンと緊密な接触に置かれる。
この実万例は、以下の実施例のいくつかによシ観察されるごとく、ワイヤー・2 ツf−ゲートを用いることなく電気回路を供するために使われうるものであるこ とを理解すべきである。
不発明の他の実施例が第9−第12図に示されている。この実す例は第10ノや ターン200を含んでいる。
七のi4ターンは、平行線図202−218が切断され又は不連続となった節点 を有していることを除いて第1図のノリーン40と似たものである。その節点2 20及び222は各不連続の末端を画成する。これら節点は、絶縁材料の反対側 と導通しているメッキでれたスルーホール(through hole )i含 んでいる。ブラインド・バイアス(blind vias )も使用され得る0 他に、このi4ター/は、他の層の他のノぐターンと導通する節224.225 及び226のような自由節点を含んでいる。第1O図は、第2図の・ぐターン4 2と実質点に似た・ぐターフ230ft示している。・譬ターン23Q#′i線 図232.234及び236を含んでいる。それら線図1=不遅続で、スルーホ ールを含む節点238及び240tmしているっ第11図に示されているように 、第90の・ぐターンに第1O図の・ぐターンを重ねると、Aターンの実質的な 部分は整合し、前述の実施例のように整合しない機図の部分がちる。第9図の/ 々ターン200の自由節点224及び225が不連続な線図232の末端に2い て節点238及び240と整合することかわかるだろう。不運Vt線図の節点及 び自由節点は下層の上面と導通するコラムを形成する。分路(shunt) 2 42 (412iffl)のような複数で分離した分路を含む、ブラインド・バ イアス又はスルーホールを含んだ最終層は、回路を完成するために・ぐターンの 前の層のうちの上層の上にa置される。レーデ244のようなレーデが、蕗6h 図に示されているようK、その残層に浸入することなく分路242のような絶縁 された分路を選択的に切断し得る。
上述した分離した分路を除き、本発明のこの実施例の構成及び使用方法は、第1 −第5図に示された実施例のものと同じでるる。
これら両実施例において、望むならば、とnら層が個々の機能を果し得ることが わかるだろう。例えば、1つの層は基本的に電圧を供給し、他の層はアース面と なり得る。他の層はもっばら単一層となり得る。更に、それらの層が比較的薄い と、そして1つ又はそれ以上の層から成る電気回路がそれ自身比較的薄いと、余 分な(ロ)路が、単に余分な層を加えることによって、比f!2的安価で怪力・ な仝間しη・ないシステムに租み入れることができることがわかるだろう。
本発明の他の実施例が第13、第14及び第15図に示さIしている。この実施 例に糾1の層を含んでいる。
そのr5jri絶縁材の基板を肩しているっての上(ζ、通路246.248. 250.252.254及び256のような個々の絶縁された通路が付設されて いる。通路248.252.254及び256は実質的に直線の平行通路であシ 、通路246及び250は直線の平行通路で、上記通路に実質的に垂直なもので ちる。ブラインド・バイアスのように表されているがスルーホールともなp得る 節点258及び260から成る節点が通路の間に散在している。通路の多くの他 の)やターンが、例えば、2つの類似した平行な通路によって置俟さn且つ本発 明の範囲内にある各々別個の通路を有する多重層回路の層の全体又はいくつかに 対して構成され得ることはわかるだろう。この実施例の回路から成る他の層の全 ては、第13図のように層上に形成されるのと同じようなlクターンから構成さ れ得る。しかし、それは第13図に示された層に関して移動、回転又に鏡像とな ったものでろる。
この実施例において、第13図に従って4成されたようなどの2つの層の間にお いても、これら2つの層の間を導通するために中間層が与えられている。このよ うな中間層が第14図に示されている。第14図は、基本的に、フォトブロック から作られたマスクを使用して銅を付着させることが可能な位置のマトリックス から成るものを示している。その位置は直上の層を直下のiと導通するために使 用される。斜線はいろいろな4通をなすために鋼が付着されたところ以外の銅が 付着されていない領域を示している。黒ぬシの四角は銅が付着された所を示して いる。
第15図は3つの層から成る回路を示し、上層270は第13図の層と同等であ り、下層272は層270と同等のものであるが、中間層を形成する第14図の ノぐターンと協働して、ある通路を形成するために上層270に関して位置がず らされている。第15図かられかるように2つの分離した個々の通路が形成され ている。第1の通路274は第1の線図276を含んでいる。その線図276は 、接点として働く節点278を2!Iシ、3つの線図280.282及び284 へと扇形にひろがる。第14図のパターンに画成された節点286及び288、 並びに290及び292は、上層270と下層272との間の必要な導通を与え 、1つの線図から3つの線図へと7アンアウ) (fan−out)を完成する 。この実施例において、明らかなようにレーデカッティングを必要としない。
第2の通路292は通路272を横切る。この第2の通路292は、上層及び下 層の各々の8!!縁された分路が中間層の節点を通して接続するように通路27 4と同じように形成されるう通路274及び292が横切るところでは、節点は 分離した分路294と296との間に直接に形成されない。従って、第2の通路 292は通路274と導通しない。
第15図から明らルなように、分路の間に位置する節点のみが他の層の節点と4 通する。これら節点は共通アース面を通して全てが導通することができ、いろい ろな回路の間にシールドを形成することができる。
この実施例を使用した本発明の電気回路が次のようにして製造され得る。81に 、第13図の層と同様の層が、第1図の/&が製造さnたのと同様にして製造す ることができる。次に、フォトグロツタが、所望の回路に従って、第1図と同様 に製造される、第14図の層、を作るために必要なマスクを提供するために使用 される。次に、層がかみ合わせられ、電気回路を形成するかみ合わされた層が、 回路のチップ及び他の素子を取り付は得る回路ざ−ドに順に合わせられる。更に 1必妥ならば、そのチップ、又は・ぐツケージ若しくはキャリヤが電気回路の上 層に直接に取シ付けられ得る。
更に、第13、第14及び第15図の層と似た層が、例えばゲートアレイの最終 金属被覆層を形成するために使用され得ることがわかるだろう。各層が実質的に 一様であると、これら金属被覆層は、r−ドアレイ技術において今日使用されて いるものよりも粗くなることはなく、従って、2つの金属被覆層がr−ドアレイ 上に付着された後に生ずる集束及び付着の問題がほとんど重要でなくなる。更に 、どの回路も必要な接続をなすために曲りくねる必要がなくなる。これらの層は 、業界において知られた標準的な裂逍技術を使用することによって作れるもので ある。
第16、第17及び第18図に示された本発明の他の実施例において、第1の層 は複数の同等で連続してはいるが絶縁された通路302から308から成る。
これらの各通路は繰シ返すS字形の・ぐターンから成ろう各通路は線図310及 び312のような突き出した線図を有している。これら線図は節点314及び3 16を有し、それら末端には層の他の面と導通ずるスルーホールがるる。線図3 10及び312のような突出線図の各々の反対側に、節点318及び320のよ うな絶縁された節が配置されている。これら節点の各々は鳩の他の面と導通する スルーホールを有している。
第17図は、第16図のと同様に方間付けられた線図から成る第1の層322の 合成物を示す。その合成蜀は、第16図の層と同源のものでるるか、2つの層の 間で実質的に鼓形・リーンを形成するために移動された第2の層324上に重ね 合わされている。第1の層222の通路325の関連した節点327及び329 を有する突出線図326及び328が第2の層324の通路334の絶縁された 節点330,332と導通することに注意されたい。
第18図Qておいて、第17図の2層の形状が突出線図310及び312を耳す る基本形状340として使用されている。この形状は、第17図と同様ではある が、90度回転し、節点320,322のようi適切な節点全盲する他の旬図3 10及び312と導通する突出線図342及び344を■する他の形状全体にわ たって重ね合わされている。第16図の通路302のような通路の4つの層の形 状は大きなへ角形346と隣接した四角348から成る他の・ぐターンを形成す る。
第18図に示されているように、線図310.312.342及び344のより 12つの線図が他の線図の下に又は上には位置しておらず、これら全ての線図は カットパス348のようなレーデカットを描わしている。
また、四角348のような四角を形成する通路の区別は個々の層の上にあシ、そ れらが、上又は下に位置する他の通路内に整合されていないことを理解すべきで ある。従って、通路のこれらの部分は、必要ならはレーデで切断されてもよいつ この回路は主にワイヤ・ラップの場合以外に使用されているが、花形導通手段が 更に入角形部分に配置されたとしても、ワイヤ・ラップ・ゲートの使用を可能に できる。また、前述の実施例のように、この実施例はビートアレイの金Iり@復 層を構成するために使用され得る。
第19図は、同じ層上に全てが配置された通路400.402.404及び40 6を除き第17図のものと同じものを示している。更に、スルー・ホールを含む 節点が通路の方向が変わるあらゆる所に配置テれている。
例えば、通路400の1つのS字形邸分408は節点410.412.414及 び416を有している。
第20図の形状に、第18図のものと全く同じもので、形状418のような四角 形状を有している。その四角形状は、各コーナーに節点420−426のような 節点を有し、これら2つの層を相互シで導通することを可能にしているっ第18 図の実施例のごとく、符号428.430のようなレーデ・カット・パスが、い ろいろな所望の電気回路を生成するために、節点の間1c配置された通路の部分 を選択的に切断し得るっこれらの節点の間に配置された通路のいずれの部分も他 の通路と整合しないことに注目すべきでめる。
最後に、第21及び第22図に示された実施例は通路502.506及び508 を有する第1の層500を含んでいる。各通路は、S字形パターンの傾斜部分t cメる断点510.512及び514のような選択された節点を有している、こ のタイグの配置は、第12図に示されているように、特に鏡像としたときに有用 でるる。第22図において、第1の層500は41の層の鏡像から成る第2の階 上に重ね合されている。スルーφホールt−■する節点は第1の層500を第2 のI曽514に導通する。鏡像の関係の場合において、その層の鏡像が舅2の層 上に形成されなければならず、第2の層を単にひっ〈シ返すことができないこと がわかるだろう。この配置において、鏡像の効果は、鏡像効果を奏するためシて 第1の通路を第2の通路に関して1300回転すること(Cよって得ることがで きる。
第22図に描ρ為れた電気回路はM2C−男20図に描かれた回路と同じ方法V Cよって製造され、使用される。
レーデが通路を切断するために使用する工程の間で、レーデが適当に焦点をぼか され、絶縁材を燃焼し又は焦すために使用され、適当な確認物が、素子が取り付 けられ、接杭が形成される所に配置するたりに、回路上に設けられ得ることも理 解されよう。
不発明の他の目面、実施例及び利点は、図面及び請求の範囲を熟読することによ って識別できるだろう。
浄書(内容に変更なし) FIG / FIG 2 FIG 3 FIG 5 FIG 10 FIGll cw es cD αつ 9 (Zコ c8 63 CD Cり [D 9 CD Cコ cD (:!り (!D l1iW cD Ce (W (W FIG 12 FIG /3 1卯昆圀謙啄謹し哀−彪診印多し居目[1圀逐啄謹圀彪啄ロ圀ロ師8レレ引J 1凹箆圀身多弱圀彪啄弱圀医多彪圀ロ仁1閉ロ啄謹圀哩啄ロ圀ロ彪口医彪啄弱[ 1多弱圀逐啄褒霧診會彪圀診脂弱圀閉E1圀臼郵圀圀彪彦ロ圀ロ麿口圀啄函聴[ 1日弱圀移啄悸衰逐函彪居医彦匡居逐[1圀ロ多弱弱逐卯函圀ロ多彪弱逐卯謹〔 1多し圀目郵弱居逐啄昆弱逐郵弱圀多E圀0卯ロ圀ロ啄r3圀ロロロ圀口卯口[ 1卯圀圀逐師悸しレ多弱圀霞巳誹閉口[1圀圏郵弱し彪啄弱弱口郵し居霞DtW ffi1多昆圀逐多彪弱逐啄悸圀目彦口圀啄[1匡医多系し逐褒弱溺口I謹し逐 引EHI冒彪居逐禦褒霧逐函淫毘彪多彪圀啄[1し医彦里し逐啄塔居口卯巳圀逐 多謹〔1郵し霧彪亥習卵彪多溺居彪郵葵圀ロE1圀閉郷呈居彪多嬰衰ロ多現圀彪 彦聴目1啄巳し習啄喀霧哀冒窮衰診啄途径啄[1薯彪蓬弱圀診部婁陰t=宅葵居 彪□巳1FIG /7 FIG 1B 手続初正書 昭和61年1月〕)日 特許庁長官 宇 賀 道 部 殿 1、 事件の表示 PCT/US84/’020432、 発明の名称 電 気  回 路 3、 補正をする者 平作との関係 特許出願人 名 称 レーザーバス・コーホレイシコン4、代理人 住 所 東京都港区西新橋1丁目6番21号大和銀行虎ノ門ビルディング 6、 補正の対像 図面藷訳文の汗@(内容に変更なし)国際調査報告

Claims (39)

    【特許請求の範囲】
  1. 1.以下の部材および特徴から成る電気回路:複数の層であって、各々が1また はそれ以上の電気通路を含み、各々がすベての層の少なくとも一部を他の層から 絶縁するための絶縁手段を含む、ところの複数の層: 前記電気通路の少なくとも一部が少なくとも1つの実質的な反復パターンを有し 、少なくとも第1の層と第2の層とが実質的に同一の反復パターンを有すること ; 前記各層の各通路が、隣接する次の層の通路と導通するための導通手段から成る こと; 前記パターンのある部位が、前記パターンのある部位と少なくとも部分的に整列 する第1の層の前記導通手段と、第1の層に導通する第2の層の前記導通手段と を含み、第1の層に導通する第2の層の該導通手段が整列していない前記パター ンの他の部位に導通する第2の層に対して移動され再位置づけされること。
  2. 2.特許請求の範囲第1項に記載された電気回路であって: 前記第1の層と第2の層との間に重ねられた第3の層であり、複数の不連続節点 を含む通路と、第1の層および第2の層の通路に選択的に導通する導通手段とを 有する、第3の層; から成る電気回路。
  3. 3.特許請求の範囲第1項に記載された電気回路であって: 前記絶縁手段が、実質的平坦表面を有する絶縁材料の基板を含み、前記通路が前 記平坦表面の1つに位置されていること: を特徴とする電気回路。
  4. 4.特許請求の範囲第1項に記載ざれた電気回路であって: 前記通路が選択的に切断可能であること;を特徴とする電気回路。
  5. 5.以下の部材および特徴から成る電気回路:複数の層であって、各々が複数の 電気通路を含み、各々がすべての層の少なくとも一部を他の層から絶縁するため の絶縁手段を含む,ところの複数の層;前記電気通路の少なくとも一部が1また はそれ以上の反復パターンから成ること: 前記層の少なくとも一部が、他の層に対し互いに同様な方法で位置づけられた同 一の反復パターンを有する実質的に同一の電気回路から成ること;前記層の前記 一部の通路のうち少なくとも一部が、隣接する次の層の通路に導通するための導 通手段から取ること;ならびに 前記層の1つの前記パターンのある部位が、他の前記層の前記パターンに少なく とも部分的に整合する前記1つの層の前記導通手段と、前記導通手段とを含むこ と;ならびに 前記1つの層が前記他の層に対して移動され再位置づけされ、前記パターンの他 の部位が非整合のままであること。
  6. 6.特許請求の範囲第5項に記載された電気回路であって:さらに 少なくとも前記一部の層の電気通路の少なくとも一部を電気的に相互接続するた めの相互接続手段;を含む電気回路。
  7. 7.特許請求の範囲第5項に記載された電気回路であって: 前記導通手段が、各層の電気通路をマトリクスに電気的に接続すること; を特徴とする電気回路。
  8. 8.特許請求の範囲第5項に記載された電気回路であって: 少なくとも1つの層が他の層の頂部に対し変位されそこに位置づけられ;かつ 整合された各層のパターンの整合部位と前記パターンの非整合部位とが実質的に 直線路を描くこと:を特徴とする電気回路。
  9. 9.特許請求の範囲第5項に記載された電気回路であつて: 各通路が第1および第2のパターンから成り;かつ 該第1のパターンが、前記第2のパターンに対してある規則的な方法で反復され る: ことを特徴とする電気回路。
  10. 10.特許請求の範囲第5項に記載された電気回路であって: 第1の層および第2の層を含み; 該第1の層および第2の層が各々、同様な部位を有する第1のパターンおよび第 2のパターンを有し;かつ 一方の層が他方の層に相対的に移動されて一方の層上の第1のパターンが他方の 層上の第2のパターンの上に位置されるときに、第1のパターンの前記同様な部 位が前記第2のパターンの前記同様な部位に整合すること; を特徴とする電気回路。
  11. 11.特許請求の範囲第1り項に記載された電気回路であって: 前記第1のパターンの他の部位が、前記第2のパターンの他の部位に整合せず: かつ 前記の2つの層の前記第1および第2のパターンの前記非整合部位が、少なくと も1つの実質的な直線路を面成すること; を特徴とする電気回路。
  12. 12.特許請求の範囲第11項に記載された電気回路であって: 前記第1および第2のパターンの前記非整合部位が選択的に切断可能である: ことを特徴とする電気回路。
  13. 13.特許請求の範囲第5項に記載された電気回路であつて: 前記導通手段がバイアスを含むこと; を特徴とする電気回路。
  14. 14.特許請求の範囲第5項に記載された電気回路であつて: ワイヤラップ回路ポードのピンマトリックス配列とともに使用され: 前記導通手段が、ワイヤラップポードのピンと固着的電気的に係合するようにさ れたピン係合手段を含むこと; を特徴とする電気回路。
  15. 15.特許請求の範囲第14項に記載された電気回路であって: ワイヤラップポードの前記ピンの1本が強制通過されるときに、前記ピン係合手 段が拡張可能でわること; を特徴とする電気回路。
  16. 16.特許請求の範囲第5項に記載された電気回路であつて: 前記通路のある部分が不連続部位を有し;前記各通路が、隣接する次の層の通路 に導通するための追加的な導通手段を含み; 該追加的導通手段が通路内で対に位置され;かつ該対の各々の片方が前記不連続 部位の各端部に位置づけられること: を特徴とする電気回路。
  17. 17.特許請求の範囲第16項に記載された電気回路であって: 1つの層が隣接する層に対して再位置づけされ;全ての前記追加的導通手段が整 合されること;を特徴とし、さらに 前記追加的導通手段の前記対を導通するたりの複数の不連続分路手段を含む追加 層; から成る電気回路。
  18. 18.特許請求の範囲第17項に記載された電気回路であって: 前記分路手段が切断可能であること; を特徴とする電気回路。
  19. 19.ワイヤラップ回路ポードのピンマトリクス配列とともに使用する電気回路 であって、以下の部材および特徴から成る電気回路: 複数の電気通路を含み、絶縁材料から成る層:前記電気通路の各々が、1または それ以上の反復パターンから成ること; 前記電気通路の各々が、外部接続をなすようにされた導通手段から成ること: 前記電気通路をマトリクスヘと相互接続するための相互接続手段であって、当該 相互接続手段および前記通路の少なくともある部位が切断可能であるところの相 互接続手段;ならびに 前記導通手段の一部が、ワイヤラップポードのピンに固着的電気的に係合するよ うにされた係合手段を含むこと。
  20. 20.特許請求の範囲第19項に記載された電気回路であって: ワイヤラップポードの1本のピンが強制通過されるときに、前記係合手段の一部 が拡張可能であること; を特徴とする電気回路。
  21. 21.以下の部材および特徴から成る電気回路:複数の層であって、各々が複数 の電気通路を含み、各々がすベての層の少なくとも一部を他の層から絶縁するた めの絶縁手段を含むところの層;該層の少なくとも一部の上の前記複数の電気通 路が、反復パターンに配列された不連続分路から成ること; 前記層の通路を隣接する次の層に導通するための、各層の上に位置された導通手 段; 1つの層が他の層に対して移動され再位置づけされるように前記導通手段の少な くとも一部が整合可能であり、前記導通手段が整合されかつ前記通路の残部が実 質的に整合されないこと:ならびに1つの層の不連続分路の導通手段を他の隣接 層の不連続分路の導通手段に選択的に導通させるように選択的に配列された実質 的に不連続な導通手段から成る電気通路を有する、少なくとも1つの中間層であ って、前記1つの層とそれに対して再位置づけされる前記他の層との間に位置さ れる中間層。
  22. 22.特許請求の範囲第21項に記載された電気回路であって: 前記1つの層と隣接する他の層とが、同一の反復パターンを有すること; を特徴とする電気回路。
  23. 23.特許請求の範囲第21項に記載された電気回路であって: 前記1つの層と隣接する他の層とが、異なる反復パターンを有すること; を特徴とする電気回路。
  24. 24.特許請求の範囲第21項に記載された電気回路であって: 前記層の各々が、不連続な追加的導通手段のマトリクスを有し; 前記追加的導通手段が、全ての層と導通するために、他の層の不連続追加的導通 手段のマトリクスに整合可能であり;かつ 前記層の前記不連続追加的導通手段の前記整合が、回路遮蔽をもたらすための電 気コラム手段を形成すること: を特徴とする電気回路。
  25. 25.以下の部材および特徴から成る電気回路:複数の層であって、各々が複数 の不連続電気通路を含み、各々が全ての層の少なくとも1部を他の層から絶縁す るための絶縁手段を含むところの複数の層; 前記電気通路の各々が、同一の反復パターンから成ること: 前記各層が、他の層と互いに同様な方法で位置づけられた同一反復パターン有す る同一の電気通路から成ること; 前記各層の前記各通路が、隣接する次の層の通路に導通するための導通手段から 成ること;ならびに1つの層の前記導通手まおよび前記パターンのある部位が、 他の層の前記導通手段および前記パターンのある部位に少なくとも部分的に整合 され、前記1つの層が前記他の層に相対的に移動され再位置づけされ、前記パタ ーンの他の部位が非整合のままであり、かつ少なくとも導通手段が整合されてい ること。
  26. 26.特許請求の範囲第25項に記載された電気回路であって: 前記1つの層が前記他の層に対して並進運動し:かつ 前記1つの層の導通手段およびパターンのある部位が、前記他の層の導通手段お よびパターンのある部位に整合すること; を特徴とする電気回路。
  27. 27.特許請求の範囲第25項に記載された電気回路であって: 前記1つの層が前記他の層に対し回転運動し;かつ 前記1つの層の導通手段およびパターンのある部位が、前記他の層の導通手段お よびパターンのある部位に整合すること; を特徴とする電気回路。
  28. 28.特許請求の範囲第25項記載された電気回路であつて: 前記1つの層が前記他の層に対するすろ鏡像であり;かつ 前記1つの層の導通手段およびパターンのある部位が、前記他の層の導通手段お よびパターンのある部位に整合すること; を特徴とする電気回路。
  29. 29.以下の段階から成る、電気回路の供給方法:各々が1またはそれ以上の電 気通路を含み、かつ各々が全ての層の少なくとも一部を他の層から絶縁するため の絶縁層を含むとこるの複数の層を設ける段階; 前記電気通路の少なくとも一部に少なくとも1つの実質的反復パターンを設ける 段階: 前記各層の各通路に、隣接する次の層の通路と導通するための導通手段を設ける 段階:ならびに第1の層を第2の層に対して再位置づけし、第1の層の導通手段 を含むパターンのある部位を第2の層の前記導通手段を含むパターンのある部位 に少なくとも部分的に整合し、パターンの他の部位を非整合のままにする段階。
  30. 30.特許請求の範囲第29項に記載された方法であって:さらに パターンの非整合部位の一部を選択的に切断する段階; から成る方法。
  31. 31.特許請求の範囲第30項に記載された方法であって:さらに パターンの非整合部位を切断するためにレーザーを用いる段階; から成る方法。
  32. 32.特許請求の範囲第29項に記載された方法であつて:さらに 前記第1の層と第2の層との間に重なる第3の層を設け、第1の層と第2の層と の通路の選択部位の間を導通するために、前記第3の層上に導通手段を有する不 連続節点を選択的に設ける段階;から成る方法。
  33. 33.特許請求の範囲第29項に記載された方法であって;さらに 前記第1の層を第2の層に対して並進運動させる段階; から成る方法。
  34. 34.特許請求の範囲第29項に記載された方法であって:さらに 前記第1の層を第2の層に対して回転運動させる段階; から成る方法。
  35. 35.特許請求の範囲第29項に記載された方法であって:さらに 前記第1の層を第2の層の鏡像になるように移動させる段階; から成る方法。
  36. 36.ワイヤラップ回路ポードのピンマトリクス配列とともに用いる電気回路を 供給する方法であって、以下の段階から成る方法: 複数の電気通路を含み、絶縁材料から成る少なくとも1つの層を設ける段階; 前記各電気通路に1またはそれ以上の反復パターンを設ける段階; 前記各電気通路に、ワイヤラップポードのピンとの接続をなすための導通手段を 設ける段階;前記電気通路をマトリクスに相互接続するための相互接続手段を設 ける段階であり、該相互接続手段および前記通路の少なくとも一部が切断可能で あるとこるの段階; 前記電気通路の一部を選択的に切断する段階;ならびに 前記導通手段をワイヤラップポードのピンに接続させる段階。
  37. 37.以下の段階から成る、電気回路の供給方法:各々が1またはそれ以上の電 気通路を含み、かつ各々が全ての層の少なくとも一部を他の層から絶縁するため の絶縁層を含むところの複数の層を設ける段階; 前記電気通路の少なくとも一部に少なくとも1つの実質的反復パターンを設ける 段階であって、第1の層と第2の層とが実質的に同ーの反復パターンを有すると こうの段階; 前記各層の各通路に、隣接する次の層の通路と導通するための導通手段を設ける 段階; 第1の層を第2の層に対して再位置づけし、第1の層の導通手段を含むパターン のある部位を第2の層の前記導通手段を含むパターンのある部位に少なくとも部 分的に整合し、パターンの他の部位を非整合のままにする段階; 前記導通手段の少なくとも一部に関達して、第1および第2の層の通路内に不連 続部位を設ける段階;隣接する次の層の通路に対をなして導通させるための追加 的導通手段を位置づける段階であり、前記対の各々が前記通路内の前記不連続部 位の各端部にあるところの段階: 前記追加的導通手段の導通対のための複数の不連続分路手段を含む追加層を設け る段階;ならびに前記分路手段を選択的に切断する段階。
  38. 38.特許請求の範囲第37項に記載された方法であって:さらに 前記不連続分路手段を選択的に切断するために、レーザーを用いる段階: から成る方法。
  39. 39.チップ1個のための電気回路、チップパッケージならびにチップキャリア およびその類似物を供給するための方法であって、以下の段階から成る方法:各 々が1またはそれ以上の電気通路を含み、かつ各々が全ての層の少なくとも一部 を他の層から絶縁するたのの絶縁層を含むところの複数の層を設ける段階; 前記電気通路の少なくとも一部に少なくとも1つの実質的反復パターンを設ける 段階; 前記各層の各通路に、隣接する次の層の通路と導通するための導通手段を設ける 段階:ならびに1つの層を他の層に対して再位置づけし、1つの層の導通手段を 他の層の前記導通手段を含むパターンのある部位に少なくとも部分的に整合し、 パターンの他の部位を非整合のままにする段階40.特許請求の範囲第39項に 記載された方法であって: 前記の複数の層を設ける段階が、 絶縁材料の基板を設ける段階、ならびに該絶縁材料上に電気通路を個別的に設け る段階、から成ること: を特徴とする方法。
JP60500070A 1983-12-15 1984-12-12 電気回路 Pending JPS61500697A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US56191783A 1983-12-15 1983-12-15
US561917 1990-08-02

Publications (1)

Publication Number Publication Date
JPS61500697A true JPS61500697A (ja) 1986-04-10

Family

ID=24244047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60500070A Pending JPS61500697A (ja) 1983-12-15 1984-12-12 電気回路

Country Status (7)

Country Link
EP (1) EP0166762A4 (ja)
JP (1) JPS61500697A (ja)
AU (1) AU3747585A (ja)
BR (1) BR8407221A (ja)
CA (1) CA1223085A (ja)
IL (1) IL73839A (ja)
WO (1) WO1985002751A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1291274C (en) * 1987-10-05 1991-10-22 Cray Research, Inc. Wire/disk board-to-board interconnect device
US4859188A (en) * 1987-10-05 1989-08-22 Cray Research, Inc. Wire/disk board-to-board interconnect device
US5010448A (en) * 1987-12-18 1991-04-23 Alpine Electronics Inc. Printed circuit board
GB8803891D0 (en) * 1988-02-19 1988-03-23 Bicc Plc Improved circuit board
JP2767645B2 (ja) * 1990-03-07 1998-06-18 富士通株式会社 多層配線基板の製造方法
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
EP0834921B1 (en) * 1991-12-31 2003-11-26 Tessera, Inc. Multi-layer circuit construction method and structures with customization features and components for use therein
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5983492A (en) * 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286593A (en) * 1980-05-05 1981-09-01 Place Virgil A Vaginal contraceptive shield
JPH077933U (ja) * 1993-07-07 1995-02-03 株式会社明々道 強化シート

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1157432A (en) * 1914-03-05 1915-10-19 Ray R Simpson Combined envelop, shipping-tag, and index-card.
US3060076A (en) * 1957-09-30 1962-10-23 Automated Circuits Inc Method of making bases for printed electric circuits
US3072734A (en) * 1958-08-26 1963-01-08 Eastman Kodak Co Circuit board for mounting and inter-connecting electrical components
US3202879A (en) * 1959-12-24 1965-08-24 Ibm Encapsulated circuit card
JPS4115121Y1 (ja) * 1963-08-14 1966-07-15
US3398326A (en) * 1965-08-25 1968-08-20 Vitramon Inc Solid-state electrical component combining multiple capacitors with other kinds of impedance
GB1187619A (en) * 1967-12-08 1970-04-08 Ferranti Ltd Improvements relating to Electrical Interconnection Grids
CH469424A (de) * 1968-06-10 1969-02-28 Contiflex Ag Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
US3646670A (en) * 1968-07-19 1972-03-07 Hitachi Chemical Co Ltd Method for connecting conductors
US3660726A (en) * 1970-10-12 1972-05-02 Elfab Corp Multi-layer printed circuit board and method of manufacture
DE2056222A1 (de) * 1970-11-16 1972-05-18 Poersch H Lötfreie Verbindungstechnik zum Durchkontaktieren verschiedener Ebenen in mehrlagigen, flächenhaften Leiterbahn-Schaltungen. Pörsch geb. Thuma, Hildegard; Pörsch, Andrea; 8500 Nürnberg
FR2212740B1 (ja) * 1972-12-28 1977-02-25 Honeywell Bull
US3859711A (en) * 1973-03-20 1975-01-14 Ibm Method of detecting misregistration of internal layers of a multilayer printed circuit panel
US4054939A (en) * 1975-06-06 1977-10-18 Elfab Corporation Multi-layer backpanel including metal plate ground and voltage planes
US3953924A (en) * 1975-06-30 1976-05-04 Rockwell International Corporation Process for making a multilayer interconnect system
DE2742534C2 (de) * 1977-09-21 1985-01-24 Siemens AG, 1000 Berlin und 8000 München Verbindungselement für elektronische Schaltungen
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
JPS5530822A (en) * 1978-08-25 1980-03-04 Fujitsu Ltd Printed board
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
US4249302A (en) * 1978-12-28 1981-02-10 Ncr Corporation Multilayer printed circuit board
DE3020196C2 (de) * 1980-05-28 1982-05-06 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE3045433A1 (de) * 1980-12-02 1982-07-01 Siemens AG, 1000 Berlin und 8000 München Mehrlagen-leiterplatte und verfahren zur ermittlung der ist-position innenliegender anschlussflaechen
US4434321A (en) * 1981-02-09 1984-02-28 International Computers Limited Multilayer printed circuit boards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286593A (en) * 1980-05-05 1981-09-01 Place Virgil A Vaginal contraceptive shield
JPH077933U (ja) * 1993-07-07 1995-02-03 株式会社明々道 強化シート

Also Published As

Publication number Publication date
IL73839A0 (en) 1985-03-31
AU3747585A (en) 1985-06-26
CA1223085A (en) 1987-06-16
BR8407221A (pt) 1985-11-26
EP0166762A1 (en) 1986-01-08
IL73839A (en) 1988-05-31
EP0166762A4 (en) 1986-05-16
WO1985002751A1 (en) 1985-06-20

Similar Documents

Publication Publication Date Title
JPS61500697A (ja) 電気回路
US4700214A (en) Electrical circuitry
US7520757B2 (en) Circuit board having configurable ground link and with coplanar circuit and ground traces
US7444614B2 (en) Computer-readable recording medium storing semiconductor designing program for improving both integration and connection of via-contact and metal
US4720470A (en) Method of making electrical circuitry
US5625169A (en) Electronic parts with an electrode pattern between two dielectric substrates
KR910008628B1 (ko) Ic 유니트 및 그 접합방법
JPH01167970A (ja) 絶縁テープを用いた相互接続方法
CN106463240A (zh) 线圈部件以及具备该线圈部件的模块
US3460105A (en) Thin film printed electric circuit
US4295695A (en) Electrical connectors
US6365839B1 (en) Multi-layer printed circuit board with dual impedance section
US11596062B2 (en) Substrate motherboard and manufacturing method thereof, driving substrate and display device
JP2013205308A (ja) 磁界センサ
JPS61171191A (ja) フレキシブルプリント配線ケ−ブル用コネクタ
JP2003131258A (ja) 液晶表示装置
JPH0227785A (ja) 集積回路素子およびその製造方法
JPS6236317Y2 (ja)
JPH08315879A (ja) 多極端子板およびプローブ装置
JPS6298698A (ja) 多層配線板
JPS5943109B2 (ja) 電極接続装置
JPH01276690A (ja) プリント配線板及びその製造方法
JPH04365395A (ja) 多層基板
JPH01120087A (ja) 配線回路基板
JP2006066632A (ja) 回路基板とその検査方法