CH656470A5 - Datenverarbeitungsanlage mit hauptspeicher und depot(cache)-speicher. - Google Patents

Datenverarbeitungsanlage mit hauptspeicher und depot(cache)-speicher. Download PDF

Info

Publication number
CH656470A5
CH656470A5 CH78/82A CH7882A CH656470A5 CH 656470 A5 CH656470 A5 CH 656470A5 CH 78/82 A CH78/82 A CH 78/82A CH 7882 A CH7882 A CH 7882A CH 656470 A5 CH656470 A5 CH 656470A5
Authority
CH
Switzerland
Prior art keywords
memory
depot
data
central processor
signal
Prior art date
Application number
CH78/82A
Other languages
German (de)
English (en)
Inventor
Horace H Tsiang
Original Assignee
Wang Laboratories
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wang Laboratories filed Critical Wang Laboratories
Publication of CH656470A5 publication Critical patent/CH656470A5/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0857—Overlapped cache accessing, e.g. pipeline by multiple requestors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
CH78/82A 1981-01-07 1982-01-07 Datenverarbeitungsanlage mit hauptspeicher und depot(cache)-speicher. CH656470A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US22315481A 1981-01-07 1981-01-07

Publications (1)

Publication Number Publication Date
CH656470A5 true CH656470A5 (de) 1986-06-30

Family

ID=22835271

Family Applications (1)

Application Number Title Priority Date Filing Date
CH78/82A CH656470A5 (de) 1981-01-07 1982-01-07 Datenverarbeitungsanlage mit hauptspeicher und depot(cache)-speicher.

Country Status (10)

Country Link
JP (1) JPS57169990A (enrdf_load_stackoverflow)
BE (1) BE891723A (enrdf_load_stackoverflow)
CA (1) CA1175581A (enrdf_load_stackoverflow)
CH (1) CH656470A5 (enrdf_load_stackoverflow)
DE (1) DE3200042A1 (enrdf_load_stackoverflow)
FR (1) FR2497596B1 (enrdf_load_stackoverflow)
GB (1) GB2090681B (enrdf_load_stackoverflow)
IT (1) IT1154407B (enrdf_load_stackoverflow)
NL (1) NL8200043A (enrdf_load_stackoverflow)
SE (1) SE445270B (enrdf_load_stackoverflow)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS617967A (ja) * 1984-06-15 1986-01-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション Ｉ／ｏコントロ−ラ
AU5634086A (en) * 1985-05-06 1986-11-13 Wang Laboratories, Inc. Information processing system with enhanced instruction execution and support control
US4814981A (en) * 1986-09-18 1989-03-21 Digital Equipment Corporation Cache invalidate protocol for digital data processing system
DE3920883A1 (de) * 1989-06-26 1991-01-03 Siemens Ag Verfahren und anordnung zur erhoehung der verarbeitungsgeschwindigkeit der zentraleinheit einer datenverarbeitungsanlage
JPH03189845A (ja) * 1989-12-13 1991-08-19 Internatl Business Mach Corp <Ibm> 階層メモリ・システムおよびキヤツシユ・メモリ・サブシステム
JPH0756815A (ja) * 1993-07-28 1995-03-03 Internatl Business Mach Corp <Ibm> キャッシュ動作方法及びキャッシュ
JP5494643B2 (ja) 2009-02-20 2014-05-21 旭硝子株式会社 エレクトレットの製造方法及び静電誘導型変換素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588829A (en) * 1968-11-14 1971-06-28 Ibm Integrated memory system with block transfer to a buffer store
JPS51148334A (en) * 1975-06-16 1976-12-20 Hitachi Ltd Buffer memory control method
JPS5441291A (en) * 1977-09-09 1979-04-02 Sagami Chem Res Center Cluster fixed substance, production thereof and catalyst
US4169284A (en) * 1978-03-07 1979-09-25 International Business Machines Corporation Cache control for concurrent access
US4208716A (en) * 1978-12-11 1980-06-17 Honeywell Information Systems Inc. Cache arrangement for performing simultaneous read/write operations
GB2037039B (en) * 1978-12-11 1983-08-17 Honeywell Inf Systems Cache memory system

Also Published As

Publication number Publication date
NL8200043A (nl) 1982-08-02
GB2090681B (en) 1985-11-20
DE3200042C2 (enrdf_load_stackoverflow) 1991-03-07
GB2090681A (en) 1982-07-14
IT1154407B (it) 1987-01-21
SE445270B (sv) 1986-06-09
FR2497596A1 (fr) 1982-07-09
CA1175581A (en) 1984-10-02
BE891723A (fr) 1982-04-30
JPH0353657B2 (enrdf_load_stackoverflow) 1991-08-15
IT8267010A0 (it) 1982-01-06
SE8107832L (sv) 1982-07-08
DE3200042A1 (de) 1982-08-19
FR2497596B1 (fr) 1989-03-03
JPS57169990A (en) 1982-10-19

Similar Documents

Publication Publication Date Title
DE2161886C2 (de) Befehlsausführungseinheit in einer elektronischen Datenverarbeitungszentrale für die gleichzeitige Verarbeitung mehrerer Befehle
DE2226382C3 (de) Datenverarbeitungsanlage mit mehreren Prozessoren und diesen zugeordneten Pufferspeichern
DE69432314T2 (de) Cachespeicher mit aufgeteiltem pegel
DE3114961C2 (enrdf_load_stackoverflow)
DE69025302T2 (de) Hochleistungsrasterpuffer- und -cachespeicheranordnung
DE2415900A1 (de) Rechenautomat mit mehreren mit je einem vorratsspeicher versehenen rechenanlagen
EP0013737A1 (de) Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem
DE2339636C2 (de) Einrichtung zur Adressierung eines schreibbaren Mikroprogrammspeichers
DE2230119C2 (de) Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte
DE2501853A1 (de) Prozessor fuer ein datenverarbeitungssystem
DE112013000891T5 (de) Verbessern der Prozessorleistung für Befehlsfolgen, die Sperrbefehle enthalten
DE3750949T2 (de) Datenverarbeitungssystem mit watch-dog Schaltung.
DE2230266A1 (de) Datenverarbeitungsanlagen mit einer zentraleinheit unter verwendung virtueller adressierung
DE3218741A1 (de) Datentransfersystem
DE2441754A1 (de) Prozessor-datenuebertragungssteueranordnung sowie verfahren zur steuerung der datenuebertragung eines prozessors
DE3850514T2 (de) Cachespeicher mit Treffervorhersagelogik.
DE4207158A1 (de) Speicher-zugriffssteuerung
DE4213073A1 (de) Cache-steuergeraet und verfahren zur auswahl eines pfades eines cache-verzeichnisses bei einem zeilen-fuell-zyklus
DE2933474A1 (de) Anordnung fuer den informationsaustausch zwischen den speichern einer datenverarbeitungsanlage und den diese bildenden verarbeitungseinrichtungen
DE1499206B2 (de) Rechenanlage
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE68924368T2 (de) Datenverarbeitungssystem mit verzögertem Cache-Schreibvorgang.
DE69315264T2 (de) Verfahren und Schaltung zur Verteilung eines Speichers mit direktem Zugriff zwischen zwei asynchronen Prozessoren
DE2829972A1 (de) Schnittstelle einer datenverarbeitungsanlage
CH656470A5 (de) Datenverarbeitungsanlage mit hauptspeicher und depot(cache)-speicher.

Legal Events

Date Code Title Description
PL Patent ceased
PL Patent ceased